JP5411236B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP5411236B2 JP5411236B2 JP2011249576A JP2011249576A JP5411236B2 JP 5411236 B2 JP5411236 B2 JP 5411236B2 JP 2011249576 A JP2011249576 A JP 2011249576A JP 2011249576 A JP2011249576 A JP 2011249576A JP 5411236 B2 JP5411236 B2 JP 5411236B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- layer
- refractory metal
- active matrix
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Description
前述したような、5枚又は4枚のマスクを用いてアクティブマトリックス基板を製造する方法において、走査線や信号線にAl配線を適用する場合には、一般的に、Alと透明導電膜や半導体層とを電気的に接続する際のバリアメタルとなる高融点金属をアルミニウムとの2層又は3層に積層した配線が用いられる。
特開2000-275679号公報には、ゲート電極がAl−Nd合金とその上に高融点金属を積層した積層構造の液晶表示装置が示されている。これによりヒロックの抑制とパターニングプロセスの簡略化が可能となる。Al−Nd合金と高融点金属の積層膜のエッチングにはウェットエッチングが用いられている。
また、特開2000-47240号公報には、走査線と信号線の少なくとも一方に、Nd含有量が1〜4.5質量%の範囲のAl−Nd合金を用い、配線端部の形状のテーパー角を40゜〜55゜にした液晶表示装置が示されている。これにより、下部配線の段差上での絶縁膜の被覆をよくし、上部配線と下部配線のショート等の不良を低減が可能となる。ここでは、Al−Nd合金及びAl−Nd合金と高融点金属の2層構造の積層膜のエッチングには、それぞれウェットエッチングが用いられている。高融点金属とAl−Nd合金と高融点金属の3層構造の積層膜のエッチング方法については、何も述べられていない。
また、特開2000-314897号公報には、配線が下層から順に積層する高融点金属とAlまたはAl合金の2層構造、もしくは高融点金属とAlまたはAl合金と高融点金属の3層構造であり、AlまたはAl合金の側面がアルミナ層で被覆されている液晶表示装置が示されている。これによりヒロックの抑制とパターニングプロセスの簡略化が可能となる。ここでは、高融点金属は純Cr、Cr合金、純Mo、Mo合金に限定される。また、Al合金はTi、Ta、Nd、Y、La、Sm、Siの1種以上を0.1〜1原子%含んでいる。高融点金属とAl−Nd合金の2層構造の積層膜及び高融点金属とAl−Nd合金と高融点金属の3層構造の積層膜のエッチングには、それぞれウェットエッチングが用いられている。
一方、ウェットエッチングを用いると、高融点金属としてクロム(Cr)を用いた場合、下層のAlやCrにサイドエッチが入りやすく、また、高融点金属としてモリブデン(Mo)を用いた場合にも、下層のAlやMoにサイドエッチが入りやすくなり、一括エッチングを行うことは困難である。
信号線の断線を防止するためには、通常Alを侵さないシュウ酸によるエッチングが行われている。シュウ酸を用いてエッチングを行う場合は、残渣の発生を防止するため、透明導電膜(インジウム錫酸化膜:ITO)の成膜は、非加熱でかつ水(H2O)を含有させて行う必要があるが、水を含有させると透明導電膜と下層の金属膜とのコンタクト抵抗が増大するという問題がある。
かかる構成とすることにより、配線にヒロックが発生せず、エッチング形状制御の容易な液晶表示装置となる。
かかる構成とすることにより、高融点金属にモリブデンまたはモリブデンを主体とする合金を用いた場合、エッチング形状制御の容易な液晶表示装置を製造することができる。
かかる構成とすることにより、高融点金属にモリブデンまたはモリブデンを主体とする合金を用いた場合、配線にヒロックが発生せず、エッチング残渣が少なく、かつ形状制御の容易な液晶表示装置を製造することができる。
かかる構成とすることにより、高融点金属にチタン、タンタル、、ニオブ、タングステン、窒化チタンの何れか、またはチタン、タンタル、ニオブ、タングステン、窒化チタンの何れかを主体とする合金を用いた場合、配線にヒロックが発生せず、エッチング残渣が少なく、かつ形状制御の容易な液晶表示装置を製造することができる。
かかる構成とすることにより、信号線の断線が低減でき、透明導電膜の残渣がなく、かつ透明導電膜と下層の金属膜とのコンタクト抵抗の増大を防止し得る液晶表示装置を製造することができる。
かかる構成とすることにより、信号線の腐食を防止し得る液晶表示装置を製造することができる。
図1は本発明の液晶表示装置に使用する薄膜トランジスタアレイ基板(TFT基板)の構成を示す概念図である。図1に示すように、TFT基板10には、透明絶縁性基板上に複数の走査線11と複数の信号線12とがほぼ直交して配設され、その交点近傍にこれらに接続されてスイッチング素子である薄膜トランジスタ(TFT)13が設けられ、これらがマトリクス状に配置されている。また、走査線11の端部にはアドレス信号を入力する走査線端子14が、信号線12の端部にはデータ信号を入力する信号線端子15がそれぞれ設けられている。
図2は、本発明の第1の実施形態の液晶表示装置に使用するTFT基板の1画素部及び走査線端子部、信号線端子部の平面図であり、図3は図2のA−A線、B−B線及びC−C線に沿って切って図示した断面図であり、本発明の液晶表示装置において用いられるTFT基板の製造工程を図示したものである。なお、第1の実施形態は5枚のマスクを用いて製造される逆スタガチャネルエッチ型TFT基板を有する液晶表示装置の例である。
図2及び図3(e)に示したTFT基板は、透明絶縁性基板31上にゲート電極21と、ゲート電極21に接続する走査線11と、前段の走査線を共有する蓄積容量電極25と、遮光層26と、走査線端子14の下層金属膜32とが形成されており、ゲート電極21上にはゲート絶縁膜33が設けられ、ゲート絶縁膜33上にゲート電極21と対向して半導体層22が設けられ、半導体層22上にソース電極23及びドレイン電極24が分離されて形成されている。また、ソース電極23と、ドレイン電極24と、ゲート絶縁膜33上に設けられたドレイン電極24に接続する信号線12と、信号線端子15の下層金属膜34との上にはパッシベーション膜35が設けられており、パッシベーション膜35の一部に画素部コンタクトホール36と端子部コンタクトホール37が設けられている。このコンタクトホール36、37を介して、ソース電極23に接続する画素電極27と端子部の下層金属膜32、34に接続する接続電極38が設けられている。ここで、蓄積容量電極25と画素電極27との間で保持容量が形成されている。
前述したTFT基板は、容易にパターニングすることができるものであり、得られたTFT基板はヒロックの発生のないものである。
図4は、本発明の第2の実施形態の液晶表示装置に使用するTFT基板の1画素部及び走査線端子部、信号線端子部の平面図であり、図5は図4のA−A線、B−B線及びC−C線に沿って切って図示した断面図であり、本発明の液晶表示装置において用いられるTFT基板の製造工程を図示したものである。なお、第2の実施形態は4枚のマスクを用いて製造される逆スタガチャネルエッチ型TFT基板を有する液晶表示装置の例である。
ル36と端子部コンタクトホール37が設けられている。このコンタクトホール36、37を介して、ソース電極23に接続する画素電極27と端子部の下層金属膜32、34に接続する接続電極38が設けられている。ここで、蓄積容量電極25と画素電極27との間で保持容量が形成されている。
図7は、本発明の第3の実施形態の液晶表示装置に使用するTFT基板の1画素部及び走査線端子部、信号線端子部の平面図であり、図8は図7のA−A線、B−B線及びC−C線に沿って切って図示した断面図であり、本発明の液晶表示装置において用いられるTFT基板の製造工程を図示したものである。なお、第2の実施形態は5枚のマスクを用いて製造される逆スタガチャネル保護型TFT基板を有する液晶表示装置の例である。
まず、本発明の第1の実施形態の液晶表示装置に用いられるTFT基板の製造方法は、(1)透明絶縁性基板上にゲート電極及び走査線を形成する工程、(2)ゲート絶縁膜、半導体層を形成する工程、(3)ソース、ドレイン電極及び信線を形成する工程、(4)パッシベーション膜、コンタクトホールを形成する工程、(5)画素電極を形成する工程を有し、前記ゲート電極及び走査線をAl−Nd合金層と高融点金属層との積層構造に形成し、前記ソース、ドレイン電極及び信号線を高融点金属層とAl−Nd合金層と高融点金属層との3層構造に形成することを特徴とする。
する。これにより、シュウ酸でのエッチングが可能になり、かつ透明導電膜と下層金属膜とのコンタクト抵抗の増大を抑制することができる。この点については後述する。
最後に、約270℃の温度でアニールし、TFT基板を完成する。
先ず、高融点金属としてCr又はCrを主体とする合金を用いた場合について説明する。図9及び図10は、高融点金属としてCr又はCrを主体とする合金を用いた場合のエッチング処理の工程を示す図であり、図9は走査線を、図10は信号線を形成する工程を示す図である。
ングの方法としては特に制限はなく、シャワー処理あるいはディップ処理により実施することができる。次いで、Cr層101をドライエッチングする(図10(d))。エッチングガスとしては、Cl2とO2を用い、O2によりフォトレジストをアッシングして後退させながらCr層103のひさし部及びCr層101を同時にエッチングした。エッチングのモードはPE、RIEのどちらであってもよい。フォトレジストのテーパー角を前述のように制御したことにより、O2によるフォトレジストの後退が容易に行われる。最後に、フォトレジスト104を剥離除去し、信号線105(12)を形成した(図10(e))。
高融点金属がTi(合金)、TiN(合金)の場合、エッチングガスとしては、Cl2とBCl3を用い、例えば、前述した条件で、1ステップでRIEを行う。また、高融点金属がTa(合金)、Nb(合金)、W(合金)の場合、高融点金属層103、101のエッチングガスとしては、Cl2とO2又はCF4とO2を用い、また、Al−Nd合金層102のエッチングガスとしては、Cl2とBCl3を用い、例えば、前述した条件で、3ステップでRIEを行う。尚、高融点金属がCr(合金)又はMo(合金)の場合は、前述したウェットエッチングを含むエッチング方法以外に、ここで示したようなドライエッチングも可能である。この場合、Cr(合金)、Mo(合金)のエッチングガスはCl2とO2を用い、RIEを行えばよい。最後に、フォトレジスト104を剥離除去し、信号線105(12)を形成した(図15(c))。
以上のようにエッチングを行うことにより、配線電極形状を順テーパーないしは階段形状に制御することができる。
本発明の第2の実施形態の液晶表示装置に用いられるTFT基板の製造方法は、(1)透明絶縁性基板上にゲート電極及び走査線を形成する工程、(2)ゲート絶縁膜、ソース、ドレイン電極及び信号線、半導体層を形成する工程、(3)パッシベーション膜、コンタクトホールを形成する工程、(4)画素電極を形成する工程を有し、前記ゲート電極及び走査線をAl−Nd合金層と高融点金属層との積層構造に形成し、前記ソース、ドレイン電極及び信号線を高融点金属層とAl−Nd合金層と高融点金属層との3層構造に形成することを特徴とする。
ゲート絶縁膜33、a−Si層221及びn+a−Si層222からなる3層膜上に積層された高融点金属層231、Al−Nd合金層232及び高融点金属層233上に、フォトレジストを塗布し、露光、現像を行い、フォトレジスト61を所定のパターンで階段形状にパターニングする。このとき、露光はハーフトーンマスク又はグレートーンマスクを用い、フォトレジスト61は、ソース、ドレイン電極となる部分でチャネル領域に面する領域上だけ厚く形成し、ソース、ドレイン電極となる部分でその他の領域、信号線及び信号線端子部の下層金属膜上には薄く形成する。(図6(a))。次に、このフォトレジスト61をマスクとして高融点金属層231、Al−Nd合金層232及び高融点金属層233をエッチングする(図6(b))。エッチングの方法については前述した通りである。次に、酸素プラズマ処理を行い、フォトレジスト61を全体的にアッシングして、上記の薄い部分を除去する(図6(c))。次に、Nメチル2ピロリドン(NMP)のような有機溶剤の蒸気で残ったフォトレジスト62をリフローした後、このフォトレジスト63とソース、ドレイン電極、信号線及び信号線端子部の下層金属膜をマスクにして、n+a−Si層222及びa−Si層221をエッチングする(図6(d))。エッチングの方法は、例えば、SF6とHeやSF6とCl2、H2の混合ガス等、フッ素系ガス又はフッ素系ガスと塩酸(HCl)を除く塩素系ガスにより行われる。このエッチングはRIEで行なわれる。最後にフォトレジスト63を剥離除去した後、ソース電極23とドレイン電極24との間のn+a−Si層222をエッチングして除去して、ソース電極23、ドレイン電極24、信号線12及び信号線端子部の下層金属膜34を形成する(図6(e))。チャネル部分のn+a−Si層のエッチングの方法については、第1の実施例と同様である。n+a−Si層及びa−Si層のエッチングにHClを用いないことにより、Al−Nd合金のコロージョンを防止することができる。
最後に、約270℃の温度でアニールし、TFT基板を完成する。
本発明の第3の実施形態の液晶表示装置に用いられるTFT基板の製造方法は、(1)透明絶縁性基板上にゲート電極及び走査線を形成する工程、(2)ゲート絶縁膜、a−Si層、チャネル保護膜を形成する工程、(3)ソース、ドレイン電極及び信号線、半導体層を形成する工程、(4)パッシベーション膜、コンタクトホールを形成する工程、(5)画素電極を形成する工程を有し、前記ゲート電極及び走査線をAl−Nd合金層と高融点金属層との積層構造に形成し、前記ソース、ドレイン電極及び信号線を高融点金属層とAl−Nd合金層と高融点金属層との3層構造に形成することを特徴とする。
最後に、約270℃の温度でアニールし、TFT基板を完成する。
図16は、線幅6μm時のフォトレジストのテーパー角と現像後ベーク時間(温度145℃)との関係をグラフで示した一例である。フォトレジストの膜厚に応じ、現像後ベーク時間を約120秒以上にすれば、ほぼ一定のテーパー角が得られるようになり、膜厚が1.0μmのときは約33゜、膜厚が1.5μmのときは約53゜となる。テーパー角が小さいほど、CrとAl−Nd合金とCrの3層の積層膜のエッチング時に、図10(c)〜図10(d)の工程において、フォトレジストの後退が容易になり、エッチング形状の制御が容易になる。配線幅が狭くなるにつれ、フォトレジストのテーバー角が大きくなり、エッチング時にフォトレジストが後退しにくくなるため、エッチング形状の制御が困難になる。特に配線幅が6μmより狭くなると、テーパー角を30゜〜35゜程度に制御する必要がある。このためフォトレジストの膜厚を1.0μm程度にする必要がある。例えば、配線幅が16μmでは、フォトレジストの膜厚を1.5μmにしても、テーパー角は35゜程度になり、エッチング形状の制御は容易である。従って、フォトレジストのテーパー角は30゜〜55゜が望ましく、さらに望ましくは、30゜〜35゜にするのがよい。
○:ヒロックは発生しない。
×:ヒロックが発生する。
また、エッチング時の残渣についての評価は以下の通りである。
○:残渣が発生しない。
△:残渣がわずかに発生する。
×:残渣が多く発生する。
図18中、エッチング形状についての評価は以下の通りである。
○:下層のMoにサイドエッチが入らない。
×:下層のMoにサイドエッチが入る。
燐酸:酢酸=72:8のときは、硝酸が4.4質量%〜5.4質量%の範囲で、また、燐酸:酢酸=74:6のときは、硝酸が4.2質量%〜5.2質量%の範囲で、安定的に下層のMoにサイドエッチが入らない良好なエッチング形状が得られた。ここで、燐酸と酢酸の濃度を固定したのは、MoのエッチレートがAl−Nd合金のエッチレートの約2倍程度になる組成を選択したからである。エッチング時にMoとAl−Nd合金の間に電極電位差に起因する電池が働くため、MoのエッチレートとAl−Nd合金のエッチレートがほぼ等しい領域では、Al−Nd合金層が大きくサイドエッチされることを確認した。従って、上記のエッチレートの関係になる領域で、硝酸の濃度を混合上限値から少なくしていき、エッチング形状が良好になる組成を見出した。(硝酸濃度の混合上限値は燐酸:酢酸=72:8のとき5.5質量%、燐酸:酢酸=74:6のときは5.3質量%である。)
図19中、コンタクト抵抗についての評価は以下の通りである。
○:コンタクト抵抗値はH2Oを導入しない場合と同様である。
△:コンタクト抵抗値はH2Oを導入しない場合より少し高い。
×:コンタクト抵抗値はH2Oを導入しない場合より非常に高い。
エッチング時の残渣についての評価は図17と同様である。
H2O分圧が2×10-3pa以下では、コンタクト抵抗値はH2Oを導入しない場合と同等であるが、H2O分圧が2×10-3paを超えると、徐々に上昇し、5×10-2paを超えると急激に上昇することを確認した。H2O分圧が7×10-2paでは、コンタクト抵抗値は2桁程度上昇する。一方、シュウ酸によるITOウェットエッチ時の残渣は、H2O分圧が2×10-3pa以上では問題ないが、H2O分圧が6×10-4paでは、残渣が発生することを確認した。従って、ITOスバッタ時のH2O分圧は、2×10-3pa〜5×10-2paの範囲内に制御することが望ましい。
また、前述した実施例ではa−SiTFTの例を示したが、ポリシリコン(p−Si)TFTにも適用できることは言うまでもない。
11 走査線
12 信号線
13 TFT
14 走査線端子
15 信号線端子
21 ゲート電極
22 半導体層
23 ソース電極
24 ドレイン電極
25 蓄積容量電極
26 遮光層
27 画素電極
31 透明絶縁性基板
32 走査線端子部の下層金属膜
33 ゲート絶縁膜
34 信号線端子部の下層金属膜
35 パッシベーション膜
36 画素部コンタクトホール
37 端子部コンタクトホール
38 接続電極
211 アルミニウム−ネオジム層
212 高融点金属層
221 アモルファスシリコン層
222 N型アモルファスシリコン層
231 高融点金属層
232 アルミニウム−ネオジム層
233 高融点金属層
39 配向膜
40 対向基板
41 透明絶縁性基板
42 カラーフィルタ
43 ブラックマトリクス
44 共通電極
45 シール
46 液晶
47 偏向板
61 フォトレジスト
62 フォトレジスト
63 フォトレジスト
71 チャネル保護膜
91 アルミニウム−ネオジム層
92 高融点金属層
93 フォトレジスト
94 走査線
101 高融点金属層
102 アルミニウム−ネオジム層
103 高融点金属層
104 フォトレジスト
105 信号線
Claims (35)
- 基板と、
前記基板上の表示領域内に配置された薄膜トランジスタ(TFTs)のマトリックス配列と、
前記薄膜トランジスタと接触するために異方的にドライエッチングされた走査線を形成する、アルミニウム-ネオジム(Al−Nd)合金の下層と高融点金属の上層を含む積層構造と、
前記薄膜トランジスタと接触するために異方的にドライエッチングされた信号線を形成し、前記高融点金属の下層とアルミニウム-ネオジム合金の中間層と前記高融点金属の上層を含む3層構造と、
を含み、前記アルミニウム-ネオジム合金は、0.01重量%〜1.00重量%のネオジムを含むことを特徴とするアクティブマトリックス基板。 - 前記高融点金属がクロム、チタン、タンタル、ニオブ、クロム合金、チタン合金、タンタル合金及びニオブ合金からなる群から選択される請求項1記載のアクティブマトリックス基板。
- 前記高融点金属がモリブデン、タングステン、窒化チタン、モリブデン合金、タングステン合金及び窒化チタン合金からなる群から選択される金属を主体とする合金であり、前記アルミニウム−ネオジム合金中のネオジム含有量が0.5重量%から1重量%の間である請求項1記載のアクティブマトリックス基板。
- 前記走査線が、ゲート電極に接続されている請求項1記載のアクティブマトリックス基板。
- 前記積層構造が、ゲート電極を形成するためにパターニングされる請求項4記載のアクティブマトリックス基板。
- 前記信号線が、ドレイン電極に接続している請求項5記載のアクティブマトリックス基板。
- 前記3層構造が、ドレイン電極を形成するためにパターニングされる請求項6記載のアクティブマトリックス基板。
- 前記3層構造が、積層された半導体層の上に形成される請求項1記載のアクティブマトリックス基板。
- 前記3層構造が、前記積層構造の上側に形成される請求項8記載のアクティブマトリックス基板。
- 前記積層構造上に形成されたゲート誘電体層をさらに含む請求項9記載のアクティブマトリックス基板。
- 前記3層構造が、前記薄膜トランジスタのドレイン電極を形成するためにパターニングされ、前記信号線のアセンブリが前記ドレイン電極に接続した信号線であり、前記積層構造が前記薄膜トランジスタのゲート電極を形成するためにパターンニングされ、前記走査線のアセンブリが前記ゲート電極に接続している請求項10記載のアクティブマトリックス基板。
- 前記ゲート誘電体層上に形成された積層された半導体層をさらに含む請求項11記載のアクティブマトリックス基板。
- ソース電極とドレイン電極の側壁が前記積層された半導体層の側壁と垂直に配向しないように、前記積層された半導体層の側壁を超えて拡張したソース電極とドレイン電極を含む請求項12記載のアクティブマトリックス基板。
- ソース電極とドレイン電極の側壁が前記積層された半導体層の側壁と垂直に配向する請求項12記載のアクティブマトリックス基板。
- 前記マトリックス配列が、逆スタガチャネルエッチ型の薄膜トランジスタを含む請求項14記載のアクティブマトリックス基板。
- 前記マトリックス配列が、逆スタガチャネル保護型の薄膜トランジスタを含む請求項14記載のアクティブマトリックス基板。
- 前記3層構造が前記ゲート誘電体層上に形成される請求項12記載のアクティブマトリックス基板。
- 前記積層された半導体層は、アモルファスシリコン層を含む請求項12記載のアクティブマトリックス基板。
- チャネル保護フィルムが、前記アモルファスシリコン層の上に形成される請求項18記載のアクティブマトリックス基板。
- 前記積層された半導体層は、最下層として前記アモルファスシリコン層を含み、その上にリンをドープしたN型アモルファスシリコンオーバーレイヤーが形成される請求項19記載のアクティブマトリックス基板。
- 前記積層された半導体層は、は、最下層として前記アモルファスシリコン層を含み、その上にリンをドープしたN型アモルファスシリコンオーバーレイヤーが形成される請求項18記載のアクティブマトリックス基板。
- 前記3層構造は、ソース電極を形成するためにさらにパターンニングされ、前記ソース電極の1つと前記ドレイン電極の1つがお互いに分離されており、かつ前記積層された半導体層上に形成される請求項12記載のアクティブマトリックス基板。
- 前記薄膜トランジスタのそれぞれは、前記走査線と前記信号線の交差する多くの点の1つの近接した位置される請求項1記載のアクティブマトリックス基板。
- 前記走査線の一部と前記信号線の一部によって定義される矩形領域内に形成された少なくとも1つのピクセル電極をさらに含む請求項23記載のアクティブマトリックス基板。
- 基板と、
前記基板上の表示領域内に配置された薄膜トランジスタ(TFTs)のマトリックス配列と、
前記薄膜トランジスタと接触するために異方的にドライエッチングされた走査線を形成する、アルミニウム-ネオジム(Al−Nd)合金の下層と高融点金属の上層を含む積層構造と、
前記薄膜トランジスタと接触するために異方的にドライエッチングされた信号線を形成し、前記高融点金属の下層とアルミニウム-ネオジム合金の中間層と前記高融点金属の上層を含む3層構造と、
を含み、前記高融点金属がネオジム、チタン合金、タンタル合金及びニオブ合金からなる群から選択され、前記アルミニウム-ネオジム合金は、0.01重量%〜1.00重量%のネオジムを含むことを特徴とするアクティブマトリックス基板。 - 基板と、
前記基板上の表示領域内に配置された薄膜トランジスタ(TFTs)のマトリックス配列と、
前記薄膜トランジスタと接触するために異方的にドライエッチングされた走査線を形成する、アルミニウム-ネオジム(Al−Nd)合金の下層と高融点金属の上層を含む積層構造と、
前記薄膜トランジスタと接触するために異方的にドライエッチングされた信号線を形成し、前記高融点金属の下層とアルミニウム-ネオジム合金の中間層と前記高融点金属の上層を含む3層構造と、
を含み、前記高融点金属が窒化チタン、タングステン合金及び窒化チタン合金からなる群から選択され、前記アルミニウム-ネオジム合金は、0.5重量%〜1.0重量%のネオジムを含むことを特徴とするアクティブマトリックス基板。 - 異方的にドライエッチングされた走査線を形成する、アルミニウム-ネオジム(Al−Nd)合金の下層と高融点金属の上層を含む積層構造と、異方的にドライエッチングされた信号線を形成し、前記高融点金属の下層とアルミニウム-ネオジム合金の中間層と前記高融点金属の上層を含む3層構造と、を含み、前記アルミニウム-ネオジム合金は、0.01重量%〜1.00重量%のネオジムを含むアクティブマトリクス基板と、
カラーフィルタ基板と、
前記アクティブマトリクス基板と前記カラーフィルタ基板との間に介在する液晶と
を含むことを特徴とする液晶表示装置。 - 前記3層構造は、薄膜トランジスタに接続するために、異方的にドライエッチングされた信号線を形成し、前記積層構造は、前記薄膜トランジスタに接続するために、異方的にドライエッチングされた走査線を形成する請求項27記載の液晶表示装置。
- 配向フィルムは、前記アクティブマトリクス基板上と前記カラーフィルタ基板上に形成される請求項28記載の液晶表示装置。
- 前記カラーフィルタ基板は、透明誘電体基板、カラーフィルタ、ブラックマトリクス、及びコモン電極を含む請求項29記載の液晶表示装置。
- 前記カラーフィルタ基板と前記アクティブマトリクス基板上に偏向板を含む請求項30記載の液晶表示装置。
- 基板と、
前記基板上の表示領域内に配置された薄膜トランジスタ(TFTs)のマトリックス配列と、
前記薄膜トランジスタと接触するために異方的にドライエッチングされた走査線を形成する、アルミニウム-ネオジム(Al−Nd)合金の下層と高融点金属の上層を含む積層構造と、
前記薄膜トランジスタと接触するために異方的にドライエッチングされた信号線を形成し、前記高融点金属の下層とアルミニウム-ネオジム合金の中間層と前記高融点金属の上層を含む3層構造と、
を含み、前記アルミニウム-ネオジム合金は、異方的にドライエッチングされた走査線および信号線を形成するドライエッチングを行える所定範囲の濃度のネオジムを有し、前記アルミニウム-ネオジム合金は、0.01重量%〜1.00重量%のネオジムを含むことを特徴とするアクティブマトリックス基板。 - 前記高融点金属が、クロム、チタン、タンタル、ニオブ、クロム合金、チタン合金、タンタル合金及びニオブ合金からなる群から選択される請求項32記載のアクティブマトリクス基板。
- 前記高融点金属が、モリブデン、タングステン、窒化チタン、モリブデン合金、タングステン合金及び窒化チタン合金からなる群から選択され、前記アルミニウム-ネオジム合金は、0.5重量%〜1.0重量%のネオジムを含む請求項32記載のアクティブマトリクス基板。
- 前記走査線が、ゲート電極に接続している請求項32記載のアクティブマトリクス基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011249576A JP5411236B2 (ja) | 2011-11-15 | 2011-11-15 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011249576A JP5411236B2 (ja) | 2011-11-15 | 2011-11-15 | 液晶表示装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001150092A Division JP4920140B2 (ja) | 2001-05-18 | 2001-05-18 | 液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012103698A JP2012103698A (ja) | 2012-05-31 |
JP5411236B2 true JP5411236B2 (ja) | 2014-02-12 |
Family
ID=46394083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011249576A Expired - Fee Related JP5411236B2 (ja) | 2011-11-15 | 2011-11-15 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5411236B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103400822A (zh) * | 2013-08-01 | 2013-11-20 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
JP6441306B2 (ja) * | 2014-02-24 | 2018-12-19 | パイオニア株式会社 | 発光装置 |
JP2016018948A (ja) | 2014-07-10 | 2016-02-01 | セイコーエプソン株式会社 | 導電パターン形成方法、半導体装置、及び電子機器 |
US11037962B2 (en) * | 2017-07-05 | 2021-06-15 | Sharp Kabushiki Kaisha | Thin-film transistor array substrate and display device |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62207886A (ja) * | 1986-03-10 | 1987-09-12 | Nippon Telegr & Teleph Corp <Ntt> | アルミニウム膜のエツチング液組成物 |
JPH0950712A (ja) * | 1995-08-07 | 1997-02-18 | Hitachi Ltd | 透明導電膜及びその形成方法 |
EP0775931B1 (en) * | 1995-11-21 | 2005-10-05 | Samsung Electronics Co., Ltd. | Method of manufacturing a liquid crystal display |
TW400556B (en) * | 1997-02-26 | 2000-08-01 | Samsung Electronics Co Ltd | Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
JPH10253976A (ja) * | 1997-03-12 | 1998-09-25 | Toshiba Corp | 液晶表示素子 |
JPH11258625A (ja) * | 1998-03-12 | 1999-09-24 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
JP4663829B2 (ja) * | 1998-03-31 | 2011-04-06 | 三菱電機株式会社 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
JP2000002892A (ja) * | 1998-04-17 | 2000-01-07 | Toshiba Corp | 液晶表示装置、マトリクスアレイ基板およびその製造方法 |
JP2000047240A (ja) * | 1998-05-29 | 2000-02-18 | Hitachi Ltd | 液晶表示装置 |
JP3403949B2 (ja) * | 1998-09-03 | 2003-05-06 | シャープ株式会社 | 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法 |
CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
KR20000027776A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 액정 표시 장치의 제조방법 |
JP2000148042A (ja) * | 1998-11-12 | 2000-05-26 | Sharp Corp | 電極配線基板の製造方法及び液晶表示装置の製造方法 |
JP3916334B2 (ja) * | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
JP2000275679A (ja) * | 1999-03-26 | 2000-10-06 | Hitachi Ltd | 液晶表示装置 |
JP2000284326A (ja) * | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 液晶表示装置とその製造方法 |
JP2000314897A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 液晶表示装置 |
JP3634208B2 (ja) * | 1999-09-21 | 2005-03-30 | 真空冶金株式会社 | 液晶ディスプレイ用の電極・配線材及びスパッタリングターゲット |
JP2001194676A (ja) * | 2000-01-07 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
-
2011
- 2011-11-15 JP JP2011249576A patent/JP5411236B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012103698A (ja) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4920140B2 (ja) | 液晶表示装置及びその製造方法 | |
US8507916B2 (en) | Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate | |
US9069219B2 (en) | Thin film transistor substrate and liquid crystal display device provided with same | |
KR100698950B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
JP4651929B2 (ja) | 液晶表示装置の製造方法 | |
JP2000241832A (ja) | 液晶表示装置およびその製造方法 | |
JP2003107523A (ja) | 液晶表示装置 | |
US7554207B2 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
US9502536B2 (en) | Manufacturing method of thin film transistor display panel | |
US7795690B2 (en) | Thin film transistor substrate and method of fabricating the same | |
JP2009200355A (ja) | Tft基板、tft基板の製造方法、及び液晶表示装置 | |
JP6501514B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
JP5411236B2 (ja) | 液晶表示装置及びその製造方法 | |
KR20100019233A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
JP2008103658A (ja) | 薄膜トランジスタ基板の製造方法 | |
KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
JP4747139B2 (ja) | 液晶表示装置の製造方法 | |
JP2809153B2 (ja) | 液晶表示装置及びその製造方法 | |
JP5707725B2 (ja) | 薄膜のパターニング方法及び表示パネルの製造方法 | |
JP2006126255A (ja) | 電気光学装置、液晶表示装置及びそれらの製造方法 | |
JP3107055B2 (ja) | アクティブマトリクス基板 | |
KR19990085229A (ko) | 배선용 조성물, 이 조성물을 이용한 금속 배선 및 그 제조 방법, 이 배선을 이용한 표시 장치 및 그 제조 방법 | |
JP2004170724A (ja) | 液晶表示装置の製造方法 | |
WO2011148728A1 (ja) | 表示装置およびその製造方法 | |
JP4338481B2 (ja) | 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131107 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |