JP2006126255A - 電気光学装置、液晶表示装置及びそれらの製造方法 - Google Patents

電気光学装置、液晶表示装置及びそれらの製造方法 Download PDF

Info

Publication number
JP2006126255A
JP2006126255A JP2004310677A JP2004310677A JP2006126255A JP 2006126255 A JP2006126255 A JP 2006126255A JP 2004310677 A JP2004310677 A JP 2004310677A JP 2004310677 A JP2004310677 A JP 2004310677A JP 2006126255 A JP2006126255 A JP 2006126255A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
film
contact hole
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004310677A
Other languages
English (en)
Other versions
JP2006126255A5 (ja
Inventor
Harumi Murakami
春美 村上
Toshio Araki
利夫 荒木
Nobuaki Ishiga
展昭 石賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004310677A priority Critical patent/JP2006126255A/ja
Priority to TW094118890A priority patent/TWI258863B/zh
Priority to KR1020050088013A priority patent/KR100801172B1/ko
Publication of JP2006126255A publication Critical patent/JP2006126255A/ja
Publication of JP2006126255A5 publication Critical patent/JP2006126255A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Abstract

【課題】電気光学装置において、層間絶縁膜のピンホールや欠陥に起因する電極間の短絡不良を防ぐ。
【解決手段】ゲート電極２、保持容量共通電極３、ゲート配線４、ゲート端子５、ソース電極９、ドレイン電極１０、ソース配線１１及びソース端子１２といった第１の電極と、画素電極２２、ゲート端子パッド２３及びソース端子パッド２４といった第２の電極とを絶縁する層間絶縁膜１４，１８を、少なくとも二層以上で形成するとともに、この層間絶縁膜１４，１８に形成されるコンタクトホールを少なくとも二回以上の工程によって形成する。層間絶縁膜１４，１８にピンホールや欠損が発生しても、コンタクトホール以外での電極間の短絡不良を防止でき、歩留りを向上できる。
【選択図】図１

Description

本発明は、絶縁膜をはさんだ配線の層間短縮による不良防止と歩留まりを向上させることができる電気光学装置、横方向電界方式等の液晶表示装置及びそれらの製造方法に関する。
近年、特許文献１に開示されているように、アクティブマトリックス型の液晶表示装置において、液晶に印加する電界の方向を基板に対して平行な方向とする横方向電界方式が、主に超広視野角を得る手法として用いられている。この方式を採用すると、視角方向を変化させた際のコントラストの変化や階調レベルの反転がほとんど無くなることが明らかにされている。
特許文献１においては、一対の対向電極が下層のソース配線を挟んで互いに分離して配置されている。このため、ソース配線に電圧が印加された状態においては、その電圧によって電界が発生し、ＴＦＴアレイ基板とカラーフィルタ基板との間に設けられた液晶の配向状態を変えてしまう。このため、一対の対向電極同士の形成幅が広く必要であり、光の透過が制限されるため、パネル表示部の開口率が低くなるという問題があった。
このような問題点を解決するための横方向電界方式のデバイス構造が、例えば特許文献２に開示されている。この特許文献２では、対向電極がソース配線を覆い、両者が重なり合うように配置されている。このような構成によれば、ソース配線から発生する電界が対向電極によって遮られるため、この電界が液晶まで及ばず、液晶の配向状態の変化を低減することができる。このため、光の透過を制限する幅を短くでき、開口率を高くすることができる。
上記のように開口率を高くするために、ソース配線と上部の電極とを重畳させる技術に関しては、横方向電界方式以外の方式においても同様であり、例えば特許文献３にも開示されている。
特開平８−２５４７１２号公報 特開２００３−３０７７４８号公報 特開平９−３２５３５８号公報
しかしながら、特許文献２の場合には、層間絶縁膜を介して上層の対向電極が下層のソース配線を覆い、両者が重なり合うように配置されているために、この重なり合う領域の層間絶縁膜にピンホールや欠損等があると、上層の対向電極と下層のソース配線が電気的に短絡して表示不良となり、歩留まりの低下や信頼性を低下させる等の問題を招いていた。
さらに、特許文献３の場合においては、ゲート絶縁膜を介して上層の画素電極が下層のソース配線と一部重畳しているため、上記と同様の問題を招いていた。
上記層間絶縁膜のピンホールや欠損等の欠陥は例えば、パターニング加工を行う為のレジストパターン形成時にレジスト中の気泡や、レジスト現像時の現像液中に含まれる気泡が原因で発生したり、層間絶縁膜の成膜時に発生した膜中の異物が原因で発生し、実質的にこれらの欠陥発生をゼロにすることは難しい。
そこで、本発明の課題は、層間絶縁膜のピンホールや欠陥に起因する電極間の短絡不良を防止して、高歩留り、高信頼性を有する電気光学装置の実現とその製造方法を得ることにある。
また本発明は、超広視野角を有する横方向電界方式においてパネル表示部開口率を高くすることができるとともに、層間絶縁膜のピンホールや欠損に起因する電極間の短絡不良を防止して、高歩留り、高信頼性を同時に得ることができる液晶表示装置の実現とその製造方法を提供することにもある。
上記課題を解決すべく、この発明は、下層にある少なくとも１種類以上の薄膜状の第１の電極と、前記第１の電極上に形成されてコンタクトホールが形成された絶縁膜と、前記コンタクトホールが設けられた前記絶縁膜上に薄膜状に形成されて少なくとも１種類以上の第２の電極とを備え、前記第２の電極の少なくとも一部が前記コンタクトホールを介して前記下層にある少なくとも１種類以上の前記第１の電極と電気的に接続される構造を少なくとも有する電気光学装置を製造するにあたって、前記絶縁膜を少なくとも二層以上で形成するとともに、前記絶縁膜に形成される前記コンタクトホールを少なくとも二回以上の工程によって形成するものである。
請求項１に記載の発明では、下層にある少なくとも１種類以上の導電性薄膜からなる第１の電極と、この第１の電極上に形成されてコンタクトホールが形成された層間絶縁膜と、この層間絶縁膜上に導電性薄膜からなる少なくとも１種類以上の第２の電極とを備え、この第２の電極の少なくとも一部がコンタクトホールを介して下層にある少なくとも１種類以上の第１の電極と電気的に接続され、層間絶縁膜を少なくとも二層以上で形成するとともに、この層間絶縁膜に形成されるコンタクトホールを少なくとも二回以上の工程によって形成するので、層間絶縁膜にピンホールや欠損が発生しても、コンタクトホール以外での電極間の短絡不良を防止することができ、信頼性の高い電気光学装置を高い歩留りで製造することが可能となる。
｛実施の形態１｝
本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の平面図を図１に、同じくその断面図を図２にそれぞれ示す。尚、図２の断面図は、図１におけるＸ−Ｘ’部の断面に加え、ゲート端子部とソース端子部の断面構造を示している。
この液晶表示装置用ＴＦＴアレイ基板は、ガラス基板などの透明絶縁性基板１上に少なくとも１種類以上の導電性薄膜を成膜することにより形成される最下層の金属層、即ち、ゲート電極２と、保持容量共通電極３と、ゲート配線４と、ゲート端子５と、当該最下層の金属層の一部または全部を覆うゲート絶縁膜６と、当該ゲート絶縁膜６上に形成されて少なくとも１種類以上の導電性薄膜からなる第１の電極１０，１１，１２と、この第１の電極１０，１１，１２上に形成された層間絶縁膜１４，１８と、この層間絶縁膜１４，１８に設けられたコンタクトホール１６，１７（図１０及び図１２参照），１９，２０，２１（図１２参照）と、層間絶縁膜１４，１８とゲート絶縁膜６とに設けられたコンタクトホール１５（図１０参照）と、層間絶縁膜１８上に、少なくとも１種類以上の導電性薄膜によって形成され、前記層間絶縁膜１４，１８及びコンタクトホール１５，１６，１７の少なくとも一部を覆うように配置された第２の電極２２，２３，２４とからなり、第２の電極２２，２３，２４の少なくとも一部がコンタクトホール１５，１６，１７（図１０及び図１２参照），１９，２０，２１（図１２参照）を介して下層にある少なくとも１種類以上の第１の電極５，１０，１２と電気的に接続され、且つ当該第２の電極２２は、層間絶縁膜１４，１８の少なくとも一方によって該第１の電極１０と電気的に絶縁されている構造を有している。
層間絶縁膜１４，１８という少なくとも二層からなる積層構造を前記第１の電極５，１０，１２と前記第２の電極２２，２３，２４との間に形成するとともに、この層間絶縁膜１４，１８に形成されるコンタクトホールを少なくとも二回以上の工程によって形成している。
この液晶表示装置用ＴＦＴアレイ基板の製造方法を図２及び図３〜図１４を参考にして説明する。
（Ａ）第１の工程
まず、ガラス基板などの透明絶縁性基板１上に第１の金属薄膜を成膜した後に、第１回目のフォトリソグラフィプロセス（写真製版工程）により第１の金属薄膜をパターニングして、図２、図３及び図４の如く、少なくともゲート電極２、保持容量共通電極３、ゲート配線４及びゲート端子５を形成する。これらの第１の金属薄膜としては、電気的比抵抗値の低いＡｌ（アルミニウム）またはＭｏ（モリブデン）や、これらを主成分とする合金を用いることが好ましい。
好適な実施例として、ここではまず、透明絶縁性基板１上に、公知のＡｒガスを用いたスパッタリング法でＡｌ膜を２００ｎｍの厚さで成膜する。スパッタリング条件はＤＣマグネトロンスパッタリング方式で、成膜パワー密度３Ｗ／ｃｍ2、Ａｒガス流量４０ｓｃｃｍとする。
続けて、公知のＡｒガスにＮ2ガスを混合したガスを用いた反応性スパッタリング法により窒素（Ｎ）原子を添加したＡｌＮ合金を５０ｎｍの厚さで成膜する。このスパッタリング条件は、成膜パワー密度３Ｗ／ｃｍ2、Ａｒガス流量４０ｓｃｃｍ、Ｎ2ガス流量２０ｓｃｃｍとする。以上により第１の金属薄膜として２００ｎｍ厚のＡｌ膜とその上層に５０ｎｍ厚のＡｌＮ膜を有する２層膜を形成する。尚、このときの上層ＡｌＮ膜のＮ元素組成は例えば約１８ｗｔ％とされる。
その後、レジストパターンを形成し、公知のリン酸＋硝酸を含む溶液を用いて２層膜をエッチングした後にレジストパターンを除去して、図２、図３及び図４の如く、ゲート電極２、保持容量共通電極３、ゲート配線４及びゲート端子５のそれぞれのパターンを形成する。
ここで、前記ゲート端子５はゲート配線４の延長上にあり、また前記保持容量共通電極３は、前記ゲート配線４や前記ゲート端子５と電気的に接続されていないという関係を有する。
（Ｂ）第２の工程
次に、図２、図５及び図６の如く、第１の絶縁膜（ゲート絶縁膜）６と、シリコン等からなる半導体能動膜７と、不純物原子を添加したシリコン等からなるオーミックコンタクト膜８とを順次成膜した後に、第２回目のフォトリソグラフィプロセス（写真製版工程）で、半導体膜（半導体能動膜）７とオーミックコンタクト膜８とをパターン形成する。この際、半導体能動膜７及びオーミックコンタクト膜８の形状は、薄膜トランジスタ（ＴＦＴ）を形成する領域を含むとともに、後述の第３の工程で形成されるソース電極９及びソース配線１１のパターンを包括するように、大きくかつ連続した形状に設定される。
この第２の工程の好適な実施例として、化学的気相成膜（ＣＶＤ）法を用い、第１の絶縁膜（ゲート絶縁膜）６として窒化シリコン（ＳｉＮｘ：ｘは正数）膜を４００ｎｍ、半導体能動膜７としてアモルファスシリコン（ａ−Ｓｉ）膜を１５０ｎｍ、オーミックコンタクト膜８としてリン（Ｐ）を不純物原子として添加したｎ＋型のアモルファスシリコン（ｎ＋ａ−Ｓｉ）膜を３０ｎｍの厚さで順次成膜した後に、レジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法でアモルファスシリコン膜及びオーミックコンタクト膜８をエッチングした後に、レジストパターンを除去して半導体膜７，８を形成する。
（Ｃ）第３の工程
次に、第２の金属薄膜を成膜した後に、第３回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングし、図２、図７及び図８の如く、ソース電極９、ドレイン電極１０（画素ドレイン）、ソース配線１１及びソース端子１２を形成する。
これらの第２の金属薄膜としては、電気的比抵抗値が低いこと、オーミックコンタクト膜８との良好なコンタクト特性をもつこと、及びこのあとのプロセスで形成される画素電極２２とのコンタクト特性に優れる等の利点を有する材料を用いることが好ましい。このような特性をもつ材料として例えばモリブデン（Ｍｏ）を基としてこれにニオブ（Ｎｂ）やタングステン（Ｗ）等を添加した合金を選ぶことが可能である。
この第３の工程の好適な実施例として、Ｍｏに１０ｗｔ％以下、例えば５ｗｔ％のＮｂを添加したＭｏＮｂ合金を、公知のＡｒガスを用いたスパッタリング法で２００ｎｍの厚さで成膜した後に、レジストパターンを形成し、公知のリン酸＋硝酸を含む溶液を用いてエッチングし、さらに続けて公知の弗素系ガスを用いたドライエッチング法で少なくともソース電極９とドレイン電極１０との間のオーミックコンタクト膜８を除去した後に、レジストパターンを除去してソース電極９、ドレイン電極１０、ソース配線１１及びソース端子１２を形成する。また、この際、ＴＦＴのチャネル部１３が形成される。
（Ｄ）第４の工程
次に、図２、図９及び図１０の如く、第２の絶縁膜を第１の層間絶縁膜１４として成膜した後に、第４回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングし、少なくとも第１の金属薄膜としてのゲート端子５の表面まで貫通するコンタクトホール１５と、第２の金属薄膜のうちソース端子１２の表面まで貫通するコンタクトホール１６と、ドレイン電極１０の表面まで貫通するコンタクトホール１７とを同時に形成する。
この第４の工程の好適な実施例として、第１の層間絶縁膜１４としてＣＶＤ法を用いて窒化シリコン（ＳｉＮｘ）膜を２００ｎｍの厚さで成膜した後にレジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法で前記窒化シリコン膜をエッチングした後にレジストパターンを除去してゲート端子５用のコンタクトホール１５、ソース端子１２用のコンタクトホール１６及びドレイン電極１０（画素ドレイン）用のコンタクトホール１７を形成する。
この場合、レジストパターンにおいて泡などにより生じた欠陥部が存在すると、ドライエッチングにより、その欠陥部直下の窒化シリコン膜（第１の層間絶縁膜）１４はエッチングされてしまうためピンホール２５が形成されてしまう。
（Ｅ）第５の工程
次に、再度（Ｄ）の第４の工程と同様の工程を第５の工程として繰り返す。即ち、図２、図１１及び図１２の如く、第３の絶縁膜を第２の層間絶縁膜１８として成膜した後に、第５回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングし、第４の工程（Ｄ）と同様にゲート端子５用のコンタクトホール１９、ソース端子１２用のコンタクトホール２０、及びドレイン電極１０（画素ドレイン）用のコンタクトホール２１を形成する。
このとき、コンタクトホール１９，２０，２１は、それぞれに対応する第４の工程（Ｄ）で形成されたコンタクトホール１５，１６，１７の外径寸法よりも大きく、その断面形状が階段状になるようにしておくことが好ましい。
また、第２の層間絶縁膜１８の膜厚は、第１の層間絶縁膜１４の膜厚よりも薄く形成しておくことが好ましい。
この第５の工程の好適な実施例として、第２の層間絶縁膜１８としてＣＶＤ法により窒化シリコン（ＳｉＮｘ）膜を１００ｎｍの厚さで成膜した後にレジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法で前記窒化シリコン膜をエッチングした後にレジストパターンを除去して、ゲート端子５用のコンタクトホール１９、ソース端子１２用のコンタクトホール２０及びドレイン電極１０（画素ドレイン）用のコンタクトホール２１を形成する。
この場合、レジストパターンにおいて泡などにより生じた欠陥部が存在すると、ドライエッチングにより、その欠陥部直下の窒化シリコン膜（第２の層間絶縁膜）１８はエッチングされてしまうためピンホール２６が形成されてしまう。
（Ｆ）第６の工程
最後に、図２、図１３及び図１４の如く、透明導電性薄膜を成膜した後に、第６回目のフォトリソグラフィプロセス（写真製版工程）により、この透明導電性薄膜を用いて、コンタクトホール１７，２１を介して下層のドレイン電極１０と電気的に接続される画素電極２２と、コンタクトホール１５，１９を介して下層のゲート端子５と電気的に接続されるゲート端子パッド２３と、コンタクトホール１６，２０を介して下層のソース端子１２と電気的に接続されるソース端子パッド２４とをそれぞれパターン形成し、この実施の形態１に係る電気光学表示装置用ＴＦＴアレイ基板が完成する。
第６の工程の好適な実施例として、透明導電性膜として酸化インジウム（Ｉｎ2Ｏ3）と酸化スズ（ＳｎＯ2）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法で１００ｎｍの厚さで成膜した後に、レジストパターンを形成し、公知の塩酸＋硝酸を含む溶液を用いてエッチングした後にレジストパターンを除去して光を透過させる画素電極２２、ゲート端子パッド２３、及びソース端子パッド２４を形成する。
このようにして完成させたＴＦＴアレイ基板においては、層間絶縁膜１４と層間絶縁膜１８とからなる少なくとも二層からなる積層構造が、下層と上層の配線や電極等（ゲート電極２、保持容量共通電極３、ゲート配線４、ゲート端子５、ドレイン電極１０、ソース配線１１及びソース端子１２といった第１の電極と、画素電極２２、ゲート端子パッド２３、及びソース端子パッド２４といった第２の電極）を、電気的に絶縁しているので、一層の層間絶縁膜しか設けていない例に比べて、下層と上層の配線や電極の電気的短絡や電気的短絡による表示不良を効果的に防止することが可能である。
図１５に、上層である画素電極２９と下層であるソース電極１１との重畳部の断面を示す。図１５は、図１のＹ−Ｙ’部で示す箇所の断面を示している。また、層間絶縁膜１４と層間絶縁膜１８において、膜欠損や、コンタクトホール等のパターンを形成する時のレジストパターンに気泡等の欠陥が生じることによるピンホール欠陥２５，２６が発生した場合における比較のため、図１６として、層間絶縁膜が一層しかない場合の断面図を示す。図１６では、層間絶縁膜１４が一層あるだけであり、ピンホール欠陥２５によりソース配線１１の表面が露出されてしまうため、透明導電性薄膜を成膜した時に画素電極２２との電気的短絡が発生してしまう。一方、本実施の形態１を示した図１５においては、ピンホール欠陥２５とピンホール欠陥２６とが別の位置で発生しているため、ソース配線１１が露出せず、したがって画素電極２２との電気的短絡も発生しない。もちろん、図１５において、ピンホール欠陥２５とピンホール欠陥２６とが同じ位置で発生した場合は、電気的短絡が発生してしまうが、層間絶縁膜１４でのピンホール欠陥２５と層間絶縁膜１８でのピンホール欠陥２６とが全く同じ位置で発生して重なる確率は著しく低いと考えられるため、本実施の形態１に係る発明により電気的短絡や電気的短絡による表示不良を効果的に防止することができる。
さらに、この実施の形態１においては、特に第２の層間絶縁膜１８に形成する複数のコンタクトホール１９，２０，２１の外径寸法を、図１及び図２の如く、それぞれに対応する第１の層間絶縁膜１４のコンタクトホール１５，１６，１７の外径寸法よりも大きく設定しているので、上層電極膜２２、２３、２４のコンタクトホール段差部における断線不良を防止する効果を得ることができる。
また、第２の層間絶縁膜１８の膜厚を、第１の層間絶縁膜１４の膜厚よりも薄く形成しておくことにより、レジストパターンに気泡等の欠陥が生じることによるピンホール欠陥２５、２６等が発生した場合でも、第２の層間絶縁膜１８のみを貫通させる為の公知の弗素系ガスを用いたドライエッチング法でエッチングすればよい。したがって、エッチング及びＣＶＤ法を用いて形成した窒化シリコン（ＳｉＮｘ）膜の面内均一性を考慮した場合に、エッチング時間を最小時間にでき、より信頼性が高く、歩留りを向上させる効果を得ることができる。
したがって、この実施の形態１によるＴＦＴアレイ基板と、共通電極及びカラーフィルタ等を有する対向基板とを貼り合わせ、これらの間に電気光学材料として液晶を挟持して製造される電気光学表示装置は、液晶表示装置として、歩留りを向上させ生産能力を向上させることができるので生産コストを低減して安価で供給されることが可能となる。
また、液晶表示装置に限らず、この実施の形態１によるＴＦＴアレイ基板の画素電極２２上にエレクトロルミネセンス（ＥＬ）等の発光型の電気光学材料をパターン形成し、このＥＬパターンを密閉封止するようにこの実施の形態１によるＴＦＴアレイ基板と対向電極等を有する対向基板とを貼り合わせることにより、ＥＬ型の表示装置を歩留りよく製造することが可能となる。
尚、この実施の形態１では、層間絶縁膜１４と層間絶縁膜１８との二層からなる積層構造を形成していたが、これに限らず、例えばさらに第３の層間絶縁膜等を形成した三層以上の構造としてもよい。このように、多層構造になればなるほど、各層で発生する膜の欠損やピンホール不良の補完を確実にすることができる。ただし、実際上では二層構造とすることで膜の欠損やピンホールをほぼ補完することができること、及び工程の複雑化を避けるため二層または多くても三層構造までで充分である。
以上のように、層間絶縁膜１４と層間絶縁膜１８との二層からなる積層構造を形成するとともに、この層間絶縁膜１４，１８に形成されるコンタクトホールを少なくとも二回以上の工程によって形成しているので、層間絶縁膜１４，１８にピンホールや欠損が発生しても、コンタクトホール以外での電極間の短絡不良を防止することができ、信頼性の高い電気光学装置を高い歩留りで製造することが可能となる。
｛実施の形態２｝
本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の平面図を図１７に、同じくその断面図を図１８にそれぞれ示す。図１８の断面図は、図１７におけるＸ−Ｘ’部の断面に加え、ゲート端子部とソース端子部の断面構造を示している。尚、この実施の形態２では、上述した実施の形態１と同様の機能を有する要素については同一符号を付している。
この本液晶表示装置用ＴＦＴアレイ基板は、図１７及び図１８の如く、コンタクトホール１７、２１とコンタクトホール３０，３３を介して、それぞれドレイン電極１０と、保持容量コンタクト膜２８と電気的に接続された画素電極３５と、コンタクトホール３１，３４を介して保持容量共通電極３と電気的に接続された対向電極３６とが、互いに対向するように配置され、画素電極３５と対向電極３６との間で膜面に対して概略平行となる方向に電界が印加される構造を有するものである。
この液晶表示装置用ＴＦＴアレイ基板の製造方法を、図１８〜図３０を参考にして説明する。
（Ａ）第１の工程
まず、ガラス基板などの透明絶縁性基板１上に第１の金属薄膜を成膜した後、第１回目のフォトリソグラフィプロセス（写真製版工程）により第１の金属薄膜をパターニングし、図１８、図１９及び図２０の如く、少なくともゲート電極２、保持容量共通電極３、ゲート配線４を形成する。
尚、図１９に示すように、保持容量共通電極３は、平面上同一のパターンで形成される。第１の金属薄膜としては、電気的比抵抗値の低いＡｌ、Ｍｏや、これらを主成分とする合金を用いることが好ましい。
この第１の工程の好適な実施例として、まず、公知のＡｒガスを用いたスパッタリング法でＡｌ膜を２００ｎｍの厚さで成膜する。スパッタリング条件はＤＣマグネトロンスパッタリング方式で、成膜パワー密度３Ｗ／ｃｍ2、Ａｒガス流量４０ｓｃｃｍとする。
続けて公知のＡｒガスにＮ2ガスを混合したガスを用いた反応性スパッタリング法により窒素（Ｎ）原子を添加したＡｌＮ合金を５０ｎｍの厚さで成膜する。このスパッタリング条件は、成膜パワー密度３Ｗ／ｃｍ2、Ａｒガス流量４０ｓｃｃｍ、Ｎ2ガス流量２０ｓｃｃｍとする。以上により第１の金属薄膜として２００ｎｍ厚のＡｌ膜とその上層に５０ｎｍ厚のＡｌＮ膜を有する２層膜を形成する。尚、このときの上層ＡｌＮ膜のＮ元素組成は例えば約１８ｗｔ％とされる。
その後、レジストパターンを形成し、公知のリン酸＋硝酸を含む溶液を用いて前記２層膜をエッチングした後にレジストパターンを除去して、ゲート電極２、保持容量共通電極３、及びゲート配線４のそれぞれをパターン形成する。
（Ｂ）第２の工程
次に、図１８、図２１及び図２２の如く、第１の絶縁膜（ゲート絶縁膜）６と、シリコン等からなる半導体能動膜７と、不純物原子を添加したシリコン等からなるオーミックコンタクト膜８とを順次成膜した後に、第２回目のフォトリソグラフィプロセス（写真製版工程）で、半導体能動膜７とオーミックコンタクト膜８とをパターン形成する。この際、半導体能動膜７及びオーミックコンタクト膜８は、薄膜トランジスタ（ＴＦＴ）を形成する領域を含み、かつこのＴＦＴを形成する領域から延在するとともに後述の第３の工程で形成されるソース配線１１のパターンに包括されるように連続した形状になるようにパターン形成される。
この第２の工程の好適な実施例として、化学的気相成膜（ＣＶＤ）法を用いて第１の絶縁膜（ゲート絶縁膜）６として窒化シリコン（ＳｉＮｘ：ｘは正数）膜を４００ｎｍ、半導体能動膜７としてアモルファスシリコン（ａ−Ｓｉ）膜を１５０ｎｍ、オーミックコンタクト膜８としてリン（Ｐ）を不純物原子として添加したｎ＋型のアモルファスシリコン（ｎ＋ａ−Ｓｉ）膜を３０ｎｍの厚さで順次成膜した後に、レジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法でアモルファスシリコン膜とオーミックコンタクト膜８とをエッチングした後にレジストパターンを除去して半導体膜７，８を形成する。
（Ｃ）第３の工程
次に、図１８、図２３及び図２４の如く、第２の金属薄膜を成膜した後に、第３回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングしてソース電極９、ドレイン電極１０、ソース配線１１及び保持容量コンタクト膜２８を形成する。第２の金属薄膜としては、電気的比抵抗値が低いこと、オーミックコンタクト膜８との良好なコンタクト特性をもつこと、及びこのあとのプロセスで形成される画素電極３５とのコンタクト特性に優れる等の利点を有する材料を用いることが好ましい。このような特性をもつ材料として例えばモリブデン（Ｍｏ）を基としてこれにニオブ（Ｎｂ）やタングステン（Ｗ）等を添加した合金を選ぶことが可能である。
この第３の工程の好適な実施例として、Ｍｏに１０ｗｔ％以下、例えば５ｗｔ％のＮｂを添加したＭｏＮｂ合金を、公知のＡｒガスを用いたスパッタリング法で２００ｎｍの厚さで成膜した後に、レジストパターンを形成し、公知のリン酸＋硝酸を含む溶液を用いてエッチングする。さらに続けて公知の弗素系ガスを用いたドライエッチング法で少なくともソース電極９とドレイン電極１０の間のオーミックコンタクト膜８を除去した後に、レジストパターンを除去してソース電極９、ドレイン電極１０、ソース配線１１、保持容量コンタクト膜２８、及びＴＦＴのチャネル部１３を形成する。
（Ｄ）第４の工程
次に、図１８、図２５及び図２６の如く、第２の絶縁膜を第１の層間絶縁膜２９として成膜した後に、第４回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングして、少なくとも第１の金属薄膜の保持容量共通電極３の表面まで貫通するコンタクトホール３１と、第２の金属薄膜のうち保持容量コンタクト膜２８の表面まで貫通するコンタクトホール３０と、ドレイン電極１０の表面まで貫通するコンタクトホール１７とを同時に形成する。
この第４の工程の好適な実施例として、第１の層間絶縁膜２９としてＣＶＤ法を用いて窒化シリコン（ＳｉＮｘ）膜を２００ｎｍの厚さで成膜した後にレジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法で前記窒化シリコン膜をエッチングした後に、レジストパターンを除去して、保持容量共通電極３用コンタクトホール３１、保持容量コンタクト膜２８用コンタクトホール３０及びドレイン電極１０（画素ドレイン）用コンタクトホール１７を形成する。
この場合、レジストパターンにおいて泡などにより生じた欠陥部が存在すると、ドライエッチングにより、その欠陥部直下の窒化シリコン膜（第１の層間絶縁膜）２９はエッチングされてしまうためピンホール２５が形成されてしまう。
（Ｅ）第５の工程
次に、第５の工程として、再度第４の工程（Ｄ）と同様の工程を繰り返す。即ち、図１８、図２７及び図２８の如く、第３の絶縁膜を第２の層間絶縁膜３２として成膜した後に、第５回目のフォトリソグラフィプロセス（写真製版工程）によりパターニングして、第４の工程（Ｄ）と同様にして、保持容量共通電極３用コンタクトホール３４、保持容量コンタクト膜２８用コンタクトホール３３、及びドレイン電極１０（画素ドレイン）用コンタクトホール２１を形成する。
このとき、コンタクトホール２１、３３、３４は、第４の工程（Ｄ）でそれぞれに対応するよう形成されたコンタクトホール１７、３０、３１の外径寸法よりも大きく、その断面形状が階段状になるようにしておくことが好ましい。
また、第２の層間絶縁膜３２の膜厚は、第１の層間絶縁膜２９の膜厚よりも薄く形成しておくことが好ましい。
この第５の工程の好適な実施例として、第２の層間絶縁膜３２としてＣＶＤ法を用いて窒化シリコン（ＳｉＮｘ）膜を１００ｎｍの厚さで成膜した後にレジストパターンを形成し、公知の弗素系ガスを用いたドライエッチング法で前記窒化シリコン膜をエッチングした後にレジストパターンを除去して保持容量共通電極３用コンタクトホール３４、保持容量コンタクト膜２８用コンタクトホール３３及びドレイン電極１０（画素ドレイン）用コンタクトホール２１を形成する。
この場合、レジストパターンにおいて泡などにより生じた欠陥部が存在すると、ドライエッチングにより、その欠陥部直下の窒化シリコン膜（第２の層間絶縁膜）３２はエッチングされてしまうためピンホール２６が形成されてしまう。
（Ｆ）第６の工程
最後に、図１８、図２９及び図３０の如く、透明導電性薄膜を成膜した後に、第６回目のフォトリソグラフィプロセス（写真製版工程）により、この透明導電性薄膜を用いて画素電極３５及び対向電極３６をパターン形成する。
この際、画素電極３５は、コンタクトホール１７，２１，３０，３３を介して、下層のドレイン電極１０及び保持容量コンタクト膜２８にそれぞれ電気的に接続される。
また、対向電極３６は、コンタクトホール３１，３４を介して、下層の保持容量共通電極３に電気的に接続される。さらに、対向電極３６は、少なくともその一部が下層のソース配線１１の上を覆うような形状とされる。
このようにして、この実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板が完成する。
このように、画素電極３５と対向電極３６は互いに完全に分離されており、かつ両者のパターンの一辺の少なくとも一部は互いに概略平行に対向するような形状を有するようにパターン形成される。
この第６の工程の好適な実施例として、ここでは透明導電性膜として酸化インジウム（Ｉｎ2Ｏ3）と酸化スズ（ＳｎＯ2）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法で１００ｎｍの厚さで成膜した後に、レジストパターンを形成し、公知の塩酸＋硝酸を含む溶液を用いてエッチングした後にレジストパターンを除去して画素電極３５及び対向電極３６を形成する。
この実施の形態２においても、上述の実施の形態１と同様の効果を得ることができる。
加えて、この実施の形態２の場合、図１７及び図１８に示すように、特に対向電極３６が下層のソース配線１１とオーバーラップする領域において、実施の形態１で図１５及び図１６を用いて説明した効果と同様の効果を奏している。即ち、層間絶縁膜が一層しかない構造は、層間絶縁膜２９，３２の欠損、ピンホール欠陥等２５，２６が両者の電気的短絡不良に直結する構造となるため、層間絶縁膜２９，３２を二層積層し、さらにコンタクトホールを２回以上の工程により形成することを特徴とする本発明は、不良の防止に大きな効果をもたらす。
したがって、この実施の形態２によるＴＦＴアレイ基板と、共通電極及びカラーフィルタ等を有する対向基板とを貼り合わせ、これらの間に液晶を挟持して製造される横方向電界方式の液晶表示装置は、歩留りを向上させ生産能力を向上させることができるので生産コストを低減して安価で供給することが可能となる。
尚、この実施の形態２でも、層間絶縁膜２９と層間絶縁膜３２との二層からなる積層構造を形成したが、これに限らず、例えばさらに第３の層間絶縁膜を形成した三層構造としてもよい。
また、上記の実施の形態１，２では、第１の金属薄膜としてＡｌ（アルミニウム）膜とその上層にＮ（窒素）原子を添加したＡｌＮ膜を形成した二層膜としたが、これは金属薄膜をＡｌとすることで電極や配線の電気抵抗を低くするとともに、上層にＡｌＮ膜を設けることで透明導電膜ＩＴＯ膜からなるゲート端子パッド２３（図２参照）がコンタクトホール１５、１９を介してゲート端子５と電気的に接続された場合や、対向電極３６（図１８参照）がコンタクトホール３１，３４を介して保持容量共通電極３と電気的に接続された場合等の界面のコンタクト抵抗を良好にするためである。また、上層にＡｌＮ膜を形成することによって、一般的にヒロックとして知られている約１００℃以上に加熱したときにＡｌ膜表面に生じる突起を抑制することができる。さらに、ＡｌＮ／Ａｌの二層構造とすることで、Ａｌ系金属のエッチング液として公知のリン酸＋硝酸を含む溶液で一括エッチングできるというメリットもある。尚、上記各実施の形態においては、上層のＡｌには約１８ｗｔ％のＮ原子を添加したＡｌＮ膜を用いたが、これに限定されるものではない。本出願人での評価によると、上層のＡｌに添加するＮ原子組成が５〜２６ｗｔ％であれば本発明と同等の効果を得られることを確認している。あるいは、添加元素もＮ（窒素）原子に限ることなく炭素（Ｃ）原子や酸素（Ｏ）原子を添加させてもよい。上層のＡｌに添加する元素の種類や添加量はスパッタリング法において、公知のＡｒガスに混合するガスの種類と流量を任意に変えることにより実施することが可能である。例えばＮ2ガスの替わりにＯ2ガス、ＣＯ2ガスまたは大気ガスを混合した反応性スパッタリングを行うことが可能である。
さらに、母体となる金属薄膜として、Ａｌ膜の代わりに、Ａｌにネオジム（Ｎｄ）やガドリニウム（Ｇｄ）、ランタン（Ｌａ）等の希土類金属元素やイットリウム（Ｙ）を添加したＡｌ合金を用いたＡｌ合金−Ｎ／Ａｌ合金の二層膜とすることも可能である。この場合には、上述したプロセスの加熱工程におけるヒロック発生防止のマージンを上げることができ、製品の歩留りや信頼性を向上させることができるのでさらに好ましい。Ａｌに添加するＮｄ、Ｇｄ、Ｌａ、Ｙ元素の添加量は５ｗｔ％以下、好ましくは０．１〜５ｗｔ％の範囲とするのが好ましい。これは０．１ｗｔ％未満であればヒロック抑制効果を充分に得るのが難しいこと、そして５ｗｔ％を超える添加量ではＡｌ合金そのものの比抵抗が上がってしまい（５μΩｃｍ以上）、低抵抗のメリットが損なわれてしまうからである。
さらにまた、上記の実施の形態１、２では、第２の金属薄膜としてＭｏ（モリブデン）に添加量１０ｗｔ％以下、例えば添加量５ｗｔ％でＮｂを加えたＭｏＮｂ系合金を用いたが、これに限定されることはない。Ｎｂ原子の添加によりＭｏの耐食性、特に純水に対する耐食性を向上させることができること、さらにこれに加えてＡｌ系金属として公知のリン酸＋硝酸を含む溶液に対する急激なエッチング腐食速度を抑制して制御することができることになるので、この実施の形態１、２の場合には、第１の金属薄膜として用いたＡｌ系合金膜のエッチング溶液をＭｏＮｂ合金用のエッチング液として共用することが可能になるというメリットがある。このような効果を得るためのＭｏへのＮｂの添加量は２．５−１０ｗｔ％であることが好ましい。あるいはＭｏに３０−５０ｗｔ％のＷを添加したＭｏＷ膜を用いた場合でも同様の効果を得ることが可能である。
また、上記実施の形態１、２においては、透明導電性膜として酸化インジウム（Ｉｎ2Ｏ3）と酸化スズ（ＳｎＯ2）とを混合させたＩＴＯ膜を用いたが、これに限定されることはなく、酸化インジウム、酸化スズ、酸化亜鉛（ＺｎＯ）の単体、あるいはこれらを混合させたものを用いてもよい。例えば、酸化インジウムに酸化亜鉛を混合させたＩＺＯ膜を用いた場合には、公知のＡｒガスを用いたスパッタリング法で透明導電性膜を非晶質の状態で成膜することができ、上述の実施例で用いた塩酸＋硝酸を含む強酸系溶液ではなく蓚酸系のような弱酸溶液をエッチング液として用いることができるようになるので、この実施の形態のように第１及び第２の金属薄膜に耐酸性に乏しいＡｌ系やＭｏ系等の合金膜を用いた場合には、透明導電性膜エッチング時の薬液のしみ込みによるこれらＡｌ系、Ｍｏ系合金膜の腐食断線を防止することができるので好ましい。また、酸化インジウムに酸化スズと酸化亜鉛を適量混合させたＩＴＺＯ膜を用いた場合には、非晶質状態で形成した膜を加熱することによって化学的に安定な結晶質状態にすることができるようになるので、非晶質状態でパターニング形成までを行った後に加熱して結晶質状態にすることによって、耐食性が高く、信頼性の高い液晶表示装置を歩留りよく製造することができるようになる。尚、酸化インジウム、酸化スズ、酸化亜鉛それぞれのスパッタ膜の酸素組成が酸化物の化学量論組成よりも少なく、その結果、透過率値や比抵抗値等の特性が不良の場合は、スパッタリングガスとしてＡｒガスだけでなくＯ2ガスやＨ2Ｏガスを混合させたガスを用いて成膜するのが好ましい。
さらに、上記実施の形態１、２においては、第１、及び第２の層間絶縁膜をＣＶＤ法を用いて形成した窒化シリコン（ＳｉＮｘ）膜としたが、限定された膜を指定するものではなく、第１、第２のいずれか、あるいは両方の層間絶縁膜に、酸化シリコン（ＳｉＯｘ）膜や、その他にも有機系の樹脂膜を塗布形成して用いても良いことは言うまでもない。特に、感光性の有機樹脂膜を層間絶縁膜として用いる場合には、コンタクトホールをフォトリソグラフィプロセス（写真製版工程）で形成することが可能なので、これを第２の層間絶縁膜として用いる場合には、膜厚を第１の層間絶縁膜のそれよりも薄くするという必要はない。
また、上記各実施の形態では、コンタクトホール１９，２０，２１の外径寸法を、コンタクトホール１５，１６，１７の外径寸法よりもそれぞれ大きく形成して、その断面形状が階段状になるように設定していたが、コンタクトホール１５，１６，１７，１９，２０，２１の壁面を傾斜させて、順テーパ状に形成してもよい。
本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態１に係る液晶表示装置用ＴＦＴアレイ基板の一部を示す断面図である。 他の比較例に係る液晶表示装置用ＴＦＴアレイ基板の一部を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す平面図である。 本発明の実施の形態２に係る液晶表示装置用ＴＦＴアレイ基板の製造工程を示す断面図である。
符号の説明
１ 透明絶縁性基板、２ ゲート電極、３ 保持容量共通電極、４ ゲート配線、５ ゲート端子、６ ゲート絶縁膜、７ 半導体能動膜、８ オーミックコンタクト膜、９ ソース電極、１０ ドレイン電極、１１ ソース配線、１２ ソース端子、１３ チャネル部、１４，１８，２９，３２ 層間絶縁膜、１５，１６，１７，１９，２０，２１，３０，３１，３３，３４ コンタクトホール、２０，２１，３３，３４ コンタクトホール、２２ 画素電極、２３ ゲート端子パッド、２４ ソース端子パッド、２５，２６ ピンホール欠陥、２８ 保持容量コンタクト膜、３１，３４ コンタクトホール、３５ 画素電極、３６ 対向電極。

Claims (13)

  1. 下層にある少なくとも１種類以上の薄膜状の第１の電極と、前記第１の電極上に形成されてコンタクトホールが形成された絶縁膜と、前記コンタクトホールが設けられた前記絶縁膜上に薄膜状に形成されて少なくとも１種類以上の第２の電極とを備え、前記第２の電極の少なくとも一部が前記コンタクトホールを介して前記下層にある少なくとも１種類以上の前記第１の電極と電気的に接続される構造を少なくとも有する電気光学装置を製造する電気光学装置の製造方法であって、
    前記絶縁膜を少なくとも二層以上で形成するとともに、前記絶縁膜に形成される前記コンタクトホールを少なくとも二回以上の工程によって形成することを特徴とする電気光学装置の製造方法。
  2. ａ）絶縁性基板上に第１の導電性薄膜を成膜し、第１の写真製版工程を用いてゲート配線、ゲート電極、及びゲート端子を少なくとも形成する工程と、
    ｂ）第１の絶縁膜、半導体能動膜及びオーミックコンタクト膜を成膜し、第２の写真製版工程を用いて前記半導体能動膜と前記オーミックコンタクト膜をパターニングする工程と、
    ｃ）第２の導電性薄膜を成膜し、第３の写真製版工程を用いてソース配線、ソース電極、ソース端子、ドレイン電極を少なくとも形成する工程と、
    ｄ）第２の絶縁膜を成膜し、第４の写真製版工程を用いて前記第２の絶縁膜に少なくとも前記ソース端子、ドレイン電極に達するコンタクトホールと、前記第１の絶縁膜と前記第２の絶縁膜に少なくとも前記ゲート端子の表面に達するコンタクトホールとを形成する工程と、
    ｅ）第３の導電性薄膜を成膜し、第５の写真製版工程を用いて少なくとも前記ドレイン電極と電気的に接続された画素電極パターンと、前記ゲート端子、ソース端子と電気的に接続された端子パッドパターンを形成する工程と
    を少なくとも含み、
    前記ｄ）の工程を少なくとも２回以上繰り返すことにより、前記第２の絶縁膜の成膜と前記コンタクトホールの形成を、少なくとも二層以上の構造で形成することを特徴とする液晶表示装置の製造方法。
  3. 下層にある少なくとも１種類以上の薄膜状の電極と、前記電極上に形成されてコンタクトホールが形成された絶縁膜と、前記コンタクトホールが設けられた前記絶縁膜上に薄膜状に形成された画素電極及び当該画素電極に対向する対向電極とを備え、前記画素電極及び前記対向電極のうちの少なくとも一方が前記コンタクトホールを介して前記下層にある少なくとも１種類以上の前記電極と電気的に接続されるとともに、前記画素電極と前記対向電極との間で前記絶縁膜の面と概略平行となる方向に電界が印加される構造を少なくとも有する液晶表示装置を製造する液晶表示装置の製造方法であって、
    前記絶縁膜を少なくとも二層以上で形成するとともに、前記絶縁膜に形成される前記コンタクトホールを少なくとも二回以上の工程によって形成することを特徴とする横方向電界方式の液晶表示装置の製造方法。
  4. ａ）絶縁性基板上に第１の導電性薄膜を成膜し、第１の写真製版工程を用いてゲート配線、ゲート電極、保持容量共通電極及び第１の共通電極を少なくとも形成する工程と、
    ｂ）第１の絶縁膜、半導体能動膜及びオーミックコンタクト膜を成膜し、第２の写真製版工程を用いて前記半導体能動膜と前記オーミックコンタクト膜をパターニングする工程と、
    ｃ）第２の導電性薄膜を成膜し、第３の写真製版工程を用いてソース配線、ソース電極、ドレイン電極、保持容量コンタクト膜を少なくとも形成する工程と、
    ｄ）第２の絶縁膜を成膜し、第４の写真製版工程を用いて前記第２の絶縁膜に少なくとも前記ドレイン電極、前記保持容量コンタクト膜の表面に達するコンタクトホールと、前記第１の絶縁膜と前記第２の絶縁膜に少なくとも前記保持容量コンタクト膜の表面に達するコンタクトホールとを形成する工程と、
    ｅ）第３の導電性薄膜を成膜し、第５の写真製版工程を用いて前記ドレイン電極と前記保持容量コンタクト膜と電気的に接続された画素電極パターンと、前記画素電極に対向する対向電極として前記保持容量共通電極と電気的に接続された対向電極を形成する工程と
    を少なくとも含み、
    前記ｄ）の工程を少なくとも２回以上繰り返すことにより、前記第２の絶縁膜の成膜と前記コンタクトホールの形成を、少なくとも二層以上の構造で形成することを特徴とする横方向電界方式の液晶表示装置の製造方法。
  5. 請求項４に記載の液晶表示装置の製造方法であって、
    前記ｃ）の工程で成膜される前記第２の導電性薄膜が、モリブデンを主成分とし、少なくとも１０ｗｔ％以下のニオブを含むＭｏＮｂ系合金で形成されることを特徴とする液晶表示装置の製造方法。
  6. 請求項５に記載の液晶表示装置の製造方法であって、
    前記ｅ）の工程で成膜される前記第３の導電性薄膜が、モリブデンを主成分とし、少なくとも１０ｗｔ％以下のニオブを含むＭｏＮｂ系合金で形成されることを特徴とする液晶表示装置の製造方法。
  7. 請求項６に記載の液晶表示装置の製造方法であって、
    前記ａ）の工程で成膜される前記第１の導電性薄膜が、アルミニウムを主成分とし、少なくとも５ｗｔ％以下のネオジムを含むＡｌＮｄ系合金で形成することを特徴とする液晶表示装置の製造方法。
  8. 下層にある少なくとも１種類以上の薄膜状の第１の電極と、
    前記第１の電極上に形成されてコンタクトホールが形成された絶縁膜と、
    前記コンタクトホールが設けられた前記絶縁膜上に薄膜状に形成された少なくとも１種類以上の第２の電極と
    を備え、
    前記第２の電極の少なくとも一部が前記コンタクトホールを介して前記下層にある少なくとも１種類以上の第１の電極に接続され、
    前記絶縁膜が少なくとも二層以上で形成されるとともに、前記二層以上の絶縁膜に形成される前記コンタクトホールの形状が、上層にいくほど面積が大きく、その断面外径が順次広がって階段状または順テーパ状に形成されたことを特徴とする電気光学装置。
  9. 絶縁性基板上にゲート配線、ゲート電極、ゲート端子及び保持容量共通電極が少なくとも形成され、その上層に、ゲート絶縁膜、薄膜トランジスタの半導体能動膜、ソース電極、ドレイン電極、ソース配線及びソース端子が少なくとも形成され、その上層に、前記ソース端子及び前記ドレイン電極に達するコンタクトホールが形成された層間絶縁膜が形成され、前記ゲート絶縁膜及び前記層間絶縁膜に、前記ゲート端子の表面に達するコンタクトホールが形成され、その上層に、前記ドレイン電極と電気的に接続された画素電極と、前記ゲート端子及びソース端子に電気的にそれぞれ接続された端子パッドが少なくとも形成された液晶表示装置であって、
    前記層間絶縁膜が少なくとも二層以上の構造で形成されるとともに、前記層間絶縁膜に形成されるコンタクトホールの形状が、上層にいくほど面積が大きくその断面外径が順次広がって階段状または順テーパ状に形成されることを特徴とする液晶表示装置。
  10. 下層に少なくとも１種類以上の薄膜状の電極が形成され、前記電極上にコンタクトホールが形成された層間絶縁膜が形成され、前記コンタクトホールが形成された前記層間絶縁膜上に薄膜状の画素電極と当該画素電極に対向する対向電極とが形成され、前記画素電極及び前記対向電極のうちの少なくとも一方が前記コンタクトホールを介して前記下層にある少なくとも１種類以上の前記電極と電気的に接続されるとともに、前記画素電極と前記対向電極との間で前記層間絶縁膜の面と概略平行となる方向に電界が印加される液晶表示装置であって、
    前記層間絶縁膜が少なくとも二層以上で形成されるとともに前記層間絶縁膜に形成されるコンタクトホールの形状が、上層にいくほど面積が大きく、その断面外径が順次広がっている階段状または順テーパ状に形成されたことを特徴とする横方向電界方式の液晶表示装置。
  11. 絶縁性基板上にゲート配線、ゲート電極、保持容量共通電極が少なくとも形成され、その上層に、ゲート絶縁膜、薄膜トランジスタの半導体能動膜及びソース電極、ドレイン電極、ソース配線及び保持容量コンタクト膜が少なくとも形成され、その上層に、前記ドレイン電極及び保持容量コンタクト膜の各表面に達するコンタクトホールがそれぞれ形成された層間絶縁膜が形成され、前記ゲート絶縁膜と前記層間絶縁膜に前記保持容量共通電極の表面に達するコンタクトホールが形成され、その上層に、前記ドレイン電極と前記保持容量コンタクト膜に電気的に接続された画素電極と、前記画素電極に対向して前記保持容量共通電極と電気的に接続された対向電極とが少なくとも形成された液晶表示装置であって、
    前記層間絶縁膜が少なくとも二層以上の構造で形成されるとともに、前記二層以上の絶縁膜に形成されるコンタクトホールの形状が、上層にいくほど面積が大きくその断面外径が順次広がって階段状または順テーパ状に形成されたことを特徴とする横方向電界方式の液晶表示装置。
  12. 請求項８に記載の電気光学装置であって、
    二層以上で形成される前記絶縁膜の膜厚が、上層にいくほど薄くなっていることを特徴とする電気光学装置。
  13. 請求項９から請求項１１のいずれかに記載の液晶表示装置であって、
    二層以上で形成される前記層間絶縁膜の膜厚が、上層にいくほど薄くなっていることを特徴とする液晶表示装置。
JP2004310677A 2004-10-26 2004-10-26 電気光学装置、液晶表示装置及びそれらの製造方法 Pending JP2006126255A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004310677A JP2006126255A (ja) 2004-10-26 2004-10-26 電気光学装置、液晶表示装置及びそれらの製造方法
TW094118890A TWI258863B (en) 2004-10-26 2005-06-08 Electro-optical device and its manufacturing method, liquid crystal display device and method of manufacturing thereof
KR1020050088013A KR100801172B1 (ko) 2004-10-26 2005-09-22 전기광학장치, 액정표시장치 및 그것들의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004310677A JP2006126255A (ja) 2004-10-26 2004-10-26 電気光学装置、液晶表示装置及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2006126255A true JP2006126255A (ja) 2006-05-18
JP2006126255A5 JP2006126255A5 (ja) 2007-04-05

Family

ID=36721093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004310677A Pending JP2006126255A (ja) 2004-10-26 2004-10-26 電気光学装置、液晶表示装置及びそれらの製造方法

Country Status (3)

Country Link
JP (1) JP2006126255A (ja)
KR (1) KR100801172B1 (ja)
TW (1) TWI258863B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317934A (ja) * 2006-05-26 2007-12-06 Mitsubishi Electric Corp 半導体デバイスおよびアクティブマトリクス型表示装置
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
US7816693B2 (en) 2005-09-27 2010-10-19 Mitsubishi Electric Corporation Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
US9252103B2 (en) 2010-06-18 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2019087768A (ja) * 2019-03-13 2019-06-06 ラピスセミコンダクタ株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190460A (ja) * 1984-10-11 1986-05-08 Nec Corp 半導体装置
JPH07273064A (ja) * 1994-03-28 1995-10-20 Sony Corp 微小構造及びその製造方法、及び接続配線構造の形成方法
JPH1096960A (ja) * 1996-07-15 1998-04-14 Lg Electron Inc 液晶表示装置の製造における有機膜のホールの形成方法
JPH11284069A (ja) * 1998-03-30 1999-10-15 Toshiba Corp 半導体装置の製造方法
JPH11311805A (ja) * 1998-04-28 1999-11-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004163922A (ja) * 2002-10-25 2004-06-10 Nec Kagoshima Ltd 液晶表示装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408345B1 (ko) * 2001-05-22 2003-12-06 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4488688B2 (ja) * 2002-03-27 2010-06-23 東芝モバイルディスプレイ株式会社 表示装置用配線基板及びその製造方法
KR20040061206A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
KR20040066268A (ko) * 2003-01-17 2004-07-27 삼성전자주식회사 어레이 기판의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190460A (ja) * 1984-10-11 1986-05-08 Nec Corp 半導体装置
JPH07273064A (ja) * 1994-03-28 1995-10-20 Sony Corp 微小構造及びその製造方法、及び接続配線構造の形成方法
JPH1096960A (ja) * 1996-07-15 1998-04-14 Lg Electron Inc 液晶表示装置の製造における有機膜のホールの形成方法
JPH11284069A (ja) * 1998-03-30 1999-10-15 Toshiba Corp 半導体装置の製造方法
JPH11311805A (ja) * 1998-04-28 1999-11-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004163922A (ja) * 2002-10-25 2004-06-10 Nec Kagoshima Ltd 液晶表示装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816693B2 (en) 2005-09-27 2010-10-19 Mitsubishi Electric Corporation Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
US8039852B2 (en) 2005-09-27 2011-10-18 Mitsubishi Electric Corporation Thin film transistor for a liquid crystal device in which a sealing pattern is electrically connected to a common electrode wiring
JP2007317934A (ja) * 2006-05-26 2007-12-06 Mitsubishi Electric Corp 半導体デバイスおよびアクティブマトリクス型表示装置
US7910053B2 (en) 2006-05-26 2011-03-22 Mitsubishi Electric Corporation Semiconductor device and active matrix display device
JP4728170B2 (ja) * 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
US9252103B2 (en) 2010-06-18 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2019087768A (ja) * 2019-03-13 2019-06-06 ラピスセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
KR100801172B1 (ko) 2008-02-11
KR20060051517A (ko) 2006-05-19
TWI258863B (en) 2006-07-21
TW200614513A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
US7816693B2 (en) Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
US7554119B2 (en) Active matrix substrate and its manufacturing method
JP4543385B2 (ja) 液晶表示装置の製造方法
US7550768B2 (en) Thin film transistor array panel and method for manufacturing the same
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP5214858B2 (ja) Ｔｆｔアレイ基板及びその製造方法
US10825840B2 (en) Thin-film transistor panel
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
JP2006332209A (ja) 薄膜トランジスタ基板及びその製造方法
JP2019169660A (ja) 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
KR100801172B1 (ko) 전기광학장치, 액정표시장치 및 그것들의 제조방법
JP2007139867A (ja) アクティブマトリックス基板
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
JP5393071B2 (ja) 電子デバイス、及びその製造方法、並びに電子機器
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
JP4338481B2 (ja) 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ
JP2000029071A (ja) 表示装置用アレイ基板、及びその製造方法
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
KR100832512B1 (ko) 표시장치 및 그 제조 방법
JP2008070892A (ja) アクティブマトリクス基板及びその製造方法
KR20060068996A (ko) Ｔｆｔ 기판과 이의 다층 배선의 제조방법
KR20070111879A (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101207