KR20060068996A - Ｔｆｔ 기판과 이의 다층 배선의 제조방법 - Google Patents

Ｔｆｔ 기판과 이의 다층 배선의 제조방법 Download PDF

Info

Publication number
KR20060068996A
KR20060068996A KR1020040107977A KR20040107977A KR20060068996A KR 20060068996 A KR20060068996 A KR 20060068996A KR 1020040107977 A KR1020040107977 A KR 1020040107977A KR 20040107977 A KR20040107977 A KR 20040107977A KR 20060068996 A KR20060068996 A KR 20060068996A
Authority
KR
South Korea
Prior art keywords
metal layer
layer
data
data metal
insulating film
Prior art date
Application number
KR1020040107977A
Other languages
English (en)
Inventor
조홍제
임효택
임관택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040107977A priority Critical patent/KR20060068996A/ko
Publication of KR20060068996A publication Critical patent/KR20060068996A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

다층 배선의 불량을 방지할 수 있는 TFT 기판과 이의 다층 배선 제조방법이 제공된다. TFT 기판은, 기판 상에 순차적으로 형성된 제1 데이터 금속층 및 제2 데이터 금속층과, 제2 데이터 금속층의 상부에 형성된 절연막과, 절연막의 상부에 형성된 제3 데이터 금속층을 구비하는 데이터 배선을 포함한다.
LCD, 다층 배선, 절연막, 데이터 배선

Description

ＴＦＴ 기판과 이의 다층 배선의 제조방법{TFT substrate and method for manufacturing multi-layer wiring thereof}
도 1a 내지 도 1d는 본 발명의 일 실시예에 의한 TFT 기판의 다층 배선의 제조방법을 순차적으로 나타낸 공정 단면도들이다.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 TFT 기판의 배치도이다.
도 3은 도 2의 TFT 기판의 Ⅱ-Ⅱ' 선에 대한 단면도이다.
도 4 내지 도 7은 도 2의 TFT 기판의 제조 방법을 순차적으로 나타낸 공정 단면도들이다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 TFT 기판의 배치도이다.
도 9는 도 8의 TFT 기판의 VIII-VIII' 선에 대한 단면도이다.
도 10은 도 8의 TFT 기판의 IX-IX' 선에 대한 단면도이다.
도 11a 내지 도 18b는 도 8의 TFT 기판의 제조 방법을 순차적으로 나타낸 공정 단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
1: 기판 2: 제1 데이터 금속층
3: 제2 데이터 금속층 4: 절연막
5: 제3 데이터 금속층 6: 감광막 패턴
본 발명은 TFT 기판과 이의 다층 배선 제조방법에 관한 것으로, 보다 구체적으로는 다층 배선에서 배선 사이에 절연막을 형성함으로써 다층 배선을 형성하기 위한 식각 공정의 균일성(uniformity)를 확보할 수 있는 TFT 기판과 이를 제조하는 TFT 기판의 다층 배선 제조방법에 관한 것이다.
액정표시장치는 컬러필터를 포함하는 컬러필터 기판과 박막 트랜지스터 어레이를 포함하는 TFT기판을 포함한다. 컬러필터 기판과 TFT 기판은 서로 대향하며 두 기판 사이에 개재된 실라인(seal line)에 의해 서로 접합되고, 그 사이에 형성된 일정한 공극에 액정층이 형성된다. 이와 같이 액정표시장치는 전극이 형성되어 있는 두 장의 기판(컬러필터 기판과 TFT 기판)과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절함으로써 소정의 영상을 디스플레이할 수 있도록 구성된 장치이다. 액정표시장치는 비발광소자이기 때문에 박막 트랜지스터 후면에는 빛을 공급하기 위한 백라이트 유닛이 위치한다. 백라이트에서 조사된 빛은 액정의 배열상태에 따라 투과량이 조정된다.
액정표시장치에 사용되는 TFT 기판에는 배선이 형성되어 있다. TFT 기판의 배선은 게이트 배선과 데이터 배선을 포함하며, 데이터 배선은 소스/드레인을 포함한다.
배선은 금속 또는 합금의 단일층으로 이루어질 수도 있으나 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위하여 다층으로 형성하는 경우가 많다.
예를 들어, 몰리브덴, 알루미늄, 티타늄, 텅스텐 등이 배선 재료를 이용하여 다층 배선을 형성할 때 동일 식각용액을 사용하여 식각할 경우 다층 배선을 구성하는 금속층들 간의 식각 경향성이 다르기 때문에 다층 배선의 형상에 불균일하게 된다. 즉, 테이퍼 프로파일(taper profile)의 배선이 생기거나 각 금속층들 하부에 언더컷(undercut)의 차이가 발생할 수 있다. 예를 들어, 하부 금속층이 상부 금속층 보다 식각 경향성이 큰 경우, 상부층 금속이 하부층 금속보다 측면으로 돌출되는 오버행(overhang)이 발생할 수 있다. 여기서, 식각 경향성이 크다는 것은 식각이 잘 일어난다는 것을 의미한다.
오버행이 발생하면 배선 형성의 후속 공정에서 절연막이 끊어지는 스텝 오픈(step open), 배선이 소스/드레인인 경우 상부에 형성되는 보호막이 연결되지 않는 드레인 오픈(drain open)등의 문제를 야기한다. 따라서 오버행의 발생은 배선의 전기적 특성을 저하시킬 뿐 아니라 제품의 수율을 떨어뜨리는 문제가 된다.
이와 같이, 다층 배선을 이루는 금속층 간의 식각 경향성이 다름으로 인하여, 액정표시장치에서 영상신호를 디스플레이할 때 많은 오류가 발생할 우려가 있다.
본 발명이 이루고자 하는 기술적 과제는, 균일한 프로파일의 다층 배선을 가지는 TFT 기판을 제공하고자 하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 TFT 기판의 다층 배선의 제조방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 TFT 기판은, 기판 상에 순차적으로 형성된 제1 데이터 금속층 및 제2 데이터 금속층과, 상기 제2 데이터 금속층의 상부에 형성된 절연막과, 상기 절연막의 상부에 형성된 제3 데이터 금속층을 구비하는 데이터 배선을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 TFT 기판의 다층 배선 제조방법은, (a) 기판 상에 제1 데이터 금속층 및 제2 데이터 금속층을 순차적으로 형성하는 단계와, (b) 상기 제2 데이터 금속층 상에 절연막을 형성하는 단계와, (c) 상기 절연막의 상에 제3 데이터 금속층을 형성하는 단계와, (d) 상기 제3 데이터 금속층, 절연막, 제2 데이터 금속층 및 제1 데이터 금속층을 순차적으로 패터닝하여 데이터 배선을 완성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도 1a 내지 도 1d를 참조하여 본 발명의 일 실시예에 의한 TFT 기판의 다층 배선의 제조방법을 상세히 설명한다.
도 1a에 도시된 바와 같이, 기판(1) 상에 제1 데이터 금속층(2)과 제2 데이터 금속층(3)을 순차적으로 형성한다. 여기서, 기판(1)은 유리 또는 쿼츠(quartz) 등을 포함한다. 그리고, 제1 데이터 금속층(2)은 몰리브덴, 몰리브덴 합금 또는 몰리브덴 질화물(MoNx)로 형성할 수 있고, 제2 데이터 금속층(3)은 알루미늄 또는 알루미늄 합금, 예를 들어 AlNd로 형성할 수 있다. 제2 데이터 금속층(3)에 알루미늄 또는 알루미늄 합금을 사용하는 것은 배선저항에 의한 신호지연을 막기 위하여 비저항이 작은 금속을 사용하여야 하기 때문이다. 그러나, 알루미늄 또는 알루미늄 합금은 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생하는 문제가 있다. 이를 보완하기 위하여 화학약품에 대한 내식성이 몰리브덴, 몰리브덴 합금 또는 몰리브덴 질화물(MoNx)을 제1 데이터 금속층(2) 및 후술할 제3 데이터 금속층(5)으로 사용할 수 있다.
본 발명의 다층 배선이 데이터 배선인 경우, 기판(1)과 제1 데이터 금속층(2) 사이에는 소정의 패턴이 개재될 수 있다. 즉, 기판(1)과 제1 데이터 금속층(2) 사이에 반도체층(미도시)과 저항성 접촉층(미도시)이 차례대로 개재될 수 있다.
본 발명의 제1 데이터 금속층(2) 또는 제2 데이터 금속층(3)은 스퍼터링(sputerring) 방법과 기화 증착(evaporation deposition) 방법에 의해 형성할 수 있다. 스퍼터링 방법에서는 고전압이 인가되는 증착할 금속으로 만든 타겟 전극이 설치된 챔버 내에 아르곤 가스를 주입하고 플라즈마 방전을 일으킨다. 플라즈마 방전에 의하여 여기된 아르곤 양이온이 타겟 전극에서 금속 원자를 떼어내고 이 금속원자가 기판 소재 표면에서 상호 결합하여 박막형태로 성장하는 것이다. 기화 증착 방법은 진곡 챔버 내에서 증착시키고자 하는 물질에 열을 가하여 물질을 증발 혹은 승화 시킴으로써 원자 또는 분자 단위로 기판 표면에 박막을 형성시키는 방법이다.
그리고, 도 1b에 도시된 바와 같이, 제2 데이터 금속층(3) 상에 절연막(4)을 형성한다. 절연막(4)은 제2 데이터 금속층(3)에 O2 가스 및/또는 N2 가스를 공급하여 형성할 수 있다. 예를 들어, 기판(1) 상에 제2 데이터 금속층(3)을 형성한 후, 공정 챔버의 진공을 파괴하고 O2 가스 및/또는 N2 가스를 유입시켜 본 발명의 절연막(4)을 형성할 수 있다.
이와 같은 절연막(4)은 산화물, 질화물 또는 산질화물로 구성될 수 있다. 예를 들어, 절연막(4)은 알루미늄 산화물, 알루미늄 질화물 또는 알루미늄 산질화물이 될 수 있다.
도 1c에 도시된 바와 같이, 절연막(4) 상에 제3 데이터 금속층(5)을 형성한다. 제3 데이터 금속층(5)은 앞서 언급한 바와 마찬가지로 몰리브덴, 몰리브덴 합금 또는 몰리브덴 질화물(MoNx)로 형성할 수 있다. 그리고, 제3 데이터 금속층(5) 상에 감광막의 도포, 노광 및 현상을 거쳐 본 발명의 다층 배선을 정의하는 감광막 패턴(6)을 형성한다.
그리고, 도 1d를 참조하면, 감광막 패턴(6)을 식각마스크로 하여, 제3 데이터 금속층(5), 절연막(4), 제2 데이터 금속층(3) 및 제1 데이터 금속층(2)을 순차적으로 식각하여, 다층 배선(7)을 완성한다.
이러한 식각 공정은 공정 조건에 따라 제3 데이터 금속층(5), 절연막(4), 제2 데이터 금속층(3) 및 제1 데이터 금속층(2)을 일괄적으로 습식 식각할 수도 있고, 제3 데이터 금속층(5), 절연막(4) 및 제2 데이터 금속층(3)을 먼저 습식 식각한 후 제1 데이터 금속층(2)을 건식 식각할 수도 있다.
앞서 언급한 바와 같이, 본 발명의 다층 배선(7)이 데이터 배선인 경우, 기판(1)과 제1 데이터 금속층(2) 사이에 반도체 층과 저항성 접촉층(Ohmic contact layer)이 형성되어 있다. 제3 데이터 금속층(5), 절연막(4), 제2 데이터 금속층(3) 및 제1 데이터 금속층(2)을 일괄적으로 습식 식각하여 제1 데이터 금속층(2)의 하부에 언더컷(undercut)이 발생할 우려가 있을 경우에는, 제3 데이터 금속층(5), 절연막(4) 및 제2 데이터 금속층(3)을 습식 식각한 후 제1 데이터 금속층(2)과 그 하부에 위치하는 저항성 접촉층을 동시에 건식 식각하는 것이 바람직하다. 여기서, 제2 데이트 금속층(3)을 습식 식각하는 동안에, 그 하부에 위치하는 제1 데이트 금 속층(2)의 소정 부분도 식각될 수 있다.
이와 같은 습식 식각 공정에서 다층 배선(7)의 형상을 조절하는 데는 두 가지 측면이 중요하다. 첫째는 단일 금속층의 식각 경향성이며 둘째는 각 금속층의 부식전위이다.
습식식각 용액으로 많이 사용되는 인산, 질산, 초산을 포함하는 식각용액에 대한 단일 금속층의 식각 경향성을 살펴보면 몰리브덴, 몰리브덴 합금 또는 몰리브덴 질화물(MoNx)이 알루미늄 또는 알루미늄 합금(주로 알루미늄과 니오브(Nb)의 합금층) 보다 2배정도 식각이 잘 일어난다.
그러나, 제1 데이터 금속층(2) 및 제3 데이터 금속층(5)을 몰리브덴, 몰리브덴 합금 또는 몰리브덴 질화물(MoNx)(이하, 몰리브덴층)로 형성하고, 제2 데이터 금속층(3)을 알루미늄 또는 알루미늄 합금(이하, 알루미늄층)으로 형성하는 다층 배선(7)에서는 몰리브덴층의 식각 경향성이 알루미늄층의 식각 경향성보다 다층 배선(7)의 중앙이 가늘어지는 프로파일을 가지게 되고, 제3 데이터 금속층(5)에 오버행(overhang)이 발생한다. 이 원인은 앞서 말한 두 번째 측면 즉, 각 금속층의 부식전위의 차이에 있다.
표 1은 주요 금속에 대한 25℃ 에서의 표준부식전위를 나타낸 것이다.
[표 1]
전극 반응 표준 부식전위 (V)
Cu2+ + 2e- = Cu 0.34
Mo3+ + 3e- = Mo -0.2
Cr3+ + 3e- = Cr -0.74
Al3+ + 3e- = Al -1.66
Ag+ + e- = Ag 0.8
식각용액의 종류에 따라 위의 값은 다소 변할 수 있다. 표 1에서 표준부식전위의 값이 작을수록 산화경향성이 더 크고, 식각 경향성이 커서 식각이 잘 일어난다고 할 수 있다.
접합된 두 금속에 대하여 습식 식각을 행하면 상대적으로 식각 경향성이 큰 금속(애노드)은 상대적으로 식각 경향성이 작은 금속(캐소드)에 전자를 주게 된다. 이에 의하여 캐소드 금속은 단일층의 경우보다 식각 경향성이 더 떨어지게 된다. 이를 갈바닉 효과(galvanic effect)라고 한다. 예를 들어, 제1 데이터 금속층(2) 및 제3 데이터 금속층(5)이 몰리브덴층이고, 제2 데이터 금속층(3)이 알루미늄층인 경우, 부식전위가 작은 알루미늄층이 애노드(anode)가 되어 캐소드(cathode)인 몰리브덴층에 전자를 공급해주면서 식각이 된다. 전자를 공급받는 몰리브덴층은 단일층으로 있을 때보다 식각 경향성이 저하된다.
그러나, 본 발명의 일 실시예에서, 제3 데이터 금속층(5), 절연막(4) 및 제2 데이터 금속층(3)을 순차적으로 습식 식각하는 경우, 제2 데이터 금속층(3)인 알루미늄층으로부터 제3 데이터 금속층(5)인 몰리브덴층으로 전자가 공급되는 것을 절연막(4)이 막아줌으로써 갈바닉 효과를 억제할 수 있다. 따라서, 본 발명의 다층 배선(7)은 균일한 프로파일을 가질 수 있게 된다.
또한, 다층 배선(7)을 형성하기 위해 식각을 수행할 때, 제2 데이터 금속층(3)과 제3 데이터 금속층(5) 사이의 형성되는 중간 금속(intermetal)이 불균일한 프로파일의 원인으로 알려져 있다. 즉, 몰리브덴층으로 이루어진 제3 데이터 금속층(5)을 알루미늄층으로 이루어진 제2 데이터 금속층(3) 상에 직접 형성한다면, 알 루미늄층의 입계(grain boundary) 속으로 몰리브덴이 약 300 - 1000 Å 정도의 깊이로 확산되어 들어가 중간 금속이 형성됨으로써, 후속하는 식각 공정에서 불균일한 프로파일을 야기시킨다.
본 발명의 일 실시예에서는, 제2 데이터 금속층(3) 상에 절연막(4)을 형성한 후, 제3 데이터 금속층(5)을 형성함으로써, 제3 데이터 금속층(5)의 원소가 제2 데이터 금속층(3)의 입계로 확산해 들어가는 것을 막을 수 있다. 따라서, 후속하는 다층 배선(7)을 형성하기 위한 식각 공정에서, 균일한 프로파일을 가지는 다층 배선(7)을 구현할 수 있다.
이러한 절연막(4)은 산화물, 질화물 및 산질화물로 구성되어 상대적으로 높은 강도를 가지며 구성이 치밀하므로, 10Å 이상의 두께로 형성함으로써 앞서 언급한 효과를 얻을 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다층 배선의 구조를 적용한 TFT 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 2 및 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 TFT 기판의 구조에 대하여 상세히 설명한다. 도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 TFT 기판의 배치도이고, 도 3은 도 2에 도시한 TFT 기판의 Ⅱ-Ⅱ' 선에 대한 단면도이다.
절연 기판(10) 위에 게이트 배선(22, 24, 26)이 형성되어 있다. 여기서, 게이트 배선(22, 24, 26)은 Al(Al합금)으로 구성된 단일층, 또는 Al(Al 합금)과 Mo(Mo 합금)이 적층된 이중층 등이 사용될 수 있다.
게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트선 끝단(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다.
저항성 접촉층(54, 56) 및 게이트 절연막(30) 위에는 데이터 배선(65, 66, 68)이 형성되어 있다. 데이터 배선(65, 66, 68)은 제1 데이터 금속층(651, 661, 681), 제2 데이터 금속층(652, 662, 682) 및 제3 데이터 금속층(654, 664, 684)으로 이루어져 있고, 제2 데이터 금속층(652, 662, 682)과 제3 데이터 금속층(654, 664, 684)의 사이에는 절연막(653, 663, 683)이 형성되어 있다. 여기서, 절연막(653, 663, 683)은 10Å 이상의 두께로 형성함으로써 앞서 언급한 갈바닉 효과 및 중간 금속 형성을 억제할 수 있다.
데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층 (54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터선 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 이 때, 데이터선(62)의 한 쪽 끝 부분(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
데이터 배선(62, 65, 66, 68) 및 이들에 의해 노출된 반도체층(40) 상부에는 질화규소(SiNx), PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막), 및 아크클계 유기 절연막 등으로 이루어진 보호막(70)이 형성되어 있다. PECVD 방법에 의하여 증착된 a-Si:C:O 막과 a-Si:O:F 막(저유전율 CVD막)은 유전 상수가 4이하(유전 상수는 2에서 4사이의 값을 가진다.)로 유전율이 매우 낮다. 따라서 두께가 얇아도 기생 용량 문제가 발생하지 않는다. 또 다른 막과의 접착성 및 스텝 커버리지(step coverage)가 우수하다. 또한 무기질 CVD막이므로 내열성이 유기 절연막에 비하여 우수하다. 아울러 PECVD 방법에 의하여 증착된 a-Si:C:O 막과 a-Si:O:F 막(저유전율 CVD막)은 증착 속도나 식각 속도가 질화 규소막에 비하여 4 내지 10배 빠르므로 공정 시간 면에서도 매우 유리하다.
보호막(70)에는 드레인 전극(66) 및 데이터선 끝단(68)을 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트선 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 끝단(24, 68)을 드러내는 접촉 구멍(74, 78)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소 영역에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선 끝단(24) 및 데이터선 끝단(68)과 연결되어 있는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터선 끝단(86, 88)은 ITO(indium tin oxide)로 이루어져 있다.
여기서, 화소 전극(82)은 도 2 및 도 3에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화하고 있다. 이처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도 보호막(70)의 유전율이 낮기 때문에 이들 사이에서 형성되는 기생 용량은 문제가 되지 않을 정도로 작게 유지할 수 있다.
이하, 본 발명의 제1 실시예에 따른 액정표시장치용 TFT 기판의 제조 방법에 대하여 도 2 및 도 3과 도 4 내지 도 7을 참고로 하여 상세히 설명한다. 본 실시예의 데이터 배선은 도 1a 내지 도 1d에서 언급한 다층 배선의 제조방법을 사용하여 형성할 수 있다.
먼저, 도 4에 도시된 바와 같이, 기판(10) 위에 게이트 배선용 다층 금속막(미도시)를 적층한 후, 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트선 끝단(24)을 포함하는 가로 방향으로 뻗어 있는 게이트 배선(22, 24, 26)을 형성한다. 여기서, 게이트 배선(22, 24, 26)은 Al(Al합금)으로 구성된 단일층, 또는 Al(Al 합금)과 Mo(Mo 합금)이 적층된 이중층 등이 사용될 수 있다.
다음, 도 5에 도시한 바와 같이, 질화 규소 등으로 이루어진 게이트 절연막(30), 반도체층용 비정질 규소층(미도시), 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 반도체층용 비정질 규소층, 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(26) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 도핑된 비정질 규소층 패턴(50)을 형성한다.
다음, 도 6에 도시한 바와 같이, 상기 결과물 상에, 제1 데이터 금속층(651, 661, 681)과 제2 데이터 금속층(652, 662, 682)를 적층한 후, 그 상부에 O2 가스 및/또는 N2 가스를 공급하여 절연막(653, 663, 683)을 형성한다. 절연막(653, 663, 683) 상부에 제3 데이터 금속층(654, 664, 684)을 적층하고 마스크를 이용한 사진 식각으로 패터닝하여, 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터선 끝단(68) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선(62, 65, 66, 68)을 형성한다.
이어, 데이터 배선(62, 65, 66, 68)에 의해 노출된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리된 저항성 접촉층 패턴(Ohmic contact layer)(55, 56)을 형성하는 한편, 양쪽의 저항성 접촉층 패턴(55, 56) 사이의 반도체층(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 7에서 보는 바와 같이, 질화규소막, a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하여 보호막(70)을 형성한다.
이어, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝하여, 게이트선의 끝 부분(24), 드레인 전극(66) 및 데이터선의 끝 부분(68)을 드러내는 접촉구멍(74, 76, 78)을 형성한다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있다.
다음, 도 2 및 3에 도시한 바와 같이, ITO막 또는 IZO막을 증착하고 사진 식각하여 제1 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제2 및 제3 접촉 구멍(74, 78)을 통하여 게이트선 끝단(24) 및 데이터선 끝단(68)과 각각 연결되는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)을 형성한다. ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
본 발명의 제 1 실시예에서는 게이트 배선(22, 24, 26)과 데이터 배선(62, 65, 66, 68) 모두를 4층으로 이루어진 배선으로 형성하고 있으나 필요에 따라 게이트 배선(22, 24, 26)과 데이터 배선(62, 65, 66, 68) 중 어느 하나만 4층으로 이루어진 배선으로 형성할 수 있다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 TFT 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 8 내지 도 10을 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 TFT 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 TFT 기판의 배치도이고, 도 9 및 도 10은 각각 도 8에 도시한 TFT 기판의 VIII-VIII' 선 및 IX-IX' 선에 대한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 4층으로 이루어진 게이트 배선(22, 24, 26)이 형성되어 있다. 게이트 배선(22, 24, 26)은 게이트선(22), 게이트선 끝단(24) 및 게이트 전극(26)을 포함한다.
또한, 기판(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28) 및 게이트 배선(22, 24, 26)은 Al(Al합금)으로 구성된 단일층, 또는 Al(Al 합금)과 Mo(Mo 합금)이 적층된 이중층 등으로 이루어질 수 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28) 및 유지 전극선(28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 제1 데이터 금속층(621, 641, 651, 661, 681), 제2 데이터 금속층(622, 642, 652, 662, 682) 및 제3 데이터 금속층(624, 644, 654, 664, 684)으로 이루어져 있는 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 제2 데이터 금속층(622, 642, 652, 662, 682) 및 제3 데이터 금속층(624, 644, 654, 664, 684)의 사이에는 절연막(623, 643, 653, 663, 683)이 형성되어 있다. 여기서, 절연막(623, 643, 653, 663, 683)은 10Å 이상의 두께로 형성함으로써 앞서 언급한 갈바닉 효과 및 중간 금속 형성을 억제할 수 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터선 끝단(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 질화규소나 PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막) 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 드레인 전극(66), 데이터선 끝단(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트선 끝단(24)을 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO 또는 IZP 등의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적, 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트선 끝단(24) 및 데이터선 끝단(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있으며, 이들은 끝단(24, 68)과 외부 회로 장치와의 접착성을 보완하고 끝단을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 8 내지 도 10의 구조를 가지는 액정표시장치용 TFT 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 8 내지 도 10과 도 11a 내지 도 18b를 참조하여 설명하기로 한다. 본 실시예의 데이터 배선은 도 1a 내지 도 1d에서 언급한 다층 배선의 제조방법을 사용하여 형성할 수 있다.
먼저, 도 11a 및 11b에 도시한 바와 같이, 제1 실시예와 동일하게 기판(10) 위에 게이트 배선용 다층 금속막(미도시)를 적층한 후, 패터닝하여 게이트선(22), 게이트선 끝단(24), 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)과 유지 전극선(28)을 형성한다. 여기서, 유지 전극선(28) 및 게이트 배선(22, 24, 26)은 Al(Al합금)으로 구성된 단일층, 또는 Al(Al 합금)과 Mo(Mo 합금)이 적층된 이중층 등으로 이루어질 수 있다.
다음, 도 12a 및 12b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 이어 제1 데이터 금속층(601)과 제2 데이터 금속층(602)를 적층한 후, 그 상부에 O2 가스 및/또는 N2 가스를 공급하여 절연막(603)을 형성한다. 절연막(603) 상부에 제3 데이터 금속층(604)을 적층하여 데이터 배선으로 사용될 도전체층(60)을 형성한 다음, 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 13a 및 13b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 14a 및 14b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 14a 및 도 14b에 나타낸 것처럼, 채널부(C) 및 데이터 배선 부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 15a 및 15b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 15a 및 15b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 16a 및 16b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반 도체 패턴(42)을 남길 수 있다. 이때, 도 16b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
다음, 도 17a 및 도 17b에 도시한 바와 같이 질화규소나 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하여 보호막(70)을 형성한다.
이어, 도 18a 및 18b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트선 끝단(24), 데이터선 끝단(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다.
마지막으로, 도 9 내지 도 11에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트선 끝단(24)과 연결된 보조 게이트선 끝단(86) 및 데이터선 끝단(68)과 연결된 보조 데이터선 끝단(88)을 형성한다.
한편, ITO 또는 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 TFT 기판과 이의 다층 배선의 제조방법에 의하면, 금속층 사이에 중간 금속이 형성되는 것을 방지하고 갈바닉 효과를 방지하여 좋은 프로파일을 가지는 대층 배선을 구현함으로써 배선 불량을 방지하여 신뢰성이 우수한 TFT 기판을 제공할 수 있다.

Claims (9)

  1. 기판 상에 순차적으로 형성된 제1 데이터 금속층 및 제2 데이터 금속층;
    상기 제2 데이터 금속층의 상부에 형성된 절연막; 및
    상기 절연막의 상부에 형성된 제3 데이터 금속층을 구비하는 데이터 배선을 포함하는 TFT 기판.
  2. 제1 항에 있어서,
    상기 절연막은 산화물, 질화물 및 산질화물로 이루어지는 그룹 중 어느 하나인 것을 특징으로 하는 TFT 기판.
  3. 제2 항에 있어서,
    상기 제1 데이터 금속층 및 제3 데이터 금속층은 몰리브덴, 몰리브덴 합금 또는 몰리브덴 질화물(MoNx)이고, 상기 제2 데이터 금속층은 알루미늄 또는 알루미늄 합금이고, 상기 절연막은 알루미늄 산화물, 알루미늄 질화물 또는 알루미늄 산질화물인 것을 특징으로 하는 TFT 기판.
  4. 제3 항에 있어서,
    상기 절연막은 10Å 이상의 두께를 가지는 것을 특징으로 하는 TFT 기판.
  5. (a) 기판 상에 제1 데이터 금속층 및 제2 데이터 금속층을 순차적으로 형성하는 단계;
    (b) 상기 제2 데이터 금속층 상에 절연막을 형성하는 단계;
    (c) 상기 절연막의 상에 제3 데이터 금속층을 형성하는 단계; 및
    (d) 상기 제3 데이터 금속층, 절연막, 제2 데이터 금속층 및 제1 데이터 금속층을 순차적으로 패터닝하여 데이터 배선을 완성하는 단계를 포함하는 TFT 기판의 다층 배선 제조방법.
  6. 제5 항에 있어서,
    상기 (b) 단계는, 상기 제2 데이터 금속층에 O2 가스 및/또는 N2 가스를 공급하여 상기 절연막을 형성하는 것을 특징으로 하는 TFT 기판의 다층 배선 제조방법.
  7. 제5 항에 있어서,
    상기 절연막은 산화물, 질화물 또는 산질화물인 것을 특징으로 하는 TFT 기판의 다층 배선 제조방법.
  8. 제7 항에 있어서,
    상기 제1 데이터 금속층 및 제3 데이터 금속층은 몰리브덴, 몰리브덴 합금 또는 몰리브덴 질화물(MoNx)이고, 상기 제2 데이터 금속층은 알루미늄 또는 알루미늄 합금이고, 상기 절연막은 알루미늄 산화물, 알루미늄 질화물 또는 알루미늄 산질화물인 것을 특징으로 하는 TFT 기판의 다층 배선 제조방법.
  9. 제5 항에 있어서,
    상기 (a) 단계 전에, 상기 기판 상에 반도체층 및 저항성 접촉층을 순차적으로 적층하는 단계를 더 포함하고,
    상기 (d) 단계는, 상기 제3 데이터 금속층, 절연막 및 제2 데이터 금속층을 습식 식각하는 단계; 및 상기 제1 데이터 금속층과 저항성 접촉층을 건식 식각하는 단계인 것을 특징으로 하는 TFT 기판의 다층 배선 제조방법.
KR1020040107977A 2004-12-17 2004-12-17 Ｔｆｔ 기판과 이의 다층 배선의 제조방법 KR20060068996A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040107977A KR20060068996A (ko) 2004-12-17 2004-12-17 Ｔｆｔ 기판과 이의 다층 배선의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040107977A KR20060068996A (ko) 2004-12-17 2004-12-17 Ｔｆｔ 기판과 이의 다층 배선의 제조방법

Publications (1)

Publication Number Publication Date
KR20060068996A true KR20060068996A (ko) 2006-06-21

Family

ID=37163229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107977A KR20060068996A (ko) 2004-12-17 2004-12-17 Ｔｆｔ 기판과 이의 다층 배선의 제조방법

Country Status (1)

Country Link
KR (1) KR20060068996A (ko)

Similar Documents

Publication Publication Date Title
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR100366768B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR20040018784A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20060081470A (ko) 박막트랜지스터 기판과 그 제조방법
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
KR100646781B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100848100B1 (ko) 박막 트랜지스터 기판 및 그의 제조방법
KR20060068996A (ko) Ｔｆｔ 기판과 이의 다층 배선의 제조방법
KR100940566B1 (ko) 배선 구조 및 박막 트랜지스터 기판
KR100695347B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100656913B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판
KR20070073276A (ko) 표시장치용 기판의 제조방법
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060098018A (ko) Ｔｆｔ기판의 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060017330A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20070081146A (ko) 표시장치용 기판의 제조방법
KR20030038225A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20060053497A (ko) 박막 트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination