KR20050075520A - Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판 - Google Patents

Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판 Download PDF

Info

Publication number
KR20050075520A
KR20050075520A KR1020040003018A KR20040003018A KR20050075520A KR 20050075520 A KR20050075520 A KR 20050075520A KR 1020040003018 A KR1020040003018 A KR 1020040003018A KR 20040003018 A KR20040003018 A KR 20040003018A KR 20050075520 A KR20050075520 A KR 20050075520A
Authority
KR
South Korea
Prior art keywords
layer
metal layer
insulating film
film
gate
Prior art date
Application number
KR1020040003018A
Other languages
English (en)
Inventor
이제훈
정창오
김진수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040003018A priority Critical patent/KR20050075520A/ko
Publication of KR20050075520A publication Critical patent/KR20050075520A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, TFT LCD 기판의 다중층 배선과 이를 이용한 TFT LCD에 관한 것이다. 본 발명에 의한 TFT LCD 기판의 다중층 배선을 형성하는 방법은, 기판 소재 상에 제1금속층을 증착하는 단계와, 상기 제1금속층의 상부에 절연막을 형성하는 단계와, 상기 절연막의 상부에 제2금속층을 증착하는 단계를 포함하는 것을 특징으로 한다. 이에 의하여 갈바닉 효과가 억제되어 배선 형상 불량이 감소한다.

Description

ＴＦＴ ＬＣＤ 기판의 다중층 배선 형성방법과 이에 의한 ＴＦＴ ＬＣＤ 기판{METHOD OF FORMING MULTI-LAYER WIRING IN TFT LCD SUBSTRATE AND TFT LCD SUBSTRATE THEREBY}
본 발명은, 다중층 배선을 사용하는 TFT LCD 기판의 배선 형성방법과 이를 사용한 TFT LCD에 관한 것이다.
TFT LCD(박막트랜지스터 액정표시장치)는 박막트랜지스터 기판과 칼라필터 기판사이에 액정이 주입되어 있는 액정패널을 포함한다. TFT LCD는 비발광소자이기 때문에 박막트랜지스터 후면에는 빛을 공급하기 위한 백라이트 유닛이 위치하고 있다. 백라이트에서 조사된 빛은 액정의 배열상태에 따라 투과량이 조정된다.
TFT LCD에 사용되는 박막트랜지스터 기판에는 배선이 형성되어 있다. 박막 트랜지스터 기판의 배선은 게이트 배선과 데이터 배선을 포함한다. 또한 데이터 배선은 소스/드레인을 포함한다.
배선은 금속 또는 합금의 단일층으로 이루어질 수도 있으나 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위하여 다중층으로 형성하는 경우가 많다.
예를 들어, 알루미늄 또는 알루미늄 합금을 하부층으로 사용하고 크롬이나 몰리브덴을 상부층으로 사용하는 경우가 있다. 하부층에 알루미늄 또는 알루미늄 합금을 사용하는 것은 배선저항에 의한 신호지연을 막기 위하여 비저항이 작은 금속을 사용하여야 하기 때문이다. 그러나 알루미늄 또는 알루미늄 합금은 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생하는 문제가 있다. 이를 보완하기 위하여 화학약품에 대한 내식성이 강한 크롬이나 몰리브덴을 상부층으로 형성하는 것이다.
특히 최근에 몰리브덴, 알루미늄, 티타늄, 텅스텐 등이 배선 재료로 각광받고 있으며 대부분 다중층으로 사용되고 있다.
다중층으로 이루어지는 배선은 수직단면이 계단식 형상이 되는 것이 바람직하다. 그러나 다중층을 동일 식각용액을 사용하여 식각할 경우 다중층을 구성하는 금속층들간의 식각 경향성이 달라 역테이퍼 형상의 배선이 생기며, 상부층 금속이 하부층 금속보다 측면으로 돌출되는 오버행(overhang)이 발생한다. 식각 경향성이 크다는 것은 식각이 잘 일어난다는 것을 의미한다.
도 1a 내지 도 1c는 종래 다중층 배선의 형성 과정을 나타내는 단면도이다.
도 1a는 기판 소재(1000) 상부에 하부층인 제1금속층(2000), 상부층인 제2금속층(3000)이 증착되어 있으며 제2금속층의 상부에 감광액(4000)이 도포되어 있는 것을 나타낸다.
도 1b는 감광액(4000)을 노광하고 현상하여 감광액 패턴(4100)을 형성한 것을 나타낸다. 감광액 패턴(4100)은 이어지는 식각과정에서 마스크의 역할을 하여 감광액 패턴(4100)의 형상대로 배선이 형성된다.
도 1c는 식각용액을 이용하여 제1금속층(2000)과 제2금속층(3000)을 식각한 모습이다. 그림에서와 같이 제1금속층(2000)이 제2금속층(3000)에 비하여 과도하게 식각되었다. 이 결과 배선의 수직단면은 계단식 형상을 이루지 못하고, 제2금속층(3000)이 제1금속층(2000)보다 측면으로 돌출된 오버행('A'부분)이 발생하였다.
오버행이 발생하면 배선 형성의 후속공정에서 절연막이 끊어지는 스텝 오픈(step open), 배선이 소스/드레인인 경우 상부에 형성되는 보호막이 연결되지 않는 드레인 오픈(drain open)등의 문제를 야기한다. 따라서 오버행의 발생은 배선의 전기적 특성을 저하시킬 뿐 아니라 제품의 수율을 떨어뜨리는 문제가 된다.
오버행의 발생은 하부층이 상부층보다 식각 경향성이 큰 경우에 발생한다. 반대로 상부층이 하부층보다 식각 경향성이 강한 경우에는 오버행은 발생하지 않으나 역시 계단식의 수직단면을 가진 배선을 얻을 수 없다.
따라서 본 발명의 목적은, TFT LCD 기판의 다중층의 형성에 있어, 오버행 발생을 억제하면서 식각 할 수 있는 방법과 이를 이용한 TFT LCD 기판을 제공하는 것이다.
상기의 목적은, TFT LCD 기판의 다중층 배선을 형성하는 방법에 있어서, 기판 소재 상에 제1금속층을 증착하는 단계와, 상기 제1금속층의 상부에 절연막을 형성하는 단계와, 상기 절연막의 상부에 제2금속층을 증착하는 단계를 포함하는 것에 의하여 달성될 수 있다. 제1금속층과 제2금속층 사이에 절연막을 형성하여 갈바닉 효과를 억제하는 것이다.
상기 절연막은 상기 제1금속층과 상기 절연막의 전구체 가스를 접촉시켜 형성되는 것이 바람직하다.
상기 제1금속층의 증착은 스퍼터링에 의하여 수행되는 것이 보통이다. 이 경우 스퍼터링 챔버에 절연막의 전구체 가스를 주입하는 것이 절연막을 형성하는 간편한 방법이다.
상기 제1금속층의 부식전위가 상기 제2금속층의 부식전위보다 작을 경우 상기 제2금속층에 오버행이 발생되는데 절연막의 형성은 오버행의 발생을 억제한다.
상기 절연막의 전구체 가스는 산소 가스, 질소 가스, 암모니아, 공기로 이루어지는 군 중에서 선택되는 어느 하나 이상인 것이 바람직하다. 이에 의하여 절연막은 산화막, 질화막, 산질화막 중 어느 하나가 된다.
또한 상기의 목적은, TFT LCD 기판에 있어서, 기판 소재 상에 형성된 제1금속층과, 상기 제1금속층의 상부에 형성된 절연막과, 상기 절연막의 상부에 형성된 제2금속층을 포함하는 것에 의하여도 달성될 수 있다. 제1금속층과 제2금속층 사이에 형성된 절연막이 갈바닉 효과를 억제하는 것이다.
상기 절연막은 산화막, 질화막, 산질화막으로 이루어지는 군 중 어느 하나가 된다. 이는 절연막의 전구체로서 산소 가스, 질소 가스, 암모니아, 공기로 이루어지는 군 중에서 선택되는 어느 하나 이상을 사용하였기 때문이다.
상기 제1금속층의 부식전위가 상기 제2금속층의 부식전위보다 작은 경우 상기 제2금속층에 오버행이 발생되는데 절연막은 오버행의 발생을 억제한다.
상기 절연막의 두께는 1Å이상인 것이 바람직하다. 절연막의 두께가 1Å이하이면 갈바닉 효과를 충분히 억제할 수 없다.
습식식각 과정에서 다중층의 형상을 조절하는 데는 두 가지 측면이 중요하다. 첫째는 단일 금속층의 식각 경향성이며 둘째는 각 금속층의 부식전위이다.
습식식각 용액으로 많이 사용되는 인산, 질산, 초산을 포함하는 식각용액에 대한 단일 금속층의 식각 경향성을 살펴보면 몰리브덴층이 알루미늄층 또는 알루미늄 합금층(주로 알루미늄과 네오디늄의 합금층)보다 2배정도 식각이 잘 일어난다.
그러나 몰리브덴층이 하부층을, 알루미늄(알루미늄 합금)층이 상부층을 이루는 다중층에서는 몰리브덴층의 식각 경향성이 알루미늄층의 식각 경향성보다 작아져 오버행이 발생한다. 이 원인은 앞서 말한 두 번째 측면 즉, 각 금속층의 부식전위의 차이에 있다.
표 1은 주요 금속에 대한 25℃에서의 표준부식전위를 나타낸 것이다.
< 표 1 >
전극 반응 표준 부식전위 (볼트)
Cu2+ + 2e- = Cu 0.34
Mo3+ + 3e- = Mo -0.2
Cr3+ + 3e- = Cr -0.74
Al3+ + 3e- = Al -1.66
Ag+ + e- = Ag 0.8
식각용액의 종류에 따라 위의 값은 다소 변할 수 있다. 표에서 표준부식전위의 값이 작을수록 산화경향성이 더 크고, 식각 경향성이 커서 식각이 잘 일어난다고 할 수 있다.
접합된 두 금속에 대하여 습식식각을 행하면 상대적으로 식각 경향성이 큰 금속(애노드)은 상대적으로 식각 경향성이 작은 금속(캐소드)에 전자를 주게 된다. 이에 의하여 캐소드 금속은 단일층의 경우보다 식각 경향성이 더 떨어지게 된다. 이를 갈바닉 효과라 한다.
예를 들어, 몰리브덴 상부층/알루미늄 하부층인 경우, 부식전위가 작은 알루미늄이 애노드가 되어 캐소드인 몰리브덴에 전자를 공급해주면서 식각이 된다. 전자를 공급받는 몰리브덴은 단일층으로 있을 때보다 식각 경향성이 저하된다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다. 동일한 부분에 대하여는 동일한 지시번호를 사용하였다.
도 2는 종래 다중층 배선의 식각공정에서 발생하는 오버행의 원인을 설명하는 단면도이다. 기판 소재(1200) 상부에 제1금속층(2200)과 제2금속층(3200)으로 이루어진 다중층 배선이 존재한다. 다중층 배선위에는 감광액 패턴(4200)이 형성되어 있다. 제1금속층(2200)이 알루미늄과 네오디늄의 합금층이고 제2금속층(3200)이 몰리브덴층이라 할 때, 식각(화살표로 표시)은 제1금속층(2200)에 집중되어 제2금속층(3200)에 오버행('B'부분)이 발생한다.
이는 제1금속층(2200)의 부식전위가 제2금속층(3200)보다 낮아, 제1금속층(2200)이 애노드가 되어, 캐소드가 된 제2금속층(3200)에 전자를 공급해 주기 때문이다.
이와 같은 갈바닉 효과를 억제하기 위하여 본 발명에서는 금속층간에 절연막을 형성하여 전자의 이동을 막는 방법을 사용하였다.
이하에서는 다중층 배선에 있어 금속층간에 절연막을 형성하는 과정에 대하여 자세히 설명한다. 본 명세서에서 기판 소재라 함은 글라스 또는 쿼츠 등의 기판 자체를 말하며, 기판이라 함은 배선을 포함한 패턴이 형성되어 있는 기판 소재를 말한다.
본 발명의 배선은 게이트 배선과 데이터 배선을 모두 포함하며 데이터 배선은 또한 소스/드레인을 포함한다. 또한 독립배선도 포함할 수 있다. 데이터 배선의 형성 시에는 기판 소재 상에 다소의 패턴이 형성되어 있고 그 위에 본 발명의 배선이 형성될 수도 있다.
일반적으로 금속을 기판 소재 상에 증착시켜 금속층을 형성하는 방법으로는 스퍼터링(sputerring) 방법과 증발(evaporation) 방법이 있다.
스퍼터링 방법에서는 고전압이 인가되는 증착할 금속으로 만든 타겟 전극이 설치된 챔버 내에 아르곤 가스를 주입하고 플라즈마 방전을 일으킨다. 플라즈마 방전에 의하여 여기된 아르곤 양이온이 타겟 전극에서 금속 원자를 떼어내고 이 금속원자가 기판 소재 표면에서 상호 결합하여 박막형태로 성장하는 것이다.
스퍼터링 방법을 사용하는 경우, 기판 소재 상에 제1금속층을 형성한 후 스퍼터링 챔버에 절연막의 전구체를 도입하면 절연막이 형성된다. 가장 간단하게는 스퍼터링 챔버의 진공을 파괴하여 공기를 유입시키는 것만으로도 본 발명의 절연막이 형성될 수 있다. 절연막의 전구체로는 산소 가스, 질소 가스, 암모니아, 공기로 이루어지는 군 중에서 선택되는 어느 하나 이상이 바람직하다.
이 과정에 의해 제1금속층의 상부에는 산화막, 질화막, 산질화막과 같은 절연막이 형성된다.
절연막의 형성 후에 제2금속층을 증착한다. 바람직하게는 제2금속층의 증착은 챔버 내에 존재하는 절연막 전구체를 제거한 후에 수행하는 것이 좋다. 삼중층의 배선일 경우에는 절연막 형성과 금속층의 형성을 반복하면 된다.
금속층의 증착은 스퍼터링 방법 외에 증발(evaporation) 방법 등이 가능하며 이 경우 증발 챔버에 절연막의 전구체를 투입하면 된다.
상기 스퍼터링 방법 또는 증발 방법에서 절연막 전구체의 챔버 내 농도는 증착 온도, 증착 시간, 원하는 두께 등에 따라 조정한다. 구체적으로는 챔버 내 절연막 전구체의 농도가 클수록, 즉 절연막 전구체 가스의 압력이 높을수록 절연막의 두께가 두꺼워진다. 또한, 챔버 내 온도가 높을수록 절연막의 두께는 두꺼워진다.
이후에는 제2금속층 상부에 감광액의 도포, 감광액 노광과 현상, 식각 등을 통하여 다중층 배선을 완성한다.
도 3은 본 발명에 따른 다중층 배선의 식각 공정을 나타낸 단면이다. 기판 소재(1)위에 하부층인 제1금속층(2)과 상부층인 제2금속층(3)이 위치한다. 제1금속층(2)과 제2금속층(3)의 사이에는 절연막(5)이 존재한다. 제2금속층 상부에는 감광액 패턴(4)이 위치한다.
제1금속층(2)이 알루미늄과 네오디늄의 합금층이고 제2금속층(3)이 몰리브덴층이라 할 때, 식각(화살표로 표시)은 종래와 같이 제1금속층(2)에 집중되지 않고 제1금속층(2)과 제2금속층(3) 모두에 골고루 일어난다. 이는 제1금속층(2)과 제2금속층(3)의 사이에 존재하는 절연막(5)이 금속층간의 전자 이동을 방지하기 때문이다. 즉, 제1금속층(2)으로부터 제2금속층(3)으로의 전자 이동을 방지하여 갈바닉 효과가 일어나지 않도록 하는 것이다.
다중층간에 갈바닉 효과가 방지되면 각 금속층은 단일층의 식각 경향성에 의하여 식각 정도가 결정된다.
본 발명에 의한 다중층 배선의 단면도는 도 3에서 감광액 패턴(40)을 제외한 것과 동일하다. 경우에 따라 제2금속층(30) 상부에 또 다른 절연막이 형성되고 그 상부에 제3금속층이 형성된 삼중층도 가능하다. 절연막의 두께는 1Å이상이 것이 바람직한데 두께가 1Å이하인 경우에는 금속층간 전자의 이동을 효과적으로 방지할 수 없다.
위 실시예에서는 하부층의 부식전위가 더 작아 상부층에 오버행이 생기는 경우에 대하여만 설명하였으나, 반대로 하부층의 부식전위가 더 큰 경우에도 바람직한 배선형태를 만들기 위하여 본 발명이 적용될 수 있다.
이하에서는 본 발명에 따른 TFT LCD기판과 그 제조방법을 실시예를 통하여 설명한다.
도 4는 본 발명의 제1 실시예에 따른 TFT LCD기판의 평면도이며, 도 5는 도 4에 도시한 TFT LCD기판의 Ⅴ-Ⅴ'선을 따라 도시한 단면도이다. 또한, 도 6 내지 도 9는 본 발명의 제1 실시예에 따른 TFT LCD 기판의 제조과정을 나타내는 단면도이다.
기판소재(10) 위에 제1 게이트 금속층(221, 241, 261) 및 제2 게이트 금속층(222, 242, 262)의 2중층으로 이루어져 있는 게이트 배선(22, 24, 26)이 형성되어 있다. 또한 제 1게이트 금속층(221, 241, 261) 과 제2 게이트 금속층(222, 242, 262)의 사이에는 절연막(223, 243, 263)이 형성되어 있다.
게이트 배선(22, 26)은 가로 방향으로 뻗어 있는 게이트선(22) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. 여기서 게이트선(22)의 한 쪽 끝 부분(24)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
기판소재(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 제1 데이터 금속층( 651, 661, 681) 및 제2 데이터 금속층(652, 662, 682)의 2중층으로 이루어져 있는 데이터 배선(65, 66, 68)이 형성되어 있다. 제1 데이터 금속층(651, 661, 681) 및 제2 데이터 금속층(652, 662, 682)의 사이에는 절연막(653, 663, 683)이 형성되어 있다. 데이터선(62)도 도시하지는 않았지만 2중층으로 형성되어 있으며 그 사이에 절연막이 형성되어 있다.
데이터 배선(62, 65, 66)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 이 때, 데이터선(62)의 한 쪽 끝 부분(68)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.
데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화규소(SiNx), PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막), 및 아크클계 유기 절연막 등으로 이루어진 보호막(70)이 형성되어 있다. PECVD 방법에 의하여 증착된 a-Si:C:O 막과 a-Si:O:F 막(저유전율 CVD막)은 유전 상수가 4이하(유전 상수는 2에서 4사이의 값을 가진다.)로 유전율이 매우 낮다. 따라서 두께가 얇아도 기생 용량 문제가 발생하지 않는다. 또 다른 막과의 접착성 및 스텝 커버리지(step coverage)가 우수하다. 또한 무기질 CVD막이므로 내열성이 유기 절연막에 비하여 우수하다. 아울러 PECVD 방법에 의하여 증착된 a-Si:C:O 막과 a-Si:O:F 막(저유전율 CVD막)은 증착 속도나 식각 속도가 질화 규소막에 비하여 4 내지 10배 빠르므로 공정 시간 면에서도 매우유리하다.
보호막(70)에는 드레인 전극(66) 및 데이터선의 끝 부분(68)을 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트선의 끝 부분(24)을 드러내는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소 영역에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트선의 끝 부분(24) 및 데이터선의 끝 부분(68)과 연결되어 있는 접촉 보조 부재(86, 88)가 형성되어 있다. 여기서, 화소 전극(82)과 접촉 보조 부재(86, 88)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다.
여기서, 화소 전극(82)은 도 4 및 도 5에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화할 수 있다. 이처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도, 보호막(70)의 저유전율 CVD막 등으로 형성하면 이들 사이에서 형성되는 기생 용량은 문제가 되지 않을 정도로 작게 유지할 수 있다.
제 1실시예에 따른 TFT LCD기판의 제조방법을 살펴보면, 먼저, 도 6에 도시한 바와 같이, 기판소재(10) 위에 제1 게이트 금속층(221, 241, 261)을 적층한다. 그 후 제1 게이트 금속층의 상부에 절연막(223, 243, 263)을 형성한다. 절연막(223, 243, 263)은 산화막, 질화막, 산질화막일 수 있다. 절연막(223, 243, 263)의 두께는 1Å이상인 것이 바람직하다. 절연막(223, 243, 263)을 형성한 후 제2 게이트 금속층(222, 242, 262)을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 하여 게이트선(22) 및 게이트 전극(26)을 포함하며 가로 방향으로 뻗어 있는 게이트 배선(22, 24, 26)을 형성한다. 이 때 절연막(223, 243, 263)의 작용으로 인하여 오버행이 발생하지 않는다.
다음, 도 7에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고, 반도체층(40)과 도핑된 비정질 규소층(50)을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(50)을 형성한다.
다음, 도 8에 도시한 바와 같이, 제1 데이터 금속층(651, 661, 681)을 적층하고 그 상부에 절연막(653, 663, 683)을 형성한다. 절연막(623, 653, 663, 683)의 상부에 제2 데이터 금속층(622, 652, 662, 682)을 적층하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65) 및 소스 전극(65)과 분리되어 되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 9에서 보는 바와 같이, 질화규소막, a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하여 보호막(70)을 형성한다.
이어, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝하여, 게이트선의 끝 부분(24), 드레인 전극(66) 및 데이터선의 끝 부분(68)을 드러내는 접촉구멍(74, 76, 78)을 형성한다.
다음, 도 4 및 도 5에 도시한 바와 같이, ITO 또는 IZO막을 증착하고 사진 식각하여 접촉구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트선의 끝 부분(24) 및 데이터선의 끝 부분(68)과 각각 연결되는 있는 접촉 보조 부재(86, 88)를 각각 형성한다. ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다.
제 1 실시시예에서는 게이트 배선(22, 24, 26)과 데이터 배선(62, 65, 66, 68) 모두를 2중층으로 형성하고 있으나 필요에 따라 게이트 배선(22, 24, 26)과 데이터 배선(62, 65, 66, 68) 중 어느 하나만 2중층으로 할 수 있으며, 또한 어느 하나 또는 둘 다 3중층 구조를 적용할 수도 있다. 3중층 구조에서도 본 발명의 절연막이 적용될 수 있다.
이상의 제1실시예는 TFT LCD기판의 제조에 있어 마스크를 5개 사용한 경우이며 아래에서 설명한 제2실시예는 마스트를 4매 사용한 경우이다.
도 10은 본 발명의 제2실시예에 따른 TFT LCD기판의 평면도이고, 도 11은 도 10에 도시한 TFT LCD기판의 ⅩⅠ-ⅩⅠ'선을 따라 도시한 단면도, 도 12는 도 10에 도시한 TFT LCD기판의 ⅩⅡ-ⅩⅡ'선을 따라 도시한 단면도이다. 또한, 도 13a 내지 도 20b는 본 발명의 제2실시예에 따른 TFT LCD기판의 제조과정을 나타내는 단면도이다.
기판소재(10) 위에는 제1 실시예와 동일하게 제1 게이트 금속층(221, 241, 262) 및 제2 게이트 금속층(222, 242, 262)의 2중층으로 이루어져 있는 게이트 배선(22, 24, 26)이 형성되어 있다. 제1 게이트 금속층(221, 241, 262)과 제2 게이트 금속층(222, 242, 262)의 사이에는 절연막(223, 243, 263)이 형성되어 있다.
또한, 기판 소재(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28)도 제1 게이트 금속층(281)과 제2 게이트 금속층(282)의 2중층으로 이루어져 있으며, 역시 제1 게이트 금속층(281)과 제2 게이트 금속층(282)사이에는 절연막(283)이 형성되어 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체(64)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26) 및 유지 전극선(28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 제1 데이터 금속층(621, 641, 651, 661, 681) 및 제2 데이터 금속층(622, 642, 652, 662, 682)의 2중층으로 이루어져 있는 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 제1 데이터 금속층(621, 641, 651, 661, 681) 및 제2 데이터 금속층(622, 642, 652, 662, 682)의 사이에는 절연층(623, 643, 653, 663, 683)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있으며 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터선의 끝 부분(68)을 가지는 데이터선(62), 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(E)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체(64)와 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(E)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(E)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 질화규소나 PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막) 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 드레인 전극(66), 데이터선의 끝 부분(68) 및 유지 축전기용 도전체(64)를 드러내는 접촉 구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트선의 끝 부분(24)을 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO 또는 IZO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체(64)와도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트선의 끝 부분(24) 및 데이터선의 끝 부분(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 접촉 보조 부재(86, 88)가 형성되어 있다. 이 접촉 보조 부재(86, 88)는 끝 부분(24, 68)과 외부 회로 장치와의 접착성을 보완하고 게이트선 및 데이터선 각각의 끝 부분(24, 68)을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
제2 실시예에 따른 TFT LCD기판의 제조방법을 살펴보면, 도 13a 및 도 13b와 같이 제1 실시예와 동일하게 제1 게이트 금속층(221, 241, 261, 281)을 적층한 후 절연막(223, 243, 263, 183)을 형성한다. 그 후 절연막(223, 243, 263, 183)의 상부에 제2 게이트 금속층(222, 242, 262, 282)을 적층한 다음, 사진 식각하여 게이트선(22), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다. 이때, 외부 회로와 연결되는 게이트선(22)의 한 쪽 끝 부분(24)은 폭이 확장되어 있다.
다음, 도 14a 및 14b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 데이터 배선을 형성하기 위해 제1 도전막(601)을 형성한 후, 절연막(603)을 형성한다. 절연막(603)의 형성 후에 및 제2 도전막(602)을 스퍼터링 등의 방법으로 증착하여 도전체층(60)을 형성한 다음 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 15a 및 15b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막트랜지스터의 채널부(E), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(C), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(D)의 감광막은 모두 제거한다. 이 때, 채널부(E)에 남아 있는 감광막(114)의 두께와 데이터 배선부(C)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해 되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해 되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해 되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해 되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 고분자 분자들이 분해 되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고, 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(C)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(E)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 14a 및 14b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나 건식식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 16a 및 도 16b에 나타낸 것처럼, 채널부(E) 및 데이터 배선부(D)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이 때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 17a 및 17b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6 과 HCl의 혼합 기체나, SF6 과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 17a 및 17b에 나타낸 바와 같이, 채널부(E)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(D)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(C)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(E)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 18a 및 18b에 도시한 바와 같이 채널부(E)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우, 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(E)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4 와 HCl의 혼합 기체나 CF4 와 O2 의 혼합 기체를 들 수 있으며, CF4 와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 18b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(C)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나 제2 부분(112)의 제거는 채널부(E) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
다음, 도 19a 및 도 19b에 도시한 바와 같이, 질화규소나 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하여 보호막(70)을 형성한다.
이어, 도 20a 내지 도 20b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트선의 끝 부분(24), 데이터선의 끝 부분(68) 및 유지 축전기용 도전체(64)를 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다.
마지막으로, 도 11 내지 도 12에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여, 드레인 전극(66) 및 유지 축전기용 도전체(64)와 연결된 화소 전극(82), 게이트선의 끝 부분(24)과 게이트 접촉 보조 부재(86) 및 데이터선의 끝 부분(68)과 연결된 데이터 접촉 보조 부재(88)를 형성한다.
한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
제 2실시예에서는 게이트 배선(22, 24, 26) 및 유지 전극선(28), 데이터 배선(62, 64, 65, 66, 68) 모두를 2중층으로 형성하고 있으나 필요에 따라 일부만을 2중층으로 할 수 있다. 또한 일부 또는 전부에 3중층 구조를 적용할 수도 있다. 3중층 구조에서도 본 발명의 절연막이 적용될 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, TFT LCD 기판에 다중층 배선을 형성하는 경우에, 갈바닉 효과를 방지하여 오버행 등의 배선 불량을 방지할 수 있다.
도 1a 내지 도 1c는 종래 다중층 배선의 형성 과정을 나타내는 단면도,
도 2는 종래 다중층 배선의 식각공정에서 발생하는 오버행의 원인을 설명하는 단면도,
도 3은 본 발명에 따른 다중층 배선의 식각 공정을 나타낸 단면도,
도 4는 본 발명의 제1실시예에 따른 TFT LCD기판의 평면도,
도 5는 도 4에 도시한 TFT LCD기판의 Ⅴ-Ⅴ'선을 따라 도시한 단면도,
도 6 내지 도 9는 본 발명의 제1실시예에 따른 TFT LCD 기판의 제조과정을 나타내는 단면도,
도 10은 본 발명의 제2실시예에 따른 TFT LCD기판의 평면도,
도 11은 도 10에 도시한 TFT LCD기판의 ⅩⅠ-ⅩⅠ'선을 따라 도시한 단면도,
도 12는 도 10에 도시한 TFT LCD기판의 ⅩⅡ-ⅩⅡ'선을 따라 도시한 단면도,
도 13a 내지 도 20b는 본 발명의 제2실시예에 따른 TFT LCD기판의 제조과정을 나타내는 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
1 : 기판 소재 2 : 제1금속층
3 : 제2금속층 4 : 감광액 패턴
5 : 절연막

Claims (10)

  1. TFT LCD 기판의 다중층 배선을 형성하는 방법에 있어서,
    기판 소재 상에 제1금속층을 증착하는 단계와;
    상기 제1금속층의 상부에 절연막을 형성하는 단계와;
    상기 절연막의 상부에 제2금속층을 증착하는 단계를 포함하는 것을 특징으로 하는 TFT LCD 기판의 다중층 배선 형성방법.
  2. 제 1항에 있어서,
    상기 절연막은,
    상기 제1금속층과 상기 절연막의 전구체 가스를 접촉시켜 형성되는 것을 특징으로 하는 TFT LCD 기판의 다중층 배선 형성방법.
  3. 제 1항에 있어서,
    상기 제1금속층의 증착은 스퍼터링에 의하여 수행되는 것을 특징으로 하는 TFT LCD 기판의 다중층 배선 형성방법.
  4. 제 3항에 있어서,
    상기 절연막의 형성은 스퍼터링 챔버 내에서 수행되는 것을 특징으로 하는 TFT LCD 기판의 다중층 배선 형성방법.
  5. 제 1항에 있어서,
    상기 제1금속층의 부식전위가 상기 제2금속층의 부식전위보다 작은 것을 특징으로 하는 TFT LCD 기판의 다중층 배선 형성방법.
  6. 제 2항에 있어서,
    상기 절연막의 전구체 가스는 산소 가스, 질소 가스, 암모니아, 공기로 이루어지는 군 중에서 선택되는 어느 하나 이상인 것을 특징으로 하는 TFT LCD 기판의 다중층 배선 형성방법.
  7. TFT LCD 기판에 있어서,
    기판 소재 상에 형성된 제1금속층과;
    상기 제1금속층의 상부에 형성된 절연막과;
    상기 절연막의 상부에 형성된 제2금속층을 포함하는 것을 특징으로 하는 TFT LCD 기판.
  8. 제 7항에 있어서,
    상기 절연막은 산화막, 질화막, 산질화막으로 이루어지는 군 중 어느 하나인 것을 특징으로 하는 TFT LCD 기판.
  9. 제 7항에 있어서,
    상기 제1금속층의 부식전위가 상기 제2금속층의 부식전위보다 작은 것을 특징으로 하는 TFT LCD 기판.
  10. 제 7항에 있어서,
    상기 절연막의 두께는 1Å이상인 것을 특징으로 하는 TFT LCD 기판.
KR1020040003018A 2004-01-15 2004-01-15 Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판 KR20050075520A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040003018A KR20050075520A (ko) 2004-01-15 2004-01-15 Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040003018A KR20050075520A (ko) 2004-01-15 2004-01-15 Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판

Publications (1)

Publication Number Publication Date
KR20050075520A true KR20050075520A (ko) 2005-07-21

Family

ID=37263652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040003018A KR20050075520A (ko) 2004-01-15 2004-01-15 Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판

Country Status (1)

Country Link
KR (1) KR20050075520A (ko)

Similar Documents

Publication Publication Date Title
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US7511302B2 (en) TFT array panel
KR20050013953A (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR20060081470A (ko) 박막트랜지스터 기판과 그 제조방법
US7599037B2 (en) Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR20040055720A (ko) 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
KR100646781B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판
KR100695347B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060068996A (ko) Ｔｆｔ 기판과 이의 다층 배선의 제조방법
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060098018A (ko) Ｔｆｔ기판의 제조 방법
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20070081146A (ko) 표시장치용 기판의 제조방법
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR20050079430A (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR20030038225A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR20020028694A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20070020673A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060133827A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060017330A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060073739A (ko) 박막트랜지스터 기판

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination