KR20060114995A - 박막 트랜지스터 기판의 제조 방법 - Google Patents

박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR20060114995A
KR20060114995A KR1020050037250A KR20050037250A KR20060114995A KR 20060114995 A KR20060114995 A KR 20060114995A KR 1020050037250 A KR1020050037250 A KR 1020050037250A KR 20050037250 A KR20050037250 A KR 20050037250A KR 20060114995 A KR20060114995 A KR 20060114995A
Authority
KR
South Korea
Prior art keywords
metal layer
data metal
etching
thin film
film transistor
Prior art date
Application number
KR1020050037250A
Other languages
English (en)
Inventor
김상갑
김시열
최희환
오민석
진홍기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050037250A priority Critical patent/KR20060114995A/ko
Publication of KR20060114995A publication Critical patent/KR20060114995A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

표시 화면의 잔상 현상이 개선됨과 동시에 공정 효율이 높은 액정 표시 장치의 박막 트랜지스터 기판의 제조방법이 제공된다. 박막 트랜지스터 기판의 제조방법은 게이트 배선이 형성되어 있는 기판 상에 게이트 절연막, 반도체층을 형성하고 반도체층의 상부에 제 1 데이터 금속층, 제 2 데이터 금속층 및 제 3 데이터 금속층이 순차적으로 적층하는 단계와, 제 3 데이터 금속층의 상부에 형성된 감광막 패턴을 이용하여 제 3 및 제 2 데이터 금속층을 선택적으로 식각하는 단계와, 감광막 패턴을 이용하여 제 1 데이터 금속층과 반도체층을 식각하는 단계와, 반도체층의 채널 영역에 대응하는 부분이 제거된 감광막 패턴을 이용하여 제 3 및 제 2 데이터 금속층을 선택적으로 식각하는 단계 및 반도체층의 채널 영역에 대응하는 부분이 제거된 감광막 패턴을 제 1 데이터 금속층을 제거하여 반도체층을 노출시키는 단계를 포함한다.
LCD, 다층 배선, 데이터 배선, 박막 트랜지스터

Description

박막 트랜지스터 기판의 제조 방법{Method for fabricating thin film transistor substrate}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 2는 도 1의 Ⅱ-Ⅱ' 선에 대한 단면도이다.
도 3은 도 1의 III- III' 선에 대한 단면도이다.
도 4a 내지 도 12b는 도 1의 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 공정 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 기판 22: 게이트선
30: 게이트 절연막 40: 반도체층
50: 중간층 70: 보호막
82: 화소 전극
본 발명은 박막 트랜지스터 기판의 제조방법에 관한 것으로, 보다 상세하게는 표시 화면의 잔상 현상이 개선됨과 동시에 공정 효율이 높은 액정 표시 장치의 박막 트랜지스터 기판의 제조방법에 관한 것이다.
액정 표시 장치는 컬러필터를 포함하는 컬러필터 기판과 박막 트랜지스터 어레이를 포함하는 박막 트랜지스터 기판을 포함한다. 컬러필터 기판과 박막 트랜지스터 기판은 서로 대향하며 두 기판 사이에 개재된 실라인(seal line)에 의해 서로 접합된다. 컬러필터 기판과 박막 트랜지스터 기판의 사이에는 액정층이 형성된다. 이와 같이 액정 표시 장치는 전극이 형성되어 있는 두 장의 기판(컬러필터 기판과 박막 트랜지스터 기판)과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절함으로써 소정의 영상을 디스플레이할 수 있도록 구성된 장치이다. 액정 표시 장치는 비발광소자이기 때문에 박막 트랜지스터 후면에는 빛을 공급하기 위한 백라이트 유닛이 위치한다. 백라이트에서 조사된 빛은 액정의 배열상태에 따라 투과량이 조정된다.
액정 표시 장치에 사용되는 박막 트랜지스터 기판에는 배선이 형성되어 있다. 박막 트랜지스터 기판의 배선은 게이트 배선과 데이터 배선을 포함하며, 데이터 배선은 소스/드레인을 포함한다.
이러한 배선은 금속 또는 합금의 단일층으로 이루어질 수도 있으나, 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위하여 다층으로 형성하는 경우가 많으며, 예를 들어 몰리브덴, 알루미늄, 몰리브덴이 순차적으로 적층된 3층 구조를 포함하는 배선을 사용할 수 있다.
여기서 3층 구조의 배선의 패턴을 형성하는 방법으로 특정한 식각 용액으로 일괄 식각하는 방법이 널리 사용되고 있지만, 이 경우 3층 구조 배선의 하부 배선의 아래 부분이 언터컷되어 전기적인 결함이 발생하게 되는데, 이러한 전기적인 결함은 액정 표시 장치를 오프한 상태에서도 상당한 양의 누설 전류가 발생하여 표시 화면에 잔상이 남는 원인이 된다.
본 발명이 이루고자 하는 기술적 과제는 표시 화면의 잔상 현상이 개선됨과 동시에 공정 효율이 높은 액정 표시 장치의 박막 트랜지스터 기판의 제조방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조방법은 게이트 배선이 형성되어 있는 기판 상에 게이트 절연막, 반도체층을 형성하고 상기 반도체층의 상부에 제 1 데이터 금속층, 제 2 데이터 금속층 및 제 3 데이터 금속층이 순차적으로 적층하는 단계와, 상기 제 3 데이터 금속층의 상부에 형성된 감광막 패턴을 이용하여 상기 제 3 및 제 2 데이터 금속층을 선택적으로 식각하는 단계와, 상기 감광막 패턴을 이용하여 제 1 데이터 금속층과 상기 반도체층을 식각하는 단계와, 상기 반도체층의 채널 영역에 대응하는 부분이 제거된 상기 감광막 패턴을 이용하여 상기 제 3 및 제 2 데이터 금속층을 선택적으 로 식각하는 단계 및 상기 반도체층의 채널 영역에 대응하는 부분이 제거된 상기 감광막 패턴을 상기 제 1 데이터 금속층을 제거하여 상기 반도체층을 노출시키는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2 및 도 3은 각각 도 1에 도시한 박막 트랜지스터 기판의 II-II' 선 및 Ⅲ-Ⅲ' 선에 대한 단면도이다.
먼저, 절연 기판(10) 위에 게이트 배선(22, 24, 26)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트선 끝단 (24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. 여기서, 게이트 배선(22, 24, 26)은 Al 또는 AlNd 등과 같은 합금으로 구성된 단일층이 사용될 수 있다. 또한 Al 또는 AlNd 등과 같은 합금에 Mo 또는 Mo 합금이 적층된 이중층 등이 사용될 수 있다.
기판(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28) 및 게이트 배선(22, 24, 26)은 Al(또는 AlNd 등의 Al 합금)으로 구성된 단일층, 또는 Al(또는 AlNd 등의 Al 합금)과 Mo(또는 Mo 합금)이 적층된 이중층 등으로 이루어질 수 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26) 및 유지 전극선(28)을 덮고 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 상대적으로 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 저항성 접촉층(55, 56, 58)이 각각 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 제 1 데이터 금속층(621, 641, 651, 661, 681), 제 2 데이터 금속층(622, 642, 652, 662, 682) 및 제 3 데이터 금속층(623, 643, 653, 663, 683)으로 이루어져 있는 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다.
여기서 제 2 데이터 금속층(622, 642, 652, 662, 682)은 주배선층으로 배선 저항에 의한 신호 지연을 막기 위해 비저항이 작은 금속이 사용될 수 있다. 예를 들어 Al(또는 Al 합금) 또는 Cu(또는 Cu 합금) 등이 사용될 수 있다.
제 1 데이터 금속층(621, 641, 651, 661, 681)은 주배선층인 제 2 데이터 금속층(622, 642, 652, 662, 682)의 금속 이온이 확산되는 것을 방지하는 역할을 한다. 또한, 제 2 데이터 금속층(622, 642, 652, 662, 682)에 사용되는 Al 등은 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 될 수 있는데 이를 보호하는 배리어층의 기능을 한다. 이에 사용되는 금속으로는 예를 들어 티타늄(Ti), 크롬(Cr), 탄탈(Ta) 또는 텅스텐(W) 계통 등이 있다.
제 3 데이터 금속층(623, 643, 653, 663, 683)은 제 2 데이터 금속층(622, 642, 652, 662, 682)이 후속하는 가열 공정에 의한 힐락을 방지하는 기능을 한다. 이에 사용되는 금속으로는 예를 들어 티타늄(Ti), 몰리브덴(Mo), 크롬(Cr), 탄탈(Ta) 또는 텅스텐(W) 계통 등이 있다.
이때 제 1 데이터 금속층(621, 641, 651, 661, 681)은 후술하는 식각 공정에서 제 2 데이터 금속층(622, 642, 652, 662, 682) 및 제 3 데이터 금속층(623, 643, 653, 663, 683)의 일괄 습식 식각 조건에서 식각되지 않는 재질을 사용할 수 있다. 식각 조건은 부식 전위의 차이에 의해 설명될 수 있는데, 즉 부식 전위가 높 을수록 산화 경향성이 작아 식각이 잘 일어나지 않게 된다. 따라서 예를 들어 제 2 데이터 금속층(622, 642, 652, 662, 682)으로 Al을 사용하고, 제 3 데이터 금속층(623, 643, 653, 663, 683)으로 Al과 부식 전위가 유사한 Mo을 사용하는 경우 제 1 데이터 금속층(621, 641, 651, 661, 681)은 Al 및 Mo보다 부식 전위가 높은 Ti, Cr, Ta, W 또는 이들의 화합물 등을 사용하게 되면 제 1 데이터 금속층(621, 641, 651, 661, 681)은 Al과 Mo의 일괄 식각 조건에서 식각되지 않는다.
계속해서, 데이터 배선(62, 64, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터선 끝단(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 65, 68)를 포함하며, 또한 데이터선부(62, 65, 68)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도 전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 질화규소나 PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막) 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 드레인 전극(66), 데이터선 끝단(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉 구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트선 끝단(24)을 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적, 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또 한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트선 끝단(24) 및 데이터선 끝단(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트선 끝단(86) 및 보조 데이터선 끝단(88)이 형성되어 있으며, 이들은 끝단(24, 68)과 외부 회로 장치와의 접착성을 보완하고 끝단을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 1 내지 도 3의 구조를 갖는 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 1 내지 도 3과 도 4a 내지 도 12b를 참조하여 설명하기로 한다.
먼저, 도 4a 및 4b에 도시한 바와 같이, 기판(10) 위에 게이트 배선용 다층 금속막(미도시)를 적층한 후, 패터닝하여 게이트선(22), 게이트선 끝단(24), 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)과 유지 전극선(28)을 형성한다. 여기서, 유지 전극선(28) 및 게이트 배선(22, 24, 26)은 Al(또는 AlNd등의 Al 합금)으로 구성된 단일층, 또는 Al(또는 AlNd등의 Al 합금)에 Mo(Mo 합금)이 적층된 이중층 등으로 이루어질 수 있다.
다음, 도 5a 및 5b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착한다.
다음으로 제 1 데이터 금속층(601), 제 2 데이터 금속층(602) 및 제 3 데이 터 금속층(603)을 순차적으로 적층하여 데이터 배선으로 사용될 도전체층(60)을 형성한다. 데이터 금속층을 적층하는 방법으로는 스퍼터링(sputerring) 방법과 기화 증착(evaporation deposition) 방법이 사용될 수 있다. 스퍼터링 방법에서는 고전압이 인가되는 증착할 금속으로 만든 타겟 전극이 설치된 챔버 내에 아르곤 가스를 주입하고 플라즈마 방전을 일으킨다. 플라즈마 방전에 의하여 여기된 아르곤 양이온이 타겟 전극에서 금속 원자를 떼어내고 이 금속원자가 기판 소재 표면에서 상호 결합하여 박막형태로 성장하는 것이다. 기화 증착 방법은 진곡 챔버 내에서 증착시키고자 하는 물질에 열을 가하여 물질을 증발 혹은 승화 시킴으로써 원자 또는 분자 단위로 기판 표면에 박막을 형성시키는 방법이다.
여기서 제 1 데이터 금속층(601)으로는 제 2 데이터 금속층(602) 및 제 3 데이터 금속층(603)의 일괄 습식 식각 조건에서 식각되지 않는 재질, 즉 제 2 데이터 금속층(602) 및 제 3 데이터 금속층(603)의 부식 전위보다 낮은 부식 전위를 갖는 물질을 적층함으로써 후속하는 식각 공정에서 식각 스토퍼(stopper)로 기능할 수 있다.
다음, 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 6a 및 6b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 감광막 패턴(112, 114)은 제 1 높이를 갖는 제 1 부분(114)과 제 2 높이를 갖는 제 2 부분(112)으로 구분되며, 제 1 부분(114)의 적어도 일부는 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치하고, 제 2 부분(112)은 데이터 배선부 (A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한다. 여기서 제 1 부분(114)은 제 2 부분(112)보다 상층면의 높이가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후속하는 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제 1 부분(114)의 두께를 제 2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛이 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남게 된다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 채널부(C)의 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나도록 진행한다.
이를 구체적으로 살펴보면, 먼저 도 7a 및 7b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 제 3 데이터 금속층(도 6a 및 도 6b의 603)과 제 2 데이터 금속층(도 6a 및 도 6b의 603)을 예를 들어 습식 식각으로 선택적으로 제거한다. 습식 식각에 사용되는 식각 용액으로는 예를 들어 H2PO3, CH3COOH, HNO3, H2O 등을 단독 또는 혼합하여 사용할 수 있다. 이때 제 1 데이터 금속층(601)은 이러한 식각 용액에 의해 식각되지 않는다.
다음으로 감광 마스크를 식각 마스크로 하여 제 1 데이터 금속층(601)과 중간층(50) 및 반도체층(60)을 예를 들어 건식 식각으로 제거한다. 이때 사용되는 기 체로는 Cl2, HCl, BCl3 등과 같은 Cl계 화합물 또는 SF6, CF4 등과 같은 F계 화합물을 단독 또는 상호 혼합하거나, 다른 기체와 혼합하여 사용할 수 있으며, 예를 들어 Cl2와 BCl3의 혼합 기체를 사용하여 식각할 수 있다.
상기한 바와 같은 식각 과정 중에 감광막 패턴(112, 114)도 동시에 식각되기 때문데, 반도체층(60)이 제거되는 동안 동시에 제 1 높이의 감광막 패턴(114)의 제거되는데, 이때 감광막 패턴(114)이 완전히 제거되지 않은 경우 계속해서 건식 식각을 수행하여 하부의 제 3 데이터 금속층(673)을 노출시킨다. 이때 사용되는 식각 기체는 상기한 반도체 등의 식각에 사용된 기체를 그대로 사용할 수 있다. 또한 연속적으로 혼합 기체를 바꾸어 식각을 진행할 수도 있다. 예를 들어 SF6와 Cl2의 혼합 기체가 사용될 수 있다.
이렇게 하면, 도 8a 및 8b에 나타낸 바와 같이, 채널부(C)의 제 1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)의 제 3 데이터 금속층(671)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제 2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 9a 및 9b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67)의 제 3 데이터 금속층(도 8a 및 도 8b의 673)과 제 2 데이터 금속층(도 8a 및 도 8b의 672)을 예를 들어 습식 식각에 의해 선택적으로 제거한다. 습식 식각에 사용되는 식각 용액으로는 예를 들어 H2PO3, CH3COOH, HNO3, H2O 등을 단독 또는 혼합하여 사용할 수 있다. 이때 제 1 데이터 금속층(671)은 이러한 식각 용액에 의해 식각되지 않는다.
다음으로, 건식 식각으로 채널부(C)의 소스/드레인용 도전체의 제 1 데이터 금속층(671) 및 그 하부의 중간층 패턴(50)을 제거한다. 이때 제 1 데이터 금속층(671)과 중간층 패턴(50)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(40)의 두께를 조절하기가 쉽지 않기 때문이다. 이와 같이 제 1 데이터 금속층(671)이 건식 식각에 의해 제거되므로 하부가 언더컷(undercut)되지 않고 계단 모양으로 만들어진다. 따라서 습식 식각에 의한 경우에 비해 전기적 특성이 개선되며, 이에 의해 제조된 박막 트랜지스터 기판을 액정 표시 장치에 적용할 경우 표시 화면에 잔상 생기는 현상이 개선될 수 있다.
상기한 바와 같은 건식 식각 공정에 사용되는 기체로는 예를 들어 예를 들어 Cl2, HCl, BCl 등과 같은 Cl계 화합물 또는 SF6, CF4 등과 같은 F계 화합물을 단독 또는 상호 혼합하거나 다른 기체와 혼합하여 사용할 수 있다. 이 때 예를 들어 CF4와 O2의 혼합 기체를 사용하면 균일한 두께로 반도체 패턴을 남길 수 있다. 이때, 도 10b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제 2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제 2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 도 10a 및 도 10b에 도시된 바와 같이 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제 2 부분(112)을 제거한다.
다음, 도 11a 및 도 11b에 도시한 바와 같이 질화규소나 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하여 보호막(70)을 형성한다.
이어, 도 12a 및 12b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트선 끝단(24), 데이터선 끝단(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다.
마지막으로, 도 2 및 도 3에 도시된 바와 같이 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트선 끝단(24)과 연결된 보조 게이트 선 끝단(86) 및 데이터선 끝단(68)과 연결된 보조 데이터선 끝단(88)을 형성한다.
한편, ITO 또는 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 박막 트랜지스터 기판과 이의 제조방법에 의하면, 채널부에서의 데이터 배선의 하부 금속층인 제 1 데이터 금속층이 건식 식각으로 제거됨에 따라 언더컷(undercut) 현상이 발생하지 않는다. 따라서 이를 적용한 액정 표시 장치에서 발생하는 누설 전류가 감소하여 표시 화면에 잔상이 남는 현상이 개선된다. 또한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 4매 마스크 공정이 적용된 것으로 공정 효율이 높다.

Claims (23)

  1. (a) 게이트 배선이 형성되어 있는 기판 상에 게이트 절연막, 반도체층을 형성하고 상기 반도체층의 상부에 제 1 데이터 금속층, 제 2 데이터 금속층 및 제 3 데이터 금속층이 순차적으로 적층하는 단계;
    (b) 상기 제 3 데이터 금속층의 상부에 형성된 감광막 패턴을 이용하여 상기 제 3 및 제 2 데이터 금속층을 선택적으로 식각하는 단계;
    (c) 상기 감광막 패턴을 이용하여 제 1 데이터 금속층과 상기 반도체층을 식각하는 단계;
    (d) 상기 반도체층의 채널 영역에 대응하는 부분이 제거된 상기 감광막 패턴을 이용하여 상기 제 3 및 제 2 데이터 금속층을 선택적으로 식각하는 단계; 및
    (e) 상기 반도체층의 채널 영역에 대응하는 부분이 제거된 상기 감광막 패턴을 상기 제 1 데이터 금속층을 제거하여 상기 반도체층을 노출시키는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  2. 제1 항에 있어서,
    상기 (b) 단계가 습식 식각에 의해 수행되는 박막 트랜지스터 기판의 제조 방법.
  3. 제2 항에 있어서,
    식각되는 상기 제 2 데이터 금속층은 알루미늄(Al) 또는 알루미늄 합금이고, 상기 제 3 데이터 금속층이 몰리브덴(Mo) 또는 몰리브덴 화합물인 박막 트랜지스터 기판의 제조 방법.
  4. 제3 항에 있어서,
    상기 식각에 사용되는 식각 용액이 H2PO3, CH3COOH, HNO3, H2O 또는 이들의 혼합물인 박막 트랜지스터 기판의 제조 방법.
  5. 제1 항에 있어서,
    상기 (b) 단계에서 상기 감광막 패턴의 채널 영역에 대응하는 부분이 상대적으로 낮게 형성되어 있는 박막 트랜지스터 기판의 제조 방법.
  6. 제5 항에 있어서,
    상기 감광막 패턴의 채널 영역이 슬릿 패턴을 갖는 마스크에 의해 형성되는 박막 트랜지스터 기판의 제조 방법.
  7. 제1 항에 있어서,
    상기 (c) 단계가 건식 식각에 의해 수행되는 박막 트랜지스터 기판의 제조 방법.
  8. 제7 항에 있어서,
    식각되는 상기 제 1 데이터 금속층은 상기 제 1 데이터 금속층은 티타늄(Ti), 크롬(Cr), 탄탈(Ta), 텅스텐(W) 또는 이들의 화합물인 박막 트랜지스터 기판의 제조 방법.
  9. 제8 항에 있어서,
    식각에 사용되는 식각 기체가 Cl 계열의 기체, F 계열의 기체 또는 이들의 혼합물을 포함하는 기체인 박막 트랜지스터 기판의 제조 방법.
  10. 제8 항에 있어서,
    식각에 사용되는 식각 기체가 Cl2와 BCl3를 포함하는 혼합 기체인 박막 트랜지스터 기판의 제조 방법.
  11. 제1 항에 있어서,
    상기 (c) 단계가 수행됨과 동시에 또는 연속하여 상기 반도체층의 채널 영역에 대응하는 감광막 패턴의 부분이 제거되는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  12. 제11 항에 있어서,
    상기 감광막 패턴이 건식 식각에 제거되는 박막 트랜지스터 기판의 제조 방법.
  13. 제12 항에 있어서,
    상기 건식 식각에 사용되는 식각 기체가 Cl2와 SF6를 포함하는 혼합 기체인 박막 트랜지스터 기판의 제조 방법.
  14. 제1 항에 있어서,
    상기 (d) 단계가 습식 식각에 의해 수행되는 박막 트랜지스터 기판의 제조 방법.
  15. 제14 항에 있어서,
    식각되는 상기 제 2 데이터 금속층은 알루미늄(Al) 또는 알루미늄 합금이고, 상기 제 3 데이터 금속층이 몰리브덴(Mo) 또는 몰리브덴 화합물인 박막 트랜지스터 기판의 제조 방법.
  16. 제15 항에 있어서,
    상기 식각에 사용되는 식각 용액이 H2PO3, CH3COOH, HNO3, H2O 또는 이들의 혼 합물인 박막 트랜지스터 기판의 제조 방법.
  17. 제1 항에 있어서,
    상기 (e) 단계가 건식 식각에 의해 수행되는 박막 트랜지스터 기판의 제조 방법.
  18. 제17 항에 있어서,
    식각되는 상기 제 1 데이터 금속층은 상기 제 1 데이터 금속층은 티타늄(Ti), 크롬(Cr), 탄탈(Ta), 텅스텐(W) 또는 이들의 화합물인 박막 트랜지스터 기판의 제조 방법.
  19. 제18 항에 있어서,
    식각에 사용되는 식각 기체가 Cl 계열의 기체, F 계열의 기체 또는 이들의 혼합물을 포함하는 기체인 박막 트랜지스터 기판의 제조 방법.
  20. 제18 항에 있어서,
    식각에 사용되는 식각 기체가 Cl2와 BCl3를 포함하는 혼합 기체인 박막 트랜지스터 기판의 제조 방법.
  21. 제1 항에 있어서,
    상기 (a) 단계가 상기 반도체층과 제 1 데이터 금속층 사이에 중간층이 형성되는 단계를 더 포함하고, 상기 (c) 단계는 상기 중간층이 식각되는 단계를 더 포함하며, 상기 (e) 단계는 제 1 데이터 금속층 하부의 중간층이 제거되는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  22. 제1 항에 있어서,
    상기 제 1 데이터 금속층이 상기 제 2 데이터 금속층 및 상기 제 3 데이터 금속층보다 부식 전위가 높은 금속인 박막 트랜지스터 기판의 제조 방법.
  23. 제1 항에 있어서,
    상기 제 1 데이터 금속층이 티타늄(Ti), 크롬(Cr), 탄탈(Ta), 텅스텐(W) 또는 이들의 화합물이고, 상기 제 2 데이터 금속층이 알루미늄(Al) 또는 알루미늄 합금이며, 상기 제 3 데이터 금속층이 몰리브덴(Mo) 또는 몰리브덴 화합물인 박막 트랜지스터 기판의 제조 방법.
KR1020050037250A 2005-05-03 2005-05-03 박막 트랜지스터 기판의 제조 방법 KR20060114995A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050037250A KR20060114995A (ko) 2005-05-03 2005-05-03 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050037250A KR20060114995A (ko) 2005-05-03 2005-05-03 박막 트랜지스터 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060114995A true KR20060114995A (ko) 2006-11-08

Family

ID=37652534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050037250A KR20060114995A (ko) 2005-05-03 2005-05-03 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060114995A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050092A (ko) * 2018-10-31 2020-05-11 삼성디스플레이 주식회사 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050092A (ko) * 2018-10-31 2020-05-11 삼성디스플레이 주식회사 디스플레이 장치
US11380750B2 (en) 2018-10-31 2022-07-05 Samsung Display Co., Ltd. Display apparatus with a shielding layer between adjacent data lines

Similar Documents

Publication Publication Date Title
KR101061850B1 (ko) 박막 트랜지스터 표시판 및 그 제조방법
US7352004B2 (en) Thin film transistor array panel and method for manufacturing the same
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090046300A (ko) 금속 배선 및 그 형성 방법
KR20000033047A (ko) 박막트랜지스터의제조방법
JP2006191013A (ja) 薄膜トランジスタ基板、その製造方法及び液晶表示装置
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100695347B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060098018A (ko) Ｔｆｔ기판의 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060133827A (ko) 박막 트랜지스터 기판의 제조 방법
KR20010111252A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100878264B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20070020673A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060073739A (ko) 박막트랜지스터 기판
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판
KR20060068996A (ko) Ｔｆｔ 기판과 이의 다층 배선의 제조방법
KR20020065053A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination