JP2007317934A - 半導体デバイスおよびアクティブマトリクス型表示装置 - Google Patents
半導体デバイスおよびアクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2007317934A JP2007317934A JP2006146724A JP2006146724A JP2007317934A JP 2007317934 A JP2007317934 A JP 2007317934A JP 2006146724 A JP2006146724 A JP 2006146724A JP 2006146724 A JP2006146724 A JP 2006146724A JP 2007317934 A JP2007317934 A JP 2007317934A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- ito
- electrode
- transparent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000011159 matrix material Substances 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 24
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 18
- 229910052742 iron Inorganic materials 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 238000004544 sputter deposition Methods 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 10
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 230000008018 melting Effects 0.000 abstract 1
- 238000002844 melting Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 228
- 239000010410 layer Substances 0.000 description 52
- 229910018507 Al—Ni Inorganic materials 0.000 description 48
- 239000002184 metal Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 238000004458 analytical method Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 229910052738 indium Inorganic materials 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 239000003870 refractory metal Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- 229910000990 Ni alloy Inorganic materials 0.000 description 5
- 239000000654 additive Substances 0.000 description 5
- 230000000996 additive effect Effects 0.000 description 5
- 238000000026 X-ray photoelectron spectrum Methods 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910021472 group 8 element Inorganic materials 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002703 Al K Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005211 surface analysis Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】高融点金属膜を介さずに、Ａｌを主成分とする電極・配線と透明電極層を直接接触させることができる半導体デバイスおよび製造方法を提供することを提供すること。
【解決手段】本発明にかかる半導体デバイスは、半導体層と、前記半導体層と電気的に接続されたＡｌ合金膜と、前記Ａｌ合金膜と直接接触した透明電極層とを少なくとも透明絶縁基板上に備えた半導体デバイスであって、前記Ａｌ合金膜がＦｅ、Ｃｏ、Ｎｉから選ばれる１種類以上の元素を合計０．５〜１０ｍｏｌ％含有し、残部が実質的にＡｌからなるものである。
【選択図】図２
【解決手段】本発明にかかる半導体デバイスは、半導体層と、前記半導体層と電気的に接続されたＡｌ合金膜と、前記Ａｌ合金膜と直接接触した透明電極層とを少なくとも透明絶縁基板上に備えた半導体デバイスであって、前記Ａｌ合金膜がＦｅ、Ｃｏ、Ｎｉから選ばれる１種類以上の元素を合計０．５〜１０ｍｏｌ％含有し、残部が実質的にＡｌからなるものである。
【選択図】図２
Description
本発明は、半導体デバイスに関し、特に、アクティブマトリクス型表示装置に用いる半導体デバイスに関する。
近年、半導体デバイスの中でも画像を表示する表示デバイスの分野では、従来のＣＲＴに替わり、省エネルギー、省スペースを特長とした液晶表示装置、エレクトロルミネッセンス（ＥＬ）表示装置等のフラットパネルディスプレイ装置が急速に普及しつつある。これらの表示デバイスにおいては、基板上に複数の電極や配線および素子が設けられており、具体的には走査配線や信号配線、ゲート電極やソース・ドレイン電極を有する薄膜トランジスタ（ＴＦＴ）等のスイッチング素子がアレイ状に設けられ、各表示画素に電極に独立した映像信号を印加するアクティブマトリクス型のＴＦＴアレイ基板が広く用いられるようになっている。
特許文献１には、電気光学素子として液晶を用いた液晶表示デバイスに用いられるアクティブマトリクス型ＴＦＴアレイ基板が開示されている。このようなアクティブマトリクス型のＴＦＴアレイ基板においては、電極や配線を形成するための１種類以上の金属膜および画素電極や映像信号の入出力端子部にはＩＴＯ、ＩＺＯ等からなる透明電極層が設けられている。一般的には、この金属膜と透明電極層とが電気的に接続される接続部が複数箇所設けられている。
また、液晶表示デバイスの大型化、高精細化（表示画素数の増大）に伴う走査配線や信号配線の長大化や狭配線幅化による信号遅延を防止するために、電極・配線の材料としては、Ａｌのように電気的に低抵抗であることが求められている。しかし、金属膜にＡｌを用いた場合、ＩＴＯやＩＺＯ等からなる透明電極層との良好な電気的コンタクト特性を得ることができない。そのため、特許文献２および３に開示されているように、金属膜と透明電極層の接続部にＴｉ、Ｃｒ、Ｍｏ等の高融点金属膜を形成し、この高融点金属膜を介してＡｌと透明電極層間の良好な電気的コンタクト特性を得る方法が一般的に用いられていた。
特開平１０−２６８３５３号公報
特開平３−１２９３２６号公報
特開２０００−７７６６６号公報
しかしながら、特許文献２、３のように、Ａｌと高融点金属とを積層して形成する場合、高融点金属膜を形成する工程が必要となる問題点があった。また、高融点金属膜の種類によっては、パターニングのためのエッチング工程において、エッチング液中での腐食電位の差により、積層配線パターンの端部が逆テーパー状、あるいは庇形状になる場合があり、上層に形成される膜のカバレッジ不良を生じさせる問題点があった。
本発明は、上記のような問題点を解決するためになされたものであり、高融点金属膜を介さずに、Ａｌを主成分とする金属膜から形成された電極や配線と透明電極層とを直接接触させることができる半導体デバイスを提供することを目的とする。
本発明にかかる半導体デバイスは、半導体層と、前記半導体層と電気的に接続されたＡｌ合金膜と、前記Ａｌ合金膜と直接接触した透明電極層とを少なくとも透明絶縁基板上に備えた半導体デバイスであって、前記Ａｌ合金膜がＦｅ、Ｃｏ、Ｎｉから選ばれる１種類以上の元素を合計０．５〜１０ｍｏｌ％含有し、残部が実質的にＡｌからなるものである。
本発明によれば、高融点金属膜を介さずに、Ａｌを主成分とする金属膜から形成された電極や配線と透明電極層とを直接接触させることができる半導体デバイスを提供することができる。
従来のＡｌ膜とＩＴＯまたはＩＺＯ膜との電気的接続部において、良好なコンタクト特性が得られない理由は、両者の界面に電気的絶縁性を有するＡｌの酸化物ＡｌＯｘが形成されることが主な理由と考えられている（例えば、「第４７回応用物理学関係連合講演会講演予稿集（２０００．３ 青山学院大学）３１ａ−ＹＡ−９，ｐｐ８６６（２０００）．ＸＰＳによるＩＴＯ／ＡｌＮ界面反応層の評価」）。本発明者らは、試験的に約２００ｎｍ厚の金属Ａｌ膜と、約１００ｎｍ厚のＩＴＯ膜とをスパッタリング法により成膜し、界面付近をオージェ電子分光分析法、Ｘ線光電子分光法および透過型電子顕微鏡を用いて詳細に調査した。その結果、厚さ５〜１０ｎｍ程度のＡｌ酸化物（ＡｌＯｘ）が一様な層状に形成され、これが電気的導通を阻害していることを確認した。このような現象は、ＩＴＯ膜をＩＺＯ膜とした場合でも同様である。
本発明者らは、鋭意研究した結果、Ａｌに適切な元素を添加することにより、良好な電気的コンタクト特性が得られることを見出した。
以下、本発明にかかる半導体デバイスを液晶表示装置に用いられるＴＦＴアクティブマトリクス基板に適用した実施形態の一例について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載および図面は、適宜、省略および簡略化されている。
［実施形態１］
図１は、本実施形態１にかかるＴＦＴアクティブマトリクス基板における画像表示領域の一画素分の平面図である。図２は、図１のＸ−Ｘ'断面図、並びにＴＦＴアクティブマトリクス基板の画像表示領域の外側に形成される信号入力端子部の断面図（図１においては、当該部分は不図示）である。信号入力端子部として、走査信号が入力されるゲート端子および映像信号が入力されるソース端子を図示している。
図１は、本実施形態１にかかるＴＦＴアクティブマトリクス基板における画像表示領域の一画素分の平面図である。図２は、図１のＸ−Ｘ'断面図、並びにＴＦＴアクティブマトリクス基板の画像表示領域の外側に形成される信号入力端子部の断面図（図１においては、当該部分は不図示）である。信号入力端子部として、走査信号が入力されるゲート端子および映像信号が入力されるソース端子を図示している。
図１および図２にかかるＴＦＴアクティブマトリクス基板は、透明絶縁基板１、ゲート電極２、補助容量共通電極３、ゲート配線４、ゲート端子５、ゲート絶縁膜６、半導体能動膜７、オーミックコンタクト膜８、ソース電極９、ドレイン電極１０、ソース配線１１、ＴＦＴチャネル部１２、層間絶縁膜１３、画素ドレインコンタクトホール１４、ゲート端子コンタクトホール１５、ソース端子コンタクトホール１６、画素電極１７、ゲート端子パッド１８、ソース端子パッド１９を備える。
透明絶縁基板１としては、ガラス基板、石英ガラス等の透明な絶縁基板を用いることができる。絶縁性基板１の厚さは任意でよいが、液晶表示装置の厚さを薄くするために１．１ｍｍ厚以下のものが好ましい。絶縁性基板１が薄すぎる場合には各種の成膜やプロセスの熱履歴によって基板の歪みが生じるためにパターニング精度が低下するなどの不具合を生じるので、絶縁性基板１の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁性基板１がガラスなどの脆性破壊材料からなる場合、基板の端面は面取りを実施しておくことが、端面からのチッピングによる異物の混入を防止する上で好ましい。さらに、透明絶縁基板１の一部に切り欠きを設けて基板の向きが特定できるようにすることが、各プロセスでの基板処理の方向が特定できることでプロセス管理がしやすくなるため好ましい。
ゲート電極２、補助容量電極３、ゲート配線４およびゲート端子５は、透明絶縁基板１上に形成されている。ゲート電極２、補助容量電極３、ゲート配線４およびゲート端子５は、同一の金属膜から構成されている。この金属膜としては、厚さ１００〜５００ｎｍ程度のＡｌ合金を用いることができる。
ゲート絶縁膜６は、透明絶縁基板１およびゲート電極２、補助容量電極３、ゲート配線４、ゲート端子５上に形成されている。ゲート絶縁膜６としては、厚さ３００〜６００ｎｍ程度のシリコン窒化膜（ＳｉＮｘ）、シリコン酸化膜（ＳｉＯｘ）、シリコン酸化窒化膜（ＳｉＯｘＮｙ）やこれらの積層膜を用いることができる。膜厚が薄い場合には、ゲート配線とソース配線の交差部で短絡を生じやすいため、ゲート配線４や補助容量電極３等の膜厚以上とすることが好ましい。一方、膜厚が厚い場合には、ＴＦＴのＯＮ電流が小さくなり、表示特性が低下する。
半導体能動膜７は、ゲート絶縁膜６上に形成されている。半導体能動膜７としては、厚さ１００〜３００ｎｍ程度のアモルファスシリコン（ａ−Ｓｉ）膜または多結晶シリコン（ｐ−Ｓｉ）膜を用いることができる。膜が薄い場合には、後述するオーミックコンタクト膜８のドライエッチング時に消失が発生しやすい。一方、膜が厚い場合には、ＴＦＴのＯＮ電流が小さくなる。
なお、半導体能動膜７としてａ−Ｓｉ膜を用いる場合には、ゲート絶縁膜６のａ−Ｓｉ膜との界面は、ＳｉＮｘまたはＳｉＯｘＮｙとすることが、ＴＦＴが導通状態となるゲート電圧であるＴＦＴの閾値電圧（Ｖｔｈ）の制御性および信頼性の観点から好ましい。一方、半導体能動膜７としてｐ−Ｓｉ膜を用いる場合には、ゲート絶縁膜６のｐ−Ｓｉ膜との界面はＳｉＯｘまたはＳｉＯｘＮｙとすることがＴＦＴのＶｔｈの制御性および信頼性の観点から好ましい。
オーミックコンタクト膜８は、半導体能動膜７上に形成されている。オーミックコンタクト膜８としては、厚さ２０〜７０ｎｍ程度のａ−Ｓｉまたはｐ−ＳｉにＰを微量にドーピングしたｎ型ａ−Ｓｉ膜、ｎ型ｐ−Ｓｉ膜を用いることができる。
ソース電極９およびドレイン電極１０は、オーミックコンタクト膜８上に形成され、これを介し、半導体能動膜７と接続されている。また、ソース電極９はソース配線１１を介し、ソース端子（不図示）まで伸びている。ソース電極９、ドレイン電極１０およびソース配線１１は、同一の金属膜から構成されている。この金属膜としては、厚さ１００〜５００ｎｍ程度のＡｌ合金を用いることができる。
層間絶縁膜１３はソース電極９、ドレイン電極１０、ソース配線１１等の上に形成されている。層間絶縁膜１３としては、ゲート絶縁膜６と同様の材料を用いることができる。
画素電極１７、ゲート端子パッド１８およびソース端子パッド１９は層間絶縁膜１３上に形成されている。画素電極１７、ゲート端子パッド１８およびソース端子パッド１９は、同一の透明導電性薄膜から構成されている。画素電極１７は、画素ドレインコンタクトホール１４を介し、ドレイン電極１０と電気的に接続される。ゲート端子パッド１８は、ゲート端子コンタクトホール１５を介し、ゲート端子５と電気的に接続される。ソース端子パッド１９は、ソース端子コンタクトホール１６を介し、ソース端子１１と電気的に接続される。透明導電性薄膜としては、Ｉｎ２Ｏ３、ＳｎＯ２、Ｉｎ２Ｏ３とＳｎＯ２の混合物ＩＴＯ、Ｉｎ２Ｏ３とＺｎＯの混合物ＩＺＯ、Ｉｎ２Ｏ３とＳｎＯ２とＺｎＯの混合物ＩＴＺＯ等を用いることができ、特に化学的安定性の点からＩＴＯが好ましい。
次に、本実施形態１にかかるＴＦＴアクティブマトリックス基板の製造方法について述べる。なお、以下に説明する例は典型的なものであって、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。
表面を清浄化した絶縁性基板１上に、スパッタリング、真空蒸着等の方法でゲート電極２、補助容量電極３、ゲート配線４、ゲート端子５等を形成するための第１のＡｌ合金膜を成膜する。
次に、第１のフォトリソグラフィプロセス（写真工程）で上記Ａｌ合金膜をパターニングし、ゲート電極２、補助容量電極３、ゲート配線４およびゲート端子５等を形成する。フォトリソグラフィプロセスは以下の通りである。ＴＦＴアクティブマトリックス基板を洗浄後、感光性レジストを塗布・乾燥する。次に、所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的にＴＦＴアクティブマトリックス基板上にマスクパターンを転写したレジストを形成する。そして、感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離する。感光性レジストとＴＦＴアクティブマトリックス基板との濡れ性が悪い場合には、塗布前にＵＶ洗浄またはＨＭＤＳ（ヘキサメチルジシラザン）の蒸気塗布等の処理を行う。
また、感光性レジストとＴＦＴアクティブマトリクス基板との密着性が悪く、剥離が生じる場合には、加熱硬化温度の高温化または加熱硬化時間の長時間化等の処理を適宜行う。上記Ａｌ合金膜のエッチングは、エッチャントを用いてウェットエッチングすることができる。また、このＡｌ合金膜のエッチングは、パターンエッジがテーパー形状となるようにエッチングすることが、他の配線との段差での短絡を防止する上で好ましい。ここで、テーパー形状とは断面が台形状になるようにパターンエッジがエッチングされることをいう。同工程においては、ゲート電極２、ゲート配線４、補助容量電極３、ゲート端子部５を形成すると述べたが、これに限定されるものではなく、その他にＴＦＴアクティブマトリックス基板を製造する上で必要な各種のマーク類や配線を形成してもよい。
次に、ＳｉＮｘ、ＳｉＯｘ、ＳｉＯｘＮｙ等からなるゲート絶縁膜６、ａ−Ｓｉまたはｐ−Ｓｉからなる半導体能動膜７、ｎ型ａ−Ｓｉまたはｎ型ｐ−Ｓｉからなるオーミックコンタクト膜８を形成するための薄膜を、プラズマＣＶＤ法により連続で成膜する。半導体能動膜７としてａ−Ｓｉ膜を用いる場合、ゲート絶縁膜６の界面付近の成膜レートを小さくし、上層部の成膜レートを大きくすることにより、短い成膜時間で、移動度が大きく、ＯＦＦ時のリーク電流が小さいＴＦＴを得ることができる。上記ＳｉＮｘ膜、ＳｉＯｘ膜、ＳｉＯｘＮｙ膜、ａ−Ｓｉ膜、ｐ−Ｓｉ膜、ｎ型ａ−Ｓｉ膜、ｎ型ｐ−Ｓｉ膜は公知のガス（ＳｉＨ４、ＮＨ３、Ｈ２、ＮＯ２、ＰＨ３、Ｎ２やこれらの混合ガス）を用いて、ドライエッチングによりパターン形成できる。
次に、第２のフォトリソグラフィプロセスで半導体能動膜７およびオーミックコンタクト膜８を少なくともＴＦＴ部が形成される部分にパターニングする。ゲート絶縁膜６は、全体に亘って残存する。半導体能動膜７およびオーミックコンタクト膜８は、ＴＦＴ部が形成される部分の他に、ソース配線とゲート配線４および補助容量電極３とが平面的に交差する部分にもパターニングして残存させることが交差部での耐電圧が大きくなる観点から好ましい。また、ＴＦＴ部の半導体能動膜７およびオーミックコンタクト膜８をソース配線の下部まで連続形状で残存させることが、ソース電極が半導体能動膜７およびオーミックコンタクト膜８の段差を乗り越えることがなく、段差部でのソース電極の断線が発生しにくいので好ましい。半導体能動膜７およびオーミックコンタクト膜８のエッチングは、公知のガス組成（例えば、ＳＦ6とＯ2の混合ガスまたはＣＦ4とＯ2の混合ガス）でドライエッチングできる。
次に、スパッタリングなどの方法でソース電極９およびドレイン電極１０を形成するためのＡｌ合金膜を成膜する。第３のフォトリソグラフィプロセスにより、このＡｌ合金膜からソース配線１１（図１参照）、ソース端子（不図示）、ソース電極９およびドレイン電極１０を形成する。
次に、オーミックコンタクト膜８のエッチングを行なう。このプロセスによりＴＦＴ部のオーミックコンタクト膜８の中央部が除去され、半導体能動膜７が露出する。オーミックコンタクト膜８のエッチングは、公知のガス組成（例えば、ＳＦ6とＯ2の混合ガスまたはＣＦ4とＯ2の混合ガス）でドライエッチングできる。
次に、ＳｉＮｘ、ＳｉＯｘ、ＳｉＯｘＮｙ等からなる層間絶縁膜１３を形成するための膜を、プラズマＣＶＤ法により形成する。第４のフォトリソグラフィプロセスにより、この膜から層間絶縁膜１３を形成する。図２に示すような画素ドレインコンタクトホール１４、ゲート端子コンタクトホール１５、およびソース端子コンタクトホール１６に対応する部分を開口した遮光マスク（不図示）を用いて、均一に露光を行う。上記露光工程後、現像液を用いて現像を行う。その後、コンタクトホールに対応する領域では、エッチング工程により開口部が形成されドレイン電極１０等が露出する。
次に、画素電極１７、ゲート端子パッド１８およびソース端子パッド１９等を形成するための透明導電性薄膜を、スパッタリング法、真空蒸着法、塗布法等により形成する。Ａｌ合金膜との接触抵抗を低減するためには、スパッタリング法が好ましい。第５のフォトリソグラフィプロセスにより、透明導電性薄膜から画素電極１７、ゲート端子パッド１８およびソース端子パッド１９等を形成する。透明導電性薄膜のエッチングは、使用する材料によって公知のウェットエッチング（例えば、透明導電性薄膜が結晶化ＩＴＯからなる場合には塩酸、および硝酸が混合されてなる水溶液）を用いて行うことができる。透明導電性薄膜がＩＴＯの場合、公知のガス組成（例えば、ＨＩ、ＨＢｒ）でのドライエッチングによるエッチングも可能である。
このように製造されたＴＦＴアクティブマトリックス基板は、カラーフィルターや対向電極を有する対向基板（不図示）とスペーサーを介して貼り合わされ、その間に液晶が注入される。この液晶層が挟持された液晶パネルをバックライトユニットに取り付けることにより、液晶表示装置が製造される。
（実施例１）
本実施形態１の具体的な実施例を説明する。本実施例１にかかる第１の金属膜（ゲート電極２、補助容量電極３、ゲート配線４、ゲート端子５）および第２の金属膜（ドレイン電極９、ソース電極１０）として、純Ａｌに、３．０ｍｏｌ％Ｎｉを添加したＡｌ−３．０ｍｏｌ％Ｎｉ合金膜を用いた。透明導電性膜（画素電極１７、ゲート端子パッド１８、ソース端子パッド１９）としてＩＴＯ膜を用いた。なお、Ａｌ合金膜の組成は、絶縁基板に形成されたＡｌ合金膜を、例えば、王水などの酸性薬液に溶解し、ＩＣＰ（Inductively Coupled Plasma）発光分光分析法により測定した。ＩＣＰ発光分光分析装置としては、セイコーインスツルメンツ社製ＳＰＳ−１２００ＡＲ型を用いた。
本実施形態１の具体的な実施例を説明する。本実施例１にかかる第１の金属膜（ゲート電極２、補助容量電極３、ゲート配線４、ゲート端子５）および第２の金属膜（ドレイン電極９、ソース電極１０）として、純Ａｌに、３．０ｍｏｌ％Ｎｉを添加したＡｌ−３．０ｍｏｌ％Ｎｉ合金膜を用いた。透明導電性膜（画素電極１７、ゲート端子パッド１８、ソース端子パッド１９）としてＩＴＯ膜を用いた。なお、Ａｌ合金膜の組成は、絶縁基板に形成されたＡｌ合金膜を、例えば、王水などの酸性薬液に溶解し、ＩＣＰ（Inductively Coupled Plasma）発光分光分析法により測定した。ＩＣＰ発光分光分析装置としては、セイコーインスツルメンツ社製ＳＰＳ−１２００ＡＲ型を用いた。
画素ドレインコンタクトホール１４における画素電極１７とドレイン電極１０との接続部の接触抵抗値は、コンタクトホール開口面積５０μｍ２あたり約１０Ωであった。ゲート端子部コンタクトホール１５におけるゲート端子パッド１８とゲート端子５の接触抵抗値およびソース端子部コンタクトホール１６におけるソース端子パッド１９とソース端子１１の接続部の接触抵抗値も、コンタクトホール開口面積５０μｍ２あたり約１０Ωであった。
第２の金属膜に従来の純Ａｌ膜を用いた場合の接触抵抗値は、コンタクトホール開口面積５０μｍ２あたり約１００ＭΩであった。すなわち、本実施例１にかかる接触抵抗値は、従来の純Ａｌ膜の１／１０７であり、極めて良好な値である。
次に、本実施例１において接触抵抗値が格段に低い値が得られた理由について検討した。スパッタリング法により、基板上に厚さ約５０ｎｍのＡｌ−３．０ｍｏｌ％Ｎｉ合金膜、厚さ約２０ｎｍのＩＴＯ膜をこの順に積層した分析試料を作製し、Ａｌ−Ｎｉ膜とＩＴＯ膜の界面構造を詳細に調査した。以下、説明の便宜上、上層のＩＴＯ膜と下層のＡｌ−Ｎｉ膜からなる薄膜をＩＴＯ／Ａｌ−Ｎｉと記す。
上記分析試料について、Ｘ線光電子分光分析を用い、深さ方向プロファイルを調査した。Ｘ線光電子分光分析装置としては、ＵＬＶＡＣ−ＰＨＩ社製Ｑｕａｎｔｕｍ２０００を用いた。分析条件は、線源Ａｌ−Ｋアルファ線、ビーム径１００μｍ、出力２０ｋＶ−１００Ｗとした。
図３に、上記分析試料ＩＴＯ／Ａｌ−Ｎｉの界面近傍におけるＡｌ（２ｐ軌道成分）、Ｏ（１ｓ軌道成分）、Ｉｎ（３ｄ軌道成分）、Ｓｎ（３ｄ軌道成分）およびＮｉ（２ｐ軌道成分）のＸ線光電子分光分析による深さ方向プロファイルを示す。図３中の横軸はスパッタリング時間を、縦軸は上記元素のｍｏｌ％（ａｔｏｍｉｃ％）濃度を示している。本実施例でのＸ線光電子分光分析においては、スパッタリングにより試料をエッチングし、その表面分析を行うことにより深さプロファイルを得ている。したがって、横軸のスパッタ時間は、上層にあるＩＴＯ表面からの深さに対応する。
図３に示すように、スパッタ時間の短い領域では、上層のＩＴＯ膜の構成元素であるＩｎ、ＯおよびＳｎが多く存在し、スパッタ時間が長くなるにつれて下層のＡｌ−Ｎｉ膜の構成元素であるＡｌおよびＮｉが多く存在する。
Ｉｎの最大濃度の半分になる深さ（図中Ａ）とＡｌの最大濃度の半分になる深さ（図中Ｂ）の間の領域を、界面層と定義する。また、図中Ａより上層の領域をＩＴＯ膜、図中Ｂより下層の領域をＡｌ−Ｎｉ膜と定義する。また、界面層のＩＴＯ膜側の領域をＩＴＯ近傍界面層、同じく界面層のＡｌ−Ｎｉ膜側の領域をＡｌ−Ｎｉ近傍界面層と定義する。
図３より、界面層では、Ｏ濃度が増加していることがわかる。これは、界面層に酸化Ａｌ（ＡｌＯｘ）が存在することを示唆している。酸化Ａｌは絶縁体であるため、酸化Ａｌが界面全体に存在すれば、電気的導通が阻害されるはずである。しかしながら、実際には上述したように、本実施例１にかかる画素ドレインコンタクトホール１４における画素電極１７とドレイン電極１０との接続部の抵抗値は、従来例に比して格段に低い接触抵抗値が得られた。
そこで、深さ方向の４ポイント（ＩＴＯ膜、ＩＴＯ近傍界面層、Ａｌ−Ｎｉ近傍界面層およびＡｌ−Ｎｉ膜）におけるＡｌ（２ｐ軌道成分）、Ｎｉ（２ｐ軌道成分）、Ｉｎ（３ｄ軌道成分）およびＳｎ（３ｄ軌道成分）の結合状態を、Ｘ線光電子スペクトルを用いて調査した。その結果を図４（ａ）〜（ｄ）に示す。図４（ａ）はＩＴＯ膜、図４（ｂ）はＩＴＯ近傍界面層、図４（ｃ）はＡｌ−Ｎｉ近傍界面層、図４（ｄ）はＡｌ−Ｎｉ膜の上記各元素の結合状態を示したものである。
ＩＴＯ膜では、酸化Ｉｎ（ＩｎＯｘ）および酸化Ｓｎ（ＳｎＯｘ）のみが検出された（図４（ａ）参照）。ＩＴＯ近傍界面層では、酸化Ａｌ（ＡｌＯｘ）、Ａｌ、Ｎｉ、酸化Ｉｎ（ＩｎＯｘ）および酸化Ｓｎ（ＳｎＯｘ）が検出された（図４（ｂ）参照）。Ａｌ−Ｎｉ近傍界面層では、酸化Ａｌ（ＡｌＯｘ）、Ａｌ、Ｎｉ、酸化Ｉｎ（ＩｎＯｘ）、Ｉｎ、酸化Ｓｎ（ＳｎＯｘ）およびＳｎが検出された（図４（ｃ）参照）。Ａｌ−Ｎｉ膜では、ＡｌおよびＮｉのみが検出された（図４（ｄ）参照）。なお、図４中では、酸化Ａｌ、酸化Ｉｎ、酸化Ｓｎを便宜的に各々ＡｌＯ、ＩｎＯ、ＳｎＯと表示している。
図５は、図４に示す結果から、ＩＴＯ膜、ＩＴＯ近傍界面層、Ａｌ−Ｎｉ近傍界面層およびＡｌ−Ｎｉ膜の構造を模式的に示したものである。図５に示すように、ＡｌにＮｉを添加したＡｌ−Ｎｉ膜とＩＴＯ膜とを接触させた場合、界面層には、絶縁体である酸化Ａｌ以外に、導電性のあるＡｌ、Ｎｉ、酸化Ｉｎ、Ｉｎ、酸化ＳｎおよびＳｎが存在する。すなわち、酸化Ａｌは界面全体には存在せず、その酸化Ａｌが存在しない箇所では、上記導電性物質が界面層の深さ方向に連続的に存在することにより、ＩＴＯ膜とＡｌ−Ｎｉ膜の間に導電経路が形成され、良好な電気的コンタクト特性が得られたものと考えられる。
［実施形態２］
次に、上記実施形態１のＴＦＴアクティブマトリクス基板とは異なる実施形態について説明する。なお、以下の説明において、上記実施形態１と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。
次に、上記実施形態１のＴＦＴアクティブマトリクス基板とは異なる実施形態について説明する。なお、以下の説明において、上記実施形態１と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。
図６は、本実施形態２にかかるＴＦＴアクティブマトリクス基板の画像表示領域の一画素分の平面図である。図７は、図６中のＹ−Ｙ'切断断面図，並びにＴＦＴアクティブマトリクス基板の画像表示領域の外側に形成される信号入力端子部の断面図（図６においては、当該部分は不図示）である。本実施形態２にかかるＴＦＴアクティブマトリクス基板は、以下の相違点を除く基本的構成は上記実施形態１にかかるＴＦＴアクティブマトリクス基板と同様である。
上記実施形態１では、透明導電性膜（画素電極１７、ゲート端子パッド１８、ソース端子パッド１９）の下層の第１の金属膜（ゲート端子５）および第２の金属膜（ドレイン電極１０、ソース端子１１）と、コンタクトホール（画素ドレインコンタクトホール１４、ゲート端子コンタクトホール１５およびソース端子コンタクトホール１６）を介して電気的に接続されていた。一方、本実施形態２では、透明導電性膜の上層の第２の金属膜（ドレイン電極１０、ソース端子１１ａ）と、コンタクトホールを介さずに電気的に接続されている。すなわち、本実施形態２と上記実施形態１とでは、第２の金属膜と透明導電性膜の電気的接続の上下関係が逆転している。そのため、上記実施形態１では、透明導電性膜を第２の金属膜および層間絶縁膜１３を積層した後にその上層に形成していたのに対し、本実施形態２では、第２の金属膜の下層に透明導電性膜を形成している点が異なる。また、本実施形態２では、層間絶縁膜１３を形成せず、絶縁性のパッシベーション保護膜２０を透明導電性膜および第２の金属膜の上層に形成している点が異なる。さらに、ゲート端子５とゲート端子パッド１８とが、第２の金属膜で形成された接続膜２１により電気的に接続されている点が異なる。
本実施形態２にかかるＴＦＴアクティブマトリクス基板では、図７に示すように、ドレイン電極１０が下層の透明導電性膜からなる画素電極１７と電気的に接続され、接続膜２０が透明導電性膜からなる下層のゲート端子パッド１８と電気的に接続され、さらにソース端子１１が下層の透明導電性膜からなるソース端子バッド１９と電気的に接続されるコンタクト構造を有している。
（実施例２）
本実施形態２の具体的な実施例を説明する。本実施例２にかかる第１の金属膜（ゲート電極２、補助容量電極３、ゲート配線４、ゲート端子５）および第２の金属膜（ドレイン電極９、ソース電極１０）として、純Ａｌに、３．０ｍｏｌ％Ｎｉを添加したＡｌ−３．０ｍｏｌ％Ｎｉ合金を用いた。透明導電性膜（画素電極１７、ゲート端子パッド１８、ソース端子パッド１９）としてＩＴＯ膜を用いた。
本実施形態２の具体的な実施例を説明する。本実施例２にかかる第１の金属膜（ゲート電極２、補助容量電極３、ゲート配線４、ゲート端子５）および第２の金属膜（ドレイン電極９、ソース電極１０）として、純Ａｌに、３．０ｍｏｌ％Ｎｉを添加したＡｌ−３．０ｍｏｌ％Ｎｉ合金を用いた。透明導電性膜（画素電極１７、ゲート端子パッド１８、ソース端子パッド１９）としてＩＴＯ膜を用いた。
画素電極１７とドレイン電極１０との接続部の抵抗値、ゲート端子パッド１８と接続膜２０との接続部の抵抗値、ソース端子パッド１９とソース端子１１ａとの接続部の抵抗値は、各々５０μｍ２あたり約１０Ωとなった。この値は、従来の純Ａｌ膜の１／１０７であり、極めて良好な値である。
スパッタリング法により、基板上に厚さ約５０ｎｍのＩＴＯ膜、厚さ約１０ｎｍのＡｌ−３．０ｍｏｌ％Ｎｉ合金膜をこの順に積層した分析試料を作製し、Ａｌ−Ｎｉ膜とＩＴＯ膜の界面構造を実施例１と同様に詳細に調査した。以下、上層のＡｌ−Ｎｉ膜と下層のＩＴＯ膜からなる薄膜をＡｌ−Ｎｉ／ＩＴＯと記す。
図８に、上記分析試料Ａｌ−Ｎｉ／ＩＴＯの界面近傍におけるＡｌ（２ｐ軌道成分）、Ｏ（１ｓ軌道成分）、Ｉｎ（３ｄ軌道成分）、Ｓｎ（３ｄ軌道成分）およびＮｉ（２ｐ軌道成分）のＸ線光電子分光分析による深さ方向プロファイルを示す。分析条件は実施例１と同じである。
図８に示すように、スパッタ時間の短い領域では、上層のＡｌ−Ｎｉ膜の構成元素であるＡｌおよびＮｉが多く存在し、スパッタ時間が長くなるにつれて下層のＩＴＯ膜の構成元素であるＩｎ、ＯおよびＳｎが多く存在することがわかる。ここで、界面層、Ａｌ−Ｎｉ膜、ＩＴＯ膜の定義は、上記実施形態１と同様である。
図８より、上記実施形態１と同様に、界面層では、Ｏ濃度が増加していることがわかる。これは、ＩＴＯ膜とＡｌ−Ｎｉ膜の間に存在する界面層において、酸化された酸化Ａｌ層（ＡｌＯｘ）が存在することを示唆するものである。そこで、深さ方向の４ポイント（Ａｌ−Ｎｉ膜、Ａｌ−Ｎｉ近傍界面層、ＩＴＯ近傍界面層およびＩＴＯ膜）におけるＡｌ（２ｐ軌道成分）、Ｎｉ（２ｐ軌道成分）、Ｉｎ（３ｄ軌道成分）およびＳｎ（３ｄ軌道成分）の結合状態を、Ｘ線光電子スペクトルを用いて調査した。その結果を図９（ａ）〜（ｄ）に示す。図９（ａ）はＡｌ−Ｎｉ膜、図９（ｂ）はＡｌ−Ｎｉ近傍界面層、図９（ｃ）はＩＴＯ近傍界面層、図９（ｄ）はＩＴＯ膜の上記各元素の結合状態を示したものである。
Ａｌ−Ｎｉ膜では、ＡｌおよびＮｉに加え、ＳｎおよびＩｎも検出された（図９（ａ）参照）。Ａｌ−Ｎｉ近傍界面層では、Ａｌ、Ｎｉ、ＩｎおよびＳｎが検出された（図９（ｂ）参照）。ＩＴＯ近傍界面層では、酸化Ａｌ（ＡｌＯｘ）、Ｎｉ、酸化Ｉｎ（ＩｎＯｘ）、酸化Ｓｎ（ＳｎＯｘ）およびＳｎが検出された（図９（ｃ）参照）。ＩＴＯ膜では、酸化Ｉｎ（ＩｎＯｘ）および酸化Ｓｎ（ＳｎＯｘ）のみが検出された（図９（ｄ）参照）。なお、図９中でも、酸化Ａｌ、酸化Ｉｎ、酸化Ｓｎを便宜的に各々ＡｌＯ、ＩｎＯ、ＳｎＯと表示している。
図１０は、図９に示す結果から、Ａｌ−Ｎｉ膜、Ａｌ−Ｎｉ近傍界面層、ＩＴＯ近傍界面層およびＩＴＯ膜の構造を模式的に示したものである。図１０に示すように、ＡｌにＮｉを添加したＡｌ−Ｎｉ膜とＩＴＯ膜とを接触させた場合、界面層には、絶縁体である酸化Ａｌ以外に、導電性のあるＡｌ、Ｎｉ、酸化Ｉｎ、Ｉｎ、酸化ＳｎおよびＳｎが存在する。すなわち、酸化Ａｌは界面全体には存在せず、その酸化Ａｌが存在しない箇所では、上記導電性物質が界面層の深さ方向に連続的に存在することにより、ＩＴＯ膜とＡｌ−Ｎｉ膜の間に導電経路が形成され、良好な電気的コンタクト特性が得られたものと考えられる。
上記実施例１および２では、透明導電性膜の好適な実施例としてＩＴＯ膜を用いたが、これに代えてＩＺＯ膜やＩＴＺＯ膜を用いてもよい。いずれの場合も接続部の抵抗値は、コンタクトホール開口面積５０μｍ２あたり約１０Ωであり、ＩＴＯ膜の場合とほぼ同等の良好な値が得られた。ＩＺＯ膜を用いた場合、界面層にＩｎおよびＮｉの存在を確認した。ＩＺＴＯ膜を用いた場合、界面層にＩｎ、ＳｎおよびＮｉの存在を確認した。
また、上記実施例１および２では、第１の金属膜または／および第２の金属膜の好適な実施例として、純Ａｌに３ｍｏｌ％Ｎｉを添加したＡｌ−Ｎｉ膜を用いたが、Ｎｉの添加量はこれに限定されない。Ｎｉの添加量が０．５ｍｏｌ％以上であれば、接触抵抗値を約１０００Ω以下にまで低減できる。Ｎｉ濃度が高くなるほど、Ａｌ−Ｎｉ合金の比抵抗値が上昇するため、Ｎｉ濃度は１０ｍｏｌ％以下が好ましい。Ａｌ−１０ｍｏｌ％Ｎｉ合金の比抵抗値は、約０．２５μΩｍである。これは、配線材料として一般的に用いられる純Ｃｒや純Ｍｏの比抵抗値より低い。
また、上記実施例１および２では、第１の金属膜または／および第２の金属膜としてＡｌ−Ｎｉ膜を一層で形成したが、透明導電性膜との界面部のみにＡｌ−Ｎｉ膜を形成し、その他の部分には、より低比抵抗であるＡｌ、Ｃｕまたはそれらの合金等の膜を形成した積層構造としてもよい。この場合、Ａｌ−Ｎｉ膜の厚さは５ｎｍ以上とすることが好ましい。５ｎｍ未満の場合は、成膜が不完全になりやすく、充分な接触抵抗が得られない。一方、主体となる金属膜の厚さは、デバイスに求められる配線抵抗に応じて設定すればよい。Ａｌ−Ｎｉ膜よりも低比抵抗の金属膜を配線の主体とすることにより、同じ膜厚であれば、Ａｌ−Ｎｉ単層構造よりもさらに低配線抵抗化できる。
Ａｌへの添加元素は、Ｎｉに限らず、Ｎｉと同族である８族元素（Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｐｔ等）でもよい。この場合も、ＩＴＯ膜との接触抵抗値を下げることができる。添加元素は、１種類に限らず、２種類以上でもよい。ただし、原子番号の大きいＲｕ，Ｒｈ，Ｐｄ、Ｐｔを添加した場合、化学的な安定性が低下する。具体的には、アルカリ薬液に対する耐性が低下するため、フォトレジストをパターニングする工程におけるアルカリ現像液の処理等に注意を要する。したがって、プロセスに対する高信頼性を考慮すると、Ａｌへの添加元素は、Ｆｅ、Ｃｏ、Ｎｉが特に好ましい。
Ａｌへの添加元素は、Ｎ、Ｃ、Ｓｉから選ばれる少なくとも１種類以上の元素を添加してもよい。上記元素の添加により、界面での酸化Ａｌの形成が抑制されるため、より良好な電気的コンタクト特性を実現できる。これらの元素の添加量は合計５〜１５ｍｏｌ％が好ましい。また、上記８族元素に加え、Ｎ、Ｃ、Ｓｉを添加するとさらに効果的である。この場合も、添加量は合計５〜１５ｍｏｌ％が好ましい。いずれの場合も、５ｍｏｌ％未満では良好な電気的コンタクト特性が得られず、１５ｍｏｌ％を超えると比抵抗値が０．２５μΩｍを超え、従来の高融点金属に対する優位性が失われる。なお、良好な電気的コンタクト特性とは、従来の高融点金属とＩＴＯの接触抵抗の１０倍未満を目安とする。すなわち、従来の高融点金属とＩＴＯの接触抵抗が、開口面積５０μｍ２あたり約１００〜２００Ωとすると、約１０００〜２０００Ωであればよい。
Ａｌへの添加元素として、上記８族元素または／およびＮ、Ｃ、Ｓｉに加え、Ｃｕ、Ｙ、希土類元素Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙから選ばれる１種類以上の元素を添加してもよい。これらの元素の添加により、Ａｌ合金の耐熱性や耐食性が向上するため、配線の信頼性を高めるために好ましい。
上述の実施形態１〜４は、液晶表示装置用のＴＦＴアクティブマトリクス基板であるが、本発明はエレクトロルミネッセンス（ＥＬ）表示装置等にも適用できる。また、表示装置に限らず、金属膜と透明導電性膜との電気的接続部を有する他の半導体デバイスにも適用できる。
１ 透明絶縁基板
２ ゲート電極
３ 補助容量共通電極
４ ゲート配線
５ ゲート端子
６ ゲート絶縁膜
７ 半導体能動膜
８ オーミックコンタクト膜
９ ソース電極
１０ ドレイン電極
１１ ソース配線
１２ ＴＦＴチャネル部
１３ 層間絶縁膜
１４ 画素ドレインコンタクトホール
１５ ゲート端子コンタクトホール
１６ ソース端子コンタクトホール
１７ 画素電極
１８ ゲート端子パッド
１９ ソース端子パッド
２０ パッシベ−ション膜
２１ 接続膜
２ ゲート電極
３ 補助容量共通電極
４ ゲート配線
５ ゲート端子
６ ゲート絶縁膜
７ 半導体能動膜
８ オーミックコンタクト膜
９ ソース電極
１０ ドレイン電極
１１ ソース配線
１２ ＴＦＴチャネル部
１３ 層間絶縁膜
１４ 画素ドレインコンタクトホール
１５ ゲート端子コンタクトホール
１６ ソース端子コンタクトホール
１７ 画素電極
１８ ゲート端子パッド
１９ ソース端子パッド
２０ パッシベ−ション膜
２１ 接続膜
Claims (9)
- 半導体層と、前記半導体層と電気的に接続されたＡｌ合金膜と、前記Ａｌ合金膜と直接接触した透明電極層とを少なくとも透明絶縁基板上に備えた半導体デバイスであって、前記Ａｌ合金膜がＦｅ、Ｃｏ、Ｎｉから選ばれる１種類以上の元素を合計０．５〜１０ｍｏｌ％含有し、残部が実質的にＡｌからなる半導体デバイス。
- 前記Ａｌ合金膜がＮ、Ｃ、Ｓｉから選ばれる１種類以上の元素を合計５〜１５ｍｏｌ％含有することを特徴とする請求項１に記載の半導体デバイス。
- 前記Ａｌ合金膜と前記透明電極層の界面領域において、前記透明電極層を構成する導電性の金属酸化物が存在するとともに、前記Ａｌ合金膜または前記透明電極層に含まれる金属元素の少なくとも１種類以上が酸化されていない状態で存在することを特徴とする請求項１または２に記載の半導体デバイス。
- 前記透明電極層がＩｎ２Ｏ３またはＳｎＯ２からなることを特徴とする請求項１〜３のいずれか１項に記載の半導体デバイス。
- 前記透明電極層がＩｎ２Ｏ３とＳｎＯ２の混合物ＩＴＯからなることを特徴とする請求項１〜３のいずれか１項に記載の半導体デバイス。
- 前記透明電極層がＩｎ２Ｏ３とＺｎＯの混合物ＩＺＯからなることを特徴とする請求項１〜３のいずれか１項に記載の半導体デバイス。
- 前記透明電極層がＩｎ２Ｏ３とＳｎＯ２とＺｎＯの混合物ＩＴＺＯからなることを特徴とする請求項１〜３のいずれか１項に記載の半導体デバイス。
- 前記透明電極層をスパッタリング法により形成することを特徴とする請求項１〜７のいずれか１項に記載の半導体デバイス。
- 請求項１〜８のいずれか１項に記載の半導体デバイスを備えたアクティブマトリクス型表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006146724A JP4728170B2 (ja) | 2006-05-26 | 2006-05-26 | 半導体デバイスおよびアクティブマトリクス型表示装置 |
| TW096114749A TWI333281B (en) | 2006-05-26 | 2007-04-26 | Semicinductor device and active matrix display device |
| US11/741,193 US7910053B2 (en) | 2006-05-26 | 2007-04-27 | Semiconductor device and active matrix display device |
| KR1020070050114A KR100857480B1 (ko) | 2006-05-26 | 2007-05-23 | 반도체 디바이스 및 액티브 매트릭스형 표시장치 |
| CNB2007101063756A CN100573885C (zh) | 2006-05-26 | 2007-05-28 | 半导体器件和有源矩阵型显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006146724A JP4728170B2 (ja) | 2006-05-26 | 2006-05-26 | 半導体デバイスおよびアクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007317934A true JP2007317934A (ja) | 2007-12-06 |
| JP4728170B2 JP4728170B2 (ja) | 2011-07-20 |
Family
ID=38821064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006146724A Active JP4728170B2 (ja) | 2006-05-26 | 2006-05-26 | 半導体デバイスおよびアクティブマトリクス型表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7910053B2 (ja) |
| JP (1) | JP4728170B2 (ja) |
| KR (1) | KR100857480B1 (ja) |
| CN (1) | CN100573885C (ja) |
| TW (1) | TWI333281B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076536A (ja) * | 2007-09-19 | 2009-04-09 | Mitsubishi Electric Corp | Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板 |
| WO2009144918A1 (ja) * | 2008-05-29 | 2009-12-03 | パナソニック株式会社 | 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器 |
| US8067774B2 (en) | 2008-08-20 | 2011-11-29 | Samsung Electronics Co., Ltd. | Thin film transistor panel and method of manufacturing the same |
| KR20160064235A (ko) | 2011-09-28 | 2016-06-07 | 가부시키가이샤 고베 세이코쇼 | 표시 장치용 배선 구조 |
| JP2019114799A (ja) * | 2008-11-07 | 2019-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102483549A (zh) * | 2009-08-21 | 2012-05-30 | 夏普株式会社 | 液晶显示装置和液晶显示装置的制造方法 |
| KR101830196B1 (ko) | 2010-02-12 | 2018-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 구동 방법 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367179A (en) * | 1990-04-25 | 1994-11-22 | Casio Computer Co., Ltd. | Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same |
| JP2003089864A (ja) * | 2001-09-18 | 2003-03-28 | Mitsui Mining & Smelting Co Ltd | アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材 |
| JP2004103695A (ja) * | 2002-09-06 | 2004-04-02 | Kobe Steel Ltd | フラットパネルディスプレイ用Ａｌ合金薄膜およびＡｌ合金薄膜形成用スパッタリングターゲット |
| JP2004260194A (ja) * | 1995-10-12 | 2004-09-16 | Toshiba Corp | 配線膜、配線膜形成用のスパッタターゲットおよびそれを用いた電子部品 |
| WO2005093505A1 (ja) * | 2004-03-25 | 2005-10-06 | Mitsui Mining & Smelting Co., Ltd. | 薄膜回路の接合構造 |
| JP2005317579A (ja) * | 2004-04-27 | 2005-11-10 | Idemitsu Kosan Co Ltd | 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置 |
| JP2006100856A (ja) * | 2002-12-19 | 2006-04-13 | Kobe Steel Ltd | 表示デバイスおよびその製法、ならびにスパッタリングターゲット |
| JP2006126255A (ja) * | 2004-10-26 | 2006-05-18 | Mitsubishi Electric Corp | 電気光学装置、液晶表示装置及びそれらの製造方法 |
| JP2008124499A (ja) * | 2005-02-17 | 2008-05-29 | Kobe Steel Ltd | 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2756841B2 (ja) | 1989-10-13 | 1998-05-25 | 株式会社日立製作所 | 表示装置 |
| JP2619118B2 (ja) * | 1990-06-08 | 1997-06-11 | 健 増本 | 粒子分散型高強度非晶質アルミニウム合金 |
| JP2733006B2 (ja) | 1993-07-27 | 1998-03-30 | 株式会社神戸製鋼所 | 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット |
| JP3208658B2 (ja) | 1997-03-27 | 2001-09-17 | 株式会社アドバンスト・ディスプレイ | 電気光学素子の製法 |
| JPH11337976A (ja) | 1998-03-26 | 1999-12-10 | Toshiba Corp | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置 |
| JP4663829B2 (ja) | 1998-03-31 | 2011-04-06 | 三菱電機株式会社 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
| JP3288637B2 (ja) | 1998-08-28 | 2002-06-04 | 富士通株式会社 | Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法 |
| US6297519B1 (en) | 1998-08-28 | 2001-10-02 | Fujitsu Limited | TFT substrate with low contact resistance and damage resistant terminals |
| US6372054B1 (en) * | 1999-06-04 | 2002-04-16 | Japan As Represented By Director General Of National Research Institute For Metals | Process for producing ultrafine multifilamentary Nb3(A1,Ge) or Nb3(A1,Si) superconducting wire |
| JP3961172B2 (ja) | 1999-11-26 | 2007-08-22 | アルプス電気株式会社 | 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置 |
| JP4190118B2 (ja) | 1999-12-17 | 2008-12-03 | 三菱電機株式会社 | 半導体装置、液晶表示装置および半導体装置の製造方法 |
| JP2001281698A (ja) | 2000-03-30 | 2001-10-10 | Advanced Display Inc | 電気光学素子の製法 |
| KR100471394B1 (ko) | 2000-12-30 | 2005-02-21 | 비오이 하이디스 테크놀로지 주식회사 | 접촉저항을 감소시킨 액정 디스플레이 제조방법 |
| KR100496420B1 (ko) * | 2001-03-02 | 2005-06-17 | 삼성에스디아이 주식회사 | 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법 |
| KR20020089982A (ko) | 2001-05-25 | 2002-11-30 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 패널의 제조방법 |
| US6888586B2 (en) * | 2001-06-05 | 2005-05-03 | Lg. Philips Lcd Co., Ltd. | Array substrate for liquid crystal display and method for fabricating the same |
| JP2003234193A (ja) | 2002-02-07 | 2003-08-22 | Canon Inc | 有機発光素子およびその製造方法そして有機発光素子の陽極を有する基材 |
| JP2003273109A (ja) | 2002-03-14 | 2003-09-26 | Advanced Display Inc | Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置 |
| US6900856B2 (en) | 2002-12-04 | 2005-05-31 | Lg. Philips Lcd Ltd. | Liquid crystal display device and manufacturing method thereof |
| JP3940385B2 (ja) | 2002-12-19 | 2007-07-04 | 株式会社神戸製鋼所 | 表示デバイスおよびその製法 |
| JP2004363556A (ja) | 2003-05-13 | 2004-12-24 | Mitsui Mining & Smelting Co Ltd | 半導体素子 |
| JP2005121908A (ja) | 2003-10-16 | 2005-05-12 | Advanced Display Inc | 反射型液晶表示装置および半透過型液晶表示装置ならびにこれらの製法 |
| JP4507594B2 (ja) | 2003-12-26 | 2010-07-21 | 日亜化学工業株式会社 | 半導体発光素子 |
| KR100590270B1 (ko) * | 2004-05-11 | 2006-06-19 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
| KR20060040861A (ko) | 2004-11-05 | 2006-05-11 | 삼성전자주식회사 | 어레이 기판 및 이의 제조방법 |
| KR100638211B1 (ko) * | 2004-11-09 | 2006-10-26 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| JP2006236839A (ja) | 2005-02-25 | 2006-09-07 | Mitsubishi Electric Corp | 有機電界発光型表示装置 |
-
2006
- 2006-05-26 JP JP2006146724A patent/JP4728170B2/ja active Active
-
2007
- 2007-04-26 TW TW096114749A patent/TWI333281B/zh not_active IP Right Cessation
- 2007-04-27 US US11/741,193 patent/US7910053B2/en not_active Expired - Fee Related
- 2007-05-23 KR KR1020070050114A patent/KR100857480B1/ko not_active IP Right Cessation
- 2007-05-28 CN CNB2007101063756A patent/CN100573885C/zh not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367179A (en) * | 1990-04-25 | 1994-11-22 | Casio Computer Co., Ltd. | Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same |
| JP2004260194A (ja) * | 1995-10-12 | 2004-09-16 | Toshiba Corp | 配線膜、配線膜形成用のスパッタターゲットおよびそれを用いた電子部品 |
| JP2003089864A (ja) * | 2001-09-18 | 2003-03-28 | Mitsui Mining & Smelting Co Ltd | アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材 |
| JP2004103695A (ja) * | 2002-09-06 | 2004-04-02 | Kobe Steel Ltd | フラットパネルディスプレイ用Ａｌ合金薄膜およびＡｌ合金薄膜形成用スパッタリングターゲット |
| JP2006100856A (ja) * | 2002-12-19 | 2006-04-13 | Kobe Steel Ltd | 表示デバイスおよびその製法、ならびにスパッタリングターゲット |
| WO2005093505A1 (ja) * | 2004-03-25 | 2005-10-06 | Mitsui Mining & Smelting Co., Ltd. | 薄膜回路の接合構造 |
| JP2005317579A (ja) * | 2004-04-27 | 2005-11-10 | Idemitsu Kosan Co Ltd | 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置 |
| JP2006126255A (ja) * | 2004-10-26 | 2006-05-18 | Mitsubishi Electric Corp | 電気光学装置、液晶表示装置及びそれらの製造方法 |
| JP2008124499A (ja) * | 2005-02-17 | 2008-05-29 | Kobe Steel Ltd | 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076536A (ja) * | 2007-09-19 | 2009-04-09 | Mitsubishi Electric Corp | Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板 |
| WO2009144918A1 (ja) * | 2008-05-29 | 2009-12-03 | パナソニック株式会社 | 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器 |
| JP5318865B2 (ja) * | 2008-05-29 | 2013-10-16 | パナソニック株式会社 | 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器 |
| US9330925B2 (en) | 2008-05-29 | 2016-05-03 | Joled Inc. | Thin-film transistor, manufacturing method thereof, and electronic apparatus using thin-film transistor |
| US8067774B2 (en) | 2008-08-20 | 2011-11-29 | Samsung Electronics Co., Ltd. | Thin film transistor panel and method of manufacturing the same |
| JP2019114799A (ja) * | 2008-11-07 | 2019-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11239332B2 (en) | 2008-11-07 | 2022-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20160064235A (ko) | 2011-09-28 | 2016-06-07 | 가부시키가이샤 고베 세이코쇼 | 표시 장치용 배선 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200746439A (en) | 2007-12-16 |
| JP4728170B2 (ja) | 2011-07-20 |
| CN101079431A (zh) | 2007-11-28 |
| US20070284742A1 (en) | 2007-12-13 |
| US7910053B2 (en) | 2011-03-22 |
| KR100857480B1 (ko) | 2008-09-08 |
| TWI333281B (en) | 2010-11-11 |
| CN100573885C (zh) | 2009-12-23 |
| KR20070113993A (ko) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5000937B2 (ja) | 半導体デバイスの製造方法 | |
| JP4542008B2 (ja) | 表示デバイス | |
| KR100983196B1 (ko) | 박막 트랜지스터 기판 및 표시 디바이스 | |
| US7262085B2 (en) | Display device | |
| TWI249070B (en) | Electronic device, method of manufacture of the same, and sputtering target | |
| JP5620179B2 (ja) | 配線構造およびその製造方法、並びに配線構造を備えた表示装置 | |
| JP5133469B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法 | |
| CN106876327B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US20070295967A1 (en) | Active matrix tft array substrate and method of manufacturing the same | |
| JP2009010052A (ja) | 表示装置の製造方法 | |
| JP2008098611A (ja) | 表示装置 | |
| JP4728170B2 (ja) | 半導体デバイスおよびアクティブマトリクス型表示装置 | |
| JP2007134691A (ja) | 配線、これを含む薄膜トランジスタ基板、及びその製造方法 | |
| US20060065892A1 (en) | Thin film transistor array panel and manufacturing method therefor | |
| KR20080106900A (ko) | 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법 | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| JP2009070956A (ja) | 半導体デバイス、表示装置及び半導体デバイスの製造方法 | |
| JP2009280911A (ja) | 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット | |
| JP2009105424A (ja) | 薄膜トランジスタ基板および表示デバイス | |
| JP2006210477A (ja) | 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板 | |
| JP2007139867A (ja) | アクティブマトリックス基板 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| JP2008203589A (ja) | 液晶表示装置及びその製造方法 | |
| JP2006100856A (ja) | 表示デバイスおよびその製法、ならびにスパッタリングターゲット | |
| JP2005317579A (ja) | 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |