KR20080106900A - 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법 - Google Patents

반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법 Download PDF

Info

Publication number
KR20080106900A
KR20080106900A KR1020087019529A KR20087019529A KR20080106900A KR 20080106900 A KR20080106900 A KR 20080106900A KR 1020087019529 A KR1020087019529 A KR 1020087019529A KR 20087019529 A KR20087019529 A KR 20087019529A KR 20080106900 A KR20080106900 A KR 20080106900A
Authority
KR
South Korea
Prior art keywords
tft substrate
layer
oxide
gate
electrode
Prior art date
Application number
KR1020087019529A
Other languages
English (en)
Inventor
가즈요시 이노우에
고끼 야노
노부오 다나까
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20080106900A publication Critical patent/KR20080106900A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

반사형 TFT 기판 (1)은 기판 (10)과, 게이트 전극 (23) 및 게이트 배선 (24)와, 게이트 절연막 (30)과, n형 산화물 반도체층 (40)과, 채널부 (41)에 의해 이격되어 형성된 금속층 (60)과, 화소 전극 (67), 드레인 배선 패드 (68) 및 게이트 배선 패드 (25)가 노출된 상태에서, 유리 기판 (10)의 상측을 덮는 보호용 절연막 (80)을 구비한다. 상기 금속층 (60)은 소스 배선 (65), 드레인 배선 (66), 소스 전극 (63), 드레인 전극 (64) 및 화소 전극 (67)로서 기능한다.
반사형 TFT 기판, 산화물층, 금속층, 산화물 도전체층, 보호용 절연막

Description

반사형 ＴＦＴ 기판 및 반사형 ＴＦＴ 기판의 제조 방법{REFLECTIVE TFT SUBSTRATE AND METHOD FOR MANUFACTURING REFLECTIVE TFT SUBSTRATE}
본 발명은 반사형 TFT 기판 및 반사형 TFT 기판의 제조 방법에 관한 것이다. 특히, 본 발명의 반사형 TFT 기판은 산화물 반도체층과, 금속층과, 보호용 절연막을 구비하고 있다. 산화물 반도체층은 TFT(박막 트랜지스터)의 활성층이다. 금속층은 산화물 반도체층 상에 채널부에 의해 이격되어 형성되고, 또한 소스 배선, 드레인 배선, 소스 전극, 드레인 전극 및 화소 전극으로서 기능한다. 이에 따라, 반사형 TFT 기판은 장기간에 걸쳐 안정적으로 작동한다. 또한, 본 발명에 따르면, 제조 공정을 삭감하여 제조 원가의 비용 절감을 도모할 수 있고, 또한 게이트 배선끼리가 간섭하는 (크로스 토크)와 같은 우려를 배제할 수 있다.
LCD(액정 표시 장치)나 유기 EL 표시 장치는 표시 성능, 에너지 절약 등의 이유로부터 널리 이용되고 있다. 이들은 특히 휴대 전화나 PDA(개인용 휴대 정보 단말기), 퍼스널 컴퓨터나 랩 탑 퍼스널 컴퓨터, 텔레비젼 등의 표시 장치로서 거의 주류로 되어 있다. 이들 표시 장치에는 일반적으로 TFT 기판(반사형 TFT 기판 등도 포함)이 이용되고 있다.
예를 들면, 액정 표시 장치는 TFT 기판과 대향 기판 사이에 액정 등의 표시 재료가 충전되어 있다. 또한, 이 표시 재료는 화소마다 선택적으로 전압이 인가된다. 여기서, TFT 기판은 반도체 박막(반도체막이라고도 불림) 등으로 이루어지는 TFT(박막 트랜지스터)가 배치되어 있는 기판이다. 일반적으로, TFT 기판은 어레이 형상으로 TFT가 배치되어 있기 때문에, "TFT 어레이 기판"이라고도 불린다.
한편, 액정 표시 장치 등에 이용되는 TFT 기판에는 TFT와 액정 표시 장치의 화면의 1 화소와의 세트(이는 1 유닛이라 불림)가 유리 기판 상에 종횡으로 배치되어 있다. TFT 기판에서는 유리 기판 상에 게이트 배선이, 예를 들면 세로 방향으로 등간격으로 배치되어 있고, 소스 배선 또는 드레인 배선의 한쪽이 가로 방향으로 등간격으로 배치되어 있다. 또한, 소스 배선 또는 드레인 배선의 다른 쪽, 게이트 전극, 소스 전극 및 드레인 전극이, 각 화소를 구성하는 상기 유닛 중에 각각 설치되어 있다.
<TFT 기판의 종래의 제조 방법>
한편, 상기 TFT 기판의 제조법으로서는, 통상 5장의 마스크를 사용하는 5장 마스크 공정이나, 하프톤 노광 기술에 의해 4장의 마스크를 사용하는 4장 마스크 공정 등이 알려져 있다.
그런데, 이러한 TFT 기판의 제조법에서는 5장 또는 4장의 마스크를 사용함으로써, 그의 제조 공정은 많은 공정을 필요로 한다. 예를 들면, 4장 마스크 공정은 35 스텝(공정), 5장 마스크 공정은 40 스텝(공정)을 초과하는 공정이 필요하다. 이와 같이 공정수가 많아지면, 제조 수율이 저하될 우려가 있다. 또한, 공정수가 많으면, 공정이 복잡해져 제조 비용이 증대할 우려도 있다.
(5장의 마스크를 이용한 제조 방법)
도 11은 종래예에 따른 TFT 기판의 제조 방법을 설명하기 위한 개략도이고, (a)는 게이트 전극이 형성된 단면도를 나타내고 있다. (b)는 에치 스토퍼가 형성된 단면도를 나타내고 있다. (c)는 소스 전극 및 드레인 전극이 형성된 단면도를 나타내고 있다. (d)는 층간 절연막이 형성된 단면도를 나타내고 있다. (e)는 화소 전극이 형성된 단면도를 나타내고 있다.
도 11(a)에 있어서, 유리 기판 (210) 상에, 제1 마스크(도시하지 않음)를 이용하여 게이트 전극 (212)가 형성된다. 즉, 우선, 유리 기판 (210) 상에 스퍼터링에 의해 금속(예를 들면, Al(알루미늄) 등)이 퇴적된다. 다음으로, 제1 마스크를 이용하여 포토리소그래피법에 의해 레지스트가 형성된다. 다음으로, 원하는 형상으로 에칭함으로써 게이트 전극 (212)가 형성되고, 레지스트가 애싱된다.
다음으로, 도 11(b)에 나타낸 바와 같이, 유리 기판 (210) 및 게이트 전극 (212) 상에, SiN막(질화 실리콘막)으로 이루어지는 게이트 절연막 (213), 및 α-Si:H(i)막 (214)가 순서대로 적층된다. 다음으로, 채널 보호층인 SiN막(질화 실리콘막)이 퇴적된다. 다음으로, 제2 마스크(도시하지 않음)를 이용하여 포토리소그래피법에 의해 레지스트가 형성된다. 다음으로, CHF 가스를 이용하여 SiN막이 소정의 형상으로 드라이 에칭되고, 에치 스토퍼 (215)가 형성되고, 레지스트가 애싱된다.
다음으로, 도 11(c)에 나타낸 바와 같이, α-Si:H(i)막 (214) 및 에치 스토퍼 (215) 상에 α-Si:H(n)막 (216)이 퇴적된다. 다음으로, 그 위에 Cr(크롬)/Al 2 층막이 진공 증착 또는 스퍼터링법을 이용하여 퇴적된다. 다음으로, 제3 마스크(도시하지 않음)를 이용하여 포토리소그래피법에 의해 레지스트가 형성된다. 다음으로, Cr/Al 2층막이 에칭되고, 소정 형상의 소스 전극 (217a) 및 드레인 전극 (217b)가 형성된다. 이 때, Al에 대해서는 H3PO4-CH3COOH-HNO3을 이용한 포토에칭이 행해지고, 또한 Cr에 대해서는 질산제이세륨암모늄 수용액을 이용한 포토에칭이 행해진다. 다음으로, α-Si:H막(216 및 214)에 대하여 CHF 가스를 이용한 드라이 에칭과, 하이드라진 수용액(NH2NH2·H2O)을 이용한 웨트 에칭이 행해져, 소정 형상의 α-Si:H(n)막 (216) 및 α-Si:H(i)막 (214)가 형성되고, 레지스트가 애싱된다.
다음으로, 도 11(d)에 나타낸 바와 같이, 투명 전극 (219)를 형성하기 전에, 게이트 절연막 (213), 에치 스토퍼 (215), 소스 전극 (217a) 및 드레인 전극 (217b) 상에 층간 절연막 (218)이 퇴적된다. 다음으로, 제4 마스크(도시하지 않음)를 이용하여 포토리소그래피법에 의해 레지스트가 형성된다. 다음으로, 층간 절연막 (218)이 에칭되고, 투명 전극 (219)를 소스 전극 (217a)와 전기적으로 접속시키기 위한 관통 구멍 (218a)가 형성되고, 레지스트가 애싱된다.
다음으로, 도 11(e)에 나타낸 바와 같이, 소스 전극 (217a) 및 드레인 전극 (217b)의 패턴이 형성된 영역의 층간 절연막 (218) 상에, 산화인듐과 산화아연을 주성분으로 하는 비정질 투명 도전막이 스퍼터링법에 의해 퇴적된다. 다음으로, 제5 마스크(도시하지 않음)를 이용하여 포토리소그래피법에 의해 레지스트가 형성된다. 다음으로, 비정질 투명 도전막에 대하여, 옥살산 약 4 중량％의 수용액을 에칭제로서 이용하여 포토에칭이 행해진다. 다음으로, 비정질 투명 도전막이 소스 전극 (217a)와 전기적으로 접속하는 형상으로 형성되고, 레지스트가 애싱된다. 이에 따라, 투명 전극 (219)가 형성된다.
이와 같이, 본 종래예에 따른 TFT 기판의 제조 방법에 따르면, 5장의 마스크가 필요하다.
(3장의 마스크를 이용한 제조 방법)
상기 종래의 기술을 개량하는 기술로서, 마스크의 수를 (예를 들면, 5장에서 3장으로) 줄여서 보다 제조 공정을 삭감한 방법으로 TFT 기판을 제조하는 기술이 다양하게 제안되어 있다. 예를 들면, 하기 특허 문헌 1 내지 7에는 3장의 마스크를 이용한 TFT 기판의 제조 방법이 기재되어 있다.
특허 문헌 1: 일본 특허 공개 제2004-317685호 공보
특허 문헌 2: 일본 특허 공개 제2004-319655호 공보
특허 문헌 3: 일본 특허 공개 제2005-017669호 공보
특허 문헌 4: 일본 특허 공개 제2005-019664호 공보
특허 문헌 5: 일본 특허 공개 제2005-049667호 공보
특허 문헌 6: 일본 특허 공개 제2005-106881호 공보
특허 문헌 7: 일본 특허 공개 제2005-108912호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
그러나, 상기 특허 문헌 1 내지 7에 기재된 3장의 마스크를 이용한 TFT 기판의 제조 방법은 게이트 절연막의 양극 산화 공정 등이 필요하여 매우 번잡한 제조 공정이다. 이 때문에, 상기 TFT 기판의 제조 방법은 실용이 곤란한 기술이라는 문제가 있었다.
또한, 실제 제조 라인에 있어서는, 품질(예를 들면, 장기간에 걸친 동작 안정성이나 게이트 배선끼리가 간섭하는 (크로스 토크)와 같은 문제점을 회피하는 것)이 중요하다. 즉, 품질을 향상시키는 동시에 생산성도 향상시키는 것이 가능한 실용적인 기술이 요망되었다.
또한, 반사형의 TFT 기판에 대해서도 품질이나 생산성을 향상시키는 것이 요망되었다.
본 발명은 이러한 과제를 감안하여 이루어진 것으로서, 채널 가드에 의해 장기간에 걸쳐 안정적으로 작동시키면서, 크로스 토크를 방지할 수 있고, 또한 제조 공정의 공정수를 삭감함으로써, 제조 비용을 대폭 감소할 수 있는 반사형 TFT 기판 및 반사형 TFT 기판의 제조 방법의 제안을 목적으로 한다.
<과제를 해결하기 위한 수단>
상기 목적을 달성하기 위해, 본 발명의 반사형 TFT 기판은 기판과, 이 기판의 상측에 형성된 게이트 전극 및 게이트 배선과, 상기 기판, 상기 게이트 전극 및 상기 게이트 배선의 상측에 형성된 게이트 절연막과, 상기 게이트 전극의 상측이면서, 상기 게이트 절연막의 상측에 형성된 산화물층과, 상기 산화물층의 상측에 채널부에 의해 이격되어 형성된 금속층과, 소스·드레인 전극과 전기적으로 접속된 화소 전극을 구비하는 반사형 TFT 기판이며, 상기 금속층이 적어도 상기 화소 전극 및 상기 화소 전극과 접속된 상기 소스·드레인 전극으로서 기능하는 구성으로 되어 있다.
이와 같이 하면, 제조할 때에 사용하는 마스크 수를 삭감할 수 있어 제조 공정이 삭감된다. 따라서, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다. 또한, 통상, 금속층에 의해 소스 배선, 드레인 배선, 소스 전극, 드레인 전극 및 화소 전극이 형성된다. 이와 같이 하면, 소스 배선, 드레인 배선, 소스 전극, 드레인 전극 및 화소 전극을 효율적으로 제조할 수 있다. 또한, 각 배선이나 전극의 전기 저항을 감소시킬 수 있기 때문에, 신뢰성이 향상되고, 에너지 효율의 저하를 억제할 수 있다.
또한, 바람직하게는, 상기 산화물층과 금속층 사이에 산화물 도전체층이 형성되면 좋다.
이와 같이 하면, TFT의 스위칭 속도가 고속화되는 동시에 TFT의 내구성을 향상시킬 수 있다.
또한, 바람직하게는, 상기 금속층의 반사율이 80％ 이상이면 좋다.
이와 같이 하면, 휘도가 우수한 반사형 TFT 기판을 제공할 수 있다.
또한, 바람직하게는, 상기 금속층이 알루미늄, 은 또는 금으로 이루어지는 박막, 또는 알루미늄, 은 또는 금을 포함하는 합금층으로 이루어지면 좋다.
이와 같이 하면, 보다 많은 빛을 반사할 수 있어 휘도를 향상시킬 수 있다.
또한, 바람직하게는, 상기 반사형 TFT 기판이 금속층 및/또는 금속 박막을 구비하고, 상기 금속층 및/또는 금속 박막을 보호하는 금속층 보호용 산화물 투명 도전체층을 가지면 좋다.
이와 같이 하면, 금속층 및/또는 금속 박막의 부식을 방지하는 동시에 내구성을 향상시킬 수 있다. 예를 들면, 게이트 배선으로서 금속 박막을 이용한 경우, 게이트 배선 패드용의 개구부를 형성했을 때, 금속 표면이 노출되는 것을 방지할 수 있어 접속 신뢰성을 향상시킬 수 있다. 또한, 금속층이 반사 금속층인 경우, 반사 금속층의 변색 등을 방지할 수 있고, 반사 금속층의 반사율이 저하되는 문제점을 방지할 수 있다. 또한, 투명하게 되어 있어 빛의 투과량이 감소하지 않기 때문에, 휘도가 우수한 표시 장치를 제공할 수 있다.
또한, 바람직하게는, 상기 반사형 TFT 기판의 상측이 보호용 절연막에 의해 덮이고, 상기 보호용 절연막이 각 화소 전극, 소스·드레인 배선 패드 및 게이트 배선 패드에 대응하는 위치에 개구부를 가지면 좋다.
이와 같이 하면, 채널부의 산화물층의 상부가 보호용 절연막에 의해 보호되어 있기 때문에, 장기간에 걸쳐 안정적으로 작동할 수 있다. 또한, 반사형 TFT 기판은 보호용 절연막을 구비하고 있다. 따라서, 액정이나 유기 EL 재료 등을 이용한 표시 수단이나 발광 수단을 용이하게 제조 가능한 반사형 TFT 기판을 제공할 수 있다.
한편, 소스·드레인 배선 패드란 소스 배선 패드 또는 드레인 배선 패드를 말한다.
또한, 바람직하게는, 상기 산화물층이 n형 산화물 반도체층이면 좋다.
이와 같이, TFT의 활성층으로서 산화물 반도체층을 사용함으로써, 전류를 흘리더라도 안정하여, 전류 제어에 의해 작동시키는 유기 전계 발광 장치에 있어서 유용하다.
또한, 바람직하게는, 상기 산화물층이 상기 채널부, 소스 배선, 드레인 배선, 소스 전극, 드레인 전극 및 화소 전극에 대응하는 소정의 위치에 형성되면 좋다.
이와 같이 하면, 통상 산화물층이 소정의 위치에만 형성되기 때문에, 게이트 배선끼리가 간섭하는 (크로스 토크)와 같은 우려를 배제할 수 있다.
또한, 바람직하게는, 상기 산화물층의 에너지 갭이 3.0 eV 이상이면 좋다.
이와 같이, 에너지 갭을 3.0 eV 이상으로 함으로써, 빛에 의한 오동작을 방지할 수 있다. 한편, 통상 에너지 갭은 약 3.0 eV 이상이면 좋지만, 바람직하게는 약 3.2 eV 이상으로 하면 좋고, 더욱 바람직하게는 약 3.4 eV 이상으로 하면 좋다. 이와 같이, 에너지 갭을 크게 함으로써, 빛에 의한 오동작을 보다 확실하게 방지할 수 있다. 또한, 산화물 도전체층을 구비하는 경우, 이 산화물 도전체층의 에너지 갭도 약 3.0 eV 이상으로 하면 좋고, 동일한 효과를 얻을 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명의 반사형 TFT 기판의 제조 방법은 기판의 상측에 제1 마스크를 이용하여 게이트 전극 및 게이트 배선을 형성하는 공정과, 상기 기판, 게이트 전극 및 게이트 배선의 상측에 게이트 절연막, 산화물층, 금속층 및 제2 레지스트를 적층하고, 하프톤 노광에 의해 상기 제2 레지스트를 소정의 형상으로 형성하는 공정과, 상기 제2 레지스트를 이용하여 상기 금속층 및 산화물층을 에칭하여 소스 배선, 드레인 배선 및 화소 전극을 형성하는 공정과, 상기 제2 레지스트를 재형성한 후, 상기 제2 레지스트를 이용하여 상기 게이트 전극의 상측의 상기 금속층을 선택적으로 에칭하여 소스 전극 및 드레인 전극을 형성하는 공정과, 노출된 상기 게이트 절연막 및 산화물층의 상측, 및 상기 소스 배선, 드레인 배선, 소스 전극, 드레인 전극 및 화소 전극의 상측에 보호용 절연막 및 제3 레지스트를 적층하고, 제3 마스크를 이용하여 제3 레지스트를 소정의 형상으로 형성하는 공정과, 상기 제3 레지스트를 이용하여, 상기 화소 전극 및 소스·드레인 배선 패드의 상측의 상기 보호용 절연막, 및 상기 게이트 배선 패드의 상측의 상기 보호용 절연막 및 게이트 절연막을 에칭하여 상기 화소 전극, 소스·드레인 배선 패드 및 게이트 배선 패드를 노출시키는 공정을 갖는 방법으로 되어 있다.
이와 같이, 본 발명은 반사형 TFT 기판의 제조 방법으로서도 유효하고, 3장의 마스크를 이용하여, 보호용 절연막을 갖는 반사형 TFT 기판을 제조할 수 있다. 또한, 마스크 수가 삭감되어 제조 공정이 삭감됨으로써, 생산 효율이 향상되어 제조 원가의 비용 절감을 도모할 수 있다. 또한, 채널부의 산화물층의 상부가 보호용 절연막에 의해 보호되어 있기 때문에, 장기간에 걸쳐 안정적으로 작동시킬 수 있다. 또한, 통상 산화물층이 소정의 위치(채널부, 소스 배선, 드레인 배선, 소스 전극, 드레인 전극 및 화소 전극에 대응하는 소정의 위치)에만 형성되기 때문에, 게이트 배선끼리가 간섭하는 (크로스 토크)와 같은 우려를 배제할 수 있다.
또한, 바람직하게는, 상기 산화물층과 금속층 사이에 산화물 도전체층을 적층하면 좋다.
이와 같이 하면, TFT의 스위칭 속도가 고속화되는 동시에 TFT의 내구성을 향상시킬 수 있다.
또한, 바람직하게는, 상기 금속층의 상측에 금속층 보호용 산화물 투명 도전체층을 적층하면 좋다.
이와 같이 하면, 금속층의 부식을 방지하는 동시에 내구성을 향상시킬 수 있다. 예를 들면, 금속층이 반사 금속층인 경우, 반사 금속층의 변색 등을 방지할 수 있어 반사 금속층의 반사율이 저하되는 문제점을 방지할 수 있다.
또한, 바람직하게는, 상기 게이트 전극 및 게이트 배선의 상측에 금속층 보호용 산화물 투명 도전체층을 적층하면 좋다.
이와 같이 하면, 예를 들면 게이트 배선으로서 금속층을 이용한 경우, 게이트 배선 패드용의 개구부를 형성했을 때, 금속 표면이 노출되는 것을 방지할 수 있고, 접속 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다.
도 2는 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제1 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 처리 전의 유리 기판의 단면도를 나타내고 있고, (b)는 메탈 성막/금속층 보호용 산화물 투명 도전체층 성막된 단면도를 나타내고 있고, (c)는 제1 레지스트 도포된 단면도를 나타내고 있고, (d)는 노광/현상/제1 에칭/제1 레지스트 박리되고, 게이트 전극 및 게이트 배 선이 형성된 단면도를 나타내고 있다.
도 3은 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법에 있어서, 게이트 전극 및 게이트 배선이 형성된 유리 기판의 주요부의 개략 평면도를 나타내고 있다.
도 4는 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/산화물 도전체층 성막/금속층 성막/금속층 보호용 산화물 투명 도전체층 성막/제2 레지스트 도포된 단면도를 나타내고 있고, (b)는 하프톤 노광/현상된 단면도를 나타내고 있다.
도 5는 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 제2 에칭된 단면도를 나타내고 있고, (b)는 제2 레지스트가 재형성된 단면도를 나타내고 있다.
도 6은 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 제3 에칭된 단면도를 나타내고 있고, (b)는 제2 레지스트 박리된 단면도를 나타내고 있다.
도 7은 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법에 있어서, 소스 전극, 드레인 전극, 소스 배선, 드레인 배선 및 화소 전극 상의 금속층 보호용 산화물 투명 도전체층이 노출된 유리 기판의 주요부의 개략 평면도를 나타내고 있다.
도 8은 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제3 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 보호용 절연막 성막/제3 레지스트 도포된 단면도를 나타내고 있고, (b)는 노광/현상된 단면도를 나타내고 있다.
도 9는 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제3 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 제4 에칭된 단면도를 나타내고 있고, (b)는 제3 레지스트 박리된 단면도를 나타내고 있다.
도 10은 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법에 있어서, 보호용 절연막이 노출된 반사형 TFT 기판의 주요부의 개략 평면도를 나타내고 있다.
도 11은 종래예에 따른 TFT 기판의 제조 방법을 설명하기 위한 개략도이고, (a)는 게이트 전극이 형성된 단면도를 나타내고 있고, (b)는 에치 스토퍼가 형성된 단면도를 나타내고 있고, (c)는 소스 전극 및 드레인 전극이 형성된 단면도를 나타내고 있고, (d)는 층간 절연막이 형성된 단면도를 나타내고 있고, (e)는 투명 전극이 형성된 단면도를 나타내고 있다.
<발명을 실시하기 위한 최선의 형태>
[반사형 TFT 기판의 제조 방법에 있어서의 일 실시 형태]
도 1은 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법을 설명하기 위한 개략 플로우차트도를 나타내고 있다.
동 도면에 있어서, 우선 기판 (10) 상에 제1 마스크 (22)를 이용하여 게이트 전극 (21) 및 게이트 배선 (22)를 형성한다(스텝 S1).
다음으로, 제1 마스크 (22)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제1 마스크를 이용한 처리)
도 2는 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제1 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 처리 전의 유리 기판의 단면도를 나타내고 있다. (b)는 메탈 성막/금속층 보호용 산화물 투명 도전체층 성막된 단면도를 나타내고 있다. (c)는 제1 레지스트 도포된 단면도를 나타내고 있다. (d)는 노광/현상/제1 에칭/제1 레지스트 박리되고, 게이트 전극 및 게이트 배선이 형성된 단면도를 나타내고 있다.
도 2(a)에 있어서, 우선 투광성의 유리 기판 (10)이 준비된다.
한편, 반사형 TFT 기판 (1)의 기재가 되는 판형 부재는 상기 유리 기판 (10)으로 한정되는 것은 아니다. 예를 들면, 수지제의 판상 부재나 시트상 부재 등일 수 있다. 또한, 투광성의 유리 기판 (10)으로 한정되는 것은 아니다. 예를 들면, 차광성이나 반투명의 유리 기판일 수 있다.
다음으로, 도 2(b)에 나타낸 바와 같이, 유리 기판 (10)에 메탈 성막을 행하여 게이트 전극·배선용 박막(게이트 전극 및 게이트 배선용 박막)(20)을 형성한다.
본 실시 형태에서는, 유리 기판 (10) 상에, Al과 Mo를 이들 순으로 고주파 스퍼터링법을 이용하여 각각 막 두께 약 250 ㎚ 및 50 ㎚의 금속 박막을 형성한다. 계속해서, 산화인듐-산화아연(일반적으로, IZO라 호칭됨. In2O3:ZnO＝약 90:10 중량％)으로 이루어지는 스퍼터링 타겟을 이용하여 막 두께 약 100 ㎚의 금속층 보호용 산화물 투명 도전체층(적절히 산화물 보호막이라 약칭함)(26)을 형성하고, Al층/Mo층/IZO층으로 이루어지는 게이트 전극·배선용 박막 (20)을 형성한다.
한편, Al층 상의 Mo층은 산화물 보호막과의 접촉 저항을 내릴 목적으로 사용하고 있다. 따라서, 접촉 저항이 신경쓰지 않을 정도로 낮은 경우에는 Mo층을 형성하지 않을 수 있다. 또한, Mo 대신에, Ti(티탄), Ni(니켈), Cr(크롬) 등을 사용할 수 있다. 또한, 게이트 배선으로서 Ag(은), Cu(구리) 등의 금속 박막이나 합금 박막을 이용할 수도 있다.
또한, IZO 등의 투명 도전막을 금속층 보호용 산화물 투명 도전체층 (26)으로서 게이트 배선 (24)의 표면에 배치하고 있다. 이와 같이 하면, 게이트 절연막 (30)에 개구부 (251)을 형성하고, 게이트 배선 패드 (25)를 형성했을 때, 게이트 배선 (24)에 사용한 금속 표면이 노출되지 않는다. 이에 따라 신뢰성이 높은 접속이 가능해진다.
또한, 게이트 절연막 (30)으로서 SiNX, SiONX, SiO2 등의 절연물을 사용하여, CHF(CF4, CHF3 등)를 이용한 반응성 이온 에칭법에 의해 게이트 절연막 (30)에 개구부 (251)을 형성한다. 이러한 경우, IZO 등의 투명 도전막이 금속 박막(Al층/Mo층)의 보호막도 된다.
IZO를 대체하는 재료로서는, ITO에 란탄족계 원소를 함유시킨 재료나 Mo, W 등의 고융점 금속 산화물을 첨가한 재료를 사용할 수 있다. 첨가량은 전체 금속 원소에 대하여 약 30 원자％ 이하, 바람직하게는 약 1 내지 20 원자％가 좋다. 그 이유는 약 30 원자％를 초과하면, 옥살산 수용액이나 인산, 아세트산 및 질산으로 이루어지는 혼합산(적절히 혼합산이라 약칭함)에서의 에칭 속도가 저하되는 경우가 있기 때문이다. 또한, 막 두께는 약 20 ㎚ 내지 500 ㎚, 바람직하게는 약 30 ㎚ 내지 300 ㎚로 하면 좋다. 그 이유는, 약 20 ㎚ 미만이면, 핀 홀이 생겨 보호막으로서의 기능을 충족시키지 못하는 경우가 있기 때문이다. 또한, 약 500 ㎚를 초과하면, 성막이나 에칭에 시간을 요하여 경제적 손실이 증대하기 때문이다.
다음으로, 도 2(c)에 나타낸 바와 같이, 게이트 전극·배선용 박막 (20) 상에 제1 레지스트 (21)이 도포된다.
다음으로, 동 도(d)에 나타낸 바와 같이, 제1 마스크 (22)를 이용하여 포토리소그래피법에 의해 소정의 형상으로 레지스트(도시하지 않음)를 형성한다. 계속해서, 옥살산 수용액을 이용하여, 금속층 보호용 산화물 투명 도전체층 (26)을 에칭한다. 또한, 혼합산(일반적으로, PAN라고 불리고 있음)을 이용하여, 금속 박막을 에칭하여, 원하는 형상의 게이트 전극 (23) 및 게이트 배선 (24)를 형성한다(도 3 참조). 도 2(d)에 나타내는 게이트 전극 (23) 및 게이트 배선 (24)는 도 3에서의 A-A 단면 및 B-B 단면을 나타내고 있다. 여기서, IZO는 PAN을 이용하더라도 에칭 가능하다. 따라서, 상기 PAN을 이용하여 금속층 보호용 산화물 투명 도전체층 (26)과 금속 박막을 일괄 에칭할 수 있다.
다음으로, 도 1에 나타낸 바와 같이, 유리 기판 (10), 게이트 전극 (23) 및 게이트 배선 (24) 상에, 게이트 절연막 (30), 산화물층으로서 n형 산화물 반도체층 (40), 산화물 도전체층 (50), 금속층 (60), 금속층 보호용 산화물 투명 도전체층 (70) 및 제2 레지스트 (71)을 순차적으로 적층한다(스텝 S2). 계속해서, 제2 하프톤 마스크 (72) 및 하프 노광에 의해 제2 레지스트 (71)을 소정의 형상으로 형성한다(스텝 S3).
다음으로, 제2 하프톤 마스크 (72)를 이용한 처리에 대하여 도면을 참조하여 설명한다.
(제2 하프톤 마스크를 이용한 처리)
도 4는 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 게이트 절연막 성막/n형 산화물 반도체층 성막/산화물 도전체층 성막/금속층 성막/금속층 보호용 산화물 투명 도전체층 성막/제2 레지스트 도포된 단면도를 나타내고 있고, (b)는 하프톤 노광/현상된 단면도를 나타내고 있다.
도 4(a)에 있어서, 우선, 글로 방전 CVD(화학 증착법)법에 의해 유리 기판 (10), 게이트 전극 (23) 및 게이트 배선 (24) 상에, 질화 실리콘(SiNX)막인 게이트 절연막 (30)을 막 두께 약 300 ㎚ 퇴적시킨다. 한편, 본 실시 형태에서는 방전 가스로서 SiH4-NH3-N2계의 혼합 가스를 이용한다.
다음으로, 게이트 절연막 (30) 상에, 산화인듐-산화아연-산화갈륨(In2O3:Ga2O3:ZnO=약 70:27:3 중량％) 타겟을 이용하여 고주파 스퍼터링법에 의해 막 두께 약 100 ㎚의 n형 산화물 반도체층(활성층)(40)을 형성한다. 이 때의 조건은 산소:아르곤비가 약 10:90 Vol.％이고, 기판 온도가 약 200℃ 이하이다. 이 조건은 n형 산화물 반도체층 (40)을 결정화시키지 않는 조건이다. 이와 같이, TFT의 활성층으로서 n형 산화물 반도체층 (40)을 사용함으로써, 전류를 흘리더라도 안정하다. 따라서, 전류 제어에 의해 작동시키는 유기 전계 발광 장치에 있어서 유용하다.
또한, 이 n형 산화물 반도체층 (40)의 에너지 갭은 약 3.6 eV였다. 이와 같이 에너지 갭을 크게 함으로써, 빛에 의한 오동작을 보다 확실하게 방지할 수 있다.
또한, n형 산화물 반도체층 (40)의 형성에 이용한 산화인듐-산화아연-산화갈륨(In2O3:Ga2O3:ZnO=약 70:27:3 중량％) 타겟에 있어서, 산화아연의 첨가량은 약 1 내지 6 중량％가 바람직하고, 약 2 내지 5 중량％가 보다 바람직하다. 그 이유는, 약 1 중량％ 미만이면, 캐리어 농도가 저하되지 않는 경우가 있기 때문이다. 또한, 약 6 중량％를 초과하면, 캐리어 농도가 저하되지 않게 되거나, 결정화되지 않고 혼합산에의 내성이 없어지기 때문이다.
계속해서, n형 산화물 반도체층 (40) 상에, 산화인듐-산화아연-산화주석(In2O3:ZnO:SnO2=약 60:20:20 중량％) 타겟을 이용하여, 고주파 스퍼터링법에 의해 막 두께 약 150 ㎚의 산화물 도전체층 (50)을 형성한다. 이 때의 조건은 산소:아르곤비가 약 1:99 Vol.％이고, 또한 기판 온도가 산화물 도전체층 (50)을 결정화 시키지 않는 온도이다. 이와 같이 하면, TFT의 스위칭 속도가 고속화되는 동시에, TFT의 내구성을 향상시킬 수 있다.
또한, 이 산화물 도전체층 (50)의 에너지 갭은 약 3.2 eV였다. 이와 같이 에너지 갭을 크게 함으로써, 빛에 의한 오동작을 보다 확실하게 방지할 수 있다.
한편, 본 실시 형태에서는 n형 산화물 반도체층 (40)과 금속층 (60) 사이에 산화물 도전체층 (50)을 형성하고 있다. 단, 예를 들면 n형 산화물 반도체층 (40)과 금속층 (60)의 전기적인 접촉 저항이 작은 경우 등에는, 산화물 도전체층 (50)을 형성하지 않을 수 있다.
또한, 본 실시 형태의 산화물 도전체층 (50)으로서 이용한 산화인듐-산화주석-산화아연(In2O3:SnO2:ZnO=약 60:20:20 중량％) 박막은 약 350℃로 가열하더라도 결정화되지 않는다. 이 산화물 도전체층 (50)은 결정화시키지 않는 편이 좋고, 이에 따라 옥살산 수용액으로의 에칭이 가능해진다. 또한, 상기 산화물 도전체층 (50)의 조성에서는 결정화되지 않더라도 혼합산에 의해 에칭되지 않는다. 즉, 산화물 도전체층 (50)은 금속층 (60)을 에칭하는 액(혼합산)에 대하여 내성이 있고, 한편, 결정화된 n형 산화물 반도체층 (40)에 영향을 주지 않는 에칭액(옥살산 수용액)으로 에칭할 수 있는 선택 에칭 특성을 가지고 있다. 또한, 산화물 도전체층 (50)은 소정의 에칭액(옥살산 수용액)에 의해, 결정화되지 않은 n형 산화물 반도체층 (40)과 함께 에칭되고, 또한, 결정화된 n형 산화물 반도체층 (40)이 내성을 갖는 에칭액(옥살산 수용액)에 의해 에칭되는 선택 에칭 특성을 갖고 있는 것이 중요 하다.
한편, 상기 n형 산화물 반도체층 (40)의 AC 홀 측정(도요 테크니카사 제조의 레지테스트(RESITEST)(상품명)를 이용한 측정)을 행한 결과, 캐리어 농도: 10+14/cm3, 이동도: 30 cm2/V·초였다. 또한, 산화물 도전체층 (50)의 AC 홀 측정을 행한 결과, 캐리어 농도: 10+20/cm3, 이동도: 38 cm2/V·초였다. 한편, 본 실시 형태에서 이용한 n형 산화물 반도체층 (40)과 산화물 도전체층 (50)은 상기 재료로 한정되는 것은 아니다.
다음으로, 산화물 도전체층 (50) 상에, 고주파 스퍼터링법을 이용하여 Mo와 Al과 Mo를 이들 순으로 적층하여, Mo층(막 두께 약 50 ㎚)/Al층(막 두께 약 200 ㎚/Mo층(막 두께 약 50 ㎚)으로 이루어지는 금속층 (60)을 형성한다. 한편, 금속층 (60)은 반사형 TFT 기판 (1)의 반사 금속층으로서 기능한다. 여기서, 바람직하게는, 금속층 (60)의 반사율을 80％ 이상으로 하면 좋고, 이와 같이 하면, 휘도가 우수한 반사형 TFT 기판 (1)을 제공할 수 있다. 또한, Mo층/Al층/Mo층으로 이루어지는 금속층 (60) 대신에, Ag나 Au 등의 금속 박막을 이용할 수도 있고, 이와 같이 하면 보다 많은 빛을 반사할 수가 있어 휘도를 향상시킬 수 있다.
한편, 각 Mo층은 산화물 도전체층 (50)이나 금속층 보호용 산화물 투명 도전체층 (70)과의 접촉 저항을 내릴 목적으로 사용하고 있고, 접촉 저항이 신경 쓰지 않을 정도로 낮은 경우에는 Mo층을 형성하지 않을 수 있다.
다음으로, 금속층 (60) 상에 산화인듐-산화아연(In2O3:ZnO=약 90:10 중량％) 타겟을 이용하여 고주파 스퍼터링법에 의해 두께가 약 150 ㎚인 금속층 보호용 산화물 투명 도전체층 (70)을 형성한다. 이 때의 조건은 산소:아르곤비가 약 1:99 부피％이다. 이와 같이 하면, 금속층 (60)의 부식을 방지하는 동시에 내구성을 향상시킬 수 있다. 따라서, 반사 금속층으로서의 금속층 (60)의 변색 등을 방지할 수 있고, 금속층 (60)의 반사율이 저하되는 문제점을 방지할 수 있다. 또한, 금속층 보호용 산화물 투명 도전체층 (70)은 투명하다. 따라서, 빛의 투과량이 감소하지 않기 때문에, 휘도가 우수한 표시 장치를 제공할 수 있다. 한편, 금속층 (60)이 금속층 보호용 산화물 투명 도전체층 (70)을 필요로 하지 않는 안정된 금속인 경우에는, 금속층 보호용 산화물 투명 도전체층 (70)을 형성하지 않을 수 있다.
계속해서, 금속층 보호용 산화물 투명 도전체층 (70) 상에 제2 레지스트 (71)을 적층한다(스텝 S2).
다음으로, 동 도(b)에 나타낸 바와 같이, 제2 하프톤 마스크 (72) 및 하프톤 노광에 의해 제2 레지스트 (71)을 소정의 형상으로 형성한다(도 1의 스텝 S3). 제2 레지스트 (71)은 게이트 전극 (23), 소스 전극 (63), 드레인 전극 (64), 소스 배선 (65), 드레인 배선 (66) 및 화소 전극 (67)의 상측을 덮는 형상으로 형성된다. 또한, 제2 레지스트 (71)은 하프톤 마스크부 (721)로 인해서, 채널부 (41)의 상측을 덮는 부분이 다른 부분보다 얇은 형상으로 형성된다.
도 5는 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 제2 에칭된 단면도를, (b)는 제2 레지스트가 재형성된 단면도를 나타내고 있다.
동 도(a)에 있어서, 제2 에칭으로서, 제2 레지스트 (71)과 PAN을 이용하여, 금속층 보호용 산화물 투명 도전체층 (70)과 금속층(Mo/Al/Mo)(60)에 대하여 일괄 에칭을 행하고, 추가로 제2 레지스트 (71)과 옥살산 수용액을 이용하여, 산화물 도전체층 (50)과 n형 산화물 반도체층 (40)에 대하여 일괄 에칭을 행하여, 원하는 소스 배선 (65), 드레인 배선 (66) 및 화소 전극 (67)을 형성한다(도 1의 스텝 S4).
한편, 상기 제2 에칭에 의해, 소스 전극 (63) 및 드레인 전극 (64)를 이격하는 공극은 형성되지 않는다. 단, 소스 전극 (63)과 드레인 전극 (64)의 외곽의 일부가 형성된다.
다음으로, 동 도(b)에 나타낸 바와 같이, 상기 제2 레지스트 (71)을 재형성한다(도 1의 스텝 S5). 즉, 우선, 동 도(b)에 나타낸 바와 같이, 제2 레지스트 (71) 중 하프톤 노광에 의해 얇게 형성된 채널부 (41) 상의 레지스트를 애싱하여 제2 레지스트 (71)을 재형성한다(도 1의 스텝 S5).
다음으로, 소스 전극 (63) 및 드레인 전극 (64)를 형성하는 처리에 대하여 도면을 참조하여 설명한다.
도 6은 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제2 하프톤 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 제3 에칭된 단면도를 나타내고 있고, (b)는 제2 레지스트 박리된 단면도를 나타내고 있다.
동 도(a)에 있어서, 우선, 재형성한 제2 레지스트 (71)과 PAN을 이용하여, 게이트 전극 (23)의 상측의 금속층 보호용 산화물 투명 도전체층 (70)과 금속층 (60)을 에칭한다. 여기서, 상기 산화물 도전체층 (50)은 결정화되지 않은 상태에 서도 PAN에 대하여 내성을 갖고 있기 때문에, 에칭되지 않는다.
다음으로, n형 산화물 반도체층 (40)을 가열 결정화시킨다. 이 때, 가열 온도를 약 200℃ 이상이면서 약 300℃를 초과하지 않는 온도로 한다. 이에 따라, n형 산화물 반도체층 (40)은 결정화되기 때문에 옥살산 수용액에 대하여 내성을 갖게 되지만, 산화물 도전체층 (50)은 결정화되지 않기 때문에 옥살산 수용액에 의해 에칭된다.
계속해서, 재형성한 제2 레지스트 (71)과 옥살산 수용액을 이용하여, 게이트 전극 (23)의 상측의 산화물 도전체층 (50)을 선택적으로 에칭하여 소스 전극 (63) 및 드레인 전극 (64)를 형성한다(도 1의 스텝 S6). 이 때, 결정화된 n형 산화물 반도체층 (40)은 옥살산 수용액에 대하여 내성을 갖고 있기 때문에 손상을 받지 않고, 또한 결정화에 의해 반도체 특성이 안정화된다.
한편, 상기 에칭에 의해, 게이트 전극 (23)의 상측의 n형 산화물 반도체층 (40)에 채널부 (41)이 형성된다. 이에 따라, 반사형 TFT 기판 (1)은 채널 에칭형이라 불린다.
계속해서, 동 도(b)에 나타낸 바와 같이, 재형성된 제2 레지스트 (71)을 모두 애싱하면, 소스 전극 (63) 상, 드레인 전극 (64) 상, 소스 배선 (65) 상, 드레인 배선 (66) 상 및 화소 전극 (67) 상에 형성된 금속층 보호용 산화물 투명 도전체층 (70)이 노출된다(도 7 참조). 도 6(b)에 나타내는 드레인 전극 (64), 채널부 (41), 소스 전극 (63), 소스 배선 (65) 및 화소 전극 (67)은 도 7에서의 C-C 단면을 나타내고 있다. 또한, 드레인 배선 (66)은 D-D 단면을 나타내고 있다.
다음으로, 도 1에 나타낸 바와 같이, 노출된 게이트 절연막 (30) 및 n형 산화물 반도체층 (40) 상, 및 소스 배선 (65), 드레인 배선 (66), 소스 전극 (63), 드레인 전극 (64) 및 화소 전극 (67) 상에 형성된 금속층 보호용 산화물 투명 도전체층 (70) 상에 보호용 절연막 (80) 및 제3 레지스트 (81)을 순차적으로 적층하고(스텝 S7), 제3 마스크 (82)를 이용하여 제3 레지스트 (81)을 소정의 형상으로 형성한다(스텝 S8).
다음으로, 제3 마스크 (82)를 이용한 처리에 대하여 설명한다.
(제3 마스크를 이용한 처리)
도 8은 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제3 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 보호용 절연막 성막/제3 레지스트 도포된 단면도를 나타내고 있고, (b)는 노광/현상된 단면도를 나타내고 있다.
동 도(a)에 있어서, 우선, 채널부 (41)이 형성된 반사형 TFT 기판 (1)에, 글로 방전 CVD법에 의해 질화 실리콘(SiNx)막인 보호용 절연막 (80)을 막 두께 약 200 ㎚로 퇴적한다. 방전 가스로서는, SiH4-NH3-N2계의 혼합 가스를 이용한다. 계속해서, 보호용 절연막 (80) 상에 제3 레지스트 (81)을 적층한다(스텝 S7).
다음으로, 동 도(b)에 나타낸 바와 같이, 제3 마스크 (82)에 의해 제3 레지스트 (81)을 소정의 형상으로 형성한다(스텝 S8). 제3 레지스트 (81)은 화소 전극 (67), 드레인 배선 패드 (68) 및 게이트 배선 패드 (25)의 상측을 제외한 모든 보 호용 절연막 (70)을 덮는 형상으로 형성된다.
도 9는 본 발명의 일 실시 형태에 따른 반사형 TFT 기판의 제조 방법의, 제3 마스크를 이용한 처리를 설명하기 위한 개략도이고, (a)는 제4 에칭된 단면도를 나타내고 있고, (b)는 제3 레지스트 박리된 단면도를 나타내고 있다.
동 도(a)에 있어서, 제4 에칭으로서, 제3 레지스트 (81) 및 CHF(CF4, CHF3 가스 등)을 이용하여, 화소 전극 (67) 및 드레인 배선 패드 (68) 상의 보호용 절연막 (80), 및 게이트 배선 패드 (25) 상의 보호용 절연막 (80) 및 게이트 절연막 (30)을 드라이 에칭하여 화소 전극 (67), 드레인 배선 패드 (68) 및 게이트 배선 패드 (25)를 노출시킨다(도 1의 스텝 S9). 즉, 드라이 에칭에 의해 형성된 개구부 (671, 681) 및 (251)을 통해 화소 전극 (67), 드레인 배선 패드 (68) 및 게이트 배선 패드 (25)가 노출된다.
다음으로, 제3 레지스트 (81)을 애싱하면, 도 10에 나타낸 바와 같이, 기판 (10) 상에 화소 전극 (67), 드레인 배선 패드 (68) 및 게이트 배선 패드 (25) 상을 제외하고 보호용 절연막 (80)이 노출된다. 도 9(b)에 나타내는 드레인 전극 (64), 채널부 (41), 게이트 전극 (23), 소스 전극 (63), 소스 배선 (65) 및 화소 전극 (67)은 도 10에서의 E-E 단면을 나타내고 있다. 또한, 드레인 배선 패드 (68)은 F-F 단면을 나타내고 있다. 또한, 게이트 배선 패드 (25)는 G-G 단면을 나타내고 있다.
이와 같이, 본 실시 형태의 반사형 TFT 기판 (1)의 제조 방법에 따르면, 제 조 공정의 공정수를 삭감함으로써, 제조 비용을 대폭 감소시킬 수 있다. 또한, 채널부 (41)의 n형 산화물 반도체층 (40)의 상부가 보호용 절연막 (80)에 의해 보호되어 있기 때문에, 장기간에 걸쳐 안정적으로 작동시킬 수 있다. 또한, 통상 n형 산화물 반도체층 (40)이 소정의 위치(채널부 (41), 소스 배선 (65), 드레인 배선 (66), 소스 전극 (63), 드레인 전극 (64) 및 화소 전극 (67)에 대응하는 소정의 위치)에만 형성된다. 따라서, 게이트 배선 (24)끼리가 간섭하는 (크로스 토크)와 같은 우려를 배제할 수 있다. 또한, 보호용 절연막 (80)이 형성되어 있기 때문에, 반사형 TFT 기판 (1)에 유기 EL 재료, 전극 및 보호막을 설치함으로써, 유기 전계 발광 장치를 용이하게 얻을 수 있다.
한편, 본 실시 형태에서는 유리 기판 (10) 상에 게이트 전극·배선용 박막 (20)(금속층 보호용 산화물 투명 도전체층 (26)을 포함) 및 제1 레지스트 (21)이 적층되고, 추가로 게이트 절연막 (30), n형 산화물 반도체층 (40), 산화물 도전체층 (50), 금속층 (60), 금속층 보호용 산화물 투명 도전체층 (70) 및 제2 레지스트 (71)이 적층되고, 또한 보호용 절연막 (80) 및 제3 레지스트 (81)이 적층된다. 단, 여기에 한정되는 것은 아니다. 예를 들면, 각 층간에 다른 층을 개재하여 적층될 수 있다. 한편, 다른 층은, 예를 들면 본 실시 형태의 기능이나 효과를 손상시키지 않는 층, 또는 다른 기능이나 효과 등을 보조하는 층이다.
[반사형 TFT 기판에 있어서의 일 실시 형태]
또한, 본 발명은 반사형 TFT 기판 (1)의 발명으로서도 유효하다.
본 실시 형태에 따른 반사형 TFT 기판 (1)은 도 9(b) 및 도 10에 나타낸 바 와 같이, 유리 기판 (10)과, 게이트 전극 (23) 및 게이트 배선 (24)와, 게이트 절연막 (30)과, n형 산화물 반도체층 (40)과, 금속층 (60)을 구비하고 있다.
게이트 전극 (23) 및 게이트 배선 (24)는 유리 기판 (10)의 상측에 형성되어 있다. 또한, 게이트 절연막 (30)은 유리 기판 (10), 게이트 전극 (23) 및 게이트 배선 (24)의 상측에 형성되어 있다. 또한, n형 산화물 반도체층 (40)은 적어도 게이트 전극 (23)의 상측이면서, 게이트 절연막 (30)의 상측에 형성되어 있다. 또한, 금속층 (60)은 n형 산화물 반도체층 (40) 상에 채널부 (41)에 의해 이격되어 형성되어 있다.
즉, 산화물층으로서 n형 산화물 반도체층 (40)을 설치하고, TFT의 활성층으로서 n형 산화물 반도체층 (40)을 사용함으로써, 전류를 흘리더라도 안정하여 전류 제어에 의해 작동시키는 유기 전계 발광 장치에 있어서 유용하다.
또한, 반사형 TFT 기판 (1)은 금속층 (60)이 소스 배선 (65), 드레인 배선 (66), 소스 전극 (63), 드레인 전극 (64) 및 화소 전극 (67)로서 기능한다. 즉, 상술한 실시 형태의 제조 방법에 의해 3장의 마스크(제1 마스크 (22), 제2 하프톤 마스크 (72), 제3 마스크 (82))로 제조된다. 따라서, 제조 공정이 삭감되어 생산 효율이 향상하고, 제조 원가의 비용 절감을 도모할 수 있다. 또한, 각 배선 (65, 66)이나 전극 (63, 64)의 전기 저항을 감소시킬 수 있고, 신뢰성을 향상시킬 수 있는 동시에, 에너지 효율의 저하를 억제할 수 있다.
또한, 반사형 TFT 기판 (1)은 반사형 TFT 기판 (1)의 상측이 보호용 절연막 (80)에 의해 덮이고, 또한 보호용 절연막 (80)이, 각 화소 전극 (67), 드레인 배선 패드 (68) 및 게이트 배선 패드 (25)에 대응하는 위치에, 화소 전극 (67), 드레인 배선 패드 (68) 및 게이트 배선 패드 (25)를 노출시키기 위한 개구부 (671, 681) 및 (251)을 가지고 있다. 즉, 노출된 화소 전극 (67), 드레인 배선 패드 (68) 및 게이트 배선 패드 (25)의 상측을 제외한 반사형 TFT 기판 (1)의 상측은 통상적으로 모두 보호용 절연막 (80)으로 덮여 있다. 이와 같이 하면, 채널부 (41)의 n형 산화물 반도체층 (40)의 상부가 보호용 절연막 (80)에 의해 보호되어 있기 때문에, 장기간에 걸쳐 안정적으로 작동시킬 수 있다. 또한, 반사형 TFT 기판 (1)이 보호용 절연막 (80)을 구비하고 있다. 따라서, 액정이나 유기 EL 재료 등을 이용한 표시 수단이나 발광 수단을 용이하게 제조 가능한 반사형 TFT 기판 (1)을 제공할 수 있다.
또한, 반사형 TFT 기판 (1)은 n형 산화물 반도체층 (40)과 금속층 (60) 사이에 산화물 도전체층 (50)이 형성된 구성으로 되어 있다. 이와 같이 하면, TFT의 스위칭 속도가 고속화되는 동시에 TFT의 내구성을 향상시킬 수 있다.
또한, 반사형 TFT 기판 (1)은 금속층 (60)의 반사율을 80％ 이상으로 하고 있어, 휘도가 우수한 반사형 TFT 기판을 제공할 수 있다. 여기서, 바람직하게는, 금속층 (60)을, 알루미늄, 은 또는 금으로 이루어지는 박막, 또는 알루미늄, 은 또는 금을 포함하는 합금층으로 이루어지는 구성으로 하면 좋다. 이와 같이 하면, 보다 많은 빛을 반사할 수가 있어 휘도를 향상시킬 수 있다.
또한, 반사형 TFT 기판 (1)은 금속 박막으로 이루어지는 게이트 전극 (23) 및 게이트 배선 (24) 상에 금속층 보호용 산화물 투명 도전체층 (26)을 갖는다. 이와 같이 하면, 게이트 배선 패드 (25)용의 개구부 (251)을 형성했을 때, 금속 표면이 노출되는 것을 방지할 수 있어 접속 신뢰성을 향상시킬 수 있다.
또한, 반사형 TFT 기판 (1)은 반사층으로서의 금속층 (60) 상에 금속층 보호용 산화물 투명 도전체층 (70)을 갖는다. 이와 같이 하면, 금속층 (60)의 부식을 방지하는 동시에 내구성을 향상시킬 수 있다. 또한, 반사층으로서의 금속층 (60)의 변색 등을 방지할 수 있고, 반사층의 반사율이 저하되는 문제점을 방지할 수 있다. 또한, 투명하게 되어 있어 빛의 투과량이 감소하지 않기 때문에, 휘도가 우수한 표시 장치를 제공할 수 있다.
또한, 반사형 TFT 기판 (1)은 n형 산화물 반도체층 (40)이 채널부 (41), 소스 배선 (65), 드레인 배선 (66), 소스 전극 (63), 드레인 전극 (64) 및 화소 전극 (67)에 대응하는 소정의 위치에 형성되어 있다.
이와 같이 하면, 통상 n형 산화물 반도체층 (40)이 소정의 위치에만 형성되게 되기 때문에, 게이트 배선끼리가 간섭하는 (크로스 토크)와 같은 우려를 배제할 수 있다.
또한, 반사형 TFT 기판 (1)은 n형 산화물 반도체층 (40)의 에너지 갭이 약 3.0 eV 이상이다. 이와 같이, 에너지 갭을 약 3.0 eV 이상으로 함으로써, 빛에 의한 오동작을 방지할 수 있다. 한편, 통상 에너지 갭은 약 3.0 eV 이상일 수 있지만, 바람직하게는 약 3.2 eV 이상일 수 있고, 더욱 바람직하게는 약 3.4 eV 이상일 수 있다. 또한, 산화물 도전체층 (50)을 구비하는 경우, 이 산화물 도전체층 (50)의 에너지 갭도 약 3.0 eV 이상일 수 있고, 동일한 효과를 얻을 수 있다.
이와 같이, 본 실시 형태의 반사형 TFT 기판 (1)은 제조 공정의 공정수를 삭감함으로써, 제조 비용을 대폭 감소시킬 수 있다. 또한, 반사형 TFT 기판 (1)은 채널부 (41)의 n형 산화물 반도체층 (40)의 상부가 보호용 절연막 (80)에 의해 보호되어 있기 때문에, 장기간에 걸쳐 안정적으로 작동할 수 있다. 또한, 보호용 절연막 (80)이 형성되어 있기 때문에, 반사형 TFT 기판 (1)에 유기 EL 재료, 전극 및 보호막을 설치함으로써, 유기 전계 발광 장치를 용이하게 얻을 수 있다. 또한, n형 산화물 반도체층 (40)이 소정의 위치에만 형성되게 되기 때문에, 게이트 배선 (24)끼리가 간섭하는 (크로스 토크)와 같은 우려를 배제할 수 있다.
이상, 본 발명의 반사형 TFT 기판 및 반사형 TFT 기판의 제조 방법에 대하여 바람직한 실시 형태를 나타내어 설명했지만, 본 발명에 따른 TFT 기판 및 TFT 기판의 제조 방법은 상술한 실시 형태로만 한정되는 것은 아니고, 본 발명의 범위에서 다양한 변경 실시가 가능함은 물론이다.
예를 들면, 상기 실시 형태에 이용한 n형 산화물 반도체층 (40)이나 산화물 도전체층 (50)은 상기 재료로 한정되는 것은 아니다.
즉, n형 산화물 반도체층 (40)의 재료로서는, 산화인듐, 산화아연, 산화주석, 산화인듐-산화아연, 산화아연-산화주석, 산화인듐-산화아연-산화주석, 산화인듐-산화아연-산화갈륨 등, 또는 이들에 절연성 투명 산화물을 첨가한 것 등을 들 수 있다. 한편, 절연성 투명 산화물로서 산화이트륨, 산화티탄, 산화지르코늄, 산화하프늄, 산화니오븀, 산화탄탈, 산화붕소, 산화알루미늄, 산화규소, 산화게르마늄, 란탄족계 원소의 산화물 등을 들 수 있다.
또한, n형 산화물 반도체층 (40)으로서 상기 산화물을 사용하는 경우, 그의 캐리어 밀도를 약 10+17/cm3 이하로 하는 것이 중요하게 된다. 이 경우, 대량의 산소 존재하에 성막하거나 산소의 존재하에 열 처리하면 좋다. 이와 같이 하면, 산소 결손에 의해 캐리어를 줄일 수 있다. 또한, 캐리어 밀도를 저하시킬 목적으로, 산화인듐에 산화아연을 첨가하거나, 산화주석에 산화인듐을 첨가하는 등을 하면 좋다. 이와 같이 하면, 하전자 제어에 의해 캐리어를 줄일 수 있다. 또한, 이들의 조합도 효과적으로 캐리어를 줄일 수 있다.
또한, 산화물 도전체층 (50)의 재료로서는, 산화인듐, 산화아연, 산화주석, 산화인듐-산화아연, 산화아연-산화주석, 산화인듐-산화아연-산화주석 등을 들 수 있다. 산화물 도전체층 (50)으로서, 상기 산화물을 사용하는 경우, 그의 캐리어 밀도를 10+20/cm3 이상으로 하는 것이 중요하게 된다.
본 발명의 반사형 TFT 기판 및 반사형 TFT 기판의 제조 방법은 LCD(액정 표시 장치)나 유기 EL 표시 장치에 사용되는 반사형 TFT 기판 및 반사형 TFT 기판의 제조 방법으로 한정되는 것은 아니다. 예를 들면, LCD(액정 표시 장치)나 유기 EL 표시 장치 이외의 표시 장치, 또는 다른 용도에 사용되는 반사형 TFT 기판 및 반사형 TFT 기판의 제조 방법으로서도 본 발명을 적용하는 것이 가능하다.

Claims (13)

  1. 기판과,
    이 기판의 상측에 형성된 게이트 전극 및 게이트 배선과,
    상기 기판, 상기 게이트 전극 및 상기 게이트 배선의 상측에 형성된 게이트 절연막과,
    상기 게이트 전극의 상측이면서, 상기 게이트 절연막의 상측에 형성된 산화물층과,
    상기 산화물층의 상측에 채널부에 의해 이격되어 형성된 금속층과,
    소스·드레인 전극과 전기적으로 접속된 화소 전극
    을 구비하는 반사형 TFT 기판이며,
    상기 금속층이 적어도 상기 화소 전극 및 상기 화소 전극과 접속된 상기 소스·드레인 전극으로서 기능하는 것을 특징으로 하는 반사형 TFT 기판.
  2. 제1항에 있어서, 상기 산화물층과 금속층 사이에 산화물 도전체층이 형성된 것을 특징으로 하는 반사형 TFT 기판.
  3. 제1항 또는 제2항에 있어서, 상기 금속층의 반사율이 80％ 이상인 것을 특징으로 하는 반사형 TFT 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속층이 알루미늄, 은 또는 금으로 이루어지는 박막, 또는 알루미늄, 은 또는 금을 포함하는 합금층으로 이루어지는 것을 특징으로 하는 반사형 TFT 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 반사형 TFT 기판이 금속층 및/또는 금속 박막을 구비하고, 상기 금속층 및/또는 금속 박막을 보호하는 금속층 보호용 산화물 투명 도전체층을 갖는 것을 특징으로 하는 TFT 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 반사형 TFT 기판의 상측이 보호용 절연막에 의해 덮이고, 상기 보호용 절연막이 각 화소 전극, 소스·드레인 배선 패드 및 게이트 배선 패드에 대응하는 위치에 개구부를 갖는 것을 특징으로 하는 반사형 TFT 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 산화물층이 n형 산화물 반도체층인 것을 특징으로 하는 반사형 TFT 기판.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 산화물층이 상기 채널부, 소스 배선, 드레인 배선, 소스 전극, 드레인 전극 및 화소 전극에 대응하는 소정의 위치에 형성된 것을 특징으로 하는 반사형 TFT 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 산화물층의 에너지 갭이 3.0 eV 이상인 것을 특징으로 하는 반사형 TFT 기판.
  10. 기판의 상측에 제1 마스크를 이용하여 게이트 전극 및 게이트 배선을 형성하는 공정과,
    상기 기판, 게이트 전극 및 게이트 배선의 상측에 게이트 절연막, 산화물층, 금속층 및 제2 레지스트를 적층하고, 하프톤 노광에 의해 상기 제2 레지스트를 소정의 형상으로 형성하는 공정과,
    상기 제2 레지스트를 이용하여 상기 금속층 및 산화물층을 에칭하여 소스 배선, 드레인 배선 및 화소 전극을 형성하는 공정과,
    상기 제2 레지스트를 재형성한 후, 상기 제2 레지스트를 이용하여 상기 게이트 전극의 상측의 상기 금속층을 선택적으로 에칭하여 소스 전극 및 드레인 전극을 형성하는 공정과,
    노출된 상기 게이트 절연막 및 산화물층의 상측, 및 상기 소스 배선, 드레인 배선, 소스 전극, 드레인 전극 및 화소 전극의 상측에 보호용 절연막 및 제3 레지스트를 적층하고, 제3 마스크를 이용하여 제3 레지스트를 소정의 형상으로 형성하는 공정과,
    상기 제3 레지스트를 이용하여 상기 화소 전극 및 소스·드레인 배선 패드의 상측의 상기 보호용 절연막, 및 상기 게이트 배선 패드의 상측의 상기 보호용 절연막 및 게이트 절연막을 에칭하여 상기 화소 전극, 소스·드레인 배선 패드 및 게이 트 배선 패드를 노출시키는 공정
    을 갖는 것을 특징으로 하는 반사형 TFT 기판의 제조 방법.
  11. 제10항에 있어서, 상기 산화물층과 금속층 사이에 산화물 도전체층을 적층하는 것을 특징으로 하는 반사형 TFT 기판의 제조 방법.
  12. 제10항 또는 제11항에 있어서, 상기 금속층의 상측에 금속층 보호용 산화물 투명 도전체층을 적층하는 것을 특징으로 하는 반사형 TFT 기판의 제조 방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 게이트 전극 및 게이트 배선의 상측에 금속층 보호용 산화물 투명 도전체층을 적층하는 것을 특징으로 하는 반사형 TFT 기판의 제조 방법.
KR1020087019529A 2006-02-09 2007-01-16 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법 KR20080106900A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00031833 2006-02-09
JP2006031833A JP2007212699A (ja) 2006-02-09 2006-02-09 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法

Publications (1)

Publication Number Publication Date
KR20080106900A true KR20080106900A (ko) 2008-12-09

Family

ID=38345012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087019529A KR20080106900A (ko) 2006-02-09 2007-01-16 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법

Country Status (7)

Country Link
US (1) US20100163876A1 (ko)
EP (1) EP1983499A4 (ko)
JP (1) JP2007212699A (ko)
KR (1) KR20080106900A (ko)
CN (1) CN101379539A (ko)
TW (1) TW200739919A (ko)
WO (1) WO2007091405A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468264B1 (ko) * 2010-09-13 2014-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
JP5368014B2 (ja) * 2008-06-24 2013-12-18 共同印刷株式会社 フレキシブル有機ｅｌディスプレイの製造方法
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
CN102132414B (zh) 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5606680B2 (ja) * 2009-01-19 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI626731B (zh) * 2009-08-07 2018-06-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101882887B1 (ko) 2009-09-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8759917B2 (en) 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
CN101807552B (zh) * 2010-03-16 2013-09-25 信利半导体有限公司 一种半透射式tft阵列基板制造方法
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014016375A (ja) * 2010-05-26 2014-01-30 Sharp Corp 表示装置およびその製造方法
JP5149464B2 (ja) * 2010-06-02 2013-02-20 シャープ株式会社 コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法
KR20110133251A (ko) 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5767015B2 (ja) * 2011-05-10 2015-08-19 出光興産株式会社 薄膜トランジスタ
US8703559B2 (en) * 2012-04-28 2014-04-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor array substrate and manufacturing method thereof
CN102779783B (zh) * 2012-06-04 2014-09-17 北京京东方光电科技有限公司 一种像素结构及其制造方法、显示装置
TWI471948B (zh) * 2012-10-18 2015-02-01 Chunghwa Picture Tubes Ltd 氧化物薄膜電晶體製程方法
CN103151253B (zh) * 2013-02-22 2015-07-22 北京京东方光电科技有限公司 信号线的制作方法、薄膜晶体管、阵列基板及显示装置
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
US9853070B2 (en) * 2014-12-09 2017-12-26 Sharp Kabushiki Kaisha Method of manufacturing display panel substrate
US9768254B2 (en) 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
CN107210534B (zh) * 2015-10-09 2018-10-09 夏普株式会社 Tft基板、使用该tft基板的扫描天线以及tft基板的制造方法
CN105742299B (zh) * 2016-05-16 2019-11-29 京东方科技集团股份有限公司 一种像素单元及其制作方法、阵列基板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4267242B2 (ja) * 2001-03-06 2009-05-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP2004319655A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2004317685A (ja) 2003-04-15 2004-11-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005019664A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005017669A (ja) 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005049667A (ja) 2003-07-30 2005-02-24 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005106881A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2005215419A (ja) * 2004-01-30 2005-08-11 Sony Corp 反射型液晶表示装置及び透過型液晶表示装置
CN102856390B (zh) * 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
JP4191641B2 (ja) * 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
TW200602774A (en) * 2004-07-06 2006-01-16 Chunghwa Picture Tubes Ltd Thin-film transistor manufacture method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468264B1 (ko) * 2010-09-13 2014-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9040396B2 (en) 2010-09-13 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9252248B2 (en) 2010-09-13 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device comprising oxide semiconductor layer

Also Published As

Publication number Publication date
EP1983499A1 (en) 2008-10-22
EP1983499A4 (en) 2010-08-18
CN101379539A (zh) 2009-03-04
US20100163876A1 (en) 2010-07-01
TW200739919A (en) 2007-10-16
JP2007212699A (ja) 2007-08-23
WO2007091405A1 (ja) 2007-08-16

Similar Documents

Publication Publication Date Title
KR20080106900A (ko) 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법
US8778722B2 (en) TFT substrate and method for producing TFT substrate
JP5244295B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5000290B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
US8030195B2 (en) TFT substrate and method for manufacturing TFT substrate
US7586197B2 (en) Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
US20090001374A1 (en) Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR101597214B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
JP2007134691A (ja) 配線、これを含む薄膜トランジスタ基板、及びその製造方法
JP2004273614A (ja) 半導体装置およびその製造方法
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20120138074A (ko) 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20070019458A (ko) 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
KR20160129160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080047179A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070000247A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060136217A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20100070085A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20070008923A (ko) 배선 구조, 그 형성 방법, 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR20100127051A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid