KR20100127051A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100127051A
KR20100127051A KR1020090045556A KR20090045556A KR20100127051A KR 20100127051 A KR20100127051 A KR 20100127051A KR 1020090045556 A KR1020090045556 A KR 1020090045556A KR 20090045556 A KR20090045556 A KR 20090045556A KR 20100127051 A KR20100127051 A KR 20100127051A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
etching
pixel electrode
pattern
Prior art date
Application number
KR1020090045556A
Other languages
English (en)
Inventor
최영주
박홍식
정종현
홍선영
김봉균
이병진
이왕우
서남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090045556A priority Critical patent/KR20100127051A/ko
Publication of KR20100127051A publication Critical patent/KR20100127051A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

마스크 수가 절감되고 데이터 배선용 도전막 식각시 산화물 반도체층이 보호되는 박막 트랜지스터 기판 및 그 제조 방법이 제공된다. 상기 박막 트랜지스터 기판은 기판 상에 형성되고, 게이트 전극을 포함하는 게이트 배선, 상기 게이트 배선 상에 형성되고, 트랜지스터 영역 및 화소 전극 형성 영역에 형성된 산화물 반도체층 패턴, 상기 산화물 반도체층 패턴 상에 형성되고, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 상기 소스 전극 및 드레인 전극과 상기 산화물 반도체층 패턴 사이에 형성된 산화물 반도체층 보호막 패턴, 및 상기 드레인 전극과 전기적으로 접속되는 화소 전극을 포함하되, 상기 산화물 반도체층 패턴 및 상기 화소 전극이 상기 데이터 배선과 중첩되지 않는 영역에서 상기 산화물 반도체층 패턴 및 상기 화소 전극의 측벽은 실질적으로 동일한 식각면을 갖는다.
박막 트랜지스터 기판, 산화물 반도체층 패턴, 화소 전극

Description

박막 트랜지스터 기판 및 그 제조 방법{Thin film transistor array substrate and method thereof}
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 개재되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
상술한 두 장의 기판 중 하나는 박막 트랜지스터 기판이며, 이 박막 트랜지스터 기판의 절연 기판 위에는 다수의 배선이 형성된다. 이러한 배선을 형성하는 대표적인 방법으로는, 구성 물질을 적층하고, 마스크 공정을 통해 패터닝하는 사진 식각 방법이 있다. 그러나, 사진 식각 방법은 박막 증착, 포토레지스트 도포, 마스크 정렬, 노광, 현상, 식각, 스트립 등의 공정 등의 다수의 공정이 수반되기 때문에, 공정 시간의 증가와 제품 원가 상승의 원인이 된다.
이와 같은 마스크 공정의 수를 감소시키는 방법으로서 산화물 반도체층과 데 이터 배선용 도전막을 일괄 식각하는 방법이 연구되고 있다. 구체적인 예를 들어 설명하면, 박막 트랜지스터 기판 상에 산화물 반도체층과 데이터 배선용 도전막을 순차적으로 증착하고, 데이터 배선용 도전막 상에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 이용하여 데이터 배선용 도전막과 산화물 반도체층을 일괄 식각하여 소스/드레인 전극과 산화물 반도체층 패턴을 형성한다.
그러나, 상기 공정은 마스크 수를 감소시키기는 하지만 일괄 식각에 사용되는 식각액에 의하여 산화물 반도체층이 과식각되는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 마스크 수가 절감되고 데이터 배선용 도전막 식각시 산화물 반도체층이 보호된 박막 트랜지스터 기판을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 마스크 수가 절감되고 데이터 배선용 도전막 식각시 산화물 반도체층이 보호된 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 박막 트랜지스터 기판의 일 태양(aspect)는, 기판 상에 형성되고, 게이트 전극을 포함하는 게이트 배선, 상기 게이트 배선 상에 형성되고, 트랜지스터 영역 및 화소 전극 형성 영역에 형성된 산화물 반도체층 패턴, 상기 산화물 반도체층 패턴 상에 형성되고, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 상기 소스 전극 및 드레인 전극과 상기 산화물 반도체층 패턴 사이에 형성된 산화물 반도체층 보호막 패턴, 및 상기 드 레인 전극과 전기적으로 접속되는 화소 전극을 포함하되, 상기 산화물 반도체층 패턴 및 상기 화소 전극이 상기 데이터 배선과 중첩되지 않는 영역에서 상기 산화물 반도체층 패턴 및 상기 화소 전극의 측벽은 실질적으로 동일한 식각면을 갖는다.
상기 다른 과제를 달성하기 위한 본 발명의 박막 트랜지스터 기판의 제조 방법의 일 태양(aspect)은, 기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계, 상기 게이트 배선 상에 산화물 반도체층, 산화물 반도체층 보호막, 및 데이터 배선용 도전막을 순차로 증착하는 단계, 상기 데이터 배선용 도전막 상에 제1 마스크 패턴을 형성하고, 상기 제1 마스크 패턴을 이용하여 상기 데이터 배선용 도전막 및 상기 산화물 반도체층 보호막을 식각하는 단계, 상기 식각된 데이터 배선용 도전막 상에 화소 전극용 도전막을 증착하는 단계, 및 상기 화소 전극용 도전막 상에 제2 마스크 패턴을 형성하고, 상기 제2 마스크 패턴을 이용하여 상기 화소 전극용 도전막 및 상기 산화물 반도체층을 식각하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 다르면, 산화물 반도체층 보호막을 형성함으로써 데이터 배선용 도전막 식각시 산화물 반도체층을 보호할 수 있으며, 화소 전극용 도전막 및 산화물 반도체층을 일괄 식각함으로써, 식각 마스크나 식각 공정을 별도로 추가하지 않을 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서 사용되는 용어인 "박막 트랜지스터 기판" 은 박막 트랜지스터를 적어도 하나 포함하는 기판을 말하며, 박막 트랜지스터와 기판 사이에 다른 구조물이 개재되어 있거나, 그 위에 다른 구조물이 형성되어 있는 경우를 배제하지 않는다.
이하, 도 1 및 도 2를 참조하여, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에 대하여 상세히 설명한다. 도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 배치도이다. 도 2는 도 1의 A-A’선 및 B-B’선을 따라 자른 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 1 및 도 2를 참조하면, 박막 트랜지스터 기판은 절연 기판(10) 상에 형성된 박막 트랜지스터 등 다양한 소자들을 포함한다.
절연 기판(10)은 소다석회유리(soda lime glass) 또는 보로 실리케이트 유리 등의 유리 또는 플라스틱 등으로 이루어질 수 있다.
절연 기판(10) 위에는 게이트 신호를 전달하는 게이트 배선(22, 26)이 형성되어 있다. 게이트 배선(22, 26)은 일 방향, 예를 들어 가로 방향으로 뻗어 있는 게이트선(22)과, 게이트선(22)으로부터 돌출되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 26)의 일측에는 게이트선(22)의 폭이 넓어져 형성된 게이트 배선 끝단(29)이 형성될 수 있다. 게이트 배선 끝단(29)은 게이트 패드부(83)와 접속된다.
그리고 절연 기판(10) 위에는 공통 전압(common voltage)을 전달하며 스토리지선 및 스토리지 전극을 포함하는 스토리지 배선(미도시)이 형성될 수 있다.
게이트 배선(22,26)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 배선(22, 26)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 26)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 산화 아연(ZnO), ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 26)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
절연 기판(10), 게이트 배선(22, 26) 상에는 예를 들어 질화 규소(SiNx)로 이루어진 게이트 절연막(30)이 형성되어 있다. 본 실시예의 게이트 절연막(30)은 게이트 배선 끝단(29)을 제외하고 절연 기판(10)의 전면에 형성되어 있다.
게이트 절연막(30) 상에는 산화물 반도체층 패턴(42)이 형성되어 있다. 산화물 반도체층 패턴(42)은 Zn, In, Ga, Sn 및 이들의 조합에서 선택된 물질의 산화물로 이루어질 수 있다. 예를 들어 산화물 반도체층 패턴(42)으로는 InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, GaZnSnO, GaInZnO, HfInZnO, 또는 ZnO 등의 혼합 산화물이 사용될 수 있다.
이러한 산화물 반도체층 패턴(42)은 수소화 비정질 규소에 비하여 전하의 유효 이동도(effective mobility)가 2 내지 100배 정도 크고, 온/오프 전류비가 105 내지 108 의 값을 가짐으로써 뛰어난 반도체 특성을 가지고 있다. 또한 산화물 반도체층 패턴(42)의 경우, 밴드갭(band gap)이 약 3.0 내지 3.5eV 이므로 가시광에 대하여 누설 광전류가 발생하지 않는다. 따라서 산화물 박막 트랜지스터의 순간 잔상을 방지할 수 있고, 산화물 박막 트랜지스터 하부에 광차단막을 형성할 필요가 없으므로 박막 트랜지스터 기판의 개구율을 높일 수 있다. 산화물 반도체의 특성을 향상시키기 위해 주기율표상의 3족, 4족, 5족 또는 전이원소가 추가로 포함될 수 있다. 또한, 산화물 반도체층 패턴(42)은 비정질 상태이지만 높은 전하의 유효 이동도를 가지고 있고, 기존 비정질 규소의 제조 공정을 그대로 적용할 수 있어서 대면적 표시 장치에 대하여 적용할 수 있다.
산화물 반도체층 패턴(42)은 게이트 전극(26) 및 소스 전극(65)과 드레인 전극(66)이 중첩되는 박막 트랜지스터 영역 및 화소 전극(82)이 형성되는 화소 전극 형성 영역에 형성되어 있다. 본 명세서에서 '화소 영역'이란 게이트선(22)과 데이터선(62)이 교차하여 형성된 단위 영역을 의미하며, 하나의 화소 영역은 게이트 전극(26) 및 소스 전극(65)과 드레인 전극(66)이 중첩되는 하나의 '박막 트랜지스터 영역' 및 화소 전극(82)이 형성되는 하나의 '화소 전극 형성 영역'을 포함한다. 본 실시예의 산화물 반도체층 패턴(42)은 화소 전극(82)과 일괄 식각되어 형성되므로, 화소 전극 형성 영역에도 형성된다. 또한 산화물 반도체층 패턴(42) 및 화소 전극(82)이 데이터 배선(62, 65, 66)과 중첩되지 않는 영역에서 산화물 반도체층 패턴(42)과 화소 전극(82)의 측벽은 동일한 식각면을 갖게 된다. 본 명세서에서 '동일한 식각면을 갖게 된다'는 것은 두 개 이상의 층이 일괄 식각되어, 각 층의 식각된 면이 서로 연결되어 있음을 의미한다.
산화물 반도체층 패턴(42) 상에는 산화물 반도체층 보호막 패턴(55, 56)이 형성되어 있다. 산화물 반도체층 보호막 패턴(55, 56)은 데이터 배선용 도전막을 식각하여 소스/드레인 전극(65, 66) 형성시에 산화물 반도체층을 보호하기 위한 것이다. 구체적으로 설명하면, 산화물 반도체층 보호막 패턴(55, 56)은 데이터 배선용 도전막 식각시에는 산화물 반도체층이 형성된 절연 기판(10) 전면에 형성되어 산화물 반도체층을 보호하며, 데이터 배선용 도전막을 식각하여 소스/드레인 전극(65, 66)을 형성한 후에 소스/드레인 전극(65, 66)과 동일한 형상으로 패턴된다. 산화물 반도체층 보호막 패턴(55, 56)은 데이터 배선용 도전막에 대해서 식각 선택비가 크고, 산화물 반도체층 패턴(42) 및 소스/드레인 전극(65, 66)과 오믹 콘택(Ohmic contact)을 형성할 수 있는 물질로 형성되는 것이 바람직하다. 예를 들어, 산화물 반도체층 보호막 패턴(55, 56)은 n형 불순물이 고농도로 도핑된 n+ 비정질 규소로 형성되는 것이 바람직하다.
산화물 빈도체층 패턴(42) 상에는 데이터 배선(62, 65, 66)이 형성되어 있다. 데이터 배선(62, 65, 66)은 예를 들어 세로 방향으로 형성되며 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62)과, 데이터선(62)으로부터 분지되어 산화물 반도체층 패턴(42)의 상부까지 연장되어 있는 소스 전극(65)과, 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 산화물 박막 트랜지스터의 채널부를 중심으로 소스 전극(65)과 대향하도록 산화물 반도체층 패턴(42) 상부에 형성되어 있는 드레인 전극(66)을 포함한다.
데이터 배선(62, 65, 66)은 Ni, Co, Ti, Ag, Cu, Cr, Mo, Al, Be, Nb, Au, Fe, Se, 또는 Ta 등으로 이루어진 단일막 또는 다중막 구조로 형성될 수 있다. 다중막 구조의 예로는 Ti/Cu, Ta/Al, Ta/Al, Ni/Al, Co/Al, Mo(Mo 합금)/Cu 등과 같은 이중막 또는 Mo/Al/Mo, Ti/Al/Ti, Ta/Al/Ta, Ti/Al/TiN, Ta/Al/TaN, Ni/Al/Ni, Co/Al/Co 등과 같은 삼중막을 들 수 있다. 다만, 데이터 배선(62, 65, 66)은 상술한 물질로 제한되는 것은 아니다. 특히 본 실시예에서는 데이터 배선(62, 65, 66) 과 산화물 반도체층 패턴(42)을 일괄 식각으로 형성하지 않으므로, 데이터 배선(62, 65, 66)을 형성하는 도전물질을 선택함에 있어서 산화물 반도체층과의 일괄 식각 여부를 고려할 필요가 없으므로, 도전물질을 선택함에 있어서 보다 유리하다.
본 실시예에서 산화물 반도체층 패턴(42)이 화소 전극(82)을 패터닝할 때 동시에 패터닝되기 때문에, 산화물 반도체층 패턴(42)이 화소마다 분리되도록 하기 위하여 인접하는 화소 전극(82)들이 데이터선(62)을 중심으로 좌우 대칭되도록 데이터선(62) 및 화소 전극(82)들이 형성된다.
데이터 배선(62, 65, 66) 상에는 예를 들어 질화 규소로 이루어진 패시베이션막 패턴(73)이 형성되어 있다. 본 실시예의 패시베이션막 패턴(73)은 데이터 배선(62, 65, 66)이 형성되지 않는 화소 전극 형성 영역의 일정 영역에는 형성되지 않는다. 따라서, 데이터 배선(62, 65, 66)과 중첩되지 않는 화소 전극(82)의 일정 영역은 산화물 반도체층 패턴(42)과 직접 접한다.
패시베이션막 패턴(73)에는 드레인 전극(66)의 일정 영역을 노출시키는 콘택홀(77)이 형성되어 있으며, 콘택홀(77)을 통하여 드레인 전극(66)과 화소 전극(82)이 전기적으로 연결된다.
패시베이션막 패턴(73) 상에는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 이루어질 수 있다. 데이터 전압이 인가된 화소 전극(82)은 공통 전극(미도시)과 함께 전계를 생성함으로써 박막 트랜지스터 기판과 공통 전극 기판(미도시) 사이에 개재된 액정층(미도시)의 액정 분자들을 회전 시킨다.
이하, 도 2 및 도 3 내지 도 10을 참조하여, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 상세히 설명한다. 도 3 내지 도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다. 설명의 편의상, 이하의 실시예들에서는 상기 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략하거나 간략화한다.
먼저, 도 3을 참조하면, 절연 기판(10) 상에 게이트 전극(26)을 포함하는 게이트 배선(22, 26) 및 게이트 배선 끝단(29)을 형성한다. 게이트 배선(22, 26)을 형성하는 단계는 스토리지 배선(미도시)을 형성하는 단계를 포함할 수 있다. 구체적으로, 절연 기판(10) 상에 게이트 배선용 도전막을 예컨대 스퍼터링 등을 이용하여 적층한 다음, 이를 사진 식각하여 게이트선(22), 게이트 전극(26) 및 게이트 배선 끝단(29)을 형성한다.
이어서, 상기 결과물 상에 게이트 절연막(30), 산화물 반도체층(40), 산화물 반도체층 보호막(50), 및 데이터 배선용 도전막(60)을 적층한다. 이들 물질은 예컨대 화학기상증착 또는 스퍼터링 등을 이용하여 증착할 수 있다.
이어서, 데이터 배선용 도전막(60) 상에 포토레지스트층(미도시)을 도포하고 패터닝하여 데이터 배선용 도전막(60) 상에 데이터 배선 형성용 포토레지스트 패턴(112, 114)을 형성한다. 데이터 배선 형성용 포토레지스트 패턴(112, 114)은 두께가 서로 다른 두 영역으로 이루어지며, 두께(d2)가 두꺼운 데이터 배선 형성용 포토레지스트 패턴(112)은 데이터선(62), 소스 전극(65) 및 드레인 전극(66) 형성 영역을 덮고, 두께(d1)가 얇은 데이터 배선 형성용 포토레지스트 패턴(114)은 소스 전극(65)과 드레인 전극(66)의 이격 공간 및 화소 전극 영역을 덮는다. 한편, 게이트 배선 끝단(29)의 일정 영역은 데이터 배선 형성용 포토레지스트 패턴(112, 114)에 의해 커버되지 않고 노출된다. 상술한 바와 같은 영역별로 다른 두께를 갖는 데이터 배선 형성용 포토레지스트 패턴(112, 114)은 슬릿 마스크 또는 하프톤 마스크를 이용하여 형성될 수 있다.
이어서, 도 4를 참조하면, 데이터 배선 형성용 포토레지스트 패턴(112, 114)을 식각 마스크로 이용하여 게이트 배선 끝단(29) 상의 노출된 데이터 배선용 도전막(60)을 식각한다. 데이터 배선용 도전막(60)의 식각은 데이터 배선용 도전막(60)의 종류, 두께 등에 따라 다르지만, 바람직한 일예로서 습식 식각으로 진행될 수 있다.
이어서, 도 5를 참조하면, 게이트 배선 끝단(29) 상에서 식각된 데이트 배선용 도전막(60)에 의해 노출된 산화물 반도체층 보호막(50)의 일정 영역을 식각한다. 산화물 반도체층 보호막(50)의 일정 영역의 식각은 건식 식각으로 진행될 수 있다. 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체가 사용될 수 있다. 이어서 데이터 배선 형성용 포토레지스트 패턴(112, 114)을 에치백(etch back)하여 두께(d2)가 두꺼운 데이터 배선 형성용 포토레지스트 패턴(112)은 남기고 두께(d1)가 얇은 데이터 배선 형성용 포토레지스트 패턴(114)은 제거한다. 두 께(d1)가 얇은 데이터 배선 형성용 포토레지스트 패턴(114)은 예를 들어 산소 등을 이용한 애슁 공정에 의해 제거할 수 있다.
이어서, 도 6을 참조하면, 잔류하는 데이터 배선 형성용 포토레지스트 패턴(112)을 식각 마스크로 이용하여 데이터 배선용 도전막(60)을 식각한다. 그 결과 소스 전극(65) 및 드레인 전극(66)이 형성된다. 이어서 게이트 배선 끝단(29) 상에서 식각된 산화물 반도체층 보호막(50)에 의해 노출된 산화물 반도체층(40)의 일정 영역을 식각한다. 산화물 반도체층(40)의 일정 영역의 식각은 습식 식각으로 진행될 수 있다.
예를 들어, 데이터 배선용 도전막(60)을 Ti/Cu의 다중막으로 형성하고 데이터 배선용 도전막(60)과 산화물 반도체층(40)을 일괄 식각하는 경우, Ti/Cu를 식각하기 위해서는 불소 이온이 필요한데, 불소 이온을 포함하는 식각액 사용시 산화물 반도체층(40)의 식각이 보다 빠르게 진행되어 산화물 반도체층(40)이 과식각되는 문제가 발생할 수 있다. 이를 방지하기 위해서 산화물 반도체층(40) 상에 식각 저지층 패턴을 형성한다면 식각 저지층 패턴을 형성하기 위한 마스크가 추가적으로 필요하게 되며, 산화물 반도체층(40)과 데이터 배선용 도전막(60)을 별도의 식각 공정에 의해 패터닝한다면 공정이 복잡해질 수 있다.
그러나 본 실시예에서는 데이터 배선용 도전막(60) 식각시에 산화물 반도체층(40) 상에, 데이터 배선용 도전막(60)에 대해서 식각 선택비가 큰, 예를 들어 n형 불순물이 고농도로 도핑된 n+ 비정질 규소로 형성된 산화물 반도체층 보호막(50)이 형성되어 있으므로, 데이터 배선용 도전막(60) 식각시 산화물 반도체 층(40)을 보호할 수 있다. 또한 산화물 반도체층 보호막(50)은 데이터 배선 형성용 포토레지스트 패턴(112)을 식각 마스크로 이용하여 식각되므로, 별도의 식각 마스크를 필요로 하지 않으며, 산화물 반도체층(40)은 후에 형성되는 화소 전극용 도전막(80)과 동일한 식각 마스크를 이용하여 일괄 식각되므로, 추가의 공정이 요구되지도 않는다. 또한 데이터 배선용 도전막(60) 물질을 선택함에 있어서 산화물 반도체층(40)과의 일괄 식각 여부를 고려할 필요가 없으므로, 도전물질을 선택함에 있어서 보다 유리하다.
이어서, 도 7을 참조하면, 잔류하는 데이터 배선 형성용 포토레지스트 패턴(112)을 식각 마스크로 이용하여 산화물 반도체층 보호막(50)을 식각하여 소스/드레인 전극(65, 66)과 동일한 형상을 갖는 산화물 반도체층 보호막 패턴(55, 56)을 형성한다. 이어서 게이트 배선 끝단(29) 상에서 식각된 산화물 반도체층(40)에 의해 노출된 게이트 절연막(30)의 일정 영역을 식각한다.
이어서, 도 8을 참조하면, 예컨대 습식 식각 공정으로 잔류하는 데이터 배선 형성용 포토레지스터 패턴(112)을 제거하고, 상기 결과물 상에 예컨대 CVD를 이용하여 패시베이션막(70)을 적층한다. 패시베이션막(70) 상에 포토레지스트 패턴(212)을 형성한다. 포토레지스터 패턴(212)은 데이터 배선(62, 65, 66)이 형성되지 않은 화소 전극 형성 영역의 일정 영역 및 드레인 전극(66)의 일정 영역을 노출시킨다.
이어서, 도 9를 참조하면, 포토레지스트 패턴(212)을 식각 마스크로 이용하여 노출된 패시베이션막(70)을 식각하여 콘택홀(77)을 갖는 패시베이션막 패턴(73) 을 형성한다. 패시베이션막(70)의 식각은 건식 식각으로 진행될 수 있다. 식각 후에는 데이터 배선(62, 65, 66)이 형성되지 않은 화소 전극 형성 영역의 일정 영역 상에 형성된 산화물 반도체층(40)이 노출된다.
이어서, 도 10을 참조하면, 상기 결과물의 전면(whole surface)에 스퍼터링 등의 증착 방식을 이용하여, 예를 들어 ITO 또는 IZO 등을 이용하여 화소 전극용 도전막(80)을 적층한다. 이어서 화소 전극용 도전막(80) 상에 포토레지스트 패턴(312)을 형성한다. 포토레지스트 패턴(312)을 이용하여 화소 전극용 도전막(80) 및 산화물 반도체층(40)을 식각한다. 이때, 화소 전극용 도전막(80) 및 산화물 반도체층(40)을 습식 식각으로 일괄 식각할 수 있다. 예컨대, 화소 전극용 도전막(80)이 IZO로 형성되고, 산화물 반도체층(40)이 GaInZnO로 형성된 경우, 질산 및 에틸렌 글리콜을 포함하는 식각액으로 일괄 식각할 수 있다.
그 결과 도 2와 같은 화소 전극(82) 및 산화물 반도체층 패턴(42)이 데이터 배선(62, 65, 66)과 중첩되지 않는 영역에서 화소 전극(82) 및 산화물 반도체층 패턴(42)의 측벽은 실질적으로 동일한 식각면을 갖도록 형성된다.
본 실시예에서는 산화물 반도체층 보호막(50)을 형성함으로써 데이터 배선용 도전막(60) 식각시 산화물 반도체층(40)을 보호할 수 있으며, 화소 전극용 도전막(80) 및 산화물 반도체층(40)을 일괄 식각함으로써 식각 마스크나 식각 공정을 별도로 추가하지 않아도 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 도면이다.
도 2는 도 1의 A-A', B-B'를 따라 절단한 단면도이다.
도 3 내지 도 10은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 22: 게이트선
26: 게이트 전극 29: 게이트 배선 끝단
30: 게이트 절연막 40: 산화물 반도체층
42: 산화물 반도체층 패턴 50: 산화물 반도체층 보호막
55, 56: 산화물 반도체층 보호막 패턴
60: 데이터 배선용 도전막 62: 데이터선
65: 소스 전극 66: 드레인 전극
70: 패시베이션막 73: 패시베이션막 패턴
82: 화소 전극 112, 114, 212, 312: 포토레지스트 패턴

Claims (14)

  1. 기판 상에 형성되고, 게이트 전극을 포함하는 게이트 배선;
    상기 게이트 배선 상에 형성되고, 트랜지스터 영역 및 화소 전극 형성 영역에 형성된 산화물 반도체층 패턴;
    상기 산화물 반도체층 패턴 상에 형성되고, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선;
    상기 소스 전극 및 드레인 전극과 상기 산화물 반도체층 패턴 사이에 형성된 산화물 반도체층 보호막 패턴; 및;
    상기 드레인 전극과 전기적으로 접속되는 화소 전극을 포함하되,
    상기 산화물 반도체층 패턴 및 상기 화소 전극이 상기 데이터 배선과 중첩되지 않는 영역에서 상기 산화물 반도체층 패턴 및 상기 화소 전극의 측벽은 실질적으로 동일한 식각면을 갖는 박막 트랜지스터 기판.
  2. 제 1항에 있어서,
    상기 산화물 반도체층 보호막 패턴은 n형 불순물이 고농도로 도핑된 n+ 비정질 실리콘층인 박막 트랜지스터 기판.
  3. 제 1항에 있어서,
    상기 드레인 전극과 상기 화소 전극 사이에 형성된 패시베이션막 패턴을 더 포함하고,
    상기 화소 전극은 상기 패시베이션막 패턴 내에 형성된 콘택홀을 통하여 상기 드레인 전극과 접하는 박막 트랜지스터 기판.
  4. 제 3항에 있어서,
    상기 데이터 배선과 중첩되지 않는 상기 화소 전극의 일정 영역은 상기 산화물 반도체층 패턴과 직접 접하는 박막 트랜지스터 기판.
  5. 제 1항에 있어서,
    상기 화소 전극 및 인접하는 화소의 화소 전극은 상기 데이터선을 중심으로 좌우 대칭되도록 형성된 박막 트랜지스터 기판.
  6. 기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;
    상기 게이트 배선 상에 산화물 반도체층, 산화물 반도체층 보호막, 및 데이터 배선용 도전막을 순차로 증착하는 단계;
    상기 데이터 배선용 도전막 상에 제1 포토레지스트 패턴을 형성하고, 상기 제1 포토레지스트 패턴을 이용하여 상기 데이터 배선용 도전막 및 상기 산화물 반도체층 보호막을 식각하는 단계;
    상기 식각된 데이터 배선용 도전막 상에 화소 전극용 도전막을 증착하는 단계; 및
    상기 화소 전극용 도전막 상에 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 이용하여 상기 화소 전극용 도전막 및 상기 산화물 반도체층을 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 제 6항에 있어서,
    상기 화소 전극용 도전막 및 상기 산화물 반도체층을 식각하는 단계는 상기 화소 전극용 도전막 및 상기 산화물 반도체층을 일괄 식각하는 것인 박막 트랜지스터의 제조 방법.
  8. 제 7항에 있어서,
    상기 화소 전극용 도전막 및 상기 산화물 반도체층을 일괄 식각하는 것은 질산 및 에틸렌 글리콜을 포함하는 식각액을 이용하여 습식 식각하는 것인 박막 트랜지스터의 제조 방법.
  9. 제 6항에 있어서,
    상기 산화물 반도체층 보호막은 n형 불순물이 고농도로 도핑된 n+ 비정질 실리콘층인 박막 트랜지스터의 제조 방법.
  10. 제 6항에 있어서,
    상기 데이터 배선용 도전막 및 상기 산화물 반도체층 보호막을 식각한 후에,
    상기 기판 상에 패시베이션막을 증착하는 단계; 및
    상기 패시베이션막 내에 드레인 전극과 화소 전극을 전기적으로 접속시키기 위한 콘택홀을 형성하기 위하여 상기 패시베이션막의 일정 영역을 식각하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  11. 제 10항에 있어서,
    상기 콘택홀을 형성하기 위하여 상기 패시베이션막의 일정 영역을 식각할 때, 식각된 상기 데이터 배선용 도전막과 중첩하지 않는 상기 패시베이션막의 일정 영역도 함께 식각하는 것을 포함하는 박막 트랜지스터 기판의 제조 방법.
  12. 제 6항에 있어서,
    상기 게이트 배선을 형성하는 단계는 상기 게이트 배선의 일단에 게이트 배선 끝단을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  13. 제 12항에 있어서,
    상기 제1 포토레지스트 패턴은, 상기 게이트 배선 끝단에 대응하는 상기 데이터 배선용 도전막의 일정영역을 노출시키며, 소스 및 드레인 전극이 형성되는 영역에서 제1 두께를 가지고, 그 이외의 영역에서는 제1 두께보다 얇은 제2 두께를 갖는 박막 트랜지스터의 제조 방법.
  14. 제 13항에 있어서,
    상기 제1 포토레지스트 패턴을 이용하여 상기 데이터 배선용 도전막 및 상기 산화물 반도체층 보호막을 식각하는 단계는,
    상기 제1 포토레지스트 패턴을 이용하여 상기 게이트 배선 끝단에 대응하는 상기 데이터 배선용 도전막의 일정 영역 및 상기 산화물 반도체층 보호막의 일정 영역을 식각하는 단계;
    상기 제1 포토레지스트 패턴이 상기 소스 및 드레인 전극이 형성되는 영역에만 남도록 상기 제1 포토레지스트 패턴을 에치백하는 단계;
    상기 에치백된 제1 포토레지스트 패턴을 이용하여 상기 데이터 배선용 도전막을 식각하는 단계;
    상기 게이트 배선 끝단에 대응하는 상기 산화물 반도체층의 일정 영역을 식각하는 단계; 및
    상기 에치백된 제1 포토레지스트 패턴을 이용하여 상기 산화물 반도체층 보호막을 식각하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
KR1020090045556A 2009-05-25 2009-05-25 박막 트랜지스터 기판 및 그 제조 방법 KR20100127051A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090045556A KR20100127051A (ko) 2009-05-25 2009-05-25 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090045556A KR20100127051A (ko) 2009-05-25 2009-05-25 박막 트랜지스터 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100127051A true KR20100127051A (ko) 2010-12-03

Family

ID=43504434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090045556A KR20100127051A (ko) 2009-05-25 2009-05-25 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20100127051A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200110275A (ko) * 2011-05-05 2020-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200110275A (ko) * 2011-05-05 2020-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US11942483B2 (en) 2011-05-05 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US11804495B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR101497425B1 (ko) 액정 표시 장치 및 그 제조 방법
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100070081A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20120049661A (ko) 표시 기판, 표시 장치 및 이의 제조 방법
KR20160085402A (ko) 박막 트랜지스터 기판 및 이의 제조방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20120058106A (ko) 액정 표시 장치 및 그 제조 방법
KR20060016920A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20100050222A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20100127051A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20100070085A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100070086A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20120058119A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101496204B1 (ko) 액정 표시 장치 제조 방법
CN117457659A (zh) 阵列基板及其制作方法、显示装置
JP2012190978A (ja) 半導体装置
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070018291A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination