KR20060060334A - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20060060334A
KR20060060334A KR1020040099381A KR20040099381A KR20060060334A KR 20060060334 A KR20060060334 A KR 20060060334A KR 1020040099381 A KR1020040099381 A KR 1020040099381A KR 20040099381 A KR20040099381 A KR 20040099381A KR 20060060334 A KR20060060334 A KR 20060060334A
Authority
KR
South Korea
Prior art keywords
layer
line
drain electrode
data line
gate
Prior art date
Application number
KR1020040099381A
Other languages
English (en)
Inventor
배양호
조범석
이제훈
정창오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040099381A priority Critical patent/KR20060060334A/ko
Publication of KR20060060334A publication Critical patent/KR20060060334A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되는 보호막, 그리고 상기 보호막 및 상기 게이트 절연막 위에 형성되어 있고, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하고, 상기 드레인 전극과 상기 화소 전극 사이에 접촉 보조층을 더 포함한다. 이때 접촉 보조층은 리프트 오프로 형성된다.
알루미늄, 배선, 몰리브덴, 박막트랜지스터, 접촉저항, 저저항, 다층막

Description

박막 트랜지스터 표시판 및 그의 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa' 선, IIb-IIb' 선 및 IIb'-IIb" 선을 따라 잘라 도시한 단면도이다.
도 3, 도 6 및 도 9는 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이다.
도 4a 및 도 4b는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa' 선, IVb-IVb' 선 및 IVb'-IVb" 선을 따라 잘라 도시한 단면도이다.
도 5a 및 도 5b는 각각 도 3에 도시한 박막 트랜지스터 표시판을 IVa-IVa' 선, IVb-IVb' 선 및 IVb'-IVb" 선을 따라 잘라 도시한 단면도로서 도 4a 및 도 4b 다음 단계에서의 도면이다.
도 7a 및 도 7b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa' 선, VIIb-VIIb' 선 및 VIIb'-VIIb" 선을 따라 잘라 도시한 단면도이다.
도 8a 및 도 8b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa' 선, VIIb-VIIb' 선 및 VIIb'-VIIb" 선을 따라 잘라 도시한 단면도로서 도 7a 및 도 7b 다음 단계에서의 도면이다.
도 10a 및 도 10b는 각각 도 9에 도시한 박막 트랜지스터 표시판을 Xa-Xa' 선, Xb-Xb' 선 및 Xb'-Xb" 선을 따라 잘라 도시한 단면도이다.
도 11a 및 도 11b는 각각 도 9에 도시한 박막 트랜지스터 표시판을 Xa-Xa' 선, Xb-Xb' 선 및 Xb'-Xb" 선을 따라 잘라 도시한 단면도로서 도 10a 및 도 10b 다음 단계에서의 도면이다.
도 12a 및 도 12b는 각각 도 11a 및 도 11b 다음 단계에서의 단면도이다.
본 발명은 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이러한 액정 표시 장치에서, 신호 지연을 방지하기 위하여 영상 신호나 제어 신호 등을 전달하는 게이트선 또는 데이터선은 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같이 낮은 비저항 물질을 사용하는 것이 일반적이다. 이때, 알루미늄은 물리적 또는 화학적 특성이 약하기 때문에 접촉 특성이 우수한 다른 금속을 게재하여 알루미늄 또는 알루미늄 합금과 함께 이중막 또는 삼중막으로 게이트선 및 데이터선을 형성하는 것이 바람직하다. 이러한 금속 중에 몰리브덴을 포함하는 도전막은 알루미늄을 포함하는 도전막과 하나의 식각 조건으로 패터닝이 가능하여 유리하게 사용된다.
하지만 이와 같이 게이트선과 데이터선을 이중막 또는 삼중막으로 형성할 경우, 제조 공정이 복잡해지고, 층들 간의 식각 속도 등의 차이로 인해 발생하는 언더컷 등으로 단면의 프로파일(profile)이 악화되고, 이에 따른 신호 불량으로 동작의 신뢰성이 떨어진다.
본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터 표시판의 제조 공정을 간소화하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 다층막 구조의 신호선에 의한 오동작을 줄이는 것이다.
상기한 목적을 달성하기 위한 본 발명의 한 특징에 따른 박막 트랜지스터 표시판은 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되는 보호막, 그리고 상기 보호막 및 상기 게이트 절연막 위에 형성되어 있고, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하고, 상기 드레인 전극과 상기 화소 전극 사이에 제1 접촉 보조층을 더 포함한다.
상기 보호막과 상기 게이트 절연막은 상기 데이터선의 일부와 상기 게이트선의 일부를 노출시키는 접촉 구멍을 가지며, 상기 박막 트랜지스터 표시판은 상기 접촉 구멍에 형성되어 있으며 접촉 보조 부재를 더 포함하는 것이 좋다. 상기 접촉 구멍에 형성되어 있고, 상기 접촉 구멍을 통해 노출된 상기 게이트선 및 상기 데이터선 일부와 상기 접촉 보조 부재 사이에 제2 접촉 보조층을 더 포함하는 것이 바람직하다.
상기 제1 및 제2 접촉 보조층은 금속층인 것이 좋고, 특히, 상기 제1 및 제2 접촉 보조층은 몰리브덴으로 형성되어 있는 것이 바람직하다.
상기 게이트선은 알루미늄-네오디뮴 합금(AlNd)으로 형성되어 있는 것이 좋고, 상기 데이터선 및 드레인 전극은 차례로 적층된 제1 도전층 및 제2 도전층으로 이루어지는 것이 좋다. 이때, 상기 제1 도전층은 몰리브덴 또는 몰리브덴 합금으로 형성되어 있고, 상기 제2 도전층은 알루미늄 또는 알루미늄 합금으로 형성되어 있는 것이 바람직하다.
상기 게이트선과 동일 층에 형성된 유지 전극선을 더 포함할 수 있고, 상기 드레인 전극은 상기 유지 전극선과 중첩하는 것이 바람직하다.
본 발명의 다른 특징에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트 전극을 포함하는 게이트선 및 유지 전극선을 형성하는 단계, 상기 게이트선 및 상기 유지 전극선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계, 상기 저항성 접촉 부재 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 보호막을 증착하는 단계, 상기 보호막 위에 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 하여 상기 보호막 및 상기 게이트 절연막을 식각함으로써 상기 데이터선의 일부 및 상기 드레인 전극의 일부와 상기 게이트선의 일부를 드러내는 단계, 금속막을 증착하는 단계, 상기 제1 감광막을 제거하여 상기 드러난 상기 데이터선의 일부, 상기 드레인 전극의 일부 및 상기 게이트선의 일부와 연결되는 접촉 보조층을 형성하는 단계, 그리고 상기 접촉 보조층과 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 접촉 보조층은 몰리브덴으로 형성되어 있는 것이 바람직하다.
상기 화소 전극 형성 단계에서 상기 게이트선의 노출된 부분과 상기 데이터선의 노출된 부분 위에 형성된 접촉 보조층과 연결되는 접촉 보조 부재를 형성하는 것이 좋다.
상기 제1 감광막은 차광 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성할 수 있다.
상기 게이트선은 알루미늄-네오디뮴(AlNd) 합금으로 형성되어 있는 것이 바람직하다.
상기 데이터선 및 드레인 전극은 차례로 적층된 제1 도전층 및 제2 도전층으로 이루어지고, 상기 제1 도전층은 몰리브덴 또는 몰리브덴 합금으로 형성되어 있고, 상기 제2 도전층은 알루미늄 또는 알루미늄 합금으로 형성되어 있는 것이 좋다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1 내지 도 2b에 도시한 바와 같이, 절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고 게이트 신호를 전달하며, 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분을 가지고 있다. 각 게이트선(121)의 일부는 위로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다.
유지 전극선(131)은 주로 가로 방향으로 뻗어 있고, 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)에 인가되는 공통 전압(common voltage) 따위의 미리 정해진 전압을 인가 받으며, 폭이 아래 위로 확장한 확장부(137)를 포함한다.
게이트선(121)과 유지 전극선(131)은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 및 구리(Cu)나 구리 합금 등 구리 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 도전막을 포함한다. 그러나 게이트선(121) 및 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이 경우 한 도전막은 게이트선(121)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 Al 계열 금속, Ag 계열 금속 또는 Cu 계열 금속으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 Cr, Mo, Ti, Ta 또는 이들의 합금 등으로 이루어진다. 비저항이 낮은 도전막이 상부에 오고 접촉 특성이 우수한 도전막이 하부에 오는 구조로는 크롬 하부막과 알루미늄-네오디뮴(Nd) 합금의 상부막을 들 수 있고, 그 반대인 예로는 Al-Nd 하부막과 Mo 상부막을 들 수 있다. 본 실시예에서 게이트선(121)과 유지 전극선(131)은 알루미늄-네오디뮴(AlNd)의 합금으로 형성되어 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며, 그 경사각은 약 30-80° 범위이다.
게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(projection)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터 전압을 전달하는 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분을 가지고 있다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 각 드레인 전극(175)은 다른 층과의 접속을 위하여 면적이 넓으며 유지 전극선(131)의 확장부(137)와 중첩되어 있는 한 쪽 끝 부분(177)과 선형인 다른 쪽 끝 부분을 가지고 있으며, 각 소스 전극(173)은 드레인 전극(175)의 다른 끝 부분을 일부 둘러싸도록 굽어 있다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 데이터 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진 상부막과 알루미늄 계열의 금속이 저항성 접촉 부재로 확산되는 것을 방지하기 위한 금속, 이를테면 티타늄, 탄탈륨, 크롬, 몰리브덴 또는 이들의 합금으로 이루어진 하부막을 포함한다.
본 실시예에서, 하부막(171p, 175p)은 몰리브덴으로 형성되어 있고, 상부막(171q, 175q)은 알루미늄으로 형성되어 있다.
데이터선(171)과 드레인 전극(175)의 측면 역시 경사져 있으며, 경사각은 수평면에 대하여 약 30-80° 범위이다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
선형 반도체(151)는 데이터선(171)과 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 거의 동일한 모양을 가진다. 그러나 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있다.
게이트선(121), 데이터선(171) 및 노출된 반도체(154) 부분 전체와 드레인 전극(175) 일부 위에는 질화규소 따위의 무기물로 이루어진 보호막(passivation member)(180)이 형성되어 있다. 그러나 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질이나, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수가 약 4.0 이하인 저유전율 절연 물질로 이루어질 수도 있으며, 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
보호막(180)은 게이트선(121)의 끝 부분, 데이터선(171)의 끝 부분 및 드레인 전극(175)의 일부분(177)을 각각 드러내는 복수의 접촉 구멍(contact hole)(181, 182, 187)을 가지고 있다.
보호막(180)의 접촉 구멍(181, 182, 187)에는 IZO 또는 ITO와의 물리적, 화학적, 전기적 특성이 우수한 물질, 이를테면 티타늄, 탄탈륨, 크롬, 몰리브덴 또는 이들의 합금 등으로 이루어진 접촉 보조층(62)이 형성되어 있다. 본 실시예에서 접촉 보조층(62)은 몰리브덴으로 형성되어 있다.
보호막(180)과 접촉 보조층(62) 위에는 IZO, ITO 또는 a-ITO(비정질 ITO) 따위의 투명한 도전체 또는 반사성 금속으로 이루어진 복수의 화소 전극(pixel electrode)(190)이 형성되어 있고, 접촉 구멍(181, 182)에는 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(187)을 통하여 노출된 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층의 액정 분자들을 재배열시킨다.
또한 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 도 1 내지 도 2b를 참고하면, 유지 축전기는 화소 전극(190)과 유지 전극선(131)의 중첩 및 화소 전극(190)과 연결되어 있는 드레인 전극(175)과 유지 전극선(131)의 중첩으로 만들어진다. 유지 전극선(131)에 확장부(137)가 있어 중첩 면적이 크고, 화소 전극(190)과 유지 전극선(131) 사이에 보호막(180)이 없고 게이트 절연막(140)만이 존재하여 이들(190, 131) 사이의 거리가 짧으므로 유지 축전기의 정전 용량이 크다.
이때, 화소 전극(190)과 연결되는 드레인 전극(175)의 일부(177)는 게이트 절연막(140)을 사이에 두고 유지 전극선(131)과 중첩되어 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분 및 데이터선(171)의 끝 부분과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분 및 데이터선(171)의 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에서 대하여 도 3 내지 도 11b와 앞서의 도 1 내지 도 2b를 참고로 하여 상세히 설명한다.
도 3, 도 6 및 도 9는 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도 4a 및 도 4b는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa' 선, IVb-IVb' 선 및 IVb'-IVb 선 을 따라 잘라 도시한 단면도이고, 도 5a 및 도 5b는 각각 도 3에 도시한 박막 트랜지스터 표시판을 IVa-IVa' 선, IVb-IVb' 선 및 IVb'-IVb 선을 따라 잘라 도시한 단면도로서 도 4a 및 도 4b 다음 단계에서의 도면이고, 도 7a 및 도 7b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa' 선, VIIb-VIIb' 선 및 VIIb'-VIIb 선 을 따라 잘라 도시한 단면도이고, 도 8a 및 도 8b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa' 선, VIIb-VIIb' 선 및 VIIb'-VIIb 선을 따라 잘라 도시한 단면도로서 도 7a 및 도 7b 다음 단계에서의 도면이고, 도 10a 및 도 10b는 각각 도 9에 도시한 박막 트랜지스터 표시판을 Xa-Xa' 선, Xb-Xb' 선 및 Xb'-Xb 선을 따라 잘라 도시한 단면도이며, 도 11a 및 도 11b는 각각 도 9에 도시한 박막 트랜지스터 표시판을 Xa-Xa' 선, Xb-Xb' 선 및 Xb'-Xb 선을 따라 잘라 도시한 단면도로서 도 10a 및 도 10b 다음 단계에서의 도면이고, 도 12a 및 도 12b는 각각 도 11a 및 도 11b 다음 단계에서의 단면도이다.
먼저, 도 3 내지 4b에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 사진 식각하여 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)과 확장부(137)를 포함하는 유지 전극선(131)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법(CVD) 등으로 연속하여 적층한다. 게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 약 250~400℃, 두께는 2,000∼5,000Å 정도인 것이 바람직하다.
이어 금속 따위의 도전체층(170)을 스퍼터링 등의 방법으로 소정의 두께로 증착한 다음 그 위에 감광막(70)을 1 μm 내지 2 μm의 두께로 도포한다. 도전체 층(170)은 알루미늄을 포함하는 이중막(701, 702)으로 형성되며, 예를 들어, 몰리브덴(Mo)으로 형성되어 있는 하부막(701)과 알루미늄(Al)으로 형성되어 있는 상부막(702)의 이중막으로 형성한다. 이처럼 몰리브덴(Mo)과 알루미늄(Al)을 포함하는 경우에는 하나의 식각 조건으로 패터닝이 가능한 장점이 있다.
그 후, 광마스크(도시하지 않음)를 통하여 감광막(70)에 빛을 조사한 후 현상한다. 현상된 감광막의 두께는 위치에 따라 다른데, 도 5a 및 5b에서 감광막(70)은 두께가 서로 다른 제1 내지 제3 부분으로 이루어진다. 영역(A)(이하 배선 영역이라 함)에 위치한 제1 부분과 영역(B)(이하 채널 영역이라 함)에 위치한 제2 부분은 각각 도면 부호 72와 74로 나타내었고 영역(C)(이하 기타 영역이라 함)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(72)과 제2 부분(74)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(74)의 두께를 제1 부분(72)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투과 영역(light transmitting area)과 차광 영역(light blocking area)뿐 아니라 반투과 영역(translucent area)을 두는 것이 그 예이다. 반투과 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능 (resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투과 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막(72, 74)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 6 내지 7b에 도시한 바와 같은 복수의 소스 전극(173)을 포함하고 제1 도전층(173p, 171p)과 제2 도전층(173q, 171q)으로 이루어진 복수의 데이터선(171) 및 확장부(177)를 포함하고 제1 도전층(175p)과 제2 도전층(175q)으로 이루어진 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
설명의 편의상, 배선 영역(A)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제1 부분이라 하고, 채널 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제2 부분이라 하고, 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제3 부분이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
(1) 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분 제거,
(2) 채널 영역(B)에 위치한 감광막의 제2 부분(74) 제거,
(3) 채널 영역(B)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160)의 제2 부분 제거, 그리고
(4) 배선 영역(A)에 위치한 감광막의 제1 부분(72) 제거.
이러한 순서의 다른 예는 다음과 같다.
(1) 기타 영역(C)에 위치한 도전체층(170)의 제3 부분 제거,
(2) 채널 영역(B)에 위치한 감광막의 제2 부분(74) 제거,
(3) 기타 영역(C)에 위치한 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분 제거,
(4) 채널 영역(B)에 위치한 도전체층(170)의 제2 부분 제거,
(5) 배선 영역(A)에 위치한 감광막의 제1 부분(72) 제거, 그리고
(6) 채널 영역(B)에 위치한 불순물 비정질 규소층(160)의 제2 부분 제거.
감광막의 제2 부분(74)을 제거할 때 감광막의 제1 부분(72)의 두께가 줄겠지만, 감광막의 제2 부분(74)의 두께가 감광막의 제1 부분(72)보다 얇기 때문에, 하부층이 제거되거나 식각되는 것을 방지하는 제1 부분(72)이 제거되지는 않는다.
적절한 식각 조건을 선택하면, 감광막의 제3 부분 아래의 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150) 부분과 감광막의 제2 부분(74)을 동시에 제거할 수 있다. 이와 유사하게, 감광막의 제2 부분(74) 아래의 불순물 비정질 규소층(160) 부분과 감광막의 제1 부분(72)을 동시에 제거할 수 있다. 예를 들면, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 식각율로 감 광막과 진성 비정질 규소층(150)[또는 불순물 비정질 규소층(160)]을 식각할 수 있다.
도전체층(170)의 표면에 감광막 찌꺼기가 남아 있으면 애싱(ashing)을 통하여 제거한다.
이어 도 8a 및 도 8b에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175) 위에 보호막(180)을 적층한 다음, 그 위에 감광막(40)을 도포하고 그 위에 광마스크(50)를 정렬한다.
광마스크(50)는 투명한 기판(51)과 그 위의 불투명한 차광층(52)으로 이루어지며, 차광층(52)의 폭이 일정 폭 이상 없는 투과 영역(D)과 소정 폭 이상 차광층(52)이 있는 차광 영역(E)을 포함한다. 투과 영역(D)은 드레인 전극(175)의 일부분과 게이트선(121)의 끝 부분 및 데이터선(171)의 끝 부분과 마주보며, 그 외의 부분은 차광 영역(E)과 마주본다.
이러한 광마스크(50)를 통하여 감광막(40)에 빛을 조사한 후 현상하면, 도 8a 및 도 8b에서 빗금친 부분이 없어지고, 나머지 부분이 남는다. 이어 도 9 내지 도 10b에 도시한 바와 같이, 남아 있는 감광막 부분(42)을 식각 마스크로 하여 노출된 보호막(180) 부분을 제거하여, 드레인 전극(175)의 일부분을 드러내는 접촉 구멍(187)과 데이터선(171)의 끝 부분을 드러내는 접촉 구멍(182)을 형성하고, 게이트선(121)의 끝 부분 위의 게이트 절연막(140)을 드러내는 접촉 구멍(181)의 상부 측벽을 형성한다. 다음, 계속해서 게구멍(181)을 완성한다.
이어 도 11a 및 도 11b에 도시한 바와 같이, 몰리브덴(Mo) 등으로 형성되어 있는 금속막(60)을 형성한다.
이때, 금속막(60)은 보호막(180) 위에 위치하는 제1 부분(61)과 보호막(180)에 형성된 접촉 구멍(181, 182, 187) 내부에 위치하는 제2 부분(62)으로 이루어지는데 감광막 부분(42)의 두꺼운 두께로이트선(121)의 끝 부분 위에 노출된 게이트 절연막(140) 부분을 제거하여 접촉 인하여 감광막 부분(42)과 기타 부분의 단차가 심하기 때문에 금속막(60)의 제1 부분(61)과 제2 부분(62)이 적어도 일부분 서로 분리되어 틈이 생기고 이에 따라 감광막 부분(42)의 측면이 적어도 일부분 노출된다.
이어 기판(110)을 감광막 용제에 담그면 용제는 남은 감광막 부분(42)의 노출된 측면을 통하여 감광막 부분(42)으로 침투하고 이에 따라 감광막 부분(42)이 제거된다. 이때, 남은 감광막 부분(42) 위에 위치하는 금속막(60)의 제1 부분(61) 또한 리프트-오프(lift-off) 방식으로 감광막 부분(42)과 함께 떨어져 나가므로, 결국 금속막(60)의 제2 부분(62)만이 남게 되며, 이들은 접촉 보조층(62)을 이룬다.
다음, 마지막으로 기판 위에 IZO 또는 ITO막을 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 접촉 보조 부재(81, 82)를 형성한다(도 1 및 도 2b 참조). IZO의 경우 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15-20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 다른 도전체와의 접촉 저항을 최소화하기 위해 바람직하다.
이와 같이, 화소 전극(190) 또는 접촉 보조 부재(81, 82)와 게이트선(121) 또는 데이터선(171)이 접촉하는 부분에 몰리브덴(Mo) 등의 접촉 보조층(62)을 형성하므로, IZO 또는 ITO와의 접촉 저항을 낮춘다.
또한 신호 지연을 방지하기 위하여 게이트선(121) 또는 데이터선(171)을 알루미늄(A1) 또는 알루미늄 합금 등과 같은 비저항 물질을 사용할 경우, 단일막의 게이트선(121)과 이중막의 데이터선(171)을 이용하므로 식각시 프로파일의 특성이 향상된다.
이러한 본 발명에 의하면, 비저항 물질을 이용하여 게이트선과 데이터선 등과 같은 신호 배선을 형성할 때 리프트 오프 방식을 통해 화소 전극과 접촉 보조 부재와 접촉하는 부분에만 접촉 저항을 줄이는 금속층을 형성한다. 따라서 게이트선과 데이터선의 층의 수를 줄일 수 있으므로 제조 공정이 간단해지고 제조 시간이 줄어든다. 또한, 다층막 구조일 때 발생하는 언더컷 등으로 인해 프로파일이 양호하지 않아 발생하는 단선이나 연결 불량으로 인한 오동작이 줄어들어 동작의 신뢰성이 향상되고 생산 수율이 좋아진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (15)

  1. 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 데이터선 및 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 형성되는 보호막, 그리고
    상기 보호막 및 상기 게이트 절연막 위에 형성되어 있고, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극
    을 포함하고,
    상기 드레인 전극과 상기 화소 전극 사이에 제1 접촉 보조층
    을 더 포함하는
    박막 트랜지스터 표시판.
  2. 제1항에서
    상기 보호막과 상기 게이트 절연막은 상기 데이터선의 일부와 상기 게이트선의 일부를 노출시키는 접촉 구멍을 가지며,
    상기 박막 트랜지스터 표시판은 상기 접촉 구멍에 형성되어 있으며 접촉 보조 부재를 더 포함하는
    박막 트랜지스터 표시판.
  3. 제2항에서
    상기 접촉 구멍에 형성되어 있고, 상기 접촉 구멍을 통해 노출된 상기 게이트선 및 상기 데이터선 일부와 상기 접촉 보조 부재 사이에 제2 접촉 보조층을 더 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서
    상기 제1 및 제2 접촉 보조층은 금속층인 박막 트랜지스터 표시판.
  5. 제4항에서
    상기 제1 및 제2 접촉 보조층은 몰리브덴으로 형성되어 있는 박막 트랜지스터 표시판.
  6. 제1항 내지 제5항 중 어느 한 항에서
    상기 게이트선은 알루미늄-네오디뮴(AlNd) 합금으로 형성되어 있는 박막 트랜지스터 표시판.
  7. 제1항 내지 제5항 중 어느 한 항에서
    상기 데이터선 및 드레인 전극은 차례로 적층된 제1 도전층 및 제2 도전층으로 이루어지고,
    상기 제1 도전층은 몰리브덴 또는 몰리브덴 합금으로 형성되어 있고,
    상기 제2 도전층은 알루미늄 또는 알루미늄 합금으로 형성되어 있는
    박막 트랜지스터 표시판.
  8. 제1항에서
    상기 게이트선과 동일 층에 형성된 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서
    상기 드레인 전극은 상기 유지 전극선과 중첩하는 박막 트랜지스터 표시판.
  10. 기판 위에 게이트 전극을 포함하는 게이트선 및 유지 전극선을 형성하는 단계,
    상기 게이트선 및 상기 유지 전극선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계,
    상기 저항성 접촉 부재 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극 위에 보호막을 증착하는 단계,
    상기 보호막 위에 제1 감광막을 형성하는 단계,
    상기 제1 감광막을 마스크로 하여 상기 보호막 및 상기 게이트 절연막을 식각함으로써 상기 데이터선의 일부 및 상기 드레인 전극의 일부와 상기 게이트선의 일부를 드러내는 단계,
    금속막을 증착하는 단계,
    상기 제1 감광막을 제거하여 상기 드러난 상기 데이터선의 일부, 상기 드레인 전극의 일부 및 상기 게이트선의 일부와 연결되는 접촉 보조층을 형성하는 단계, 그리고
    상기 접촉 보조층과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에서,
    상기 접촉 보조층은 몰리브덴으로 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.
  12. 제10항에서,
    상기 화소 전극 형성 단계에서 상기 게이트선의 노출된 부분과 상기 데이터선의 노출된 부분 위에 형성된 접촉 보조층과 연결되는 접촉 보조 부재를 형성하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제10항에서,
    상기 제1 감광막은 차광 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제10항에서,
    상기 게이트선은 알루미늄-네오디뮴 합금(AlNd)으로 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.
  15. 제10항에서
    상기 데이터선 및 드레인 전극은 차례로 적층된 제1 도전층 및 제2 도전층으로 이루어지고,
    상기 제1 도전층은 몰리브덴 또는 몰리브덴 합금으로 형성되어 있고,
    상기 제2 도전층은 알루미늄 또는 알루미늄 합금으로 형성되어 있는
    박막 트랜지스터 표시판의 제조 방법.
KR1020040099381A 2004-11-30 2004-11-30 박막 트랜지스터 표시판 및 그의 제조 방법 KR20060060334A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099381A KR20060060334A (ko) 2004-11-30 2004-11-30 박막 트랜지스터 표시판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099381A KR20060060334A (ko) 2004-11-30 2004-11-30 박막 트랜지스터 표시판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060060334A true KR20060060334A (ko) 2006-06-05

Family

ID=37157193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099381A KR20060060334A (ko) 2004-11-30 2004-11-30 박막 트랜지스터 표시판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060060334A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066943A1 (en) * 2007-11-20 2009-05-28 Jae-Sang Ro Thin film transistor and fabricating method of the same
KR100908472B1 (ko) * 2007-11-20 2009-07-21 주식회사 엔씰텍 박막트랜지스터, 그의 제조방법, 그를 포함하는평판표시장치 및 그의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066943A1 (en) * 2007-11-20 2009-05-28 Jae-Sang Ro Thin film transistor and fabricating method of the same
KR100908472B1 (ko) * 2007-11-20 2009-07-21 주식회사 엔씰텍 박막트랜지스터, 그의 제조방법, 그를 포함하는평판표시장치 및 그의 제조방법
US8603869B2 (en) 2007-11-20 2013-12-10 Ensiltech Corporation Method of fabricating thin film transistor having amorphous and polycrystalline silicon

Similar Documents

Publication Publication Date Title
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR101570347B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080024812A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101046925B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101112550B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060070338A (ko) 박막 트랜지스터 표시판
KR20070000637A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060081164A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060016925A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060111753A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060058967A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060019079A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination