KR20060019079A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060019079A
KR20060019079A KR1020040067546A KR20040067546A KR20060019079A KR 20060019079 A KR20060019079 A KR 20060019079A KR 1020040067546 A KR1020040067546 A KR 1020040067546A KR 20040067546 A KR20040067546 A KR 20040067546A KR 20060019079 A KR20060019079 A KR 20060019079A
Authority
KR
South Korea
Prior art keywords
film
forming
gate insulating
gate
layer
Prior art date
Application number
KR1020040067546A
Other languages
English (en)
Inventor
김혁진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040067546A priority Critical patent/KR20060019079A/ko
Publication of KR20060019079A publication Critical patent/KR20060019079A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계, 상기 저항성 접촉 부재 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 보호막을 증착하는 단계, 상기 보호막 위에 위치에 따라 두께가 다른 감광막을 형성하는 단계, 상기 감광막을 마스크로 하여 상기 게이트 절연막과 상기 보호막을 선택적으로 식각하는 단계, 도전체막을 증착하는 단계, 그리고 상기 감광막과 그 위에 위치한 상기 도전체막 부분을 제거하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다. 이때, 상기 게이트 절연막과 보호막 식각 단계는 등방성 강한 플라스마 식각이나 SF6+N2의 식각 기체를 사용한 식각을 적용하여 감광막 하부에 발생하는 언더컷의 정도를 크게 한다.
박막트랜지스터표시판, 슬릿, 마스크, 리프트오프, 언더컷, 등방성, 플라스마, 3매마스크

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa' 선 및 IIb-IIb' 선을 따라 잘라 도시한 단면도이다.
도 3, 도 6 및 도 9는 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이다.
도 4a 및 도 4b는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa' 선 및 IVb-IVb' 선을 따라 잘라 도시한 단면도이다.
도 5a 및 도 5b는 각각 도 3에 도시한 박막 트랜지스터 표시판을 IVa-IVa' 선 및 IVb-IVb' 선을 따라 잘라 도시한 단면도로서 도 4a 및 도 4b 다음 단계에서의 도면이다.
도 7a 및 도 7b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도이다.
도 8a 및 도 8b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도로서 도 7a 및 도 7b 다음 단계에서의 도 면이다.
도 10a 및 도 10b는 각각 도 9에 도시한 박막 트랜지스터 표시판을 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도이다.
도 11a 및 도 11b는 각각 도 10a 및 도 10b 다음 단계에서의 단면도이다.
도 12a 및 도 12b는 각각 도 11a 및 도 11b 다음 단계에서의 단면도이다.
도 13a 및 도 13b는 각각 도 12a 및 도 12b 다음 단계에서의 단면도이다.
도 14a 및 도 14b는 각각 도 13a 및 도 13b 다음 단계에서의 단면도이다.
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터 표시판(thin film transistor, TFT)은 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로 사용된다.
박막 트랜지스터 표시판은 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선, 게이트선과 데이터선에 연결되어 있는 박막 트랜지스터 및 박막 트랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.
박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 데이터 신호를 제어하는 스위칭 소자로서, 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 반도체층, 데이터선에 연결 되어 있는 소스 전극과 반도체층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다.
그런데 이러한 박막 트랜지스터 표시판을 제조하기 위해서는 여러 번의 사진 식각 공정이 소요된다. 각 사진 식각 공정은 복잡한 여러 세부 공정들을 포함하고 있어서 사진 식각 공정의 횟수가 박막 트랜지스터 표시판 제조 공정의 소요 시간과 비용을 좌우한다.
본 발명이 이루고자 하는 한 기술적 과제는 박막 트랜지스터 표시판의 제조 공정을 간소화하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 감광막 찌꺼기로 인한 문제를 줄이는 것이다.
이러한 기술적 과제를 해결하기 위한 본 발명의 한 특징에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계, 상기 저항성 접촉 부재 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 보호막을 증착하는 단계, 상기 보호막 위에 위치에 따라 두께가 다른 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 하여 상기 게이트 절연막과 상기 보호막을 선택적으로 식각 하는 단계, 도전체막을 증착하는 단계, 그리고 상기 제1 감광막과 그 위에 위치한 상기 도전체막 부분을 제거하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 게이트 절연막과 보호막 식각 단계는 플라스마 식각으로 상기 게이트 절연막과 상기 보호막을 식각한다.
본 발명의 다른 특징에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계, 상기 저항성 접촉 부재 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 보호막을 증착하는 단계, 상기 보호막 위에 위치에 따라 두께가 다른 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 하여 상기 게이트 절연막과 상기 보호막을 선택적으로 식각하는 단계, 도전체막을 증착하는 단계, 그리고 상기 제1 감광막과 그 위에 위치한 상기 도전체막 부분을 제거하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 게이트 절연막과 보호막 식각 단계는 SF6+N2의 식각 기체를 사용하여 상기 게이트 절연막과 상기 보호막을 식각한다.
본 발명의 또 다른 특징에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단 계, 상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계, 상기 저항성 접촉 부재 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 보호막을 증착하는 단계, 상기 보호막 위에 위치에 따라 두께가 다른 제1 감광막을 형성하는 단계, 상기 제1 감광막을 마스크로 하여 상기 게이트 절연막과 상기 보호막을 선택적으로 식각하는 단계, 상기 제1 감광막과 상기 보호막 사이가 들뜨도록 상기 기판을 초음파 세정하는 단계, 도전체막을 증착하는 단계, 그리고 상기 제1 감광막과 그 위에 위치한 상기 도전체막 부분을 제거하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 제1 감광막은 차광 영역, 반투과 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성할 수 있다.
상기 보호막 및 상기 게이트 절연막은 상기 게이트선의 끝부분과 상기 데이터선의 끝부분을 드러내는 접촉 구멍을 가지며, 상기 화소 전극 형성 단계에서 상기 접촉 구멍을 통하여 상기 게이트선의 끝부분과 상기 데이터선의 끝부분에 연결되는 접촉 보조 부재를 형성하는 것이 바람직하다.
상기 반도체층 형성 단계와 상기 데이터선 및 상기 드레인 전극 형성 단계는, 상기 게이트선 위에 게이트 절연막, 진성 비정질 규소층, 불순물 비정질 규소층, 데이터 도전층을 차례로 증착하는 단계, 상기 데이터 도전층 위에 위치에 따라 두께가 상이한 제2 감광막을 형성하는 단계, 그리고 상기 제2 감광막을 마스크로 하여 상기 데이터 도전층, 상기 불순물 비정질 규소층 및 상기 진성 비정질 규소층을 선택적으로 식각하여 상기 데이터선 및 상기 드레인 전극과 상기 저항성 접촉 부재를 형성하는 단계를 포함할 수 있다.
이때, 상기 제2 감광막은 차광 영역, 반투과 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성할 수 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 내지 도 2b를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa' 선 및 IIb-IIb' 선을 따라 잘라 도시한 단면도의 한 예이다.
도 1 내지 도 2b에 도시한 바와 같이, 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고 게이트 신호를 전달하며, 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분을 가지고 있다. 각 게이트선(121)의 일부는 위로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다.
게이트선(121)은 물리적 성질이 다른 두개의 막, 즉 하부막(121p)과 그 위의 상부막(121q)을 포함한다. 상부막(121q)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄(Al)-네오디뮴(Nd) 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막(121p)은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등으로 이루어진다. 하부막(121p)과 상부막(121q)의 조합의 예로는 크롬막과 알루미늄-네오디뮴 합금막을 들 수 있다. 하지만 비저항이 낮은 금속막을 하부에, 접촉 특성이 우수한 금속막을 상부에 둘 수 있으며, 그 예로는 알루미늄의 하부막과 몰리브덴의 상부막을 들 수 있다. 도 2a에서 게이트 전극(124)의 하부막과 상부막은 각각 도면 부호 124p, 124q로 표시되어 있다.
게이트선(121)의 측면은 기판(110)의 표면에 대하여 경사져 있으며, 그 경사각은 약 30-80° 범위이다.
게이트선(121) 위에 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(projection)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터 전압을 전달하는 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 다른 층 또는 외부 장치와의 접속을 위하여 면적이 넓은 끝 부분을 가지고 있다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 각 드레인 전극(175)은 다른 층과의 접촉을 위하여 면적이 넓은 확장부 (177)와 선형인 부분을 가지고 있으며, 각 소스 전극(173)은 드레인 전극(175)의 선형인 부분을 일부 둘러싸도록 굽어 있다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 크롬, 티타늄, 탄탈륨, 몰리브덴 따위의 내화성 금속(refractory metal) 또는 이들의 합금으로 이루어질 수 있으며, 이들 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막과 크롬, 티타늄, 탄탈륨, 몰리브덴 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다.
데이터선(171)과 드레인 전극(175)의 측면 역시 경사져 있으며, 경사각은 수평면에 대하여 약 30-80° 범위이다.
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
선형 반도체(151)는 데이터선(171)과 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 거의 동일한 모양을 가진다. 그러나 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있다.
게이트선(121), 데이터선(171) 및 노출된 반도체(154) 부분 전체와 드레인 전극(175) 일부 위에는 질화규소 따위의 무기물로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 그러나 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질이나, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수가 약 4.0 이하인 저유전율 절연 물질로 이루어질 수도 있으며, 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
보호막(180)은 데이터선(171)의 끝 부분을 각각 드러내는 복수의 접촉 구멍(contact hole)(182)을 가지고 있으며, 게이트선(121)과 데이터선(171)으로 둘러싸인 영역에 복수의 개구부(187)을 가지고 있다. 개구부(187)는 드레인 전극(175)의 일부와 게이트 절연막(140)의 일부를 드러내고 있다. 또한 보호막(180)과 게이트 절연막(140)은 게이트선(121)의 끝 부분을 드러내는 복수의 접촉 구멍(181)을 가지고 있다.
보호막(180)의 개구부(187)에는 IZO, ITO 또는 a-ITO(비정질 ITO) 따위의 투명한 도전체 또는 반사성 금속으로 이루어진 복수의 화소 전극(pixel electrode)(190)이 형성되어 있고, 접촉 구멍(181, 182)에는 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이때, 화소 전극(190)과 접촉 보조 부재(81, 82)의 경계는 보호막(180)의 경계와 실질적으로 일치한다.
화소 전극(190)은 개구부(187)를 통하여 노출된 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층의 액정 분자들을 재배열시킨다.
또한 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(190)과 이에 인접한 다른 게이트선(121)[이를 전단 게이트선(previous gate line)이라 함]이나 별도로 형성된 유지 전극 등의 중첩 등으로 만들어진다. 유지 전극은 게이트선(121)과 동일한 층으로 만들어지며 게이트선(121)과 분리되어 공통 전압 등의 전압을 인가 받는다. 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위해서 중첩 부분의 면적을 크게 하거나 화소 전극(190)과 연결되고 전단 게이트선 또는 유지 전극과 중첩되는 도전체를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 할 수 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분과 데이터선(171)의 끝 부분과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분 및 데이터선(171)의 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에서 대하여 도 3 내지 도 14b와 앞서의 도 1 내지 도 2b를 참고로 하여 상세히 설명한다.
도 3, 도 6 및 도 9는 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도 4a 및 도 4b는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa' 선 및 IVb-IVb' 선을 따라 잘라 도시한 단면도이다. 도 5a 및 도 5b는 각각 도 3에 도시한 박막 트랜지스터 표시판을 IVa-IVa' 선 및 IVb-IVb' 선을 따라 잘라 도시한 단면도로서 도 4a 및 도 4b 다음 단계에서의 도면이다. 또한, 도 7a 및 도 7b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도이고, 도 8a 및 도 8b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도로서 도 7a 및 도 7b 다음 단계에서의 도면이며, 도 10a 및 도 10b는 각각 도 9에 도시한 박막 트랜지스터 표시판을 Xa-Xa' 선 및 Xb-Xb' 선을 따라 잘라 도시한 단면도이다. 도 11a 및 도 11b는 각각 도 10a 및 도 10b 다음 단계에서의 단면도이고, 도 12a 및 도 12b는 각각 도 11a 및 도 11b 다음 단계에서의 단면도이며, 도 13a 및 도 13b는 각각 도 12a 및 도 12b 다음 단계에서의 단면도이고, 도 14a 및 도 14b는 각각 도 13a 및 도 13b 다음 단계에서의 단면도이다.
먼저, 도 3 내지 4b에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 크롬과 알루미늄-네오디뮴 합금을 스퍼터링 따위의 방법으로 연속하여 증착하고 사진 식각하여 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법(CVD) 등으로 연속하여 적층한다. 게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 약 250~400℃, 두께는 2,000∼5,000Å 정도인 것이 바람직하다. 이어 금속 따위의 도전체층(170)을 스퍼터링 등의 방법으로 소정의 두께로 증착한 다음 그 위에 감광막(40)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 광마스크(도시하지 않음)를 통하여 감광막(40)에 빛을 조사한 후 현상한다. 현상된 감광막의 두께는 위치에 따라 다른데, 도 5a 및 5b에서 감광막(40)은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. 영역(A)(이하 배선 영역이라 함)에 위치한 제1 부분과 영역(B)(이하 채널 영역이라 함)에 위치한 제2 부분은 각각 도면 부호 42와 44로 나타내었고 영역(C)(이하 기타 영역이라 함)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(42)과 제2 부분(44)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(44)의 두께를 제1 부분(42)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투과 영역(light transmitting area)과 차광 영역(light blocking area)뿐 아니라 반투과 영역(translucent area)을 두는 것이 그 예이다. 반투과 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투 과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투과 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막(42, 44)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 6내지 7b에 도시한 바와 같은 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
설명의 편의상, 배선 영역(A)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제1 부분이라 하고, 채널 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제2 부분이라 하고, 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제3 부분이라 하자.
이러한 구조를 형성하는 순서의 한 예는 다음과 같다.
(1) 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분 제거,
(2) 채널 영역(B)에 위치한 감광막의 제2 부분(44) 제거,
(3) 채널 영역(B)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160)의 제2 부분 제거, 그리고
(4) 배선 영역(A)에 위치한 감광막의 제1 부분(42) 제거.
이러한 순서의 다른 예는 다음과 같다.
(1) 기타 영역(C)에 위치한 도전체층(170)의 제3 부분 제거,
(2) 채널 영역(B)에 위치한 감광막의 제2 부분(44) 제거,
(3) 기타 영역(C)에 위치한 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분 제거,
(4) 채널 영역(B)에 위치한 도전체층(170)의 제2 부분 제거,
(5) 배선 영역(A)에 위치한 감광막의 제1 부분(42) 제거, 그리고
(6) 채널 영역(B)에 위치한 불순물 비정질 규소층(160)의 제2 부분 제거.
감광막의 제2 부분(44)을 제거할 때 감광막의 제1 부분(42)의 두께가 줄겠지만, 감광막의 제2 부분(44)의 두께가 감광막의 제1 부분(42)보다 얇기 때문에, 하부층이 제거되거나 식각되는 것을 방지하는 제1 부분(42)이 제거되지는 않는다.
도전체층(170)의 표면에 감광막 찌꺼기가 남아 있으면 애싱(ashing)을 통하여 제거한다.
이어 도 8a 및 도 8b에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175) 위에 보호막(180)을 적층한 다음, 그 위에 감광막(60)을 도포하고 그 위에 광마스크(50)를 정렬한다.
광마스크(50)는 투명한 기판(51)과 그 위의 불투명한 차광층(52)으로 이루어지며, 차광층(52)의 폭이 일정 폭 이상 없는 투과 영역(D)과 소정 폭 이상 차광층(52)이 있는 차광 영역(E), 그리고 차광층(52)의 폭 또는 간격이 소정 값 이하인 슬릿형 반투과 영역(F)을 포함한다. 반투과 영역(F)은 게이트선(121)과 데이터선(171)으로 둘러싸인 영역과 마주보고, 투과 영역(D)은 게이트선(121)의 끝 부분 및 데이터선(171)의 끝 부분과 마주보며, 그 외의 부분은 차광 영역(E)과 마주본다.
이러한 광마스크(50)를 통하여 감광성(60)에 빛을 조사한 후 현상하면 도 9 및 도 10b에 도시한 바와 같이, 두께가 두꺼운 제1 부분(61)과 얇은 제2 부분(64)이 남는데, 이는 도 8a 및 도 8b에서 빗금친 부분을 제외한 나머지 부분에 해당한다.
이어, 남은 감광막 부분(62, 64)을 식각 마스크로 보호막(180) 및 그 아래의 게이트 절연막(140)을 식각하여 게이트선(121)의 끝 부분 및 데이터선(171)의 끝 부분을 드러내는 접촉 구멍(181, 182)를 형성한다(도 9 내지 도 10b).
이때, 게이트 절연막(140)과 보호막(180)의 식각은 이방성이 강한 반응성 이온 식각(reaction ion etching) 대신에 등방성이 강한 플라스마(plasma) 식각을 사용한다.
또한, 게이트 절연막(140)과 보호막(180)의 식각은 SF6와 O2의 혼합 기체 대신에 SF6와 N2의 혼합 기체를 사용하면 좀더 등방적이 된다.
이러한 등방성 식각 조건에 의해, 게이트 절연막(140)과 보호막(180)측면의 식 각 정도가 커져서 감광막 부분(62, 64) 아래의 언더컷의 정도가 커진다.
다음, 도 11a 및 도 11b에 도시한 바와 같이, 애싱 공정을 실시하여 감광막 부분(62)의 두께를 얇게 한다. 이때, 애싱 종결 시점은 얇은 감광막 부분(64)이 완전히 제거되는 시점으로 한다.
이어 도 12a 및 도 12b에 도시한 바와 같이, 나머지 감광막 부분(62)을 식각 마스크로 하여 감광막 부분(62)으로 덮여 있지 않는 보호막(180) 부분을 제거함으로써 드레인 전극(175)의 일부와 게이트 절연막(140)을 드러내는 개구부(187)를 형성한다.
이때에도 보호막(180)에 등방성이 강한 플라스마 식각을 적용하거나 SF6와 N2의 혼합 기체를 사용한 식각을 적용하여 보호막(180)에 발생하는 언더컷의 정도를 크게 한다.
도 13a 및 도 13b에 도시한 바와 같이, 접촉 구멍(181)을 통하여 드러난 게이트선(121)의 상부막(121q) 부분을 전면 식각으로 제거한 다음, 기판(110)을 초음파 (ultra-sonic) 세정한다. 그러면 감광막 부분(62)의 가장자리가 보호막(180) 표면으로부터 들뜬 상태가 된다.
다음, 도 14a 및 도 14b에 도시한 바와 같이, IZO 또는 ITO 또는 a-ITO 막을 스퍼터링으로 적층하여 투명 도전체막(90)을 형성한다. IZO의 경우 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15-20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 다른 도전체와의 접촉 저항을 최소화하기 위해 바람직하다.
이때, 투명 도전체막(90)은 감광막(62) 위에 위치하는 제1 부분(91)과 그 외의 곳에 위치하는 제2 부분(92)으로 이루어진다.
이어 기판(110)을 감광막 용제에 담그면 용제는 보호막(180)의 언더컷 부위뿐만 아니라 감광막(62)과 보호막(180) 사이의 들뜬 틈을 통해 용제가 침투하고 이에 따라 감광막(62)이 제거된다. 이때, 감광막(62) 위에 위치하는 투명 도전체막(90)의 제1 부분(91) 또한 감광막 부분(62)과 함께 떨어져 나가므로, 결국 투명 도전체막(90)의 제2 부분(92)만이 남게 되며 이들은 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 이룬다(도 1과 도 2a 및 도 2b 참조).
위에서 설명한 것처럼, 플라스마 식각 방식 또는 SF6와 N2의 혼합 기체를 이용하여 접촉 구멍(181, 182)과 개구부(187)를 형성할 때, 게이트 절연막(140)과 보호막(180) 하부에 발생하는 언더컷의 정도를 더욱 크게 한 후, 초음파 세정 공정을 실시하였지만, 이에 한정되지 않고 게이트 절연막(140)과 보호막(180)의 식각 공정과 초음파 세정 공정의 순서 등은 변경될 수 있다.
이와 같이 게이트 절연막(140)과 보호막(180) 부분을 식각할 때 언더컷의 정도를 더욱 크게 하고, 초음파 세정을 통해 감광막(62) 가장자리에서 보호막(180) 하부를 들뜨게 하므로, 감광막(62)이 쉽고 정확하게 떨어져 나간다
또한 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재 (161, 165) 및 반도체(151)를 하나의 사진 공정으로 형성하고, 화소 전극(190) 및 접촉 보조 부재(81, 82)를 형성하기 위한 별도의 사진 공정을 생략하여 전체 공정을 간소화한다.
이상에서 설명한 바와 같이 본 발명에 따르면 드레인 전극과 화소 전극을 연결하는 접촉구 및 화소 전극을 동시에 형성함으로써 화소 전극을 형성하기 위한 별도의 사진 식각 공정을 생략하여 전체 공정을 간소화할 수 있다. 따라서 박막 트랜지스터 표시판의 제조 시간과 비용을 절감할 수 있다.
또한 등방성 식각 조건으로 게이트 절연막과 보호막을 제거하여 감광막 아래에 생기는 언더컷의 정도를 더욱 크게 함으로써, 감광막을 확실하게 제거하므로 남아있는 감광막의 찌꺼기로 인한 문제가 줄어든다. 더욱이 초음파 세정으로 보호막과 감광막 사이를 들뜨게 하므로 감광막의 제거 효율이 더욱 좋아진다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (7)

  1. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계,
    상기 저항성 접촉 부재 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극 위에 보호막을 증착하는 단계,
    상기 보호막 위에 위치에 따라 두께가 다른 제1 감광막을 형성하는 단계,
    상기 제1 감광막을 마스크로 하여 상기 게이트 절연막과 상기 보호막을 선택적으로 식각하는 단계,
    도전체막을 증착하는 단계, 그리고
    상기 제1 감광막과 그 위에 위치한 상기 도전체막 부분을 제거하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하고,
    상기 게이트 절연막과 보호막 식각 단계는 플라스마 식각으로 상기 게이트 절연막과 상기 보호막을 식각하는
    박막 트랜지스터 표시판의 제조 방법.
  2. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계,
    상기 저항성 접촉 부재 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극 위에 보호막을 증착하는 단계,
    상기 보호막 위에 위치에 따라 두께가 다른 제1 감광막을 형성하는 단계,
    상기 제1 감광막을 마스크로 하여 상기 게이트 절연막과 상기 보호막을 선택적으로 식각하는 단계,
    도전체막을 증착하는 단계, 그리고
    상기 제1 감광막과 그 위에 위치한 상기 도전체막 부분을 제거하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하고,
    상기 게이트 절연막과 보호막 식각 단계는 SF6+N2의 식각 기체를 사용하여 상기 게이트 절연막과 상기 보호막을 식각하는
    박막 트랜지스터 표시판의 제조 방법.
  3. 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 저항성 접촉 부재를 형성하는 단계,
    상기 저항성 접촉 부재 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극 위에 보호막을 증착하는 단계,
    상기 보호막 위에 위치에 따라 두께가 다른 제1 감광막을 형성하는 단계,
    상기 제1 감광막을 마스크로 하여 상기 게이트 절연막과 상기 보호막을 선택적으로 식각하는 단계,
    상기 제1 감광막과 상기 보호막 사이가 들뜨도록 상기 기판을 초음파 세정하는 단계,
    도전체막을 증착하는 단계, 그리고
    상기 제1 감광막과 그 위에 위치한 상기 도전체막 부분을 제거하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에서
    상기 제1 감광막은 차광 영역, 반투과 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에서
    상기 보호막 및 상기 게이트 절연막은 상기 게이트선의 끝부분과 상기 데이터선의 끝부분을 드러내는 접촉 구멍을 가지며, 상기 화소 전극 형성 단계에서 상기 접촉 구멍을 통하여 상기 게이트선의 끝부분과 상기 데이터선의 끝부분에 연결되는 접촉 보조 부재를 형성하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제1항 내지 제3항 중 어느 한 항에서
    상기 반도체층 형성 단계와 상기 데이터선 및 상기 드레인 전극 형성 단계는,
    상기 게이트선 위에 게이트 절연막, 진성 비정질 규소층, 불순물 비정질 규소층, 데이터 도전층을 차례로 증착하는 단계,
    상기 데이터 도전층 위에 위치에 따라 두께가 상이한 제2 감광막을 형성하는 단계, 그리고
    상기 제2 감광막을 마스크로 하여 상기 데이터 도전층, 상기 불순물 비정질 규소층 및 상기 진성 비정질 규소층을 선택적으로 식각하여 상기 데이터선 및 상기 드레인 전극과 상기 저항성 접촉 부재를 형성하는 단계
    를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  7. 제6항에서,
    상기 제2 감광막은 차광 영역, 반투과 영역 및 투과 영역을 가지는 광마스크를 사용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020040067546A 2004-08-26 2004-08-26 박막 트랜지스터 표시판 및 그 제조 방법 KR20060019079A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040067546A KR20060019079A (ko) 2004-08-26 2004-08-26 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040067546A KR20060019079A (ko) 2004-08-26 2004-08-26 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060019079A true KR20060019079A (ko) 2006-03-03

Family

ID=37126518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067546A KR20060019079A (ko) 2004-08-26 2004-08-26 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20060019079A (ko)

Similar Documents

Publication Publication Date Title
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20100058975A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060030664A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052823A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR101046925B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101112550B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20060019079A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070000637A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060058967A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060014553A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination