JP5153999B2 - 薄膜トランジスタ表示板の製造方法 - Google Patents

薄膜トランジスタ表示板の製造方法 Download PDF

Info

Publication number
JP5153999B2
JP5153999B2 JP2005081766A JP2005081766A JP5153999B2 JP 5153999 B2 JP5153999 B2 JP 5153999B2 JP 2005081766 A JP2005081766 A JP 2005081766A JP 2005081766 A JP2005081766 A JP 2005081766A JP 5153999 B2 JP5153999 B2 JP 5153999B2
Authority
JP
Japan
Prior art keywords
film
forming
data line
gate
photosensitive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005081766A
Other languages
English (en)
Other versions
JP2005277418A (ja
Inventor
禹 根 李
敞 午 鄭
制 勳 李
範 錫 趙
湘 甲 金
▲ミン▼ 錫 呉
永 旭 李
熙 煥 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040018805A external-priority patent/KR20050093881A/ko
Priority claimed from KR1020040064021A external-priority patent/KR101046925B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005277418A publication Critical patent/JP2005277418A/ja
Application granted granted Critical
Publication of JP5153999B2 publication Critical patent/JP5153999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置及び有機発光表示装置を含む能動型表示装置は、ほぼ行列形態に配列された複数の画素を含み、この複数の画素は、電界生成電極及びスイッチング素子を含んでいる。スイッチング素子には、ゲート、ソース及びドレインの三端子素子を有する薄膜トランジスタなどが挙げられ、各画素の薄膜トランジスタはゲートに印加されるゲート信号に応答して、ソースに印加されるデータ信号を電界生成電極に伝達する。
このような表示装置は、また、薄膜トランジスタに信号を伝達する複数の信号線を含み、信号線にはゲート信号を伝達するゲート線とデータ信号を伝達するデータ線とがある。
このような液晶表示装置及び有機発光表示装置は、薄膜トランジスタ、電界生成電極及び信号線が備えられている表示板を含んでおり、これを薄膜トランジスタ表示板という。
薄膜トランジスタ表示板は複数の導電層と絶縁層とが積層された層状構造を有する。ゲート線、データ線及び電界生成電極は互いに異なる導電層で形成され、絶縁層で分離されている。
このように層状構造を有する薄膜トランジスタ表示板は、何回もの写真工程とそれに伴うエッチング工程とを通じて完成される。しかしながら、写真工程は費用が高いだけでなく、所要時間が非常に長いため、できればその回数を減らすことが好ましい。
そこで、本発明は、薄膜トランジスタ表示板の製造工程を簡素化することを目的とする。
前記課題を解決するために、発明１は、基板上にゲート線を積層した後、一回の写真工程によりゲートを形成するゲート形成段階と、前記ゲート線上にゲート絶縁膜を形成するゲート絶縁膜形成段階と、前記ゲート絶縁膜上に半導体層とデータ線とを順に積層した後、一回の写真工程により半導体、ソース電極を含むデータ線、及びドレイン電極を形成する、半導体、データ線及びドレイン電極形成段階と、前記データ線及び前記ドレイン電極上に保護膜を積層する保護膜積層段階と、一回の写真工程により前記保護膜上に所定の厚さを有する第１部分と前記第１部分の前記所定の厚さよりも薄い第２部分とを含む感光膜を形成する感光膜形成段階と、前記感光膜をマスクとして前記保護膜をエッチングし、前記ドレイン電極の少なくとも一部を露出する保護膜エッチング段階と、前記感光膜の前記第２部分を除去する第２部分除去段階と、前記感光膜の前記第１部分の上及び少なくとも前記ドレイン電極の露出された部分の上に導電体膜を積層する導電体膜積層段階と、前記感光膜の前記第１部分を除去する第１部分除去段階と、を含むことを特徴とする、薄膜トランジスタ表示板の製造方法を提供する。
これにより、データ線及びドレイン電極と、抵抗性接触部材及び半導体を一つの写真工程により形成する。そのため、画素電極及び接触補助部材を形成するための別途の写真工程を省略することができ、全体工程を簡素化することができる。従って、薄膜トランジスタ表示板の製造時間と費用とを削減することができる。
発明２は、前記発明１において、前記導電膜積層段階で積層された前記導電体膜のうち、前記感光膜の前記第１部分の上に位置する前記導電体膜を第３部分とし、前記感光膜の前記第１部分以外であって、少なくとも前記ドレイン電極の露出された部分を含む部分上に位置する前記導電体膜を第４部分とすると、
前記第１部分除去段階は、前記感光膜の前記第１部分と共に、前記導電体膜の第３部分を更に除去する段階を更に含むことを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
発明３は、前記発明１において、前記感光膜形成段階は、前記ゲート線と前記データ線とで囲まれた領域と対向している半透過領域と、前記ゲート線の端部、前記データ線の端部及び前記ドレイン電極の一部と対向している透過領域と、前記半透過領域及び前記透過領域以外の領域である遮光領域と、を有する光マスクを用いて前記感光膜を形成することを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
発明４は、前記発明２において、前記第２部分除去段階では、前記感光膜の第１部分の厚さが前記所定の厚さよりも減少することを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
発明５は、前記発明４において、前記第２部分除去段階はアッシング工程を含むことを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
発明６は、前記発明２において、前記保護膜エッチング段階は前記データ線の一部をさらに露出し、前記第２部分除去段階は、前記データ線の露出された部分上に、前記データ線の端部と外部装置との接着性を補う第１接触補助部材を形成することを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
発明７は、前記発明６において、前記保護膜エッチング段階は前記ゲート絶縁膜をエッチングして前記ゲート線の一部を露出し、前記第２部分除去段階は、前記ゲート線の露出された部分上に、前記ゲート線の端部と外部装置との接着性を補う第２接触補助部材を形成することを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
発明８は、前記発明７において、前記第１接触部材及び前記第２接触補助部材の境界は、それぞれ前記データ線の露出された部分の境界及び前記ゲート線の露出された部分の境界と実質的に一致することを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
また、前記課題を解決するために、発明９は、基板上にゲート線を積層した後、一回の写真工程によりゲートを形成するゲート形成段階と、前記ゲート線上にゲート絶縁膜を形成するゲート絶縁膜形成段階と、前記ゲート絶縁膜上に半導体層とデータ線とを順に積層した後、一回の写真工程により半導体、ソース電極を含むデータ線、及びドレイン電極を形成する、半導体、データ線及びドレイン電極形成段階と、前記データ線及び前記ドレイン電極上に保護膜を積層する保護膜積層段階と、一回の写真工程により前記保護膜上に、所定の厚さを有する第１部分と前記第１部分の前記所定の厚さよりも薄い第２部分とを含む感光膜を形成する感光膜段階と、前記感光膜をマスクとして前記保護膜または前記ゲート絶縁膜をエッチングし、前記データ線の一部または前記ゲート線の一部を露出する接触孔形成段階と、前記感光膜の前記第２部分を除去する第２部分除去段階と、前記感光膜の前記第１部分の上と、前記データ線の露出された部分上または前記ゲートの露出された部分上と、に導電体膜を積層する導電体膜積層段階と、前記感光膜の前記第１部分を除去する第１部分除去段階とを含むことを特徴とする、薄膜トランジスタ表示板の製造方法を提供する。
これにより、データ線及びドレイン電極と、抵抗性接触部材及び半導体を一つの写真工程により形成する。そのため、画素電極及び接触補助部材を形成するための別途の写真工程を省略することができ、全体工程を簡素化することができる。従って、薄膜トランジスタ表示板の製造時間と費用とを削減することができる。
発明１０は、前記発明９において、前記導電体膜積層段階で積層した前記導電体膜のうち、前記感光膜の前記第１部分の上に位置する前記導電体膜を第３部分とし、前記感光膜の前記第１部分以外であって、前記データ線の露出された部分または前記ゲート線の露出された部分を含む部分上に位置する前記導電体膜を第４部分とすると、前記第１部分除去段階は、前記感光膜の前記第１部分と共に前記導電体膜の第３部分を除去することを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
また、前記課題を解決するために、発明１１は、基板上にゲート線を積層した後、一回の写真工程によりゲートを形成するゲート形成段階と、前記ゲート線上にゲート絶縁膜を形成するゲート絶縁膜形成段階と、前記ゲート絶縁膜上に半導体層とデータ線とを順に積層した後、一回の写真工程により半導体、ソース電極を含むデータ線、及びドレイン電極を形成する、半導体、データ線及びドレイン電極形成段階と、前記半導体層上にデータ線及びドレイン電極を形成する配線形成段階と、前記データ線及び前記ドレイン電極上に保護膜を積層する保護膜積層段階と、一回の写真工程により前記保護膜上に第１感光膜を形成する第１感光膜形成段階と、前記第１感光膜をマスクとして前記保護膜をエッチングし、前記ドレイン電極の少なくとも一部を露出する第１接触孔を形成し、前記ゲート線の上の前記ゲート絶縁膜の一部分を露出する第１接触孔形成段階と、前記第１感光膜から、前記第１感光膜とは異なる厚さを有する第２感光膜を形成する第２感光膜形成段階と、前記第２感光膜をマスクとして前記保護膜及び前記ゲート絶縁膜をエッチングし、前記ゲート線の一部及び前記データ線の一部を各々露出する第２及び第３接触孔を形成する第２及び第３接触孔形成段階と、前記第２感光膜及び少なくとも前記ドレイン電極の露出された部分上に導電体膜を積層する導電体膜積層段階と、前記第２感光膜を除去する第２感光膜除去段階とを含むことを特徴とする、薄膜トランジスタ表示板の製造方法を提供する。
これにより、データ線及びドレイン電極と、抵抗性接触部材及び半導体を一つの写真工程により形成する。そのため、画素電極及び接触補助部材を形成するための別途の写真工程を省略することができ、全体工程を簡素化することができる。従って、薄膜トランジスタ表示板の製造時間と費用とを削減することができる。
発明１２は、前記発明１１において、前記導電体膜積層段階で積層された前記導電体膜のうち、前記第２感光膜上に位置する前記導電体膜を第３部分とし、前記第２感光膜以外の部分を第４部分とすると、前記第２感光膜除去段階は、前記第２感光膜と共に前記導電体膜の第３部分を更に除去することを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
発明１３は、前記発明１２において、前記第１感光膜形成段階は、前記ゲート線と前記データ線とで囲まれた領域と対向している半透過領域と、前記ゲート線の端部、前記データ線の端部及び前記ドレイン電極の一部と対向している透過領域と、前記半透過領域及び前記透過領域以外の領域である遮光領域と、を有する光マスクを用いて第１感光膜を形成することを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
発明１４は、前記発明１２において、前記第２感光膜形成段階はアッシング工程を含むことを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
発明１５は、前記発明１２において、前記第２感光膜除去段階は、前記ゲート線の露出された部分及び前記データ線の露出された部分上に接触補助部材を形成することを特徴とする薄膜トランジスタ表示板の製造方法を提供する。
また、前記課題を解決するために、発明１６は、基板上に形成されているゲート線と、前記ゲート線上に形成されているゲート絶縁膜と、前記ゲート絶縁膜上に形成されている半導体層と、前記半導体層上に形成されている抵抗性接触部材と、少なくとも一部分が前記半導体層上に形成されているデータ線及びドレイン電極と、前記データ線及び前記ドレイン電極上に形成されており、前記ドレイン電極の少なくとも一部を露出する第１接触孔と、前記データ線の一部を露出する第２接触孔と、を有する保護膜と、前記保護膜上に形成されており、前記第１接触孔を通じて前記ドレイン電極と連結される画素電極と、前記データ線の露出された部分上に形成されており、前記第２接触孔の境界と実質的に一致する境界を有し、前記第２接触孔の内部のみに位置する第１接触補助部材と、を含むことを特徴とする、薄膜トランジスタ表示板を提供する。
発明１７は、前記発明１６において、前記ゲート絶縁膜及び前記保護膜は前記ゲート線の一部を露出する第３接触孔を有し、前記ゲート線の露出された部分上に形成されており、前記第３接触孔の境界と実質的に一致する境界を有する第２接触補助部材をさらに含むことを特徴とする薄膜トランジスタ表示板を提供する。
発明１８は、前記発明１６において、前記半導体層は、前記データ線と前記ドレイン電極との間に位置した部分を除いては、前記抵抗性接触部材、前記データ線及び前記ドレイン電極と同じ形状を有することを特徴とする薄膜トランジスタ表示板を提供する。
本発明によれば、ドレイン電極と画素電極とを連結する接触孔及び画素電極を１回の写真エッチング工程で形成し、画素電極を形成するための別途の写真エッチング工程を省略することによって、全体の工程を簡素化することができる。したがって、薄膜トランジスタ表示板の製造時間と費用とを節減することができる。
以下より、添付した図面を参照して、本発明の実施例について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々な相異なる形態で実現でき、ここで説明する実施例に限定されない。
図面において、いろいろな層及び領域を明確に表すために厚さを拡大して示し、明細書全体にわたって類似な部分については同一の図面符号を付けた。層、膜、領域、基板及び板などの部分が他の部分“上に”あるとする時、これは他の部分の“すぐ上に”にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分“すぐ上に”あるとする時には中間に他の部分がないことを意味する。
次に、本発明の実施例による薄膜トランジスタ表示板及びその製造方法について、詳細に説明する。
＜薄膜トランジスタ表示板＞
まず、図１乃至図２Ｂ を参照して、本発明の一実施例による薄膜トランジスタ表示板について詳細に説明する。
図１は本発明の一実施例による薄膜トランジスタ表示板の配置図である。図２Ａは図１の薄膜トランジスタ表示板のIIa-IIa’線による断面図である。図２Ｂ は図１の薄膜トランジスタ表示板のIIb-IIb’線及びIIb’-IIb’’線による断面図である。
透明なガラスなどで作られた絶縁基板１１０上には、複数のゲート線１２１が形成されている。
ゲート線１２１は主に横方向に延長しており、ゲート信号を伝達する。各ゲート線１２１は、上下に突出した複数のゲート電極１２４と、他の層または外部装置との接続のために面積の広い端部１２９とを含む。ゲート信号を生成するゲート駆動部（図示せず）が基板１１０上に集積されている場合、ゲート線１２１は延在してゲート駆動部と連結される。
ゲート線１２１は、銀（Ag）や銀合金などの銀系金属、アルミニウム（Al）やアルミニウム合金などのアルミニウム系金属、銅（Cu）や銅合金などの銅系金属、クロム（Cr）、チタニウム（Ti）、タンタル（Ta）、モリブデン（Mo）及びこれらの合金などを含から形成されている導電膜を含む。また、ゲート線１２１は、物理的性質の異なる二つの導電膜（図示せず）を含む多層膜構造を有していてもよい。この場合、一つの導電膜は、ゲート線１２１が信号遅延や電圧降下を軽減できるように低い比抵抗を有する金属で形成される。低い比抵抗を有する金属とは、例えば、アルミニウム系金属、銀系金属または銅系金属などがあげられる。一方、他の導電膜は、１つの導電膜とは異なった他の物質から形成される。他の物質とは、特にＩＴＯ（indium tin oxide）及びＩＺＯ（indium zinc oxide）との物理的、化学的、電気的接触特性に優れた物質であって、例えばクロム、モリブデン、チタニウム、タンタルまたはこれらの合金などがあげられる。そして、２つの導電膜は、比抵抗の低い導電膜が上部となり、接触特性に優れた導電膜が下部となるように積層して形成されており、具体的には、クロム下部膜と、アルミニウムまたはアルミニウム合金の上部膜とがあげられる。また、その反対の例としては、アルミニウムまたはアルミニウム合金の下部膜と、モリブデンまたはモリブデン合金の上部膜とがある。また、ゲート線１２１は、その他の多様な金属または導電体で形成されていてもよい。
ゲート線１２１の側面は基板１１０の表面に対して傾斜している。基板１１０上の表面とゲート線１２１の側面とのなす角度、即ち傾斜角は約３０〜８０゜の範囲である。
ゲート線１２１上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には、水素化非晶質シリコン（非晶質シリコンは略してa-Siと称する）や多結晶シリコンなどからなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向に延長しており、ゲート電極１２４に向かって延在した複数の突出部１５４を含む。
半導体１５１上には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質で作られた複数の線状及び島型の抵抗性接触部材１６１、１６５が形成されている。線状接触部材１６１は複数の突出部１６３を有しており、この突出部１６３と島型接触部材１６５とは対をなし、半導体１５１の突出部１５４上に位置する。
半導体１５１及び抵抗性接触部材１６１、１６５の側面も、ゲート線１２１の側面と同様に、基板１１０の表面に対して傾斜している。基板１１０上の表面と半導体１５１、もしくは、基板１１０上の表面と抵抗性接触部材１６１、１６５との側面とのなす角度、即ち傾斜角は約３０〜８０゜である。
抵抗性接触部材１６１、１６５上には、複数のデータ線１７１と、これと分離されている複数のドレイン電極１７５とが形成されている。
データ電圧を伝達するデータ線１７１は、主に縦方向に延長してゲート線１２１と交差している。各データ線１７１は、別の層または外部装置との接続のために、面積の広い端部１７９とゲート電極１２４に向かって延長した複数のソース電極１７３とを含む。
各ドレイン電極１７５は他の層との接続のために、面積の広い一端部１７７と線状の他端部分とを有しており、線状の端部は曲がっているソース電極１７３により一部が囲まれている。
ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタを形成しており、薄膜トランジスタのチャンネルはソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
データ線１７１及びドレイン電極１７５は、クロム、チタニウム、タンタル、モリブデンなどの耐火性金属またはこれらの合金を含み形成することができる。また、データ線１７１及びドレイン電極１７５は、耐火性金属膜と低抵抗導電膜とを含む多層膜構造で形成することもできる。多層膜構造とは、例えば、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜との二重膜、及びモリブデン（合金）膜―アルミニウム（合金）膜―モリブデン（合金）膜の三重膜があげられる。
データ線１７１及びドレイン電極１７５の側面も、ゲート線１２１の側面と同様に、基板１１０の表面に対して約３０〜８０゜の角度傾斜している。
抵抗性接触部材１６１、１６５は、その下部の半導体１５１とその上部のデータ線１７１との間、及び下部の半導体１５１とその上部のドレイン電極１７５との間にだけに存在し、接触抵抗を低くする役割を果たす。
線状半導体１５１は、データ線１７１とドレイン電極１７５及びその下の抵抗性接触部材１６１、１６５とほぼ同じ形状である。しかし、線状半導体１５１の突出部１５４には、ソース電極１７３とドレイン電極１７５との間などのように、データ線１７１及びドレイン電極１７５で覆われずに露出している部分がある。これとは異なって、突出部１５４だけがあって他の部分はないこともあり得る。
ゲート絶縁膜１４０、データ線１７１、ソース電極、露出された半導体１５４部分及びドレイン電極１７５の一部上には、保護膜１８０が形成されている。保護膜１８０は、窒化ケイ素や酸化ケイ素（SiO2）などの無機物で形成されることができる。また、保護膜１８０は、平坦化特性に優れた感光性有機物や、プラズマ化学気相蒸着で形成されるa-Si:C:O、a-Si:O:Fなどの誘電常数が約４．０以下である低誘電率の絶縁物質から形成されていてもよい。また、保護膜１８０は、有機膜の優れた特性を生かしながら露出された半導体１５４部分を保護するために、下部無機膜と上部有機膜との二重膜構造を有することも可能である。
保護膜１８０には、データ線１７１の端部１７９の一部とドレイン電極１７５の一部とを各々露出させる複数の接触孔１８２、１８５が形成されており、保護膜１８０及びゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出する複数の接触孔１８１が形成されている。
保護膜１８０上には複数の画素電極１９０が形成されており、保護膜１８０及びゲート絶縁膜１４０の接触孔１８１、１８２には複数の接触補助部材８１、８２が形成されている。画素電極１９０及び接触補助部材８１、８２は、ＩＺＯ、ＩＴＯ、またはａ‐ＩＴＯ（非晶質ＩＴＯ）などの透明な導電体、または、銀及びアルミニウムなどの反射性金属で形成される。
画素電極１９０は接触孔１８５を通じて露出されたドレイン電極１７５と物理的・電気的に連結されており、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成する。これにより、二つの電極間の液晶層の液晶分子の方向を決定する。
画素電極１９０及び共通電極は（図示せず）、キャパシタ（以下、“液晶キャパシタ”という）を形成している。液晶キャパシタ（図示せず）は、薄膜トランジスタがオフされた後にも印加された電圧を維持する。また、液晶キャパシタの電圧維持能力を強化するために、他のキャパシタを並列に接続することもできる。この場合の、他のキャパシタをストレージキャパシタ（図示せず）という。ストレージキャパシタ（図示せず）は、画素電極１９０とこれと隣接したゲート線１２１または別途設けられた信号線の重畳などで形成される。
接触補助部材８１、８２は、その境界が保護膜１８０の接触孔１８１、１８２の境界と実質的に一致しており、接触孔１８１、１８２を通じてゲート線１２１の端部１２９及びデータ線１７１の端部１７９とそれぞれ接続される。接触補助部材８１、８２は、ゲート線１２１の端部１２９及びデータ線１７１の端部１７９と外部装置との接着性を補完し、これらを保護する。
＜薄膜トランジスタ表示板の製造方法＞
以下、図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図３乃至図１１Ｂと図１乃至図２Ｂとを参照して詳細に説明する。
図３、図６及び図９は、それぞれ図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での配置図である。図４Ａは、図３の薄膜トランジスタ表示板のIVa-IVa´線による断面図である。図４Ｂは、図３の薄膜トランジスタ表示板のIVb-IVb’線及びIVb’-IVb”線による断面図である。図５Ａ及び図５Ｂは、図４Ａ及び図４Ｂのそれぞれの次の段階での図面である。即ち、図５Ａは、図３に示した薄膜トランジスタ表示板のIVa-IVa’線による断面図である。図５Ｂは、図３に示した薄膜トランジスタ表示板のIVb-IVb’線及びIVb’-IVb”線による断面図である。
図７Ａは、図６の薄膜トランジスタ表示板のVIIa-VIIa’線による断面図である。図７Ｂは、図６の薄膜トランジスタ表示板をVIIb-VIIb’線及びVIIb’-VIIb”線による断面図である。図８Ａ及び図８Ｂは、図７Ａ及び図７Ｂのそれぞれの次の段階での図面である。即ち、図８Ａは、図６の薄膜トランジスタ表示板のVIIa-VIIa’線による断面図である。図８Ｂは、図６の薄膜トランジスタ表示板のVIIb-VIIb’線及びVIIb’-VIIb”線による断面図である。
図１０Ａは、図９に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。図１０Ｂは、図９に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。図１１Ａ及び図１１Ｂは、図１０Ａ及び図１０Ｂのそれぞれの次の段階での図面である。即ち、図１１Ａは、図９に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。図１１Ｂは、図９に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。図１２Ａ及び図１２Ｂは、図１１Ａ及び図１１Ｂのそれぞれの次の段階での図面である。即ち、図１２Ａは、図９に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。図１２Ｂは、図９に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。
まず、図３乃至図４Ｂに示したように、透明なガラスなどで形成された絶縁基板１１０上に金属などの導電体層をスパッタリングなどの方法で、１，０００Å乃至３，０００Åの厚さで蒸着して写真エッチングし、ゲート電極１２４及び端部１２９を含む複数のゲート線１２１を形成する。
次に、図５Ａ及び図５Ｂに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０を化学気相蒸着法などで連続して積層する。ゲート絶縁膜１４０は、窒化ケイ素で形成するとよい。また、積層温度は約２５０〜４００℃、厚さは２，０００〜５，０００Å程度であるのが好ましい。
次に、金属などの導電体層１７０をスパッタリングなどの方法で所定の厚さに蒸着した後、その上に感光膜４０を１μm乃至２μmの厚さに塗布する。
光マスク（図示せず）を通じて感光膜４０に光を照射した後、これを現像する。現像された感光膜の厚さは位置によって異なり、図５Ａ及び５Ｂでは、感光膜４０は厚さが次第に小さくなる第１乃至第３部分で構成される。領域（Ａ）（以下、配線領域とする）に位置した第１部分及び領域（Ｂ）（以下、チャンネル領域とする）に位置した第２部分は、各々図面符号４２と４４とで示している。領域（Ｃ）（以下、その他の領域とする）に位置した第３部分についての図面符号は付与されていないが、第３部分の厚さはゼロである。即ち、第３部分では、下の導電体層１７０が露出されている。第１部分４２と第２部分４４との厚さの比は、後続工程での工程条件によって異なるようにし、第２部分４４の厚さを第１部分４２の厚さの１/２以下とするのが好ましく、例えば、約４，０００Å以下であるのが好ましい。
このように、位置によって感光膜の厚さを異にする方法は多様である。例えば、露光マスクに透過領域及び遮光領域だけでなく、半透過領域を設けてもよい。半透過領域には、スリットパターン、格子パターン、または透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを使用する場合、スリットの幅やスリット間の間隔は、写真エッチング工程に使用する露光器の分解能より小さいのが好ましい。他の例としては、リフローが可能な感光膜を使用することもできる。つまり、透過領域及び遮光領域のみを有する通常のマスクでリフロー可能な感光膜を形成した後、リフローさせて感光膜が残留しない領域に流れるようにすることによって、薄い部分を形成する。
適切な工程条件を与えれば、感光膜４２、４４の厚さの差により下部層を選択的にエッチングすることができる。したがって、一連のエッチング段階を通じて、図６乃至図７Ｂに示したようなソース電極１７３及び端部１７９を含む複数のデータ線１７１と、拡張部１７７とを含む複数のドレイン電極１７５を形成し、突出部１６３を含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６５、そして、突出部１５４を含む複数の線状半導体１５１を形成する。
説明の便宜上、配線領域（Ａ）に位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分をＡ部分とし、チャンネル領域（Ｂ）に位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分をＢ部分とし、その他の領域（Ｃ）に位置した導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分をＣ部分とする。
このような構造を形成する順序の一例を以下に示す。
（１）その他の領域（Ｃ）に位置した導電体層１７０、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０のＣ部分を除去する。
（２）チャンネル領域（Ｂ）に位置した感光膜の第２部分４４を除去する。
（３）チャンネル領域（Ｂ）に位置した導電体層１７０及び不純物非晶質シリコン層１６０のＢ部分を除去する。（４）配線領域（Ａ）に位置した感光膜の第１部分４２を除去する。
また、このような構造を形成する他の例を以下に示す。
（１）その他の領域（Ｃ）に位置したＣ部分のうち導電体層１７０を除去する。
（２）チャンネル領域（Ｂ）に位置した感光膜の第２部分４４を除去する。
（３）その他の領域（Ｃ）に位置した不純物非晶質シリコン層１６０及び非晶質シリコン層１５０のＣ部分を除去する。
（４）チャンネル領域（Ｂ）に位置したＢ部分のうち導電体層１７０を除去する。
（５）配線領域（Ａ）に位置した感光膜の第１部分４２を除去する。
（６）チャンネル領域（Ｂ）に位置したＢ部分のうち不純物非晶質シリコン層１６０を除去する。
感光膜の第２部分４４を除去する際に、感光膜の第１部分４２の厚さが減少するが、感光膜の第２部分４４の厚さが感光膜の第１部分４２より薄いために、下部層が除去またはエッチングされることを防止している第１部分４２は完全には除去されない。
適切なエッチング条件を選択すれば、感光膜の第３部分の下のＣ部分；不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０部分と感光膜の第２部分４４とを同時に除去することができる。また、感光膜の第２部分４４の下で、Ｂ部分のうちの不純物非晶質シリコン層１６０と、感光膜の第１部分４２とを同時に除去することができる。例えば、SF6とHClの混合気体や、SF6とO2の混合気体を用いると、ほぼ同じエッチング率で感光膜と真性非晶質シリコン層１５０（または不純物非晶質シリコン層１６０）とをエッチングすることができる。
導電体層１７０の表面に感光膜の残りがあれば、アッシングなどを通じて除去する。
次に、図８Ａ及び図８Ｂに示したように、データ線１７１及びドレイン電極１７５上に保護膜１８０を積層した後、その上に陽性感光膜５０を塗布し、その上に光マスク６０を整列する。
光マスク６０は、透明な基板６１と、その上の不透明な光遮断層６２とを含んでおり、透過領域ＴＡ１、遮光領域ＢＡ１及び半透過領域ＳＡ１に分かれる。光遮断層６２は透過領域ＴＡ１には全くなく、遮光領域ＢＡ１及び半透過領域ＳＡ１だけに位置する。光遮断層６２は遮光領域ＢＡ１ではその幅が所定値以上の部分として存在し、半透過領域ＢＡ１では幅または間隔が所定値以下の複数の部分として存在し、スリットをなす。半透過領域ＳＡ１は、ゲート線１２１及びデータ線１７１で囲まれた領域と対向し、透過領域ＴＡ１はゲート線１２１の端部１２１、データ線１７１の端部１７９及びドレイン電極１７５の一部と対向し、遮光領域ＢＡ１はその他の部分と対向する。
このような光マスク６０を通じて感光膜５０に光を照射した後、現像すると、一定の強度以上の光に露出された感光膜５０部分がなくなる。具体的には、図８Ａ及び図８Ｂのように、透過領域ＴＡ１と対向する部分は全てなくなり、半透過領域ＳＡ１と対向する部分５４は上の部分がなくなって厚さが減少し、遮光領域ＢＡ１と対向する部分５２はそのまま残る。図面から斜線を引いた部分は、現像後になくなる感光膜を示す。
次に、図９乃至図１０Ｂに示したように、残った感光膜部分５２、５４をエッチングマスクとして保護膜１８０及びその下のゲート絶縁膜１４０をエッチングし、ゲート線１２１の端部１２９、データ線１７１の端部１７９及びドレイン電極１７５の一部を露出する複数の接触孔１８１、１８２、１８５を形成する。
次に、図１１Ａ及び図１１Ｂに示したように、アッシング工程などにより薄い感光膜部分５４を除去し、この時、厚い感光膜部分５２の厚さが減少する。
次に図１２Ａ及び図１２Ｂに示したように、ＩＺＯまたはＩＴＯまたはａ‐ＩＴＯなどをスパッタリングで積層して導電体膜９０を形成する。ＩＺＯの場合、スパッタリング標的としては日本のIdemitsu社のＩＤＩＸＯ（indium x-metal oxide）という商品を使用することができ、In2O3及びZnOを含み、インジウムと亜鉛の総量で亜鉛が占める含有量は約１５〜２０atomic％範囲であるのが好ましい。また、他の導電体との接触抵抗を最小限にするため、ＩＺＯのスパッタリング温度は２５０℃以下であるのが好ましい。
この時、導電体膜９０は、感光膜５２上に位置する第１部分９１と、それ以外のところ、即ち、少なくとも前記ドレイン電極１７５の露出された部分を含む部分に位置する第２部分９２とを含む。感光膜部分５２が厚いため感光膜５２の表面と底との間の段差が激しい。そのため、導電体膜９０の第１部分９１及び第２部分９２の少なくとも一部が互いに分離されて隙間が生じ、これによって感光膜５２の側面の少なくとも一部が露出される。
次に、基板１１０を感光膜溶剤に浸漬すると、溶剤は残った感光膜５２の露出された側面を通じて感光膜５２に浸透し、これによって感光膜５２が除去される。この時、残った感光膜部分５２上に位置する導電体膜９０の第１部分９１もまた、リフト-オフ方式で感光膜部分５２と共に除去されるので、結果、導電体膜９０の第２部分９２だけが残り、これは複数の画素電極１９０及び複数の接触補助部材８１、８２となる。（図１と図２Ａ及び図２Ｂ参照）。
本実施例では、データ線１７１及びドレイン電極１７５と、その下部の抵抗性接触部材１６１、１６５及び半導体１５１を一つの写真エッチング工程により形成し、画素電極１９０及び接触補助部材８１、８２を形成するための別途の写真エッチング工程を省略するため、全体工程を簡素化することができる。
一方、本実施例では、図１０Ｂと共に説明したように、ゲート線１２１の端部及びデータ線１７１の端部を覆っている保護膜１８０と、ゲート絶縁膜１４０とを同時にエッチングする場合について説明したが、本発明はこれに限定されない。
例えば、データ線１７１の一部を露出する接触孔１８２となる部分上の感光膜５０を全て除去するのではなく、厚さの薄い感光膜部分５４を残し、まず、感光膜５２、５４をマスクとして保護膜１８０をエッチングし、接触孔１８５を完成させ、また、接触孔１８１が形成される部分のゲート絶縁膜１４０を露出させる。感光膜の第２部分５４を除去し、露出された保護膜１８０とゲート絶縁膜１４０部分とをエッチングして、接触孔１８１、１８２を完成させてもよい。
＜薄膜トランジスタ表示板の他の実施例＞
次に、図１３乃至図１４Ｂを参照して、本発明の他の実施例による薄膜トランジスタ表示板について詳細に説明する。
図１３は本発明の一実施例による薄膜トランジスタ表示板の配置図である。図１４Ａは、図１の薄膜トランジスタ表示板のXIVa-XIVa’線による断面図である。図１４Ｂは、図１の薄膜トランジスタ表示板のXIVb-XIVb’線及びXIVb’-XIVb’’線による断面図である。
図１３乃至図１４Ｂに示したように、本実施例による薄膜トランジスタ表示板の層状構造は、図１乃至図２Ｂに示した液晶表示装置用薄膜トランジスタ表示板の層状構造とほぼ同一である。つまり、基板１１０上にはゲート電極１２４を含む複数のゲート線１２１が形成されており、その上にゲート絶縁膜１４０と、突出部１５４を含む複数の線状半導体１５１と、突出部１６３を含む複数の線状抵抗性接触部材１６１と、複数の島型抵抗性接触部材１６５と、が順次に形成されている。抵抗性接触部材１６１、１６５上には、ソース電極１７３及び端部１７９を含む複数のデータ線１７１と、端部１７７を有する複数のドレイン電極１７５とが形成されており、その上には保護膜１８０が形成されている。保護膜１８０には複数の接触孔１８２、１８７が形成されており、保護膜１８０上には複数の画素電極１９０が形成されている。そして、接触孔１８２には複数の接触補助部材８２が形成されている。
次に、図１乃至図３に示した薄膜トランジスタ表示板と異なっている点について説明する。本実施例による薄膜トランジスタ表示板は、ゲート線１２１と同じ層に位置する維持電極線１３１をさらに含む。維持電極線１３１はゲート線１２１とほぼ平行に延長しており、他の表示板（図示せず）の共通電極（図示せず）に印加される共通電圧などの予め決められた電圧の印加を受ける。各維持電極線１３１は上下に拡張されており、ドレイン電極１７５の広い端部１７７と重畳する拡張部１３７を含む。
維持電極線１３１は、画素電極１９０及びこれと連結されたドレイン電極１７５と重畳してストレージキャパシタを構成するが、維持電極線１３１の拡張部１３７及びドレイン電極１７５の広い端部１７７が重畳するので、ストレージキャパシタの静電容量、つまり、保持容量が大きい。
画素電極１９０はゲート線１２１及びデータ線１７１と重畳している。このような重畳構造により、開口率を高めることができる。
また、接触補助部材８２は、接触孔１８２内だけでなく、保護膜１８０上まで延在している。
＜薄膜トランジスタ表示板の他の例：製造方法＞
次に、図１３乃至図１４Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図１５乃至図２２Ｂと図１３乃至図１４Ｂを参照して詳細に説明する。
図１５、図１７及び図２０は、それぞれ図１３乃至図１４Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での配置図である。図１６Ａは、図１５の薄膜トランジスタ表示板のIVa-IVa’線による断面図である。図１６Ｂは、図１５の薄膜トランジスタ表示板のIVb-IVb’線及びIVb’-IVb”線による断面図である。
図１８Ａは、図１７の薄膜トランジスタ表示板のVIIa-VIIa’線による断面図である。図１８Ｂは、図１７の薄膜トランジスタ表示板のVIIb-VIIb’線及びVIIb’-VIIb”線による断面図である。図１９Ａ及び図１９Ｂは、図１８Ａ及び図１８Ｂのそれぞれの次の段階での図面である。即ち、図１９Ａは、図１７の薄膜トランジスタ表示板のVIIa-VIIa’線による断面図である。図１９Ｂは、図１７の薄膜トランジスタ表示板のVIIb-VIIb’線及びVIIb’-VIIb”線による断面図である。
図２１Ａは、図２０に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。図２１Ｂは、図２０に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。図２２Ａ及び図２２Ｂは、図２１Ａ及び図２１Ｂのそれぞれの次の段階での図面である。即ち、図２２Ａは、図２０に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。図２２Ｂは、図２０に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。図２３Ａ及び図２３Ｂは、図２２Ａ及び図２２Ｂのそれぞれの次の段階での図面である。即ち、図２３Ａは図２０に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。図２３Ｂは図２０に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。
まず、図１５乃至図１６Ｂに示したように、透明なガラスなどで形成された絶縁基板１１０上に、ゲート電極１２４を含む複数のゲート線１２１と拡張部１３７を含む複数の維持電極線１３１とを形成する。
次に、図１７乃至図１８Ｂに示したように、ゲート絶縁膜１４０と、突出部１５４を含む複数の線状半導体１５１と、突出部１６３を含む複数の線状抵抗性接触部材１６１と、複数の島型抵抗性接触部材１６５と、ソース電極１７３及び端部１７９を含む複数のデータ線１７１及び拡張部１７７を含む複数のドレイン電極１７５と、を形成する。これらの形成過程は図５Ａ乃至図７Ｂを参照して説明したことと実質的に同一である。
次に、図１９Ａ及び図１９Ｂに示したように、データ線１７１及びドレイン電極１７５上に保護膜１８０を積層した後、その上に陽性感光膜７０を塗布し、その上に光マスク６５を整列する。
光マスク６５は、透明な基板６６と、その上の不透明な光遮断層６７とを含み、透過領域（ＴＡ２）、遮光領域（ＢＡ２）及び半透過領域（ＳＡ２）に分かれる。透過領域（ＴＡ２）はデータ線１７１の端部１７９及びドレイン電極１７５の一部と対向し、半透過領域（ＳＡ２）はゲート線１２１とデータ線１７１で囲まれた領域と対向する部分と、データ線１７１の端部１７９上の透過領域（ＴＡ２）の周囲に位置した部分を含み、遮光領域（ＢＡ２）はそれ以外の部分と対向する。
このような光マスク６５を通じて感光膜７０に光を照射した後に現像すると、図１９Ａ及び図１９Ｂで斜線を引いた部分が除去される。
次に、図２０乃至図２１Ｂに示したように、残った感光膜部分７２、７４をエッチングマスクとして保護膜１８０及びその下のゲート絶縁膜１４０をエッチングし、データ線１７１の端部１７９及びドレイン電極１７５の一部を露出する複数の接触孔１８２、１８５を形成する。
次に、図２２Ａ及び図２２Ｂに示したように、アッシングなどにより薄い感光膜部分７４を除去する。
次いで、図２３Ａ及び図２３Ｂに示したように、感光膜７２上に位置する第１部分９１と、それ以外のところに位置する第２部分９２を含む導電体膜９０を形成する。
次いで、感光膜部分７２と導電体膜９０の第１部分９１を除去することによって、残った導電体膜９０の第２部分９２により複数の画素電極１９０と複数の接触補助部材８２とを形成する（図１３、図１４Ａ及び図１４Ｂ参照）。
以上、本発明の実施例により、データ線１７１及びドレイン電極１７５と、その下部の抵抗性接触部材１６１、１６５及び半導体１５１とを一つの写真エッチング工程で形成し、画素電極１９０及び接触補助部材８１、８２を形成するための別途の写真エッチング工程を省略することによって、全体の工程を簡素化する。
以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の請求範囲で定義している本発明の基本概念を利用した当業者の種々な変形及び改良形態もまた本発明の権利範囲に属する。
本発明の一実施例による薄膜トランジスタ表示板の配置図である。 図１の薄膜トランジスタ表示板のIIa-Iia’線による断面図である。 図１の薄膜トランジスタ表示板のIIb-IIb’線及びIIb’-IIb’’線による断面図である。 図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での配置図である。 図３の薄膜トランジスタ表示板のIVa-IVa’線による断面図である。 図３の薄膜トランジスタ表示板のIVb-IVb’線及びIVb’-IVb”線による断面図である。 図４Ａの次の段階での図面であって、図３に示した薄膜トランジスタ表示板のIVa-IVa’線による断面図である。 図４Ｂの次の段階での図面であって、図３に示した薄膜トランジスタ表示板のIVb-IVb’線及びIVb’-IVb”線による断面図である。 図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での配置図である。 図６の薄膜トランジスタ表示板のVIIa-VIIa’線による断面図である。 図６の薄膜トランジスタ表示板のVIIb-VIIb’線及びVIIb’-VIIb”線による断面図である。 図７Ａの次の段階での図面であって、図６の薄膜トランジスタ表示板のVIIa-VIIa’線による断面図である。 図７Ｂの次の段階での図面であって、図６の薄膜トランジスタ表示板のVIIb-VIIb’線及びVIIb’-VIIb”線による断面図である。 図１乃至図２Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での配置図である。 図９に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。 図９に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。 図１０Ａの次の段階での図面であって、図９に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。 図１０Ｂの次の段階での図面であって、図９に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。 図１１Ａの次の段階での図面であって、図９に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。 図１１Ｂの次の段階での図面であって、図９に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。 本発明の一実施例による薄膜トランジスタ表示板の配置図である。 図１の薄膜トランジスタ表示板のXIVa-XIVa’線による断面図である。 図１の薄膜トランジスタ表示板のXIVb-XIVb’線及びXIVb’-XIVb”線による断面図である。 図１３乃至図１４Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での配置図である。 図１５の薄膜トランジスタ表示板のIVa-IVa’線による断面図である。 図１５の薄膜トランジスタ表示板のIVb-IVb’線及びIVb’-IVb”線による断面図である。 図１３乃至図１４Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での配置図である。 図１７の薄膜トランジスタ表示板のVIIa-VIIa’線による断面図である。 図１７の薄膜トランジスタ表示板のVIIb-VIIb’線及びVIIb’-VIIb”線による断面図である。 図１８Ａの次の段階での図面であって、図１７の薄膜トランジスタ表示板のVIIa-VIIa’線による断面図である。 図１８Ｂの次の段階での図面であって、図１７の薄膜トランジスタ表示板のVIIb-VIIb’線及びVIIb’-VIIb”線による断面図である。 図１３乃至図１４Ｂに示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での配置図である。 図２０に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。 図２０に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。 図２１Ａの次の段階での図面であって、図２０に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。 図２１Ｂの次の段階での図面であって、図２０に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。 図２２Ａの次の段階での図面であって、図２０に示した薄膜トランジスタ表示板のXa-Xa’線による断面図である。 図２２Ｂの次の段階での図面であって、図２０に示した薄膜トランジスタ表示板のXb-Xb’線及びXb’-Xb”線による断面図である。
符号の説明
４０、４２、４４、５０、５２、５４、７０、７２、７４ 感光膜
６０、６５ 光マスク
６１、６６ 基板
６２、６７ 光遮断層
８１、８２ 接触補助部材
９０、９１、９２ 導電体膜
１１０ 絶縁基板
１２１、１２９ ゲート線
１２４ ゲート電極
１３１、１３７ 維持電極線
１４０ ゲート絶縁膜
１５０ 真性非晶質シリコン層
１５１、１５４ 半導体
１６０ 不純物非晶質シリコン層
１６１、１６３、１６５ 抵抗性接触部材
１７０ 導電体層
１７１、１７９ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１８１、１８２、１８５ 接触孔
１９０ 画素電極
ＢＡ１、ＢＡ２ 遮光領域
ＳＡ１、ＳＡ２ 半透過領域
ＴＡ１、ＴＡ２ 透過領域

Claims (15)

  1. 基板上にゲート線を積層した後、一回の写真工程によりゲートを形成するゲート形成段階と、
    前記ゲート線上にゲート絶縁膜を形成するゲート絶縁膜形成段階と、
    前記ゲート絶縁膜上に半導体層とデータ線とを順に積層した後、一回の写真工程により半導体、ソース電極を含むデータ線、及びドレイン電極を形成する、半導体、データ線及びドレイン電極形成段階と、
    前記データ線及び前記ドレイン電極上に保護膜を積層する保護膜積層段階と、
    一回の写真工程により前記保護膜上に所定の厚さを有する第１部分と前記第１部分の前記所定の厚さよりも薄い第２部分とを含む感光膜を形成する感光膜形成段階と、
    前記感光膜をマスクとして前記保護膜をエッチングし、前記ドレイン電極の少なくとも一部を露出する保護膜エッチング段階と、
    前記感光膜の前記第２部分を除去する第２部分除去段階と、
    前記感光膜の前記第１部分の上及び少なくとも前記ドレイン電極の露出された部分の上に導電体膜を積層する導電体膜積層段階と、
    前記感光膜の前記第１部分を除去する第１部分除去段階と、
    を含むことを特徴とする、薄膜トランジスタ表示板の製造方法。
  2. 前記導電膜積層段階で積層された前記導電体膜のうち、前記感光膜の前記第１部分の上に位置する前記導電体膜を第３部分とし、前記感光膜の前記第１部分以外であって、少なくとも前記ドレイン電極の露出された部分を含む部分上に位置する前記導電体膜を第４部分とすると、
    前記第１部分除去段階は、前記感光膜の前記第１部分と共に、前記導電体膜の第３部分を更に除去する段階を更に含むことを特徴とする、請求項１に記載の薄膜トランジスタ表示板の製造方法。
  3. 前記感光膜形成段階は、前記ゲート線と前記データ線とで囲まれた領域と対向している半透過領域と、前記ゲート線の端部、前記データ線の端部及び前記ドレイン電極の一部と対向している透過領域と、前記半透過領域及び前記透過領域以外の領域である遮光領域と、を有する光マスクを用いて前記感光膜を形成することを特徴とする、請求項１に記載の薄膜トランジスタ表示板の製造方法。
  4. 前記第２部分除去段階では、前記感光膜の第１部分の厚さが前記所定の厚さよりも減少することを特徴とする、請求項２に記載の薄膜トランジスタ表示板の製造方法。
  5. 前記第２部分除去段階はアッシング工程を含むことを特徴とする、請求項４に記載の薄膜トランジスタ表示板の製造方法。
  6. 前記保護膜エッチング段階は前記データ線の一部を露出し、
    前記第２部分除去段階は、前記データ線の露出された部分上に、前記データ線の端部と外部装置との接着性を補う第１接触補助部材を形成することを特徴とする、請求項２に記載の薄膜トランジスタ表示板の製造方法。
  7. 前記保護膜エッチング段階は、さらに前記ゲート絶縁膜をエッチングして前記ゲート線の一部を露出し、
    前記第２部分除去段階は、前記ゲート線の露出された部分上に、前記ゲート線の端部と外部装置との接着性を補う第２接触補助部材を形成することを特徴とする、請求項６に記載の薄膜トランジスタ表示板の製造方法。
  8. 前記第１接触部材及び前記第２接触補助部材の境界は、それぞれ前記データ線の露出された部分の境界及び前記ゲート線の露出された部分の境界と実質的に一致することを特徴とする、請求項７に記載の薄膜トランジスタ表示板の製造方法。
  9. 基板上にゲート線を積層した後、一回の写真工程によりゲートを形成するゲート形成段階と、
    前記ゲート線上にゲート絶縁膜を形成するゲート絶縁膜形成段階と、
    前記ゲート絶縁膜上に半導体層とデータ線とを順に積層した後、一回の写真工程により半導体、ソース電極を含むデータ線、及びドレイン電極を形成する、半導体、データ線及びドレイン電極形成段階と、
    前記データ線及び前記ドレイン電極上に保護膜を積層する保護膜積層段階と、
    一回の写真工程により前記保護膜上に、所定の厚さを有する第１部分と前記第１部分の前記所定の厚さよりも薄い第２部分とを含む感光膜を形成する感光膜形成段階と、
    前記感光膜をマスクとして前記保護膜または前記ゲート絶縁膜をエッチングし、前記データ線の一部または前記ゲート線の一部を露出する接触孔形成段階と、
    前記感光膜の前記第２部分を除去する第２部分除去段階と、
    前記感光膜の前記第１部分の上と、前記データ線の露出された部分上または前記ゲートの露出された部分上と、に導電体膜を積層する導電体膜積層段階と、
    前記感光膜の前記第１部分を除去する第１部分除去段階と、
    を含むことを特徴とする、薄膜トランジスタ表示板の製造方法。
  10. 前記導電体膜積層段階で積層した前記導電体膜のうち、前記感光膜の前記第１部分の上に位置する前記導電体膜を第３部分とし、前記感光膜の前記第１部分以外であって、前記データ線の露出された部分または前記ゲート線の露出された部分を含む部分上に位置する前記導電体膜を第４部分とすると、
    前記第１部分除去段階は、前記感光膜の前記第１部分と共に前記導電体膜の第３部分を除去することを特徴とする、請求項９に記載の薄膜トランジスタ表示板の製造方法。
  11. 基板上にゲート線を積層した後、一回の写真工程によりゲートを形成するゲート形成段階と、
    前記ゲート線上にゲート絶縁膜を形成するゲート絶縁膜形成段階と、
    前記ゲート絶縁膜上に半導体層とデータ線とを順に積層した後、一回の写真工程により半導体、ソース電極を含むデータ線、及びドレイン電極を形成する、半導体、データ線及びドレイン電極形成段階と、
    前記半導体層上にデータ線及びドレイン電極を形成する配線形成段階と、
    前記データ線及び前記ドレイン電極上に保護膜を積層する保護膜積層段階と、
    一回の写真工程により前記保護膜上に第１感光膜を形成する第１感光膜形成段階と、
    前記第１感光膜をマスクとして前記保護膜をエッチングし、前記ドレイン電極の少なくとも一部を露出する第１接触孔を形成し、前記ゲート線の上の前記ゲート絶縁膜の一部分を露出する第１接触孔形成段階と、
    前記第１感光膜から、前記第１感光膜とは異なる厚さを有する第２感光膜を形成する第２感光膜形成段階と、
    前記第２感光膜をマスクとして前記保護膜及び前記ゲート絶縁膜をエッチングし、前記ゲート線の一部及び前記データ線の一部を各々露出する第２及び第３接触孔を形成する第２及び第３接触孔形成段階と、
    前記第２感光膜及び少なくとも前記ドレイン電極の露出された部分上に導電体膜を積層する導電体膜積層段階と、
    前記第２感光膜を除去する第２感光膜除去段階と、
    を含むことを特徴とする、薄膜トランジスタ表示板の製造方法。
  12. 前記導電体膜積層段階で積層された前記導電体膜のうち、前記第２感光膜上に位置する前記導電体膜を第３部分とし、前記第２感光膜以外の部分を第４部分とすると、
    前記第２感光膜除去段階は、前記第２感光膜と共に前記導電体膜の第３部分を更に除去することを特徴とする、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
  13. 前記第１感光膜形成段階は、前記ゲート線と前記データ線とで囲まれた領域と対向している半透過領域と、前記ゲート線の端部、前記データ線の端部及び前記ドレイン電極の一部と対向している透過領域と、前記半透過領域及び前記透過領域以外の領域である遮光領域と、を有する光マスクを用いて第１感光膜を形成することを特徴とする、請求項１２に記載の薄膜トランジスタ表示板の製造方法。
  14. 前記第２感光膜形成段階はアッシング工程を含むことを特徴とする、請求項１２に記載の薄膜トランジスタ表示板の製造方法。
  15. 前記第２感光膜除去段階は、前記ゲート線の露出された部分及び前記データ線の露出された部分上に接触補助部材を形成することを特徴とする、請求項１２に記載の薄膜トランジスタ表示板の製造方法。
JP2005081766A 2004-03-19 2005-03-22 薄膜トランジスタ表示板の製造方法 Active JP5153999B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR2004-018805 2004-03-19
KR1020040018805A KR20050093881A (ko) 2004-03-19 2004-03-19 박막 트랜지스터 표시판의 제조 방법
KR1020040064021A KR101046925B1 (ko) 2004-08-13 2004-08-13 박막 트랜지스터 표시판 및 그 제조 방법
KR2004-064021 2004-08-13

Publications (2)

Publication Number Publication Date
JP2005277418A JP2005277418A (ja) 2005-10-06
JP5153999B2 true JP5153999B2 (ja) 2013-02-27

Family

ID=35042082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005081766A Active JP5153999B2 (ja) 2004-03-19 2005-03-22 薄膜トランジスタ表示板の製造方法

Country Status (4)

Country Link
US (2) US7172913B2 (ja)
JP (1) JP5153999B2 (ja)
CN (1) CN100416754C (ja)
TW (1) TWI382452B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
KR101251995B1 (ko) * 2006-01-27 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101261608B1 (ko) * 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR100855851B1 (ko) * 2007-01-26 2008-09-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101421166B1 (ko) * 2007-03-02 2014-07-18 엘지디스플레이 주식회사 액정표시장치의 제조방법
US8133773B2 (en) * 2007-10-17 2012-03-13 Au Optronics Corporation Apparatus and method for reducing photo leakage current for TFT LCD
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8193546B2 (en) * 2010-06-04 2012-06-05 Pinecone Energies, Inc. Light-emitting-diode array with polymer between light emitting devices
US20120228651A1 (en) * 2010-11-17 2012-09-13 Ncku Research And Development Foundation Light-emitting-diode array
US8193015B2 (en) * 2010-11-17 2012-06-05 Pinecone Energies, Inc. Method of forming a light-emitting-diode array with polymer between light emitting devices
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
CN103268867B (zh) * 2013-05-31 2015-04-15 信利半导体有限公司 Tft阵列基板的制作方法
CN104238217B (zh) 2014-09-05 2017-03-01 深圳市华星光电技术有限公司 一种抗色偏显示面板
WO2016167892A1 (en) 2015-04-13 2016-10-20 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN105093668B (zh) * 2015-09-28 2018-05-29 深圳市华星光电技术有限公司 一种彩色滤光片基板及其制造方法、液晶显示面板
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195555A (ja) * 1984-10-16 1986-05-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH05257167A (ja) * 1992-03-12 1993-10-08 Hitachi Ltd Ｔｆｔ−ｌｃｄの製造方法
US5990986A (en) * 1997-05-30 1999-11-23 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
JP4111569B2 (ja) * 1997-08-22 2008-07-02 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタ型液晶表示装置およびその製造方法
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100313125B1 (ko) * 1999-12-08 2001-11-07 김순택 박막 트랜지스터의 제조 방법
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
KR20050070325A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20070102770A1 (en) 2007-05-10
JP2005277418A (ja) 2005-10-06
CN100416754C (zh) 2008-09-03
US20050221546A1 (en) 2005-10-06
TWI382452B (zh) 2013-01-11
CN1670909A (zh) 2005-09-21
TW200535971A (en) 2005-11-01
US7172913B2 (en) 2007-02-06

Similar Documents

Publication Publication Date Title
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006072355A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007108746A (ja) 薄膜トランジスタ表示板の製造方法
KR20100058975A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007102225A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2007142411A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20090087321A (ko) 표시 장치 및 그 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060018397A (ko) 박막 트랜지스터 표시판과 그 제조 방법
JP2005026690A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101046925B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070000637A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060081164A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080047166A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5153999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250