KR20080047166A - 박막 트랜지스터 기판의 제조 방법 - Google Patents
박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20080047166A KR20080047166A KR1020060117183A KR20060117183A KR20080047166A KR 20080047166 A KR20080047166 A KR 20080047166A KR 1020060117183 A KR1020060117183 A KR 1020060117183A KR 20060117183 A KR20060117183 A KR 20060117183A KR 20080047166 A KR20080047166 A KR 20080047166A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- photoresist
- data
- thin film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 67
- 239000010408 film Substances 0.000 claims description 56
- 238000002161 passivation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 29
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- -1 copper alloys Chemical class 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
기존의 노광 설비를 이용하여 더 높은 해상도를 얻을 수 있는 박막 트랜지스터 기판의 제조 방법이 제공된다. 박막 트랜지스터 기판의 제조 방법은, 절연 기판 상에 반도체층 및 데이터 도전막을 순차적으로 형성하는 단계와, 데이터 도전막 상에 감광막을 형성하는 단계와, 반도체층의 채널부에 대응하는 감광막의 일부를 제거하여 감광막 패턴을 형성하는 단계와, 감광막 패턴을 에치백하는 단계와, 감광막 패턴을 식각 마스크로 사용하여 데이터 도전막을 식각하여 데이터 배선을 형성하는 단계를 포함한다.
박막 트랜지스터, 해상도, 에치백
Description
도 1a는 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 B - B'선을 따라 절단한 단면도이다.
도 2a 내지 도 8b는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들 및 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 22: 게이트선
24: 게이트 끝단 26: 게이트 전극
27: 스토리지 전극 28: 스토리지 전극선
30: 게이트 절연막 40: 반도체층
55, 56: 오믹 콘택층 60: 데이터 도전막
62: 데이터선 65: 소스 전극
66: 드레인 전극 67: 드레인 전극 확장부
68: 데이터 끝단 70: 보호막
74, 77, 78: 콘택홀 82: 화소 전극
84: 보조 게이트 끝단 88: 보조 데이터 끝단
100, 100': 감광막 패턴 110: 산소 플라즈마
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세하게는 기존의 노광 설비를 이용하여 보다 높은 해상도를 얻을 수 있는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두개의 기판에 각각 구비되어 있는 형태이다. 이 중에서도, 하나의 기판(박막 트랜지스터 기판)에는 복수의 화소 전극이 매트릭스(matrix) 형태로 배열되어 있고 다른 기판(공통 전극 기판)에는 하나의 공통 전극이 기판 전면을 덮고 있다. 이러한 액정 표시 장치에서 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호 를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 기판 상에 형성한다.
이러한 액정 표시 장치의 고해상도화가 진행됨에 따라 화소 크기는 해상도에 반비례하여 작아지고 있다. 화소 크기가 작아짐에 따라 화소 내에서 박막 트랜지스터가 차지하는 면적이 증가하게 되어 개구율을 떨어뜨리게 된다. 따라서 박막 트랜지스터의 크기를 줄이기 위해서는 미세 패턴을 형성할 수 있는 노광 설비가 필요하게 되지만, 현실적으로 신규 노광 설비를 구비하는 데에는 많은 어려움이 따른다.
본 발명이 이루고자 하는 기술적 과제는 기존의 노광 설비를 이용하여 더 높은 해상도를 얻을 수 있는 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은, 절연 기판 상에 반도체층 및 데이터 도전막을 순차적으로 형성하는 단계와, 상기 데이터 도전막 상에 감광막을 형성하는 단계와, 상기 반도체층의 채널부에 대응하는 상기 감광막의 일부를 제거하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 에치백하는 단계와, 상기 감광막 패턴을 식각 마스 크로 사용하여 상기 데이터 도전막을 식각하여 데이터 배선을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에 대해 설명한다.
먼저 도 1a 및 도 1b를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 1a는 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 배치도이고, 도 1b는 도 1a의 B - B' 선을 따라 절단한 단면도이다.
절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 24, 26)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(22) 으로 전달하는 게이트 끝단(24), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26)을 포함한다.
또한 절연 기판(10) 위에는 화소 영역을 가로질러 게이트선(22)과 실질적으로 평행하게 가로 방향으로 뻗어 있는 스토리지 전극선(28)이 형성되어 있고, 스토리지 전극선(28)에 연결되어 스토리지 전극선(28)에 비해 넓은 너비를 가지는 스토리지 전극(27)이 형성되어 있다. 스토리지 전극(27)은 후술할 화소 전극(82)과 연결된 드레인 전극 확장부(67)와 중첩되어 화소의 전하 보존 능력을 향상시키는 스토리지 커패시터를 이룬다. 이러한 스토리지 전극(27)과 스토리지 전극선(28)을 스토리지 전극 배선이라고 한다.
이와 같은 스토리지 전극 배선(27, 28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 스토리지 커패시턴스가 충분할 경우 스토리지 전극 배선(27, 28)은 형성되지 않을 수도 있다.
게이트 배선(22, 24, 26) 및 스토리지 전극 배선(27, 28)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22, 24, 26) 및 스토리지 전극 배선(27, 28)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트 배선(22, 24, 26) 및 스토리지 전극 배선(27, 28)의 신호 지연이 나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 배선(22, 24, 26) 및 스토리지 전극 배선(27, 28)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 배선(22, 24, 26) 및 스토리지 전극 배선(27, 28)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 오믹 콘택층(55, 56)이 형성되어 있다.
오믹 콘택층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)으로부터 가지 형태로 분지되어 오믹 콘택층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부를 중심으로 소스 전극(65)과 대향하도록 오믹 콘택층(56) 상부에 형성되어 있는 드레인 전극(66), 및 드레인 전극(66)으로부터 연장되어 스토리지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67, 68)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
소스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 오믹 콘택층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
드레인 전극 확장부(67)는 스토리지 전극(27)과 중첩되도록 형성되어, 스토리지 전극(27)과 게이트 절연막(30)을 사이에 두고 스토리지 커패시터를 형성한다. 스토리지 전극(27)을 형성하지 않을 경우 드레인 전극 확장부(27)를 형성하지 않을 수 있다.
데이터 배선(62, 65, 66, 67, 68) 및 이에 의해 노출된 반도체층(40) 상부에 는 보호막(70)이 형성되어 있다. 예를 들어 보호막(70)은 질화규소 또는 산화규소 등으로 이루어진 무기 물질, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 형성될 수 있다. 또한, 또한 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(44)을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(70)에는 드레인 전극 확장부(67) 및 데이터선 끝단(68)을 각각 드러내는 콘택홀(77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 콘택홀(74)이 형성되어 있다. 보호막(70) 위에는 콘택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 데이터 전압이 인가된 화소 전극(82)은 상부 표시판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한, 보호막(70) 위에는 콘택홀(74, 78)을 통하여 각각 게이트 끝단(24) 및 데이터 끝단(68)과 연결되어 있는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)이 형성되어 있다. 또한 보호막(70) 위에는 화소의 모양을 따라 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 콘택홀(77)을 통하여 드레인 전극 확장부(67)와 전기적으로 연결되어 있다. 여기서 화소 전극(82), 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)은 ITO 또는 IZO 등의 투명 도전체 또는 알루미늄 등의 반사성 도 전체로 이루어질 수 있다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 1a 및 도 1b와, 도 2a 내지 도 8b를 참조하여 상세히 설명한다. 도 2a 내지 도 8b는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들 및 단면도들이다. 여기서 도 2b, 도 3b, 도 7b 및 도 8b는 각각 도 2a, 도 3a, 도 7a 및 도 8a의 박막 트랜지스터 기판을 B - B'선을 따라 절단한 단면도들이다.
먼저 도 2a 및 도 2b에 도시된 바와 같이, 절연 기판(10) 상에 게이트선(22), 게이트 전극(26), 게이트 끝단(24), 스토리지 전극(27) 및 스토리지 전극선(28)을 포함하는 게이트 배선(22, 24, 26) 및 스토리지 전극 배선(27, 28)을 형성한다.
도 3a 및 도 3b에 도시된 바와 같이, 기판(10), 게이트 배선(22, 24, 26) 및 스토리지 전극 배선(27, 28)의 위에 질화 규소로 이루어진 게이트 절연막(30), 진성 비정질 규소층 및 도핑된 비정질 규소층을 예컨대, 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 진성 비정질 규소층과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 오믹 콘택층(55, 56)을 형성한다.
이어서 도 4에 도시된 바와 같이, 게이트 절연막(30) 위에 스퍼터링 등의 방법으로 데이터 도전막(60)을 형성한다.
도 5a를 참조하면, 데이터 도전막(60)을 패터닝하기 위한 식각 마스크로 사용되는 감광막 패턴(100)을 데이터 도전막(60) 상에 형성한다. 고해상도 액정 표시 장치에서 개구율을 높이기 위해서는 박막 트랜지스터가 차지하는 면적을 줄일 필요가 있다. 이를 위해서 반도체층(40) 내의 채널부(C)의 길이를 줄이는 것이 바람직하다. 다만 감광막 패턴(100)을 형성하기 위한 노광 및 현상 공정에서 사용되는 노광 설비의 해상도 및 감광막의 해상도가 채널부(C)의 길이보다 큰 경우 채널부(C)의 길이를 줄이는 것은 어렵다. 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법에 있어서 데이터 도전막(60) 상의 감광막, 특히 박막 트랜지스터의 채널부(C) 상의 감광막을 노광하는 공정에서 노광 설비의 해상도보다 낮은 CD(critical dimension)를 가지는 노광 마스크를 사용하여 감광막을 노광한다. 이어서 감광막을 현상하는 경우, 도 5a에 도시된 바와 같이 채널부(C) 위에 위치하는 감광막 패턴(100)의 일부가 현상되지 않고 잔존하게 된다. 즉 감광막을 두께 방향으로 일부 제거하여 감광막 패턴(100)을 형성한다. 예를 들어, 노광 설비의 해상도(resolution)가 약 4.0 ㎛인 경우에도, 노광 마스크의 CD가 약 2.5 - 3.0㎛이며 채널부(C) 상의 감광막 일부를 현상할 수 있다.
본 실시예에서는 채널부(C) 상부의 데이터 도전막(60)이 외부에 노출되지 않도록 감광막 패턴(100)의 일부만 현상되는 경우를 예로 들어 설명하고 있으나 본 발명은 이에 한정되지 않는다. 채널부(C) 상에 감광막의 찌꺼기가 잔존하여 채널부(C) 상의 데이터 도전막(60)이 감광막 패턴(100)에 의해 일부 노출되는 경우에도 적용될 수 있다.
이어서 도 5b에 도시된 바와 같이, 산소 플라즈마(110)를 이용하여 이러한 감광막 패턴(100)을 에치백(etch-back)한다. 산소 플라즈마(110) 처리에서는 예를 들어 O2, O2 + N2, O2 + CF4 등과 같은 산소 포함하는 에치백용 가스를 사용할 수 있다.
그 결과 도 6에 도시된 바와 같이 채널부(C) 상의 데이터 도전막(60)이 감광막 패턴(100')에 의하여 완전히 외부에 노출된다.
이어서, 감광막 패턴(100')에 의해 노출된 데이터 도전막(60)을 식각하여 도 7a 및 도 7b에 도시된 바와 같이 데이터 배선(62, 65, 66, 67, 68)을 형성한다. 데이터 배선(62, 65, 66, 67, 68)은, 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되어 스토리지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(67)를 포함한다.
이와 같이 노광 설비의 해상도보다 낮은 CD를 가지는 노광 마스크를 이용하여 감광막 패턴을 형성하고 이어서 산소 플라즈마 처리를 하는 경우 채널부의 길이(L)를 노광 설비의 해상도보다 작게 하여 해상도를 높일 수 있다. 따라서 박막 트랜지스터가 차지하는 면적을 줄일 수 있다.
이어서, 데이터 배선(62, 65, 66, 67, 68)으로 가리지 않는 도핑된 비정질 규소층을 식각하여 데이터 배선(62, 65, 66, 67, 68)을 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 오믹 콘택층(55, 56) 사이의 반도체층(40)을 노출시킨다. 이때, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라즈마를 실시하는 것이 바람직하다.
이어서, 도 8a 및 도 8b에 도시된 바와 같이 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등을 단일층 또는 복수층으로 형성하여 보호막(passivation layer)(70)을 형성한다.
이어서, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝하여, 게이트 끝단(24), 드레인 전극 확장부(67) 및 데이터 끝단(68)을 드러내는 콘택홀(74, 77, 78)을 형성한다. 이때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 콘택홀을 형성할 수 있으며, 게이트 절연막(30)과 보호막(70)에 대하여 실질적으로 동일한 식각비를 갖는 식각 조건으로 실시하는 것이 바람직하다.
이어서, 마지막으로 도 1a 및 도 1b에 도시된 바와 같이, ITO막을 증착하고 사진 식각하여 콘택홀(77)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 콘택홀(74, 78)을 통하여 게이트 끝단(24) 및 데이터 끝단(68)과 각각 연결되는 보조 게이트 끝단(84) 및 보조 데이터 끝단(88)을 형성한다.
이상, 반도체층과 데이터 배선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법을 설명하였으나, 반도체층과 데 이터 배선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법에 대해서도 동일하게 적용할 수 있다.
또한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 상술한 실시예 외에도 색필터 위에 박막 트랜지스터 어레이를 형성하는 AOC(Array On Color filter) 구조에도 용이하게 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 박막 트랜지스터 기판의 제조 방법에 의하면, 기존의 노광 설비를 이용하더라도 더 높은 해상도를 얻을 수 있다. 따라서 박막 트랜지스터가 차지하는 면적을 줄임으로써 액정 표시 장치의 개구율을 높일 수 있다.
Claims (9)
- 절연 기판 상에 반도체층 및 데이터 도전막을 순차적으로 형성하는 단계;상기 데이터 도전막 상에 감광막을 형성하는 단계;상기 반도체층의 채널부에 대응하는 상기 감광막의 일부를 제거하여 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 에치백하는 단계; 및상기 감광막 패턴을 식각 마스크로 사용하여 상기 데이터 도전막을 식각하여 데이터 배선을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 감광막의 일부를 제거하는 단계는 상기 감광막을 두께 방향으로 일부 제거하는 박막 트랜지스터 기판의 제조 방법.
- 제2 항에 있어서, 상기 감광막의 일부를 제거하는 단계는,노광 설비의 해상도보다 낮은 CD를 가지는 노광 마스크를 사용하여 상기 감광막을 노광하는 단계; 및상기 감광막을 현상하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제2 항에 있어서,상기 감광막 패턴을 형성하는 단계는 상기 채널부 상부의 상기 데이터 도전막이 외부에 노출되지 않도록 상기 감광막의 일부를 제거하는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 감광막 패턴을 에치백하는 단계는 상기 채널부 상부의 상기 감광막이 외부에 노출되도록 상기 감광막 패턴을 식각하는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 감광막 패턴을 에치백하는 단계는 산소 플라즈마를 이용하는 박막 트랜지스터 기판의 제조 방법.
- 제6 항에 있어서,상기 산소 플라즈마는 O2, O2 + N2 또는 O2 + CF4으로 이루어진 에치백용 가스를 이용하는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서,상기 반도체층을 형성하기 전에 상기 절연 기판 상에 게이트 배선 및 게이트 절연막을 형성하는 단계를 더 포함하고,상기 반도체층은 상기 게이트 절연막 상에 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제1 항에 있어서, 상기 데이터 배선을 형성한 후에,상기 데이터 배선 상에 상기 데이터 배선의 일부를 노출시키는 콘택홀을 구비하는 보호막을 형성하는 단계; 및상기 보호막 상에 상기 콘택홀을 통하여 상기 데이터 배선과 접속하는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060117183A KR20080047166A (ko) | 2006-11-24 | 2006-11-24 | 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060117183A KR20080047166A (ko) | 2006-11-24 | 2006-11-24 | 박막 트랜지스터 기판의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080047166A true KR20080047166A (ko) | 2008-05-28 |
Family
ID=39663832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060117183A KR20080047166A (ko) | 2006-11-24 | 2006-11-24 | 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080047166A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8755019B2 (en) | 2010-11-29 | 2014-06-17 | Samsung Display Co., Ltd. | Method for manufacturing a liquid crystal display |
-
2006
- 2006-11-24 KR KR1020060117183A patent/KR20080047166A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8755019B2 (en) | 2010-11-29 | 2014-06-17 | Samsung Display Co., Ltd. | Method for manufacturing a liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5153999B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| JP5106762B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR101431136B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101163622B1 (ko) | 박막 트랜지스터 표시판 | |
| KR101353269B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP4888629B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| US7858412B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| KR20060125066A (ko) | 개구율이 향상된 어레이 기판 및 이의 제조방법 | |
| CN100447643C (zh) | 薄膜晶体管基板及其制造方法 | |
| KR20120075048A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20070006070A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070014715A (ko) | 개구율이 향상된 어레이 기판 및 이의 제조방법 | |
| US8304772B2 (en) | Thin-film transistor array panel and method of fabricating the same | |
| KR20100050222A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20080047166A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US20170263646A1 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| KR20080045961A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20070018291A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20080062198A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20080032345A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20060060334A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050019278A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050093881A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20110064639A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |