KR20080032345A - 박막 트랜지스터 표시판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20080032345A
KR20080032345A KR1020060097965A KR20060097965A KR20080032345A KR 20080032345 A KR20080032345 A KR 20080032345A KR 1020060097965 A KR1020060097965 A KR 1020060097965A KR 20060097965 A KR20060097965 A KR 20060097965A KR 20080032345 A KR20080032345 A KR 20080032345A
Authority
KR
South Korea
Prior art keywords
gate
film
light blocking
forming
pad
Prior art date
Application number
KR1020060097965A
Other languages
English (en)
Inventor
윤주애
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060097965A priority Critical patent/KR20080032345A/ko
Publication of KR20080032345A publication Critical patent/KR20080032345A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 절연 기판 위에 형성된 게이트 전극과 게이트 패드를 포함하는 게이트선, 상기 게이트선을 덮는 게이트 절연막, 상기 게이트선과 교차하며 데이터 패드를 포함하는 데이터선, 상기 데이터선을 덮는 보호막, 상기 보호막 상에 형성되고, 유기 물질을 포함하는 차광막, 상기 데이터선을 통하여 신호가 전달되는 화소 전극을 포함하고, 상기 보호막과 상기 차광막은 실질적으로 동일한 형태를 갖는 박막 트랜지스터 표시판 및 이의 제조 방법에 관한 것이다.
보호막, 차광막, 마스크

Description

박막 트랜지스터 표시판 및 이의 제조 방법{thin film transistor and manufacturing method thereof}
도 1은 본 발명의 일 실시예에 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 Ⅰ-Ⅰ선을 따라 자른 단면도이다.
도 3은 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ선을 따라 자른 단면도이다.
도 4는 도 1의 박막 트랜지스터 표시판을 Ⅲ-Ⅲ선을 따라 자른 단면도이다.
도 5, 도 6 및 도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법 중 중간 단계를 도시한 단면도이다.
도 8, 도 9 및 도 10은 도 5, 도6 및 도 7의 다음 단계를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 기판 121 : 게이트선
124 : 게이트 전극 131 : 게이트 절연막
141 : 반도체 161 : 데이터선
165 : 드레인 전극 171 : 보호막
173, 175, 177 : 접촉구 191 : 화소 전극
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 차광막과 보호막을 동시에 형성하는 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
최근 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 전계 발광 표시 장치(organic electroluminescence display, OLED), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD)와 같은 평판 표시 장치가 개발되고 있다.
PDP는 기체 방전에 의하여 발생하는 플라스마를 이용하여 문자나 영상을 표시하는 장치이며, 유기 EL 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다.
액정 표시 장치는 두 표시판의 사이에 들어 있는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 또한 액정 표시 장치는 게이트선 및 데이터선을 포함하는 표시 신호선, 보호막 및 화소 전극을 포함하는 하부 표시판, 하부 표시판과 마주하며 색 필터 및 차광막을 포함하는 상부 표시판을 포함한다.
일반적으로 액정 표시 장치는 여러 장의 마스크를 이용한 사진 식각 공정으로 형성된다. 그런데 마스크의 수가 증가할 수록 공정이 복잡해 지고, 제조 비용이 증가할 수 있다. 한편 상판과 하판의 정렬이 틀어지는 경우를 고려하여, 차광막의 폭을 여유를 두어 설계하고 있는데, 이 때 표시판의 투과율 및 개구율이 감소할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 마스크의 수를 줄일 수 있는 박막 트랜지스터 표시판 및 이의 제조 방법을 제공하는 것이다.
또한 개구율 및 투과율이 향상되는 박막 트랜지스터 표시판 및 이의 제조 방법을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 절연 기판 위에 형성된 게이트 전극과 게이트 패드를 포함하는 게이트선, 상기 게이트선을 덮는 게이트 절연막, 상기 게이트선과 교차하며 데이터 패드를 포함하는 데이터선, 상기 데이터선을 덮는 보호막, 상기 보호막 상에 형성되고, 유기 물질을 포함하는 차광막, 상기 데이터선을 통하여 신호가 전달되는 화소 전극을 포함하며, 상기 보호막과 상기 차광막은 실질적으로 동일한 형태일 수 있다.
또한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트 전극과 게이트 패드를 포함하는 게이트선을 형성하는 단계, 상기 게이트선을 덮도록 게이트 절연막을 형성하는 단계, 상기 게이트선과 교차하며 데이터 패드를 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선, 상기 드레인 전극 및 상기 데이터 패드를 덮도록 상기 기판 전면에 무기 절연막을 형성하는 단계, 상기 무기 절연막 상에 차광 물질을 포함하는 유기 절연막을 형성하는 단계, 상기 유기 절연막을 패터닝하여 차광막을 형성하는 단계, 상기 차광막을 식각 마스크로 상기 무기 절연막을 식각하여 보호막을 형성하는 단계, 및 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 “위에”있다고 할 때, 이는 다른 부분 “바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분“바로 위에”있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판(500)에 대하여, 도 1 내지 도 4를 참고로 하여 상세하게 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 게이트 패드(127)를 포함한다. 게이트 패드(127)는 다른 층 또는 외부 구동 회로와의 접속을 위한 것이며, 게이트선(121) 끝 부분에 형성된다.
게이트선(121)은 다음과 같은 방법으로 만들어 진다. 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 도전층(도시하지 않음)을 형성한다. 그 다음 도전층을 습식 또는 건식 식각하여 게이트선(121)을 형성한다. 게이트선(121)은 금속 또는 도전체로 만들어질 수 있다. 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 또한 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
한편 게이트선(121)과 동일한 층에 유지 전극선(도시하지 않음)을 형성할 수 있으며, 유지 전극선의 모양은 필요에 따라 다양하게 형성할 수 있다.
게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(131)이 형성되어 있다. 게이트 절연막(131) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 만들어진 복수의 섬형 반도체(141)가 형성되어 있다. 섬형 반도체(141)는 게이트 전극(124)과 중첩되게 형성된다. 반도체(141) 위에는 섬형 저항성 접촉 부재(ohmic contact)(151)가 형성되어 있다.저항성 접촉 부재(151)는 그 아래의 반도체(141)와 그 위의 소스 전극(163) 및 드레인 전극(165) 사이에만 존재 하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(141)에는 소스 전극(163)과 드레인 전극(165) 사이에 노출된 부분이 있다.
게이트 절연막(131), 섬형 반도체(141) 및 섬형 저항성 접촉 부재(151)는 다음의 방법으로 만들어 진다.
게이트선(121) 위에 질화규소(SiNx)층(도시하지 않음), 비정질 규소(a-Si)층(도시하지 않음) 및 도핑된 비정질 규소(도시하지 않음)층을 형성한다. 그 다음 비정질 규소(a-Si층) 및 도핑된 비정질 규소층을 습식 또는 건식 식각하여 반도체(141) 및 저항성 접촉 패턴(도시하지 않음)을 형성한다. 한편, 저항성 접촉 패턴은 뒤의 공정에서 한번 더 식각 되어 저항성 접촉 부재(151)가 형성된다.
저항성 접촉 부재(151)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
저항성 접촉 부재(151) 위에는 데이터선(161)으로부터 뻗어 나온 소스 전극(163)과 드레인 전극(drain electrode)(165)이 형성되어 있다.
데이터선(161)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(161)은 게이트 전극(124)을 향하여 뻗은 소스 전극(source electrode)(163)과 데이터 패드(167)를 포함한다. 데이터 패드(167)은 다른 층 또는 외부 구동 회로와의 접속을 위한 것으로 데이터선(161) 끝부분에 형성되어 있다.
드레인 전극(165)은 데이터선(161)과 분리되어 있고 게이트 전극(124)을 중 심으로 소스 전극(163)과 마주 본다.
하나의 게이트 전극(124), 하나의 소스 전극(163) 및 하나의 드레인 전극(165)은 반도체(141)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(163)과 드레인 전극(165) 사이에서 형성된다.
데이터선(161) 및 저항성 접촉 부재(151)는 다음과 같은 방법으로 형성된다. 게이트 절연막(131) 및 저항성 접촉 패턴(도시하지 않음) 위에 도전층을 형성한다. 그 후 도전층을 습식 또는 건식 식각하여 소스 전극(163)을 포함하는 데이터선(161), 드레인 전극(165)을 형성한다. 그 후 소스 전극(163) 및 드레인 전극(165)을 마스크로 하여 저항성 접촉 패턴을 식각하여 저항성 접촉 부재(151)를 형성한다. 그 결과 소스 전극(163) 및 드레인 전극(165) 사이로 반도체(151)가 노출되며, 채널 영역이 형성된다.
데이터선(161)은 다양한 금속 또는 도전체로 만들어질 수 있으며, 예를 들면 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다.
게이트 절연막(131), 데이터선(161), 드레인 전극(165) 및 노출된 반도체(141) 부분 위에는 보호막(passivation layer)(171)이 형성되어 있다. 보호막(171)은 무기 절연물로 형성될 수 있으며, 예를 들면 질화 규소(SiNx) 또는 산화 규소(SiOx) 등이 사용될 수 있다. 한편 보호막(171) 상에는 차광막(181)이 형성되 어 있다. 차광막(181)은 차광 물질을 포함하는 유기 절연 물질로 만들어 진다.
도 5를 참조하면, 데이터선(161) 형성 후, 기판 전면에 질화 규소를 포함하는 무기 절연막(170)을 화학 기상 증착 방법 등으로 형성한다. 그리고 무기 절연막(170) 상에 차광 물질을 포함하는 유기 절연막(도시하지 않음)을 스핀 코팅 등의 방법으로 형성한다. 이 때 무기 절연막(170)의 두께는 1000 내지 5000Å일 수 있으며 유기 절연막의 두께는 3 내지 5 um 일 수 있다.
그 다음 차광 물질을 포함하는 유기 절연막을 마스크를 이용하여 노광하고, 현상하여 차광막(181)을 만든다. 차광막(181)은 드레인 전극(165) 상에 위치하는 제1 개구부(183), 데이터 패드(167) 상에 위치하는 제2 개구부(185) 및 게이트 패드(127) 상에 위치하는 제3 개구부(187)를 포함한다. 또한 차광막(181)은 화상이 표시되는 화소 영역에는 형성되어 있지 않고, 화소 영역 외곽부에 형성된다. 예를 들면 게이트선(121) 및 데이터선(161)을 덮으며, 매트릭스 형상으로 형성될 수 있다. 또한 본 발명의 일 실시예에서 차광막(181)은 하판에 형성되므로, 화소 전극(191)과 차광막(181)이 중첩되는 폭을 2um 정도로 형성할 수 있어, 차광막(181)의 폭이 좁아질 수 있다.
한편 도 6 및 도 7을 참조하면, 본 발명의 일 실시예에서 차광막(181)은 슬릿 마스크 또는 하프 톤 마스크로 부분 노광하여 두께가 두꺼운 제1 부분과, 두께가 얇은 제2 부분을 갖도록 형성될 수 있다. 예를 들면 데이트 패드(167) 상에 위치하는 제2 개구부(185) 주변의 차광막(181)과 게이트 패드(127) 상에 위치하는 제3 개구부(187) 주변의 차광막(181)은 단차가 있는 2단의 계단 형상으로 형성될 수 있다. 이는 데이트 패드(167) 및 게이트 패드(127)와 다른 층 또는 외부 구동 회로를 접촉시킬 때, 접촉부 근처의 차광막(181)의 두께를 낮추어 접촉이 용이하도록 하기 위한 것이다.
본 발명의 일 실시예에서 제2 개구부(185) 및 제3 개구부(187) 주변의 차광막의 두께는 5000 내지 10000Å로 형성될 수 있으며, 나머지 부분의 차광막은 3um 내지 5um로 형성될 수 있다.
도 8을 참조하면, 차광막(181)을 식각 마스크로 무기 절연막(도시하지 않음)을 식각하여 보호막(171)을 형성하며, 이 때 이미 형성되어 있는 보호막(171) 아래의 게이트 절연막(131)도 함께 식각 된다. 즉, 차광막(181), 보호막(171) 및 게이트 절연막(131) 패턴이 실질적으로 동일한 형태로 형성된다.
도 9 및 도 10을 참조하면, 이 때 드레인 전극(165)의 일부를 드러내는 제1 접촉구(173), 데이터 패드(167)의 일부를 드러내는 제2 접촉구(175) 및 게이트 패드(127)의 일부를 드러내는 제3 접촉구(177)도 함께 형성된다.
도 2, 도 3 및 도 4를 다시 참조하면, 보호막(171)을 패터닝 후, 기판 전면에 투명 도전막(도시하지 않음)을 스퍼터링 방법 등으로 형성한다. 투명 도전막은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 일 수 있다. 그 후 투명 도전막을 패터닝하여 화소 전극(191), 접촉 보조 부재(193, 195)을 형성한다.
본 발명의 일 실시예에서 데이터선(161)과 화소 전극(191) 사이에 유기 절연물로 이루어진 차광막(181)을 두껍게 형성하여, 데이터선(161)과 화소 전극(191) 사이에 신호 간섭이 줄어들게 되므로, 화소 전극(191)은 데이터선(161)과 중첩되게 형성할 수 있다.
또한 화소 전극(191)은 제1 접촉구(173)를 통하여 드레인 전극(165)과 연결되며, 드레인 전극(165)을 통하여 데이터 신호가 화소 전극(191)에 전달된다.
그리고 화소 전극(191)과 함께 투명 도전막으로 형성되는 접촉 보조 부재(193, 195)는 제2 접촉구(175) 및 제3 접촉구(177)를 통하여 데이터 패드(167) 및 게이트 패드(127)와 연결된다. 본 발명의 접촉 보조 부재(193, 195)는 섬 형상으로 형성될 수 있다. 또한 접촉 보조 부재(193, 195)는 데이터 패드(167) 및 게이트 패드(127)와 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
본 발명의 박막 트랜지스터 표시판 및 이의 제조 방법은 차광막과 보호막을 하나의 마스크로 형성하여, 제조 공정이 단순해 지고, 제조 비용이 감소될 수 있다.
또한 유기 물질을 포함하는 차광막을 하판에 형성하며, 화소 전극을 데이터선과 중첩시켜, 투과율 및 개구율이 향상될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (14)

  1. 기판 위에 게이트 전극과 게이트 패드를 포함하는 게이트선을 형성하는 단계,
    상기 게이트선을 덮도록 게이트 절연막을 형성하는 단계,
    상기 게이트선과 교차하며 데이터 패드를 포함하는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선, 상기 드레인 전극 및 상기 데이터 패드를 덮도록 상기 기판 전면에 무기 절연막을 형성하는 단계,
    상기 무기 절연막 상에 차광 물질을 포함하는 유기 절연막을 형성하는 단계,
    상기 유기 절연막을 패터닝하여 차광막을 형성하는 단계,
    상기 차광막을 식각 마스크로 상기 무기 절연막을 식각하여 보호막을 형성하는 단계, 및
    상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판이 제조 방법.
  2. 제1항에서, 상기 차광막을 형성하는 단계와 상기 보호막을 형성하는 단계는 하나의 마스크를 사용하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제1항에서, 상기 차광막을 형성하는 단계는 상기 차광 물질을 포함하는 유기 절연막을 노광 및 현상하여 패턴을 형성하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제1항에서, 상기 차광막을 형성하는 단계는 상기 차광 물질을 포함하는 유기 절연막을 부분 노광하여 두께가 두꺼운 제1 부분과 두께가 얇은 제2 부분을 형성하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서, 상기 두께가 얇은 제2 부분은 상기 게이트 패드 및 상기 데이터 패드의 주변에 형성되는 박막 트랜지스터 표시판의 제조 방법.
  6. 제1항에서, 상기 보호막을 형성하는 단계는 상기 차광막을 식각 마스크로 사용하여 상기 드레인 전극의 일부분 상의 상기 무기 절연막을 식각하여 제1 접촉구를 형성하고, 상기 데이터 패드 상의 상기 무기 절연막을 식각하여 제2 접촉구를 형성하고, 상기 게이트 패드 상의 상기 무기 절연막 및 상기 게이트 절연막을 식각하여 제3 접촉구를 형성하는 박막 트랜지스터 표시판의 제조 방법.
  7. 절연 기판 위에 형성된 게이트 전극과 게이트 패드를 포함하는 게이트선,
    상기 게이트선을 덮는 게이트 절연막,
    상기 게이트선과 교차하며 데이터 패드를 포함하는 데이터선,
    상기 데이터선을 덮는 보호막,
    상기 보호막 상에 형성되고, 유기 물질을 포함하는 차광막,
    상기 데이터선을 통하여 신호가 전달되는 화소 전극,
    상기 보호막과 상기 차광막은 실질적으로 동일한 형태를 갖는 박막 트랜지스터 표시판.
  8. 제7항에서, 상기 차광막은 3내지 5 um의 두께를 갖는 박막 트랜지스터 표시판.
  9. 제7항에서, 상기 화소 전극은 상기 데이터선과 일부 중첩되게 형성되는 박막 트랜지스터 표시판.
  10. 제7항에서, 상기 차광막은 두께가 두꺼운 제1 부분과 두께가 얇은 제2 부분을 포함하는 박막 트랜지스터 표시판.
  11. 제7항에서, 상기 두께가 얇은 제2 부분은 상기 게이트 패드 및 상기 데이터 패드의 주변에 형성되어 있는 박막 트랜지스터 표시판.
  12. 제7항에서, 상기 드레인 전극의 일부분을 드러내는 제1 접촉구, 상기 게이트 패드를 드러내는 제2 접촉구 및 상기 데이터 패드를 드러내는 제3 접촉구를 포함하는 박막 트랜지스터 표시판.
  13. 제7항에서, 상기 화소 전극은 투명 도전막인 박막 트랜지스터 표시판.
  14. 제7항에서, 상기 제1, 제2 및 제3 접촉구는 상기 투명 도전막으로 덮여 있는 박막 트랜지스터 표시판.
KR1020060097965A 2006-10-09 2006-10-09 박막 트랜지스터 표시판 및 이의 제조 방법 KR20080032345A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060097965A KR20080032345A (ko) 2006-10-09 2006-10-09 박막 트랜지스터 표시판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097965A KR20080032345A (ko) 2006-10-09 2006-10-09 박막 트랜지스터 표시판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080032345A true KR20080032345A (ko) 2008-04-15

Family

ID=39533115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097965A KR20080032345A (ko) 2006-10-09 2006-10-09 박막 트랜지스터 표시판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080032345A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445914B2 (en) 2010-01-25 2013-05-21 Samsung Display Co., Ltd. Display substrate having a black matrix

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445914B2 (en) 2010-01-25 2013-05-21 Samsung Display Co., Ltd. Display substrate having a black matrix

Similar Documents

Publication Publication Date Title
US6493048B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US8884303B2 (en) TFT substrate including a data insulating layer with contact hole overlapping channel region
KR101252004B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006313906A (ja) 薄膜トランジスタ基板、これを含む液晶表示装置及び薄膜トランジスタ基板の製造方法
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
KR20100058976A (ko) 액정 표시 장치 및 이의 제조 방법
KR20060010116A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100088017A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR20060016920A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20100116006A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20120077563A (ko) 어레이 기판 및 이의 제조방법
KR20160114232A (ko) 표시장치용 마스크 및 이를 이용하여 제조된 표시장치
KR101885925B1 (ko) 어레이 기판 및 이를 포함하는 액정표시장치
KR20070013816A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080032345A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20080069798A (ko) 액정 표시 장치
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060099143A (ko) 액정 표시 장치 및 그 제조 방법
KR20080047166A (ko) 박막 트랜지스터 기판의 제조 방법
KR102390967B1 (ko) 표시 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination