KR20120077563A - 어레이 기판 및 이의 제조방법 - Google Patents

어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20120077563A
KR20120077563A KR1020100139561A KR20100139561A KR20120077563A KR 20120077563 A KR20120077563 A KR 20120077563A KR 1020100139561 A KR1020100139561 A KR 1020100139561A KR 20100139561 A KR20100139561 A KR 20100139561A KR 20120077563 A KR20120077563 A KR 20120077563A
Authority
KR
South Korea
Prior art keywords
electrode
source
film
touch
layer
Prior art date
Application number
KR1020100139561A
Other languages
English (en)
Inventor
유상희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100139561A priority Critical patent/KR20120077563A/ko
Publication of KR20120077563A publication Critical patent/KR20120077563A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means

Abstract

마스크 수를 줄여 제조 비용을 절감할 수 있는 어레이 기판 및 이의 제조방법이 제공된다. 어레이 기판은 절연 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 형성된 반도체층, 상기 게이트 절연막 상에 상기 반도체층과 이격 되도록 형성된 터치 전극, 상기 반도체층 상에 형성된 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 터치 전극을 포함한 기판 전면에 형성된 보호막, 상기 소스 및 드레인 전극을 제외한 나머지 영역의 보호막 상에 형성된 제1 화소 전극, 상기 화소 전극을 포함한 기판 전면에 형성된 절연막, 상기 드레인 전극과 터치 전극의 일부분이 노출되도록 상기 보호막과 절연막에 형성된 제1 및 제2 콘택홀, 상기 절연막 상에 형성되며, 상기 제1 콘택홀 통해 상기 드레인 전극과 전기적으로 연결되는 제2 화소 전극 및 상기 절연막 상에 형성되며, 상기 제2 콘택홀을 통해 상기 터치 전극과 전기적으로 연결되는 공통 전극을 포함한다.

Description

어레이 기판 및 이의 제조방법{Array substrate and manufacturing method for array substrate}
본 발명은 어레이 기판 및 이의 제조방법에 관한 것으로, 보다 상세하게는 마스크 수를 줄여 제조 비용을 절감할 수 있는 어레이 기판 및 이의 제조방법에 관한 것이다.
디스플레이장치는 시각정보 전달매체로서, 브라운관 면에 문자나 도형의 형식으로 데이터를 시각적으로 표시하는 것을 말한다.
일반적으로 평판디스플레이(Flat Panel Display: FPD)장치는 TV 또는 컴퓨터 모니터 브라운관을 이용하여 보다 두께가 얇고 가벼운 영상표시장치로서, 그 종류에는 액정을 이용한 LCD(Liquid Crystal Display), 가스 방전을 이용한 PDP(Plasma Display Panel : PDP), 형광성 유기화합물에 전류가 흐르면 빛을 내는 발광현상을 이용하여 만든 유기물질인 OLED(Organic Light Emitting) 및 전기장내 하전된 입자가 양극 또는 음극쪽으로 이동하는 현상을 이용하는 EPD (Electric Paper Display) 등이 있다.
평판디스플레이장치 중 가장 대표적인 LCD는 액티브 매트릭스(Active Matrix) 형태로 배열된 화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여 화소들의 광투과율을 조절함으로써 원하는 화상을 표시한다.
도 1은 종래 어레이 기판을 나타내는 단면도이다.
도 1을 참조하면, 어레이 기판(10) 상에는 게이트 전극(12)을 포함하는 게이트 라인(미도시)이 형성되어 있으며, 게이트 전극(12) 상에는 게이트 절연막(14)이 형성되어 있다. 또한, 게이트 절연막(14) 상에는 게이트 신호가 인가됨에 따라 활성화 되어 채널층을 형성하는 반도체층(16)이 형성되어 있다.
반도체층(16) 상에는 외부에서 인가되는 데이터 신호를 각각의 화소에 전달하는 소스 및 드레인 전극(18a, 18b)을 포함하는 데이터 라인(118)이 형성되어 있고, 소스 및 드레인 전극(18a, 18b)을 포함하는 기판(10) 전면에는 층간 절연막(22)이 형성되어 있다. 이때, 층간 절연막(22)은 기생 캐패시턴스(parastic capacitance)를 줄이기 위해 예를 들면, 포토 아크릴로 형성할 수 있다.
층간 절연막(22) 상에는 공통 전극(24)이 형성되어 있으며, 공통 전극(24) 상부에는 터치 전극(26)이 형성되어 있다. 이때, 터치 전극(26)은 외부에서 액정패널에 압력을 가한 경우, 그에 해당하는 터치 신호를 전달하는 역할을 한다.
또한, 공통 전극(24) 및 터치 전극(26)을 포함한 기판(10) 전면에는 절연막(28)이 형성되어 있으며, 절연막(28)과 층간 절연막(22) 상에는 드레인 전극(18b)의 일부분을 노출시키는 콘택홀(32)이 형성되어 있다. 또한, 절연막(28) 상에는 콘택홀(32)을 통해 드레인 전극(18b)과 전기적으로 연결되는 화소 전극(34)이 형성되어 있다.
도면에 도시하지 않았으나, 어레이 기판과 대응 배치되는 컬러필터 기판에는 블랙 매트릭스와 컬러필터층이 형성되어 있다. 블랙 매트릭스는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 박막트랜지스터(미도시) 영역 및 화소 영역 사이 즉, 게이트라인 및 데이터라인 영역에 주로 형성된다. 컬러필터층(34)은 적색(R), 녹색(G), 청색(B)로 구성되며, 실제 컬러를 구현하기 위한 것이다.
상기와 같이, 종래 어레이 기판은 박막트랜지스터 내부에 터치 신호를 전달하기 위한 터치 전극을 포함하므로, 이에 따라 다수의 마스크 공정 즉, 8 번의 마스크 공정을 필요로 하고 있다.
좀 더 자세히 설명하면, 제1 마스크 공정은 게이트 전극(12) 형성시 필요하며, 제2 마스크 공정은 반도체층(16)을 형성을 하는데 필요하고, 제3 마스크 공정은 소스 및 드레인 전극(18a, 18b)을 형성하는데 필요하며, 제4 마스크 공정은 층간 절연막(22)에 콘택홀(32)을 형성하는데 필요하다.
또한, 제5 마스크 공정은 공통 전극(24)을 형성하는데 필요하고, 제6 마스크 공정은 터치 전극(26)을 형성하는데 필요하며, 제7 마스크 공정은 드레인 전극(18b)과 화소 전극(34)을 전기적으로 연결하기 위한 콘택홀(32)을 형성하는데 필요하며, 제7 마스크 공정은 화소 전극(34)을 형성하는데 필요하다.
이에 따라 마스크 수 증가에 따라 제조 비용이 증가하게 되고, 공정 횟수의 증가로 이해 공정 시간이 증가하게 된다. 또한, 공정 횟수 증가에 의해 불량 발생 빈도가 증가하게 되어 수율이 저하되는 문제점이 있다.
그리고, 터치 전극이 박막트랜지스터 내부에 형성되어 있어 다른 신호 라인과 접촉이 발생하는 경우, 액정표시장치 및 터치 패널이 오동작하게 되는 원인이 발생할 수 있으며, 터치 전극이 층간 절연막 상에 형성되어 있어 터치 신호를 전달하기 위한 배선을 형성하는 공정을 필요로 한다.
또한, 터치 전극(26) 하부에 데이터 라인(18)이 형성되어 있어 데이터 라인(18)과 터치 전극(26) 간에 기생 캐패시턴스 증가로 인해 화소 전극(34)에 인가되는 데이터 전압의 충전이 완전히 되지 않게 된다. 이에 따라 화소 전극(34)에 데이터 전압을 충전하기 위한 소비 전력이 증가된다.
아울러, 데이터 라인(18)과 터치 전극(26) 간에 기생 캐패시턴스 증가로 인해 터치 신호가 왜곡되어 터치 감도가 떨어지게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 마스크 수를 줄여 제조 비용을 절감할 수 있는 어레이 기판 및 이의 제조방법을 제공함에 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적들을 달성하기 위하여, 본 발명의 일 실시예에 따른 어레이 기판은, 절연 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 형성된 반도체층, 상기 게이트 절연막 상에 상기 반도체층과 이격 되도록 형성된 터치 전극, 상기 반도체층 상에 형성된 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 터치 전극을 포함한 기판 전면에 형성된 보호막, 상기 소스 및 드레인 전극을 제외한 나머지 영역의 보호막 상에 형성된 제1 화소 전극, 상기 화소 전극을 포함한 기판 전면에 형성된 절연막, 상기 드레인 전극과 터치 전극의 일부분이 노출되도록 상기 보호막과 절연막에 형성된 제1 및 제2 콘택홀, 상기 절연막 상에 형성되며, 상기 제1 콘택홀 통해 상기 드레인 전극과 전기적으로 연결되는 제2 화소 전극 및 상기 절연막 상에 형성되며, 상기 제2 콘택홀을 통해 상기 터치 전극과 전기적으로 연결되는 공통 전극을 포함한다.
상기 소스 및 드레인 전극과 상기 터치 전극은 동일 마스크에 의해 형성되며, 상기 소스 및 드레인 전극과 상기 터치 전극은 동일 물질로 형성된다.
상기 소스 전극과 전기적으로 연결되는 데이터 라인을 포함하며, 상기 데이터 라인과 상기 제1 화소 전극은 상기 보호막에 의해 절연된다.
또한, 본 발명의 일 실시예에 따른 어레이 기판의 제조방법은, 절연 기판 상에 제1 막을 증착하고, 상기 제1 막을 패터닝하여 게이트 전극을 포함하는 게이트 라인을 형성하는 단계, 상기 게이트 전극을 포함한 상기 기판 전면에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 반도체 물질을 증착하고, 상기 반도체 물질을 패터닝하여 반도체층을 형성하는 단계, 상기 반도체층을 포함한 상기 기판 전면에 제2 막을 증착하고, 상기 제2 막을 패터닝하여 소스 및 드레인 전극을 포함하는 데이터 라인과 터치 전극을 포함하는 터치 라인을 함께 형성하는 단계, 상기 소스 및 드레인 전극과 터치 전극을 포함한 상기 기판 전면에 보호막을 형성하는 단계, 상기 보호막 상에 제3 막을 증착하고, 상기 제3 막을 패터닝하여 제1 화소 전극을 형성하는 단계, 상기 제1 화소 전극을 포함한 상기 기판 전면에 절연막을 형성하는 단계, 상기 드레인 전극 및 터치 전극의 일부분이 노출되도록 상기 절연막과 보호막을 식각하여 제1 및 제2 콘택홀을 형성하는 단계 및 상기 제1 및 제2 콘택홀을 포함한 상기 기판 전면에 제4 막을 증착하고, 제4 막을 패터닝하여 제2 화소 전극 및 공통 전극을 형성하는 단계를 포함한다.
상기 소스 및 드레인 전극과 상기 터치 전극은 동일 마스크에 의해 형성되며, 상기 소스 및 드레인 전극과 상기 터치 전극은 동일 물질로 형성되고, 상기 동일 물질은 금속 물질이다.
상기 데이터 라인과 상기 제1 화소 전극은 상기 보호막에 의해 절연된다.
상기 제2 화소 전극은 상기 제1 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되며, 상기 공통 전극은 상기 제2 콘택홀에 의해 상기 터치 전극과 전기적으로 연결된다.
상술한 바와 같이, 본 발명에 따른 어레이 기판 및 이의 제조방법은 마스크 수를 줄여 제조 비용을 절감할 수 있는 효과를 제공한다.
도 1은 종래 어레이 기판을 나타내는 단면도.
도 2는 본 발명의 일 실시예에 따른 어레이 기판을 나타내는 평면도.
도 3은 도 2의 I-I'선을 따라 자른 단면도.
도 4a 내지 도 8b는 본 발명의 일 실시예에 따른 어레이 기판의 제조방법을 나타내는 도면.
이하, 첨부한 도면을 참조하여 본 발명에 따른 어레이 기판 및 이의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 어레이 기판을 나타내는 평면도이고, 도 3은 도 2의 I-I' 선을 따라 자른 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 절연 기판(110) 상에는 게이트 전극(112)을 포함하는 게이트 라인(111)이 형성되어 있으며, 게이트 전극(112) 상에는 게이트 절연막(114)이 형성되어 있다.
또한, 게이트 절연막(114) 상에는 게이트 신호가 인가됨에 따라 활성화 되어 채널층을 형성하는 반도체층(116)이 형성되어 있다. 그리고, 게이트 절연막(114) 상에는 소정 간격을 두고 터치 전극(119a)을 포함하는 터치 라인(119)이 형성되어 있다. 이때, 터치 전극(119a)은 외부에서 액정패널에 압력을 가한 경우, 그에 해당하는 터치 신호를 전달하는 역할을 한다. 여기서, 터치 전극(119a)은 RC 딜레이 저항을 감소시키기 위해 ITO 대신 금속으로 형성할 수 있다.
반도체층(116) 상에는 외부에서 인가되는 데이터 신호를 각각의 화소에 전달하는 소스 및 드레인 전극(118a, 118b)을 포함하는 데이터 라인(118)이 형성되어 있다. 또한, 소스 및 드레인 전극(118a, 118b)을 포함하는 기판(110) 전면에는 보호막(122)이 형성되어 있다.
박막트랜지스터(TFT)가 형성된 영역을 제외한 나머지 보호막(122) 상에는 화소 전극(124)이 형성되어 있으며, 제1 화소 전극(124)을 포함한 기판(110) 전면에는 절연막(126)이 형성되어 있다.
절연막(126) 상에는 제2 화소 전극(132)과 공통 전극(134a, 134b, 134c)이 형성되어 있다. 이때, 제2 화소 전극(132)은 보호막(122)과 절연막(126)에 형성된 제1 콘택홀(128a)을 통해 드레인 전극(118b)과 전기적으로 연결된다. 또한, 공통 전극(134c)은 보호막(122)과 절연막(126)에 형성된 제2 콘택홀(128b)를 통해 터치 전극(119a)과 전기적으로 연결된다.
이하, 도 4a 내지 도 8b 및 도 2와 도 3을 참조하여 본 발명의 일 실시예에 따른 어레이 기판의 제조방법을 설명하기로 한다.
도 4a 내지 도 8b는 본 발명의 일 실시예에 따른 어레이 기판의 제조방법을 나타내는 도면이다.
도 4a 및 도 4b를 참조하면, 먼저 절연 기판(110) 상에 게이트 전극을 형성하기 위한 제1 막(미도시)을 형성하고, 제1 막 상에 포토 레지스트(미도시)를 도포한다. 그 다음, 포토 레지스트 상에 소정의 패턴이 형성된 마스크를 배치하고, 노광 및 현상 공정을 실시하여 게이트 전극(112)을 포함하는 게이트 라인(111)을 형성한다.
여기서, 게이트 전극(112)을 포함하는 게이트 라인(111)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등의 금속성 재료로 형성될 수 있다.
도 5a 및 도 5b를 참조하면, 게이트 전극(112)을 포함한 기판(110)의 전면에 게이트 절연막(114)을 형성한다. 이때, 게이트 절연막(114)은 질화 규소(SiNx) 등의 절연 물질로 형성될 수 있다.
이어서, 게이트 절연막(114) 상에 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 반도체 물질(미도시)을 증착하고, 반도체 물질 상에 포토 레지스트(미도시)를 도포하다. 그 다음, 포토 레지스트 상에 소정의 패턴이 형성된 마스크를 배치하고, 노광 및 현상 공정을 실시하여 반도체층(116)을 형성한다.
여기서, 도면에 도시되지 않았으나, 반도체층(114)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 형성된 오믹 콘택층(미도시)이 형성될 수 있다. 이러한 오믹 콘택층은 소스 및 드레인 전극과 반도체층(114)의 접촉 특성을 향상시킨다.
도 6a 및 도 6b를 참조하면, 반도체층(116)을 포함한 기판(110) 전면에 제2 막(미도시)을 순차적으로 증착한 후, 제2 막 상에 포토 레지스트(미도시)를 도포한다. 계속해서, 포토 레지스트 상에 소정의 패턴이 형성된 마스크를 배치하고, 노광 및 현상 공정을 실시하여 소스 및 드레인 전극(118a, 1158)을 포함하는 데이터 라인(118)과 터치 전극(119a)을 포함하는 터치 라인(119)을 함께 형성한다.
여기서, 소스 및 드레인 전극(118a, 1158)을 포함하는 데이터 라인(118)과 터치 전극(119a)을 포함하는 터치 라인(119)은 알루미늄, 크롬, 몰리브덴, 탄탈륨 및 티타늄 등 중에서 하나 이상의 물질로 구성된 단일막 또는 다층막으로 형성될 수 있다.
또한, 소스 및 드레인 전극(118a, 1158)을 포함하는 데이터 라인(118)과 터치 전극(119a)을 포함하는 터치 라인(119)은 구리, 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 형성될 수 있으며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막일 수 있다.
도 7a 및 도 7b를 참조하면, 소스 및 드레인 전극(118a, 1158)과 터치 전극(119a)을 포함한 기판(110) 전면에 보호막(122)을 형성한다. 이때, 보호막(122)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 SiO2, SiNx 등과 같은 무기물로 형성될 수 있다.
그 다음, 보호막(122) 상에 제3 막(미도시)을 증착하고, 제3 막 상에 포토 레지스트(미도시)를 도포한다. 계속해서, 포토 레지스트 상에 소정의 패턴이 형성된 마스크를 배치하고, 노광 및 현상 공정을 실시하여 제1 화소 전극(124)을 형성한다.
여기서, 제1 화소 전극(124)은 박막트랜지스터(TFT)가 형성된 영역을 제외한 나머지 보호막(122) 상에 형성된다. 이때, 제1 화소 전극(124)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 형성될 수 있다.
도 8a 및 도 8b를 참조하면, 제1 화소 전극(124)을 포함한 기판(110) 전면에 절연막(126)을 형성한다. 그 다음, 드레인 전극(118b) 및 터치 전극(119a)의 일부분이 노출되도록 절연막(126)과 보호막(122)을 식각하여 제1 및 제2 콘택홀(128a, 128b)을 형성한다.
도 2 및 도 3을 참조하면, 제1 및 제2 콘택홀(128a, 128b)을 포함한 기판(110) 전면에 제4 막(미도시)을 증착하고, 제4 막 상에 포토 레지스트(미도시)를 도포한다. 계속해서, 포토 레지스트 상에 소정의 패턴이 형성된 마스크를 배치하고, 노광 및 현상 공정을 실시하여 제2 화소 전극(132) 및 공통 전극(134a, 134b, 134c)을 형성한다.
이때, 제2 화소 전극(132)은 제1 콘택홀(128a)을 통해 드레인 전극(118b)과 전기적으로 연결되며, 공통 전극(134c)은 제2 콘택홀(128b)에 의해 터치 전극(119a)과 전기적으로 연결된다.
도 1에서와 같이, 종래 기술에서는 소스 및 드레인 전극(18a, 18b)을 형성하고, 터치 전극(26)을 형성함으로써 2 번의 마스크 공정이 필요하나, 본 발명의 일 실시예에서는 소스 및 드레인 전극(118a, 118b)과 터치 전극(119a)을 1 번의 마스크 공정으로 형성할 수 있다.
따라서, 본 발명의 일 실시예에서는 8 번의 마스크 공정을 통해 어레이 기판을 제조하는 종래 기술과 달리, 6번의 마스크 공정을 통해 어레이 기판을 제조함으로써 마스크 수와 공정 횟수를 감소시켜 제조 비용 및 공정 시간을 단축할 수 있다.
그리고, 도 1에서와 같이, 종래 기술에서는 터치 전극(26) 하부에 데이터 라인(18)이 형성되어 있어 데이터 라인(18)과 터치 전극(26) 간에 기생 캐패시턴스 증가로 인해 화소 전극(34)에 인가되는 데이터 전압의 충전이 완전히 되지 않고, 이에 따라 화소 전극(34)에 데이터 전압을 충전하기 위한 소비 전력이 증가되었으나, 본 발명의 일 실시예에서는 소스 및 드레인 전극(118a, 118b)과 터치 전극(119a)을 동시에 형성함으로써 기생 캐패시턴스가 감소된다.
또한, 본 발명의 일 실시예에서는 터치 전극(119a)을 금속으로 형성함으로써 RC 딜레이 저항을 감소시킬 수 있으며, 이에 따라 터치 감도를 향상시킬 수 있다.
그리고, 본 발명의 일 실시예에서는 소스 및 드레인 전극(118a, 118b)과 제1 화소 전극(124)이 보호막(122)에 의해 절연됨으로써 드레인 전극(118b)과 제1 화소 전극(124)에 쇼트 불량이 발생되는 것을 최소화 할 수 있다. 이에 따라 어레이 기판의 수율을 향상시킬 수 있다.
아울러, 본 발명의 일 실시예에서는 데이터 라인(118)과 제1 화소 전극(124) 간의 이격 거리 감소로 인해 개구율을 향상시킬 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110: 제1 기판 111: 게이트 라인
112: 게이트 전극 114: 게이트 절연막
116: 반도체층 118: 데이터 라인
118a: 소스 전극 118b: 드레인 전극
119: 터치 라인 119a: 터치 전극
122: 보호막 124: 화소 전극
126: 절연막 128a: 제1 콘택홀
128b: 제2 콘택홀 132: 제2 화소 전극
134a 내지 134c: 공통 전극

Claims (12)

  1. 절연 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 반도체층;
    상기 게이트 절연막 상에 상기 반도체층과 이격 되도록 형성된 터치 전극;
    상기 반도체층 상에 형성된 소스 및 드레인 전극;
    상기 소스 및 드레인 전극과 터치 전극을 포함한 기판 전면에 형성된 보호막;
    상기 소스 및 드레인 전극을 제외한 나머지 영역의 보호막 상에 형성된 제1 화소 전극;
    상기 화소 전극을 포함한 기판 전면에 형성된 절연막;
    상기 드레인 전극과 터치 전극의 일부분이 노출되도록 상기 보호막과 절연막에 형성된 제1 및 제2 콘택홀;
    상기 절연막 상에 형성되며, 상기 제1 콘택홀 통해 상기 드레인 전극과 전기적으로 연결되는 제2 화소 전극; 및
    상기 절연막 상에 형성되며, 상기 제2 콘택홀을 통해 상기 터치 전극과 전기적으로 연결되는 공통 전극을 포함하는 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서,
    상기 소스 및 드레인 전극과 상기 터치 전극은 동일 마스크에 의해 형성된 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서,
    상기 소스 및 드레인 전극과 상기 터치 전극은 동일 물질로 형성된 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서,
    상기 소스 전극과 전기적으로 연결되는 데이터 라인을 포함하는 것을 특징으로 하는 어레이 기판.
  5. 제3항에 있어서,
    상기 데이터 라인과 상기 제1 화소 전극은 상기 보호막에 의해 절연된 것을 특징으로 하는 어레이 기판.
  6. 절연 기판 상에 제1 막을 증착하고, 상기 제1 막을 패터닝하여 게이트 전극을 포함하는 게이트 라인을 형성하는 단계;
    상기 게이트 전극을 포함한 상기 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 반도체 물질을 증착하고, 상기 반도체 물질을 패터닝하여 반도체층을 형성하는 단계;
    상기 반도체층을 포함한 상기 기판 전면에 제2 막을 증착하고, 상기 제2 막을 패터닝하여 소스 및 드레인 전극을 포함하는 데이터 라인과 터치 전극을 포함하는 터치 라인을 함께 형성하는 단계;
    상기 소스 및 드레인 전극과 터치 전극을 포함한 상기 기판 전면에 보호막을 형성하는 단계;
    상기 보호막 상에 제3 막을 증착하고, 상기 제3 막을 패터닝하여 제1 화소 전극을 형성하는 단계;
    상기 제1 화소 전극을 포함한 상기 기판 전면에 절연막을 형성하는 단계;
    상기 드레인 전극 및 터치 전극의 일부분이 노출되도록 상기 절연막과 보호막을 식각하여 제1 및 제2 콘택홀을 형성하는 단계; 및
    상기 제1 및 제2 콘택홀을 포함한 상기 기판 전면에 제4 막을 증착하고, 제4 막을 패터닝하여 제2 화소 전극 및 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  7. 제6항에 있어서,
    상기 소스 및 드레인 전극과 상기 터치 전극은 동일 마스크에 의해 형성되는 것을 특징으로 하는 어레이 기판의 제조방법.
  8. 제6항에 있어서,
    상기 소스 및 드레인 전극과 상기 터치 전극은 동일 물질로 형성되는 것을 특징으로 하는 어레이 기판의 제조방법.
  9. 제8항에 있어서,
    상기 동일 물질은 금속 물질인 것을 특징으로 하는 어레이 기판의 제조방법.
  10. 제6항에 있어서,
    상기 데이터 라인과 상기 제1 화소 전극은 상기 보호막에 의해 절연되는 것을 특징으로 하는 어레이 기판의 제조방법.
  11. 제6항에 있어서,
    상기 제2 화소 전극은 상기 제1 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 것을 특징으로 하는 어레이 기판의 제조방법.
  12. 제6항에 있어서,
    상기 공통 전극은 상기 제2 콘택홀에 의해 상기 터치 전극과 전기적으로 연결되는 것을 특징으로 하는 어레이 기판의 제조방법.
KR1020100139561A 2010-12-30 2010-12-30 어레이 기판 및 이의 제조방법 KR20120077563A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100139561A KR20120077563A (ko) 2010-12-30 2010-12-30 어레이 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139561A KR20120077563A (ko) 2010-12-30 2010-12-30 어레이 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20120077563A true KR20120077563A (ko) 2012-07-10

Family

ID=46711023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139561A KR20120077563A (ko) 2010-12-30 2010-12-30 어레이 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20120077563A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081409A (ko) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
CN104166278A (zh) * 2013-05-16 2014-11-26 瀚宇彩晶股份有限公司 像素阵列基板
CN106249493A (zh) * 2015-06-05 2016-12-21 群创光电股份有限公司 显示装置
CN107390440A (zh) * 2017-07-18 2017-11-24 昆山龙腾光电有限公司 显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081409A (ko) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
CN104166278A (zh) * 2013-05-16 2014-11-26 瀚宇彩晶股份有限公司 像素阵列基板
CN104166278B (zh) * 2013-05-16 2019-03-01 瀚宇彩晶股份有限公司 像素阵列基板
CN106249493A (zh) * 2015-06-05 2016-12-21 群创光电股份有限公司 显示装置
CN106249493B (zh) * 2015-06-05 2019-10-11 群创光电股份有限公司 显示装置
CN107390440A (zh) * 2017-07-18 2017-11-24 昆山龙腾光电有限公司 显示装置

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
US7710529B2 (en) Liquid crystal display panel and method of manufacturing the same
US8269735B2 (en) Touch screen display
US8835919B2 (en) Thin film transistor substrate having metal oxide and method for manufacturing
US10825840B2 (en) Thin-film transistor panel
US20090267087A1 (en) Low resistance wiring structure and liquid crystal display device using the same
JP2008003598A (ja) 電気泳動表示装置及びその製造方法
KR20120080885A (ko) 액정 표시 장치
EP3188243B1 (en) Organic light emitting display device and method of fabricating the same
CN101425543A (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
EP3118675B1 (en) Ultra high density thin film transistor substrate having low line resistance structure and method for manufacturing the same
KR101472849B1 (ko) 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널
KR20070020675A (ko) 액정 표시 장치
US9472579B2 (en) Array substrate with improved pad region
JP2006114907A (ja) 薄膜保護膜及びこれを有する表示基板
KR20120077563A (ko) 어레이 기판 및 이의 제조방법
KR101885925B1 (ko) 어레이 기판 및 이를 포함하는 액정표시장치
KR20130113234A (ko) 표시장치 및 그 제조방법
US9939693B2 (en) Fringe field switching type liquid crystal display having metal layer for protecting pad
KR20070109162A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20140142064A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20070114533A (ko) 반투과 표시 장치 및 그 제조 방법
KR102484892B1 (ko) 투명표시장치 및 이의 제조방법
KR20180110318A (ko) 표시 기판

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination