KR20060099143A - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20060099143A
KR20060099143A KR1020050020184A KR20050020184A KR20060099143A KR 20060099143 A KR20060099143 A KR 20060099143A KR 1020050020184 A KR1020050020184 A KR 1020050020184A KR 20050020184 A KR20050020184 A KR 20050020184A KR 20060099143 A KR20060099143 A KR 20060099143A
Authority
KR
South Korea
Prior art keywords
gate
pattern
line
drain electrode
electrode
Prior art date
Application number
KR1020050020184A
Other languages
English (en)
Inventor
이봉준
안병재
박형준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050020184A priority Critical patent/KR20060099143A/ko
Publication of KR20060099143A publication Critical patent/KR20060099143A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

액정 표시 장치 및 그 제조 방법이 제공된다. 액정 표시 장치는, 절연 기판 위에 형성된 게이트선과, 게이트선과 같은 층에 형성된 도전성 패턴과, 게이트선 및 도전성 패턴을 덮는 게이트 절연막과, 게이트 절연막 위에 형성되고, 상기 도전성 패턴과 중첩되어 있는 반도체층과, 반도체층 위에 형성되어 있으며 소스 전극을 갖는 데이터선 및 드레인 전극을 포함하는 데이터 배선과, 데이터 배선을 덮고 있으며, 드레인 전극을 드러내는 제1 접촉 구멍과 게이트선을 드러내는 제2 접촉 구멍을 가지는 보호막과, 제1 접촉 구멍을 통하여 드레인 전극에 연결되는 화소 전극과, 제2 접촉 구멍을 통하여 게이트선에 연결되는 탑 게이트 패턴을 포함한다.
비정질 규소, 광차단용 패턴, 유지 전극선, 플로팅 패턴

Description

액정 표시 장치 및 그 제조 방법{Liquid crystal display device and method for fabricating the same}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이다.
도 2는 도 1에 도시한 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 5b는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 단계별 배치도들 및 이에 따른 단면도들이다.
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이다.
도 7은 도 6에 도시한 액정 표시 장치를 VII-VII 선을 따라 잘라 도시한 단면도이다.
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 박막 트랜지스터의 광 누설 전류 발생을 최소화하는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
최근에 텔레비전 등의 표시 장치의 대형화 추세에 따라 음극선관 표시 장치 (Cathode Ray Tube; CRT) 대신에 액정 표시 장치(LCD), 플라즈마 표시 장치(Plasma Display Panel; PDP), 유기 이엘 표시 장치(Organic ElectroLuminiscent Display; OELD) 등과 같은 평판 패널형 표시 장치가 개발되고 있다. 이러한 평판 패널형 표시 장치 중에서 경량화 및 박형화가 가능한 액정 표시 장치가 특히 주목 받고 있다.
액정 표시 장치는 공통 전극, 컬러 필터, 블랙 매트릭스 등이 형성되어 있는 상부 투명 절연 기판과 박막 트랜지스터, 화소 전극 등이 형성되어 있는 하부 투명 절연 기판 사이에 이방성 유전율을 갖는 액정 물질을 주입해 놓고, 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 액정 물질에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 투명 절연 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다. 이러한 액정 표시 장치는 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있다.
상기 박막 트랜지스터 소자로는 수소화된 비정질 규소가 주로 이용되었는데, 이는 저온 공정이 저가의 절연 기판을 사용할 수 있기 때문이다. 그러나 수소화된 비정질 규소는 원자 배열이 무질서하기 때문에 약한 결합 또는 댕글링 본드가 존재하여 빛 조사나 전계 인가시 준안정 상태(quasi-steady state)로 변화되어 수소화된 비정질 규소로 제조된 박막 트랜지스터 소자는 안정성의 문제점이 대두되었다.
상기 수소화된 비정질 규소로 제조된 박막 트랜지스터 소자의 경우, 빛 조사에 대한 누설 전류가 발생되기 쉬운 특성을 갖으며, 이에 따른 광 누설 전류(Photo leakage current)에 의한 잔상이 존재한다.
특히, 섬 모양의 반도체층을 갖는 액정 표시 장치의 경우 이러한 광 누설 전류 발생이 미미하나, 반도체층을 데이터 배선과 함께 하나의 마스크로 형성하는 4매(4 Mask) 또는 슬릿 없는 5매(No slit 5 Mask) 공정으로 액정 표시 장치를 제조하고자 할 경우, 상기 비정질 규소가 하부의 백라이트에 노출되는 면적이 늘게 되고 이에 따른 잔상 문제를 해결하는 방안이 필요한 실정이다.
본 발명이 이루고자 하는 기술적 과제는, 광 누설 전류 발생에 따른 잔상을 최소화하는 액정 표시 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 액정 표시 장치 제조에 적합한 제조 방법을 제공하는데 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예들에 따른 액정 표시 장치는, 절연 기판 위에 형성된 게이트선과, 상기 게이트선과 같은 층에 형성된 도전성 패턴과, 상기 게이트선 및 상기 도전성 패턴을 덮는 게이트 절연막과, 상기 게이트 절연막 위에 형성되고, 상기 도전성 패턴과 중첩되어 있는 반도체층과, 상기 반도체층 위에 형성되어 있으며 소스 전극을 갖는 데이터선 및 드레인 전극을 포함 하는 데이터 배선과, 상기 데이터 배선을 덮고 있으며, 상기 드레인 전극을 드러내는 제1 접촉 구멍과 상기 게이트선을 드러내는 제2 접촉 구멍을 가지는 보호막과, 상기 제1 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 화소 전극과, 상기 제2 접촉 구멍을 통하여 상기 게이트선에 연결되는 탑 게이트 패턴을 포함한다.
여기서, 하나의 상기 소스 전극과 상기 드레인 전극과 상기 탑 게이트 패턴은 하나의 박막 트랜지스터를 구성하며, 상기 박막 트랜지스터는 상기 도전성 패턴에 중첩되어 형성될 수 있다.
또한, 상기 도전성 패턴은 유지 전극선일 수 있으며, 상기 도전성 패턴은 플로팅 패턴일 수도 있다.
상기 화소 전극과 탑 게이트 패턴은 투명 도전 물질로 이루어지는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예들에 따른 액정 표시 장치의 제조 방법은, 먼저, 절연 기판 위에 게이트선 및 도전성 패턴을 형성한다. 다음, 상기 게이트선 및 상기 도전성 패턴을 덮는 게이트 절연막을 형성한다. 이어, 상기 게이트 절연막 상부에 반도체층을 형성한다. 다음, 상기 반도체층 상부에 소스 전극을 가지는 데이터선 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 다음, 상기 데이터 배선을 덮는 보호막을 형성한다. 이어, 상기 드레인 전극에 연결되는 화소 전극과 상기 게이트선에 연결되는 탑 게이트 패턴을 형성한다.
이때, 상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 더 포함하고, 상기 반도체층, 상기 저항성 접촉층 및 상기 데이터 배선은 하나의 감광막 패 턴을 이용한 사진 식각 공정으로 형성할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치의 구조를 상세하게 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1에 도시한 액정 표시 장치를 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 액정 표시 장치는, 절연 기판(10) 위에 복수의 게이트선(gate line)(21) 및 복수의 유지 전극선(storage electrode lines)(29)이 형성되어 있다.
게이트선(21)과 유지 전극선(29)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있다. 게이트선(21)의 한 끝 부근에 위치한 게이트 패드(22)는 외부로부터의 게이트 신호를 게이트선(21)으로 전달한다.
유지 전극선(29)은 공통 전압(common voltage) 등의 미리 정해진 전압을 인가 받으며, 비정질 규소로 이루어진 후술하는 반도체층(40)에 외부의 빛이 조사되어 발생될 수 있는 누설 전류를 억제하기 위한 광차단막의 역할을 수행하도록 폭이 아래위로 확장된 확장부를 갖는다.
게이트선(21) 및 유지 전극선(29)은 비저항(resistivity)이 낮은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 등으로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.
게이트선(21) 및 유지 전극선(29) 위에 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체층(40)이 형성되어 있다. 선형 반도체층(40)은 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)가 후술하는 박막 트랜지스터를 형성하도록 일정 부분 뻗어 나와 있다.
반도체층(40) 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉층(ohmic contact)(54, 55)이 형성되어 있다. 선형 저항성 접촉층(54)은 복수의 돌출부를 가지고 있으며, 이 돌출부와 섬형 저항성 접촉층(55)는 쌍을 이루어 반도체층(40)의 돌출부 위에 위치한다.
저항성 접촉층(54, 55) 및 게이트 절연막(30) 위에는 각각 복수의 데이터선(data line)(61)과 복수의 드레인 전극(drain electrode)(65)이 형성되어 있다.
데이터선(61)은 주로 세로 방향으로 뻗어 게이트선(21)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(61)에서 드레인 전극(65)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(64)을 이룬다. 한쌍의 소스 전극(64)과 드레인 전극(65)은 서로 분리되어 있다. 또한, 데이터선(61)의 한 끝 부근에 위치한 데이터 패드(62)는 외부로부터의 데이터 신호를 데이터선(61)으로 전달한다.
한편, 상기 한쌍의 소스 전극(64)과 드레인 전극(65)은 후술하는 탑 게이트 패턴(82)과 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 소스 전극(64) 및 드레인 전극(65) 사이에는 반도체층(40)이 노출되는 영역이 존재하고, 이 영역은 박막 트랜지스터의 채널(channel)을 형성한다.
데이터선(61) 및 드레인 전극(65) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다.
반도체층(40)은 박막 트랜지스터의 채널을 제외하면 데이터선(61), 드레인 전극(65) 및 그 하부의 저항성 접촉층(54, 55)과 실질적으로 동일한 평면 형태를 가지고 있다. 즉, 반도체층(40)는 데이터선(61) 및 드레인 전극(65)과 그 하부의 저항성 접촉층(54, 55)의 아래에 존재하는 부분 외에도 소스 전극(64)과 드레인 전극(65) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
한편, 상기 박막 트랜지스터를 구성하는 상기 소스 전극(64)과 드레인 전극(65)은 상술한 유지 전극선(29) 내에 완전히 중첩되어 있다. 이에 따라, 상기 소스 전극(64)과 드레인 전극(65)의 사이 영역과 이들 하부에 형성되어 있으며 비정질 규소로 이루어진 상기 반도체층(40)은 절연 기판(10) 하부에서 조사되는 백라이트 등의 빛이 차단되어 광 누설 전류 발생이 억제될 수 있다.
데이터선(61) 및 드레인 전극(65)과 노출된 반도체층(40) 부분의 위에는 질화규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(65) 및 데이터 패드(62)를 각각 드러내는 접촉 구멍(71, 73)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트선(21) 및 게이트 패드(22)를 각각 드러내는 접촉 구멍(75, 72)이 형성되어 있다.
보호막(70) 상부에는 접촉 구멍(71)을 통하여 드레인 전극(65)과 전기적으로 연결되는 화소 전극(81)이 형성되어 있다. 또한, 보호막(70) 상부에는 접촉 구멍(75)을 통하여 게이트선(21)과 전기적으로 연결되며, 상기 한쌍의 소스 전극(64) 및 드레인 전극(65)과 함께 박막 트랜지스터를 구성하도록 상기 박막 트랜지스터의 채널 영역에 중첩되도록 연장되어 형성된 탑 게이트 패턴(82)이 형성되어 있다.
또, 보호막(70) 위에는 접촉 구멍(72, 73)을 통하여 각각 게이트 패드(22) 및 데이터 패드(62)와 연결되어 있는 게이트 접촉 보조 패드(83) 및 데이터 접촉 보조 패드(84)가 형성되어 있다. 여기서, 화소 전극(81), 탑 게이트 패턴(82), 및 접촉 보조 패드(83, 84)는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있다.
따라서, 본 발명의 제1 실시예에 따른 액정 표시 장치는 비정질 규소층을 갖는 박막 트랜지스터 및 이들의 주변부가 게이트선과 동일한 층으로 형성하는 유지 전극선에 중첩되도록 하여 백라이트로부터의 빛을 차단하여 이에 따른 광 누설 전류 발생을 방지할 수 있다.
그러면, 도 3a 내지 도 5b 및 앞서의 도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법에 대하여 구체적으로 설명하기로 한다.
도 3a 내지 도 5b는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 단계별 배치도들 및 이에 따른 단면도들이다.
먼저, 도 3a 내지 3b에 도시된 바와 같이, 투명한 유리 등으로 만들어진 절연 기판(10) 위에 금속 물질로 이루어진 도전체층을 스퍼터링 등의 방법으로 증착하고 사진 식각하여 복수의 게이트선(21) 및 광차단용 확장부를 구비하는 복수의 유지 전극선(29)을 형성한다. 이때, 상기 유지 전극선(29)은 공통 전압(common voltage) 등의 미리 정해진 전압을 인가받아 유지 용량을 형성하기 위한 역할 외에도, 박막 트랜지스터의 채널 영역 및 그 주변부에 백라이트로부터의 빛 조사가 차단되도록 하는 광차단용 패턴의 역할을 수행할 수 있다.
다음, 도 4a 내지 도 4b에 도시된 바와 같이. 복수의 소스 전극(64)을 각각 포함하는 복수의 데이터선(61) 및 복수의 드레인 전극(65), 복수의 돌출부를 각각 포함하는 복수의 선형 저항성 접촉층(54) 및 복수의 섬형 저항성 접촉층(55), 그리고 복수의 돌출부를 포함하는 복수의 선형 반도체층(40)을 한 번의 사진 공정으로 형성한다. 이는 위치에 따라 두께가 다른 감광막을 사용함으로써 가능한데, 예를 들어 데이터선(61) 및 드레인 전극(65) 위에서는 두께가 두껍고 이들 사이에서 반도체층이 노출된 부분(박막 트랜지스터의 채널 영역) 위에서는 두께가 얇으며 기타 부분은 두께가 없는 감광막을 사용할 수 있다.
위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투명 영역(translucent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
이러한 감광막을 형성한 상태에서 적절한 공정 조건을 주면 감광막의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다.
다음, 도 5a 내지 도 5b에 도시된 바와 같이, 낮은 유전율을 가지며 평탄화 특성이 우수한 유기 물질 또는 질화 규소 등의 절연 물질을 적층하여 보호막(70)을 형성한다. 이어, 감광막 패턴을 이용한 사진 식각 공정으로 게이트 절연막(30)과 함께 건식 식각으로 패터닝하여, 게이트선(21) 및 게이트 패드(22), 드레인 전극(65) 및 데이터 패드(62)를 드러내는 복수의 접촉 구멍(75, 72, 71, 73)을 형성한다.
다음, 앞서의 도 1 및 도 2에 도시된 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(71)을 통하여 드레인 전극(65)과 연결되는 화소 전극(81)과 접촉 구멍(75)을 통하여 게이트선(21)과 연결되는 탑 게이트 패턴(82)을 각각 형성한다. 또한, 접촉 구멍(72, 73)을 통하여 게이트 패드(22) 및 데이터 패드(62)와 각각 연결되는 게이트 접촉 보조 패드(83) 및 데이터 접촉 보조 패드(84)를 각각 형성한다.
다음은, 도 6 및 도 7을 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치의 구조를 상세하게 설명한다.
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 7은 도 6에 도시한 액정 표시 장치를 VII-VI' 선을 따라 잘라 도시한 단면도이다.
도 6 및 도 7에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 액정 표시 장치는, 절연 기판(10) 위에 복수의 게이트선(gate line)(21) 및 복수의 플로팅 패턴(floating pattern)(28)이 형성되어 있다.
게이트선(21)은 주로 가로 방향으로 뻗어 있으며, 게이트선(21)의 한 끝 부근에 위치한 게이트 패드(22)는 외부로부터의 게이트 신호를 게이트선(21)으로 전 달한다.
상기 플로팅 패턴(28)은 비정질 규소로 이루어진 반도체층(40)에 외부의 빛이 조사되어 발생될 수 있는 누설 전류를 억제하기 위한 광차단막의 역할을 수행하도록 폭이 아래위로 확장된 확장부를 갖는 구조로 플로팅되어 형성되어 있다.
게이트선(21) 및 플로팅 패턴(29) 위에 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있으며, 그 상부의 구조는 상술한 본 발명의 제1 실시예에서의 구조와 실질적으로 동일하므로 이하에서는 그 상세한 설명을 생략한다.
한편, 본 발명의 제2 실시예의 도면에는 도시되지 않았지만, 화소 전극(81)은 이웃하는 화소 행의 박막 트랜지스터에 게이트 신호를 전달하는 전단의 게이트선(21)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트선(21)과 동일한 층으로 만들어진 도체를 추가하여 화소 전극(81) 또는 이에 연결된 다른 도체와 중첩시킴으로써 형성되는 유지 축전기가 추가 형성될 수 있다.
따라서, 본 발명의 제2 실시예에 따른 액정 표시 장치는 비정질 규소층을 갖는 박막 트랜지스터 및 이들의 주변부가 게이트선과 동일한 층으로 형성하는 플로팅 패턴에 중첩되도록 하여 백라이트로부터의 빛을 차단하여 이에 따른 광 누설 전류 발생을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이 며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따르면, 비정질 규소로 이루어진 반도체층을 갖는 액정 표시 장치의 광 누설 전류 발생을 방지하여 이에 따른 잔상을 최소화할 수 있다.

Claims (13)

  1. 절연 기판 위에 형성된 게이트선;
    상기 게이트선과 같은 층에 형성된 도전성 패턴;
    상기 게이트선 및 상기 도전성 패턴을 덮는 게이트 절연막;
    상기 게이트 절연막 위에 형성되고, 상기 도전성 패턴과 중첩되어 있는 반도체층;
    상기 반도체층 위에 형성되어 있으며 소스 전극을 갖는 데이터선 및 드레인 전극을 포함하는 데이터 배선;
    상기 데이터 배선을 덮고 있으며, 상기 드레인 전극을 드러내는 제1 접촉 구멍과 상기 게이트선을 드러내는 제2 접촉 구멍을 가지는 보호막;
    상기 제1 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 화소 전극; 및
    상기 제2 접촉 구멍을 통하여 상기 게이트선에 연결되는 탑 게이트 패턴을 포함하는 액정 표시 장치.
  2. 제1항에서,
    하나의 상기 소스 전극과 상기 드레인 전극과 상기 탑 게이트 패턴은 하나의 박막 트랜지스터를 구성하는 액정 표시 장치.
  3. 제2항에서,
    상기 박막 트랜지스터는 상기 도전성 패턴에 중첩되어 형성된 액정 표시 장치.
  4. 제1항에서,
    상기 도전성 패턴은 유지 전극선인 액정 표시 장치.
  5. 제1항에서,
    상기 도전성 패턴은 플로팅 패턴인 액정 표시 장치.
  6. 제1항에서,
    상기 화소 전극과 탑 게이트 패턴은 투명 도전 물질로 이루어진 액정 표시 장치.
  7. 절연 기판 위에 게이트선 및 도전성 패턴을 형성하는 단계;
    상기 게이트선 및 상기 도전성 패턴을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 반도체층을 형성하는 단계;
    상기 반도체층 상부에 소스 전극을 갖는 데이터선 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
    상기 데이터선 및 드레인 전극을 덮는 보호막을 형성하는 단계; 및
    상기 드레인 전극에 연결되는 화소 전극과 상기 게이트선에 연결되는 탑 게 이트 패턴을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  8. 제7항에서,
    하나의 상기 소스 전극과 상기 드레인 전극과 상기 탑 게이트 패턴은 하나의 박막 트랜지스터를 구성하는 액정 표시 장치의 제조 방법.
  9. 제8항에서,
    상기 박막 트랜지스터는 상기 도전성 패턴에 중첩되도록 형성하는 액정 표시 장치의 제조 방법.
  10. 제7항에서,
    상기 도전성 패턴은 유지 전극선인 액정 표시 장치의 제조 방법.
  11. 제7항에서,
    상기 도전성 패턴은 플로팅 패턴인 액정 표시 장치의 제조 방법.
  12. 제7항에서,
    상기 화소 전극과 탑 게이트 패턴은 투명 도전 물질로 형성하는 액정 표시 장치의 제조 방법.
  13. 제7항에서,
    상기 반도체층과 상기 데이터 배선 사이의 저항성 접촉층을 더 포함하고, 상기 반도체층, 상기 저항성 접촉층 및 상기 데이터 배선은 하나의 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 액정 표시 장치의 제조 방법.
KR1020050020184A 2005-03-10 2005-03-10 액정 표시 장치 및 그 제조 방법 KR20060099143A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050020184A KR20060099143A (ko) 2005-03-10 2005-03-10 액정 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050020184A KR20060099143A (ko) 2005-03-10 2005-03-10 액정 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060099143A true KR20060099143A (ko) 2006-09-19

Family

ID=37630454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020184A KR20060099143A (ko) 2005-03-10 2005-03-10 액정 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20060099143A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180130828A1 (en) * 2016-04-11 2018-05-10 Samsung Display Co., Ltd. Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180130828A1 (en) * 2016-04-11 2018-05-10 Samsung Display Co., Ltd. Display device
US11239261B2 (en) * 2016-04-11 2022-02-01 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
KR102236129B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8289491B2 (en) Liquid crystal display device with shield lines on data lines and thin film transistor components
US8045081B2 (en) Liquid crystal display device with photosensor and method of fabricating the same
JP2010093234A (ja) 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置
JP4481942B2 (ja) 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
US20100177256A1 (en) Thin film transistor substrate and liquid crystal display having the same
KR101885925B1 (ko) 어레이 기판 및 이를 포함하는 액정표시장치
KR102468858B1 (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
KR20060099143A (ko) 액정 표시 장치 및 그 제조 방법
KR101429914B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20170005307A (ko) 액정 표시 장치 및 그의 제조 방법
KR20080032345A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20060099292A (ko) 박막 트랜지스터 표시판
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070076287A (ko) 액정 표시 장치의 제조 방법
KR20050001708A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070039275A (ko) 박막 트랜지스터 표시판
KR20060120900A (ko) 반사 투과형 액정 표시 장치의 제조 방법
KR20080021952A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050103684A (ko) 박막 트랜지스터 표시판
KR20050011476A (ko) 액정 표시 장치
KR20050011874A (ko) 박막 트랜지스터 표시판
KR20070056246A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination