KR20070013816A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070013816A KR20070013816A KR1020050068447A KR20050068447A KR20070013816A KR 20070013816 A KR20070013816 A KR 20070013816A KR 1020050068447 A KR1020050068447 A KR 1020050068447A KR 20050068447 A KR20050068447 A KR 20050068447A KR 20070013816 A KR20070013816 A KR 20070013816A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data
- pad
- layer
- line
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000012044 organic layer Substances 0.000 claims abstract description 44
- 238000002161 passivation Methods 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims description 80
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 239000011733 molybdenum Substances 0.000 claims description 22
- 229910052750 molybdenum Inorganic materials 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims 2
- 238000005530 etching Methods 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 4
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 239000011651 chromium Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910016525 CuMo Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 3
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
게이트 패드와 데이터 패드를 보호하기 위하여, 게이트 패드와 데이터 패드 상에 형성된 유기막을 포함하는 박막 트랜지스터 기판과 이러한 박막 트랜지스터 기판의 제조 방법을 제공한다.
박막 트랜지스터 기판, 게이트 패드, 데이터 패드, 식각액, 유기막
Description
도 1a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 레이아웃도이다.
도 1b는 도 1의 B-B'선을 따라 절단하여 도시한 단면도이다.
도 2a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 레이아웃도이다.
도 2b는 도 1의 B-B'선을 따라 절단하여 도시한 단면도이다.
도 3a, 도 4a, 도 5a 및 도 6a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 공정 순서에 따라 순차적으로 배치한 레이아웃도들이다.
도 3b, 도 4b, 도 5 b 와 도 5c 및 도 6b와 도 6c는 도 3a, 도 4a, 도 5a 및 도 6a의 B-B'선을 따라 절단하여 도시한 단면도들이다.
도 7a 및 도 8a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 공정 순서에 따라 순차적으로 배치한 레이아웃도들이다.
도 7b와 도 7c 및 도 8b는 도 7a 및 도 8a의 B-B'선을 따라 절단하여 도시한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
24: 게이트 패드 68: 데이터 패드
72a, 72b, 72c: 유기막 90: 반투과층
200, 200': 하프톤 마스크
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 유기막을 포함하는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 광의 양을 조절하는 표시 장치이다. 액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이다.
박막 트랜지스터가 형성되어 있는 기판에는 박막 트랜지스터 외에도 주사 신호를 전달하는 게이트선 및 화상 신호를 전달하는 데이터선, 게이트선과 데이터선의 끝단에 위치하고 외부로부터 주사 신호 또는 화상 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있으며, 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
박막 트랜지스터 기판에 형성된 게이트 패드와 데이터 패드 위에는 외부 회로 장치와의 접착성을 보완하고 게이트 패드와 데이터 패드를 보호하기 위한 보조 게이트 패드와 보조 데이터 패드가 형성될 수 있다. 보조 게이트 패드와 보조 데이트 패드는 투명 도전성 산화막, 예를 들어 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; IZO)를 패터닝하여 형성할 수 있다. 이러한 패터닝 과정에서 사용되는 식각액이 게이트 패드와 데이터 패드를 구성하는 금속 물질을 침식할 수 있는데, 이 경우 게이트 패드와 데이터 패드 상에 형성된 절연막과 보호막을 박리시킬 수 있고, 결국 박막 트랜지스터 기판의 불량을 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는 게이트 패드와 데이터 패드를 보호할 수 있는 박막 트랜지스터 기판을 제공하고자 하는 것이다
본 발명이 이루고자 하는 다른 기술적 과제는 게이트 패드와 데이터 패드를 보호할 수 있는 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 기판 상에 형성되고, 제 1 방향으로 연장된 게이트선 및 상기 게이트 선의 끝단에 위치한 게이트 패드를 포함하는 게이트 배선, 상기 게이트 배선을 덮는 게이트 절연막, 상기 게이트 절연막 상에 형성되고, 상기 게이트선과 교차하도록 제 2 방향으로 연장된 데이터선 및 상기 데이터선의 끝단에 위치한 데이터 패드를 포함하는 데이터 배선, 상기 게이트 배선 및 상기 데이터 배선을 덮는 보호막, 상기 게이트선 및 상기 데이터선 상의 상기 보호막에는 제 1 두께로 형성되고, 상기 게이트 패드 및 상기 데이터 패드 상의 상기 보호막에는 상기 제 1 두께보다 얇은 제 2 두께를 갖는 유기막 및 상기 게이트 절연막, 상기 보호막 및 상기 유기막에 걸쳐 형성되어 게이트 패드를 노출하는 제 1 컨택홀 및 상기 보호막 및 상기 유기막에 걸쳐 형성되어 상기 데이터 패드를 노출하는 제 2 컨택홀을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상에 제 1 방향으로 연장된 게이트선 및 상기 게이트선의 끝단에 위치한 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 게이트선과 교차하도록 제 2 방향으로 연장된 데이터선 및 상기 데이터선의 끝단에 위치한 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 상기 게이트 배선 및 상기 데이터 배선을 덮는 보호막을 형성하는 단계, 상기 게이트선 및 상기 데이터선 상의 보호막에서는 제 1 두께를 갖도록, 상기 게이트 패드 및 상기 데이터 패드 상의 보호막에서는 상기 제 1 두께보다 얇은 제 2 두께를 갖도록 유기막을 형성하는 단계 및 상기 게이트 절연막, 상기 보호막 및 상기 유기막을 제거하여 상기 게이트 패드를 노출하는 제 1 컨택홀 및 상기 보호막 및 상기 유기막을 제 거하여 상기 데이터 패드를 노출하는 제 2 컨택홀을 형성하는 단계를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 다른 정의가 없다면 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판을 도면을 참조하여 상세히 설명한다.
도 1a은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 레이아웃도이고, 도 1b는 도 1a의 B-B'선을 따라 절단하여 도시한 단면도이다.
도 1a 및 도 1b에 도시한 바와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트 배선 (22, 24, 26, 27)이 형성되어 있다. 게이트 배선(22, 24, 26, 27)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 게이트선(22) 사이에 'ㄷ'자 형태로 형성되어 있는 유지 전극 배선(27)을 포함한다. 여기서, 게이트 배선(22, 24, 26, 27)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 또는 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속으로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 인듐 틴 옥사이드 또는 인듐 징크 옥사이드와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 구리(Cu) 및 이들의 합금 등으로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 다층막의 조합의 예로는, 몰리브덴/알루미늄/몰리브덴, 또는 구리-몰리브덴(CuMo) 합금 등을 들 수 있다. 유지 전극 배선(27)은 화소 영역 둘레를 'ㄷ' 형태로 둘러싸도록 형성되어 있으며, 화소의 전하 보존 능력을 향상시킨다. 이와 같은 유지 전극 배선(27)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
기판(10), 게이트 배선(22, 24, 26, 27)의 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 수소화 비정질 규소 또는 다결정 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 67, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소오스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소오스 전극(65)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소오스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66) 및 드레인 전극(66)으로부터 연장되는 드레인 전극 확장부(67)를 포함한다.
이러한 데이터 배선(62, 65, 66, 67, 68)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 또는 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속으로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 인듐 틴 옥사이드 또는 인듐 징크 옥사이드와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 구리(Cu) 및 이들의 합금 등으로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 다층막의 조합의 예로는, 몰리브덴/알루미늄/몰리브덴, 또는 구리와 몰리브덴(CuMo) 합금 등을 들 수 있다.
소오스 전극(65)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(66)은 게이트 전극(26)을 중심으로 소오스 전극(65)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소오스 전극(65) 및 드레인 전극(66) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
데이터 배선(62, 65, 66, 67, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(71)이 형성되어 있다. 보호막(71)은 예를 들어 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소(SiNx) 등으로 형성될 수 있다.
보호막(71) 위에는 유기막(72a, 72b, 72c)이 형성되어 있다. 유기막(72a, 72b, 72c)은 보호막(70)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 예를 들어 PFCB(PerFluoroCycloButane), BCB(BenzoCycloButene) 또는 아크릴 등으로 형성될 수 있다. 이러한 이때, 게이트선(22) 및 데이터(62)에 의해 정의되는 화소 영역 상에 형성된 유기막(72a)의 두께와 게이트 패드(24)와 데이터 패드(68) 상에 형성된 유기막(72b, 72c)의 두께는 약 2:1 내지 4:1의 비율을 갖는다. 이와 같은 두께 차이를 갖는 이유에 대해서는 박막 트랜지스터 기판의 제조 방법에서 상술하기로 한다.
유기막(72a, 72b, 72c) 위에는 드레인 전극 확장부(67) 및 데이터 패드(68)을 각각 드러내는 콘택홀(77, 78)이 형성되어 있으며, 보호막(70)과 게이트 절연막 (30)에는 게이트 패드(24)을 드러내는 콘택홀(74)과 유지 전극 배선(27)을 드러내는 콘택홀(75, 76)이 형성되어 있다.
유기막(72a) 위에는 콘택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 데이터 전압이 인가된 화소 전극(282)은 컬러 필터 기판의 공통 전극과 함께 전기장을 생성함으로써 화소 전극(82)과 공통 전극(70) 사이의 액정층의 액정 분자들의 배열을 결정한다.
또한, 유기막(72b, 72c) 위에는 콘택홀(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있다. 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 투명 산화성 도전 물질, 예를 들어 인듐 틴 옥사이드 또는 인듐 징크 옥사이드로 이루어져 있다.
아울러, 보호막(75a) 위에는 하나의 화소 단위에 형성되어 있는 유지 전극 배선(27)과 이웃하는 화소 단위에 형성되어 있는 유지 전극 배선(27)을 연결하는 유지 배선 연결 다리(83)가 형성되어 있다. 유지 배선 연결 다리(83)는 유기막(72a), 보호막(71) 및 게이트 절연막(30)에 걸쳐 형성되어 있는 콘택홀(75, 76)을 통하여 유지 전극 배선(27)에 접촉하고 있다. 유지 배선 연결 다리(83)는 박막 트랜지스터 기판 위의 유지 배선 전체를 전기적으로 연결한다. 또한, 유지 배선 연결 다리(83)는 화소 전극(82)과 중첩되지 않고, 화소 전극(82)의 평균 전압보다 높은 전압이 인가되므로 (-) 이온 불순물을 모으는 게더링(gathering) 전극의 역할도 한다.
계속해서, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 도면을 참조하여 상세히 설명한다.
도 2a은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 레이아웃도이고, 도 2b는 도 2a의 B-B'선을 따라 절단하여 도시한 단면도이다.
도 2a 및 도 2b에 도시한 바와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은 화소 영역에 형성된 유기막(72a)이 요철 패턴을 구비하고, 유기막(72a)의 요철 패턴과 실질적으로 동일한 요철 패턴을 갖는 화소 전극(82)이 형성되어 있으며, 그 위에 투과부(91)와 상기한 바와 같은 요철 패턴과 실질적으로 동일한 요철 패턴을 갖는 반사부(92)를 포함하는 반투과층(90)이 더 형성되어 있는 것을 제외하고, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판과 동일하다. 반투과층(90)의 투과부(91)는 액정 표시 장치의 백라이트 유닛(도시하지 않음)으로부터 출사되는 광을 투과시키는 역할을 하고, 반사부(92)는 외부로부터 액정 표시 장치로 입사되는 광을 반사시키는 역할을 한다. 상기한 바와 같이 유기막(72a)이 요철 패턴을 구비함으로써, 유기막(72a) 상에 형성되는 반투과층(90)의 반사부(92)도 요철 패턴을 구비하게 되어 반사부(92)로 입사되는 광에 대한 반사 효율을 향상시킬 수 있다. 반투광층(90)을 포함하는 박막 트랜지스터 기판은 실내나 외부 광원이 존재하지 않는 어두운 곳에서는 액정 표시 장치의 내장 광원을 이용하여 디스플레이 하는 투과 표시 모드로 작동하고 실외의 고조도 환경에서는 외부의 입사광을 반사시켜 디스플레이 하는 반사 표시 모드로 작동하는 반투과형 액정 표시 장치에 사용될 수 있다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도 1a 및 도 1b와 도 3a 내지 도 6c를 참조하여 설명한다. 도 3a, 도 4a, 도 5a 및 도 6a는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 공정 순서에 따라 순차적으로 배치한 레이아웃도들이고, 도 3b, 도 4b, 도 5 b 와 도 5c 및 도 6b와 도 6c는 상기 각 레이아웃도의 B-B'선을 따라 절단하여 도시한 단면도들이다.
도 3a 및 도 3b에 도시한 바와 같이, 기판(10) 상에 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 또는 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속 등으로 이루어진 도전막의 단일막 구조 또는 상기한 도전막 상에 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 구리(Cu) 및 이들의 합금 등으로 이루어진 다른 도전막을 포함하는 다층막 구조(도시하지 않음)를 갖는 게이트 배선층을 형성한다. 다층막의 조합의 예로는, 몰리브덴/알루미늄/몰리브덴, 또는 구리-몰리브덴(CuMo) 합금 등을 들 수 있다. 이어, 이를 패터닝하여 가로 방향으로 뻗어 있는 게이트선(22), 게이트 전극(26), 게이트 패드(24) 및 화소 영역 둘레를 'ㄷ' 형상으로 둘러싸도록 형성되어 있는 유지 전극 배선(27)으로 구성되는 게이트 배선을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이 질화 규소로 이루어진 게이트 절연막(30), 진성 비정질 규소층 및 도핑된 비정질 규소층을 예를 들면 화학 기상 증착법(Chemical Vapor Deposition; CVD)을 이용하여 연속하여 적층한다. 이어, 진성 비정질 규소층과 도핑된 비정질 규소층을 함께 사진 식각하여 게이트 전극(24) 상의 게이트 절연막(30) 상에 섬 모양의 반도체층(40)을 형성하고, 반도체층(40) 상 부에는 소오스 및 드레인 전극과 반도체층(40) 사이의 접촉 저항을 감소시키기 위한 저항성 접촉층(50)을 형성한다.
이어, 도 5a 및 도 5b에 도시한 바와 같이 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 또는 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속 등으로 이루어진 도전막의 단일막 구조 또는 상기한 도전막 상에 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 구리(Cu) 및 이들의 합금 등으로 이루어진 다른 도전막을 포함하는 다층막 구조(도시하지 않음)를 갖는 데이터 배선층을 형성한다. 다층막의 조합의 예로는, 몰리브덴/알루미늄/몰리브덴, 또는 구리-몰리브덴(CuMo) 합금 등을 들 수 있다. 다음, 데이터 배선층을 사진 식각하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(24) 상부까지 연장되어 있는 소오스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소오스 전극(65)과 분리되어 있으며 게이트 전극(24)을 중심으로 소오스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다. 다음, 데이터 배선으로 가리지 않는 저항성 접촉층을 식각하여 게이트 전극(24)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 저항성 접촉층(55, 56) 사이의 반도체층(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시할 수 있다.
이어, 도 5c에 도시되어 있는 바와 같이 예를 들어 플라즈마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질 화 규소(SiNx) 등으로 보호막(71)을 형성한 후, PFCB, BCB 또는 아크릴계 물질 등을 도포하여 유기막(72)을 형성한다.
다음, 도 6a 및 도 6b에 도시되어 있는 바와 같이 하프톤 마스크(200)를 사용하여 유기막(72)을 패터닝한다. 화소 영역에 형성되어 있는 유기막(72)의 상부에 위치한 하프톤 마스크(200)는 드레이 확장부(67)를 노출하는 컨택홀을 형성하기 위해 광을 투광하는 투광부(211)와 그 이외 영역에는 광을 차단하는 차광부(220)를 포함하고, 게이트 패드(24)와 데이터 패드(68)상의 유기막(72)의 상부에 위치한 하프톤 마스크(200)에는 게이트 패드(24)와 데이터 패드(68)를 노출하는 컨택홀을 형성하기 위해 광을 투광하는 투광부(212, 213)와 그 이외 영역에는 광의 일부만 투과시키는 반투광부(231, 232)를 포함한다. 이러한 하프톤 마스크(200)를 이용하여, 유기막(72)에 사진 공정을 수행하게 되면, 유기막에는 드레인 확장 전극(67), 게이트 패드(24) 및 데이터 패드(68)을 각각 노출하는 컨택홀(77, 74, 75)이 형성되는 동시에, 게이트 패드(24)와 데이터 패드(68) 상의 유기막(72b, 72c)과 화소 영역의 유기막(72a)은 두께차를 가지도록 형성된다. 즉, 화소 영역의 유기막(72a)의 두께가 게이트 패드(24)와 데이터 패드(68) 상의 유기막(72b, 72c)의 두께보다 더 두껍게 형성된다. 한편, 유지 배선 연결 다리(83)가 유지 전극 배선(27)과 접촉하기 위한 컨택홀(75, 76)도 이 단계에서 형성한다.
종래에는 게이트 패드와 데이터 패드 상에 유기막이 형성되어 있지 않은 경우, 후술하는 투명 산화성 도전막을 패터닝하여 보조 게이트 패드와 보조 데이터 패드를 형성하는 과정에서 게이트 패드와 데이터 패드가 충분히 차단되지 않아, 패 터닝에 사용되는 식각액에 의해 침식될 수 있었고, 그로 인해 게이트 패드와 데이터 패드와 그 위에 형성되어 있는 게이트 절연막 및/또는 보호막이 박리되어 결국 박막 트랜지스터 기판의 불량을 발생시킬 위험이 높았다. 따라서, 본 발명에서는 게이트 패드와 데이터 패드 상에 유기막을 형성하여 식각액으로부터 보호되어 상기한 바와 같은 불량 발생을 저지할 수 있다.
이때, 게이트 패드(24)와 데이터 패드(68) 상의 유기막(72b, 72c)과 화소 영역 상의 유기막(72a)은 두께차를 갖는데, 그 이유는 게이트 패드(24)와 데이터 패드(68) 상의 유기막(72b, 72c)이 너무 두껍게 형성되는 경우 식각액으로부터의 보호에는 유리하지만, 게이트 패드(24)와 데이터 패드(68) 상에 각각 형성된 보조 게이트 패드와 보조 데이터 패드를 통해 외부 회로와 접착시 그 접착성을 저하시킬 우려가 있다. 따라서, 유기막(72a)과 유기막(72b, 72c)의 두께비는 약 2:1 내지 4:1 일 수 있고, 예를 들면 유기막(72a)의 두께가 약 20000Å인 경우 유기막(72b, 72c)의 두께는 약 7000Å일 수 있다.
이어, 도 6c에 도시한 바와 같이, 유기막(72a, 72b, 72c)을 식각 마스크로 하여 게이트 절연막(30) 및/또는 보호막(71)을 식각하여 게이트 절연막(30) 및/또는 보호막(71)에 상기한 바와 같은 각 컨택홀(74, 75, 76, 77, 78)과 연결된 컨택홀을 형성한다.
마지막으로, 도 1a 및 도 1b에 도시한 바와 같이 유기막(72a, 72b, 72c) 상에 인듐 틴 옥사이드 또는 인듐 징크 옥사이드로 이루어진 투명 도전성 산화막을 형성하고 사진 식각 공정을 통하여 컨택홀(77)을 통하여 드레인 전극(66)과 전기적 으로 연결되는 화소 전극(190)과 컨택홀(74, 78)을 통하여 게이트 패드(14) 및 데이터 패드(68)와 각각 전기적으로 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 형성한다. 한편, 유지 배선 연결 다리(91)도 이 단계에서 함께 형성한다.
계속해서, 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도 2a 및 도 2b와 도 7a 내지 도 8b를 참조하여 설명한다. 도 7a 및 도 8a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 공정 순서에 따라 순차적으로 배치한 레이아웃도들이고, 도 7b와 도 7c 및 도 8b는 상기 각 레이아웃도의 B-B'선을 따라 절단하여 도시한 단면도들이다. 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 데이터 배선까지 형성된 기판 상에 유기막을 형성하는 단계까지는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법과 동일하므로, 중복되는 설명은 생략하고 차이점을 갖는 부분에 대해서만 설명하기로 한다.
도 7a 및 도 7b에 도시한 바와 같이, 도 3a 내지 도 5c의 공정을 거쳐 형성된 유기막(72)을 하프톤 마스크(200')를 사용하여 패터닝한다. 화소 영역에 형성되어 있는 유기막(72)의 상부에 위치한 하프톤 마스크(200)는 드레이 확장부(67)를 노출하기 위하여 광을 투광하는 투광부(211)와 그 이외 영역에는 다수의 슬릿(221)을 포함하는 차광부(220)를 포함하고, 게이트 패드(24)와 데이터 패드(68)상의 유기막(72)의 상부에 위치한 하프톤 마스크(200')에는 게이트 패드(24)와 데이터 패드(68)를 노출하기 위하여 광을 투광하는 투광부(212, 213)와 그 이외 영역에는 광 의 일부만 투과시키는 반투광부(231, 232)를 포함한다. 이러한 하프톤 마스크(200)를 이용하여 유기막(72)을 노광 및 현상 한 후 리플로우시키게 되면 화소 영역의 유기막(72)에는 요철 패턴과 드레인 확장 전극(67)을 노출시키는 컨택홀(77)이 형성된다. 또한, 게이트 패드(24) 및 데이터 패드(68) 상의 유기막(72)에는 게이트 패드(24)아 데이터 패드를 각각 노출하는 컨택홀(74, 75)이 형성된다. 뿐만 아니라 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법에서 설명한 바와 같이 게이트 패드(24)와 데이터 패드(68) 상의 유기막(72b, 72c)과 화소 영역의 유기막(72a)은 약 1:2 내지 1:4의 두께차를 가지도록 형성된다. 한편, 유지 배선 연결 다리(83)가 유지 전극 배선(27)과 접촉하기 위한 컨택홀(75, 76)도 이 단계에서 형성한다.
이어, 도 7c에 도시한 바와 같이 유기막(72a, 72b, 72c)을 식각 마스크로 하여 게이트 절연막(30) 및/또는 보호막(71)을 식각하여 게이트 절연막(30) 및/또는 보호막(71)에 상기한 바와 같은 각 컨택홀(74, 75, 76, 77, 78)과 연결된 컨택홀을 형성한다.
다음, 도 8 a 및 도 8b에 도시한 바와 같이 유기막(72a, 72b, 72c) 상에 인듐 틴 옥사이드 또는 인듐 징크 옥사이드로 이루어진 투명 도전성 산화막을 형성하고 사진 식각 공정을 통하여 컨택홀(77)을 통하여 드레인 전극(66)과 전기적으로 연결되는 화소 전극(190)과 컨택홀(74, 78)을 통하여 게이트 패드(14) 및 데이터 패드(68)와 각각 전기적으로 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 형성한다. 한편, 유지 배선 연결 다리(91)도 이 단계에서 함께 형성한다. 이때, 화소 전극(77)은 유기막(72a)의 요철 패턴과 실질적으로 동일한 요철 패턴을 갖는다.
마지막으로, 도 2a 및 도 2c에 도시한 바와 같이, 화소 전극(82) 등이 형성되어 있는 유기막(72a, 72b, 72c) 전면에 크롬(Cr) 또는 알루미늄(Al)과 같은 금속을 증착한 후 사직 식각 공정을 통하여 투과부(91)와 반사부(92)를 포함하는 반투과층(90)을 형성한다. 반투과층(90)의 반사부(92)는 유기막(72a)과 실질적으로 동일한 요철 패턴을 갖기 때문에, 반사부(92)로 입사되는 광을 난반사 시킴으로써 반사 효율을 높일 수 있다.
본 명세서에서는 반도체층의 하부에 게이트 전극이 형성되어 있는 바텀 게이트 방식의 박막 트랜지스터를 예시하여 설명하였으나, 반도체층의 상부에 게이트 전극이 형성되어 있는 탑 게이트 방식의 박막 트랜지스터를 포함하는 박막 트랜지스터 기판에도 게이트 패드와 데이터 패드 상에 유기막을 형성하는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법이 적용 가능하다. 또한, 본 명세서에서는 반도체층과 데이터 배선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법을 설명하였으나, 반도체층과 데이터 배선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 기판의 제조 방법에 대해서도 게이트 패드와 데이터 패드 상에 유기막을 형성하는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법이 적용 가능하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 및 그 제조 방법에 따르면, 게이트 패드와 데이터 패드 상에 유기막을 더 형성함으로써, 보조 게이트 패드와 보조 데이터 패드 형성시 사용하는 식각액으로부터 게이트 패드와 데이터 패드가 보호되고, 게이트 패드와 데이터 패드 상에 형성된 게이트 절연막 및/또는 보호막의 박리를 방지하여 결국 박막 트랜지스터 기판의 불량 발생을 억제한다.
Claims (15)
- 기판 상에 형성되고, 제 1 방향으로 연장된 게이트선 및 상기 게이트선의 끝단에 위치한 게이트 패드를 포함하는 게이트 배선;상기 게이트 배선을 덮는 게이트 절연막;상기 게이트 절연막 상에 형성되고, 상기 게이트선과 교차하도록 제 2 방향으로 연장된 데이터선 및 상기 데이터선의 끝단에 위치한 데이터 패드를 포함하는 데이터 배선;상기 게이트 배선 및 상기 데이터 배선을 덮는 보호막;상기 게이트선 및 상기 데이터선 상의 상기 보호막에는 제 1 두께로 형성되고, 상기 게이트 패드 및 상기 데이터 패드 상의 상기 보호막에는 상기 제 1 두께보다 얇은 제 2 두께를 갖는 유기막; 및상기 게이트 절연막, 상기 보호막 및 상기 유기막에 걸쳐 형성되어 게이트 패드를 노출하는 제 1 컨택홀 및 상기 보호막 및 상기 유기막에 걸쳐 형성되어 상기 데이터 패드를 노출하는 제 2 컨택홀을 포함하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 제 1 두께와 상기 제 2 두께의 비는 2:1 내지 4:1인 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 게이트 배선 및/또는 상기 데이터 배선은 몰리브덴, 알루미늄 및 몰리브덴의 삼중막 구조를 포함하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 게이트 배선 및/또는 상기 데이터 배선은 구리와 몰리브덴의 합금을 포함하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 게이트선 및 상기 데이터선 상의 상기 유기막은 요철 패턴을 포함하는 박막 트랜지스터 기판.
- 제 5 항에 있어서,상기 유기막 상에 반사부 및 투과부를 구비한 반투과층을 더 포함하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 제 1 및 제 2 컨택홀을 통해 상기 게이트 패드 및 상기 데이터 패드와 각각 전기적으로 연결되는 게이트 보조 패드 및 데이터 보조 패드를 더 포함하는 박막 트랜지스터 기판.
- 기판 상에 제 1 방향으로 연장된 게이트선 및 상기 게이트선의 끝단에 위치한 게이트 패드를 포함하는 게이트 배선을 형성하는 단계;상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 상기 게이트선과 교차하도록 제 2 방향으로 연장된 데이터선 및 상기 데이터선의 끝단에 위치한 데이터 패드를 포함하는 데이터 배선을 형성하는 단계;상기 게이트 배선 및 상기 데이터 배선을 덮는 보호막을 형성하는 단계;상기 게이트선 및 상기 데이터선 상의 보호막에서는 제 1 두께를 갖도록, 상기 게이트 패드 및 상기 데이터 패드 상의 보호막에서는 상기 제 1 두께보다 얇은 제 2 두께를 갖도록 유기막을 형성하는 단계; 및상기 게이트 절연막, 상기 보호막 및 상기 유기막을 제거하여 상기 게이트 패드를 노출하는 제 1 컨택홀 및 상기 보호막 및 상기 유기막을 제거하여 상기 데이터 패드를 노출하는 제 2 컨택홀을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항에 있어서,상기 유기막의 두께는 하프톤 마스크를 이용하여 조절하는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항 또는 제 9 항에 있어서,상기 제 1 두께와 상기 제 2 두께의 비는 2:1 내지 4:1인 박막 트랜지스터 기판의 제조 방법.
- 제 8 항에 있어서,상기 게이트 배선 및/또는 상기 데이터 배선은 몰리브덴, 알루미늄 및 몰리브덴의 삼중막 구조를 포함하도록 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항에 있어서,상기 게이트 배선 및/또는 상기 데이터 배선은 구리와 몰리브덴 합금을 포함하도록 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항에 있어서,상기 게이트선 및 상기 데이터 선 상의 상기 유기막은 요철 패턴을 포함하도록 형성되는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항 또는 제 13 항에 있어서,상기 유기막 형성 단계 후에 상기 유기막 상에 반사부 및 투과부를 구비하는 반투과층을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 8 항에 있어서,상기 컨택홀 형성 단계 후에 상기 제 1 및 제 2 컨택홀을 통해 상기 게이트 패드 및 상기 데이터 패드와 각 각과 전기적으로 연결되는 게이트 보조 패드 및 데이터 보조 패드를 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050068447A KR20070013816A (ko) | 2005-07-27 | 2005-07-27 | 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050068447A KR20070013816A (ko) | 2005-07-27 | 2005-07-27 | 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070013816A true KR20070013816A (ko) | 2007-01-31 |
Family
ID=38013466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050068447A KR20070013816A (ko) | 2005-07-27 | 2005-07-27 | 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070013816A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110116373A (ko) * | 2010-04-19 | 2011-10-26 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN103901679A (zh) * | 2012-12-24 | 2014-07-02 | 乐金显示有限公司 | 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法 |
| CN104335113A (zh) * | 2012-05-26 | 2015-02-04 | 希百特股份有限公司 | 用于mofet的掩膜层级减少 |
| US9990097B2 (en) | 2015-04-15 | 2018-06-05 | Samsung Display Co., Ltd. | Touch screen panel including multilayer connection wire and method of manufacturing the same |
-
2005
- 2005-07-27 KR KR1020050068447A patent/KR20070013816A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110116373A (ko) * | 2010-04-19 | 2011-10-26 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN104335113A (zh) * | 2012-05-26 | 2015-02-04 | 希百特股份有限公司 | 用于mofet的掩膜层级减少 |
| CN103901679A (zh) * | 2012-12-24 | 2014-07-02 | 乐金显示有限公司 | 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法 |
| US9990097B2 (en) | 2015-04-15 | 2018-06-05 | Samsung Display Co., Ltd. | Touch screen panel including multilayer connection wire and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101575750B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP4781518B2 (ja) | 反射透過複合形薄膜トランジスタ液晶表示装置 | |
| KR101492106B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101112538B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20040053636A (ko) | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 | |
| KR101474774B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR101473675B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20030027302A (ko) | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 | |
| KR101090257B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20110008639A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20100058975A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101061844B1 (ko) | 박막 표시판의 제조 방법 | |
| KR20070013816A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101458898B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR20020080559A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101160823B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR101282404B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR20060089526A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR100878238B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20060128521A (ko) | 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20030094606A (ko) | 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판 | |
| KR20060088617A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100878278B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101046925B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20050019278A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |