KR101458898B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101458898B1
KR101458898B1 KR1020080012692A KR20080012692A KR101458898B1 KR 101458898 B1 KR101458898 B1 KR 101458898B1 KR 1020080012692 A KR1020080012692 A KR 1020080012692A KR 20080012692 A KR20080012692 A KR 20080012692A KR 101458898 B1 KR101458898 B1 KR 101458898B1
Authority
KR
South Korea
Prior art keywords
electrode
drain electrode
pixel
gate
pixel electrode
Prior art date
Application number
KR1020080012692A
Other languages
English (en)
Other versions
KR20090087321A (ko
Inventor
윤주애
채종철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080012692A priority Critical patent/KR101458898B1/ko
Priority to US12/277,654 priority patent/US9087747B2/en
Publication of KR20090087321A publication Critical patent/KR20090087321A/ko
Application granted granted Critical
Publication of KR101458898B1 publication Critical patent/KR101458898B1/ko
Priority to US14/802,590 priority patent/US9613991B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 표시 장치 및 그 제조 방법에 관한 것으로서, 본 발명에 따른 표시 장치는 기판 부재와, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하며, 상기 기판 부재 상에 형성된 박막 트랜지스터와, 상기 드레인 전극의 일부를 드러내는 개구부를 가지고 상기 박막 트랜지스터를 커버하는 보호막과, 상기 개구부 내에서만 상기 드레인 전극 바로 위에 형성된 화소 전극을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING FOR THE SAME}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 제조 공정을 간소화함과 동시에 불량의 발생을 최소화한 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치에는 여러 종류가 있다. 그 중에서 급속하게 발전하고 있는 반도체 기술로 인해 성능이 향상되고 소형화 및 경량화된 액정 표시(liquid crystal display, LCD) 장치 및 유기 발광 표시 장치(organic light emitting display, OLED)가 대표적인 표시 장치로 자리 잡고 있다.
일반적으로 표시 장치는 복수의 도전막과 절연막들을 순차적으로 패터닝하여 적층하는 박막 형성 공정을 통해 만들어진다. 이러한 박막 형성 공정은 마스크를 이용한 사진 식각 공정을 포함한다.
그러나 표시 장치의 생산에 필요한 마스크를 이용한 사진 식각 공정의 횟수는 표시 장치의 생산성과 직결된다. 즉, 마스크를 이용한 사진 식각 공정의 횟수를 줄일수록 표시 장치를 생산성이 향상된다.
따라서 마스크를 이용한 사진 식각 공정의 횟수를 최소하하여 표시 장치를 제조하는 방법이 연구되고 있다.
근래에는 하나의 마스크를 사용하여 박막 트랜지스터를 커버하는 보호막과 일반적으로 보호막 위에 형성되었던 화소 전극을 한 번에 제조하는 방법이 개발되었다.
그러나 하나의 마스크를 사용하여 보호막과 화소 전극을 함께 형성하는 종래의 방법은 화소 전극에 단선 불량이 발생되기 쉬운 문제점이 있다. 그리고 이러한 단선 불량의 발생을 억제하기 위해서는 공정이 복잡해지고 균일한 품질의 화소 전극을 형성하기 어려운 문제점이 있다.
본 발명은 전술한 배경기술의 문제점을 해결하기 위한 것으로서, 제조 공정을 간소화함과 동시에 불량의 발생을 최소화한 표시 장치를 제공하고자 한다.
또한, 상기한 표시 장치의 제조 방법을 제공하고자 한다.
본 발명에 따른 표시 장치는 기판 부재와, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하며, 상기 기판 부재 상에 형성된 박막 트랜지스터와, 상기 드레인 전극의 일부를 드러내는 개구부를 가지고 상기 박막 트랜지스터를 커버하는 보호막과, 상기 개구부 내에서만 상기 드레인 전극 바로 위에 형성된 화소 전극을 포함한다.
상기 드레인 전극은 상기 화소 전극보다 넓은 면적을 가지며, 상기 드레인 전극은 상기 소스 전극과 마주하는 전극부와 상기 전극부에서 연장되어 상기 화소 전극 아래에 배치된 화소부를 포함할 수 있다.
상기 화소 전극은 전부가 상기 드레인 전극의 화소부와 겹쳐질 수 있다.
상기 화소 전극은 알루미늄(Al), 은(Ag), 및 금(Au) 중 하나 이상의 금속으로 만들어질 수 있다.
상기 게이트 전극과 동일한 층에 형성된 유지 전극 라인을 더 포함하며, 상기 유지 전극 라인은 상기 화소 전극 및 상기 드레인 전극과 중첩되어 전기 용량(capacitance)을 형성할 수 있다.
상기 화소 전극이 외부의 빛을 반사하여 화상을 표시하는 반사형일 수 있다.
또한, 본 발명에 따른 다른 표시 장치는 기판 부재와, 상기 기판 부재 상에 형성된 게이트 라인 및 게이트 전극을 포함한 게이트 배선과, 상기 게이트 배선을 덮는 게이트 절연막과, 상기 게이트 절연막 상에 형성된 반도체층과, 상기 반도체층 상에 형성되며 상기 게이트 전극과 적어도 일부가 중첩되고 서로 분리 형성된 소스 전극 및 드레인 전극과 상기 소스 전극과 연결된 데이터 라인을 포함하는 데이터 배선과, 상기 드레인 전극 상에 형성된 화소 전극을 포함하고, 상기 드레인 전극은 상기 화소 전극보다 넓은 면적을 가질 수 있다.
상기 드레인 전극의 일부를 드러내는 개구부를 가지고 상기 데이터 배선 상에 형성된 보호막을 더 포함할 수 있다.
상기 화소 전극은 상기 개구부를 통해 드러난 상기 드레인 전극 상에 형성될 수 있다.
상기 게이트 전극과 동일한 층에 형성된 유지 전극 라인을 더 포함하며, 상기 유지 전극 라인은 상기 화소 전극 및 상기 드레인 전극과 중첩되어 전기 용량(capacitance)을 형성할 수 있다.
상기 유지 전극 라인과 상기 드레인 전극 사이에 상기 반도체층이 위치할 수 있다.
또한, 본 발명에 따른 다른 표시 장치 제조 방법은 기판 부재 상에 게이트 라인 및 게이트 전극을 포함한 게이트 배선을 형성하는 단계와, 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 게이트 전극과 적어도 일부가 중첩된 반도체층을 형성하는 단계와, 상기 반도체층 위에 상기 게이트 전극과 적어도 일부가 중첩되면서 서로 분리된 소스 전극 및 드레인 전극과 상기 소스 전극과 연결된 데이터 라인을 포함하는 데이터 배선을 형성하는 단계와, 상기 데이터 배선 위에 보호막을 형성하는 단계와, 상기 보호막 상에 마스크를 사용한 사진 공정을 통해 감광성 고분자 패턴을 형성하는 단계와, 상기 감광성 고분자 패턴을 사용한 식각 공정을 통해 상기 보호막에 상기 드레인 전극의 일부를 드러내는 개구부를 형성하는 단계와, 상기 개구부를 통해 드러난 상기 드레인 전극의 일부 및 상기 감광성 고분자 패턴 상에 도전막을 형성하는 단계와, 상기 감광성 고분자 패턴과 함께 상기 감광성 고분자 패턴 상에 형성된 도전막을 제거하여 화소 전극을 형성하는 단계를 포함한다.
상기 드레인 전극은 상기 화소 전극보다 넓은 면적을 갖도록 형성 될 수 있 다.
상기 화소 전극을 상기 보호막의 개구부 내에만 형성하여 상기 화소 전극의 모든 영역이 상기 드레인 전극의 화소부와 겹쳐질 수 있다.
상기 화소 전극은 알루미늄(Al), 은(Ag), 및 금(Au) 중 하나 이상의 금속으로 만들어질 수 있다.
상기 게이트 배선을 형성하는 단계는 유지 전극 라인을 형성하는 단계를 더 포함할 수 있다.
상기 반도체층을 형성하는 단계에서 상기 유지 전극 라인과 상기 반도체층이 서로 적어도 일부가 겹쳐지도록 형성될 수 있다.
상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 제조 공정을 간소화함과 동시에 불량의 발생을 최소화한 표시 장치를 제공할 수 있다.
또한, 상기한 표시 장치의 제조 방법을 제공할 수 있다. 즉, 하나의 마스크를 사용하여 보호막과 화소 전극을 함께 안정적으로 형성할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하 는 실시예들에 한정되지 않는다.
또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 표시 장치(901)를 설명한다. 도 1은 본 발명의 제1 실시예에 따른 표시 장치의 배치도이며, 도 2는 도 1의 Ⅱ-Ⅱ'선에 따른 단면도이다.
표시 장치(901)는 외부의 빛을 반사하여 화상을 표시하는 반사형 표시 장치이다. 그리고 표시 장치(901)는 기판 부재(110), 박막 트랜지스터(thin film transistor, TFT)(101), 보호막(170), 및 화소 전극(180)을 포함한다.
박막 트랜지스터(101)는 게이트 전극(124), 반도체층(140), 소스 전극(165) 및 드레인 전극(166)을 포함한다. 드레인 전극(166)은 화소 전극(180)보다 넓은 면적을 갖는다. 또한, 드레인 전극(166)은 소스 전극(165)과 마주하는 전극부(1661)와 전극부(1661)에서 연장되어 화소 전극(180) 아래에 배치된 화소부(1662)를 포함한다.
보호막(170)은 드레인 전극(166)의 일부를 드러내는 개구부(171)를 가지고 박막 트랜지스터(101)를 커버한다.
화소 전극(180)은 보호막(170)의 개구부(171) 내에서만 드레인 전극(166) 위에 형성된다. 즉, 화소 전극(180)은 실질적으로 전부가 드레인 전극(166)의 화소부(1662)와 겹쳐지도록 형성된다.
또한, 화소 전극(180)은 알루미늄(Al), 은(Ag), 및 금(Au) 등과 같이 상대적으로 빛의 반사율이 우수한 반사형 소재로 만들어질 수 있다. 표시 장치(901)가 반사형 표시 장치이므로, 화소 전극(180)이 높은 반사율을 가질수록 빛의 이용 효율이 높아진다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니다. 따라서 화소 전극(180)은 다양한 도전성 소재로 만들어질 수 있다.
또한, 표시 장치(901)는 게이트 전극(124)과 동일한 층에 동일한 소재로 함께 형성된 유지 전극 라인(128)을 더 포함한다. 그리고 화소 전극(180)은 드레인 전극(166)과 함께 유지 전극 라인(128)과 중첩되어 전기 용량(capacitance)을 형성한다.
또한, 도시하지는 않았으나, 표시 장치(901)는 화소 전극(180)과 동일한 소재로 함께 형성된 접속 부재 및 연결 부재를 더 포함할 수 있다. 연결 부재는 서로 이격된 배선들을 브릿지(bridge) 방식으로 서로 연결하며, 접속 부재는 가요성 인쇄 회로 필름이나 구동 집적 회로칩과 같은 별도의 부품과 전기적으로 접속된다.
이하, 도 2를 참조하여 표시 장치(901)의 구조를 적층 순서를 중심으로 상세히 설명한다.
기판 부재(110)는 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 다양한 절연성 기판으로 형성될 수 있다. 또한, 기판 부재(110)는 절연 처리된 금속판을 사용할 수도 있다. 여기서, 기판 부재(110)는 반드시 투명하게 형성될 필요는 없으며, 불투명하게 형성되어도 무방하다.
기판 부재(110) 위에 게이트 라인(121)(도 1에 도시), 게이트 전극(124), 및 유지 전극 라인(128)을 포함하는 게이트 배선이 형성된다. 게이트 배선은 Al, Ag, Cr, Ti, Ta, Mo 등의 금속 또는 이들을 포함하는 합금 따위로 만들어진다. 도 2에서 게이트 배선은 단일층으로 도시되었지만, 게이트 배선은 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 또는 이들을 포함하는 합금의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 다중층으로 형성될 수도 있다. 이외에도 여러 다양한 금속 또는 도전체로 게이트 배선을 만들 수 있으며, 동일한 식각 조건에 패터닝이 가능한 다층막이면 더욱 바람직하다.
게이트 배선 위에는 질화 규소(SiNx) 등으로 만들어진 게이트 절연막(130)이 형성된다.
게이트 절연막(130) 위에는 게이트 라인(121)과 절연 교차하는 데이터 라인(161)(도 1에 도시)과, 적어도 일영역이 게이트 전극(124)과 중첩되는 소스 전 극(165)과, 소스 전극(165)과 이격 배치되며 적어도 일영역이 게이트 전극(124)과 중첩되는 드레인 전극(166)을 포함하는 데이터 배선이 형성된다. 드레인 전극(166)은 소스 전극(165)과 마주하는 전극부(1661)와 전극부(1661)에서 연장되어 화소 전극(180) 아래에 배치된 화소부(1662)를 포함한다.
데이터 배선도 게이트 배선과 마찬가지로 크롬, 몰리브덴, 알루미늄 또는 이들을 포함하는 합금 등의 도전 물질로 만들어지며, 단일층 또는 다중층으로 형성될 수 있다.
그리고 게이트 전극(124) 상의 게이트 절연막(130) 위와 소스 전극(165) 및 드레인 전극(166) 아래를 아우르는 일영역에는 반도체층(140)이 형성된다. 여기서, 게이트 전극(124), 소스 전극(165), 및 드레인 전극(166)은 박막 트랜지스터(10)의 3전극이 된다. 소스 전극(165) 및 드레인 전극(166) 사이의 반도체층(140)이 박막 트랜지스터(101)의 채널 영역이 된다. 여기서, 박막 트랜지스터(101)의 구조는 첨부 도면에 도시한 구조에 한정되지 않으며, 당해 기술 분야의 전문가가 용이하게 변경할 수 있는 범위 내에서 공지된 다양한 구조를 가질 수 있다.
또한, 반도체층(140)과 소스 전극(165) 및 드레인 전극(166) 사이에는 둘 사이의 접촉 저항을 각각 감소시키기 위한 저항성 접촉(ohmic contact)층(155, 156)이 형성된다. 저항성 접촉층(155, 156)은 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어진다.
데이터 배선 위에는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 질화 규소 또는 산화 규소 등의 무기 절연 물질 등으로 이루어진 보호막(passivation layer)(170)이 형성된다. 그리고 보호막(170)은 드레인 전극(166)의 일부를 드러내는 개구부(171)를 갖는다.
그리고 보호막(170)의 개구부(171) 내에서 드레인 전극(166)의 위에 화소 전극(180)이 형성된다. 여기서, 보호막(170)의 개구부(171)를 통해 드러난 드레인 전극(166)은 제조 공정상 반드시 화소 전극(180)에 의해 덮이게 된다. 즉, 보호막(170)의 개구부(171)가 갖는 면적은 화소 전극(180)의 면적과 실질적으로 일치한다.
화소 전극(180)은 빛의 반사율이 상대적으로 우수한 알루미늄(Al), 은(Ag), 및 금(Au) 등과 같은 금속막 또는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체를 사용하여 만들 수 있다. 하지만, 화소 전극(180)의 반사율을 높을수록 빛의 이용 효율이 좋아지므로, 화소 전극(180)은 반사율이 우수한 소재로 만들어지는 것이 바람직하다.
또한, 화소 전극(180)은 드레인 전극(166)과 함께 유지 전극 라인(128)과 중첩되어 전기 용량(capacitance)을 형성한다.
그리고 도시하지는 않았으나, 표시 장치(901)는 액정층, 공통 전극, 및 컬러 필터 등을 더 포함하거나, 유기 발광 소자(organic light emitting diode) 또는 전기영동 표시 유닛(electrophoretic display unit) 등을 더 포함할 수 있다.
이와 같은 구성에 의해, 표지 장치(901)는 간소한 제조 공정을 통해 제조 가능하므로 생산성이 향상되고, 불량의 발생도 최소화될 수 있다.
즉, 화소 전극(180)이 데이터 배선, 특히 드레인 전극(166)의 가장자리 단차와 겹치지 않게 형성되므로, 화소 전극(180)은 하부막의 단차로 인해 발생된 굴곡에서 단선과 같은 불량이 발생되는 것을 방지할 수 있다.
한편, 화소 전극(180)은 유지 전극 라인(128)과 같은 게이트 배선과는 겹쳐질 수 있으나, 화소 전극(180)과 게이트 배선 사이에는 상대적으로 여러 층이 존재하므로 실질적으로 화소 전극(180)에 단선과 같은 불량을 야기 시키지 못한다.
또한, 표시 장치(901)는 하나의 마스크를 이용한 사진 식각 공정을 통해 개구부(171)를 갖는 보호막(170)과 화소 전극(180)이 함께 형성될 수 있는 구조를 가지므로, 간소한 제조 공정으로 생산될 수 있다.
이하, 도 3 내지 도 6을 참조하여 본 발명의 제1 실시예에 따른 표시 장치(901)의 제조 공정을 설명한다.
도 3 내지 도 6은 본 발명의 제1 실시예에 따른 표시 장치 제조 방법을 순차적으로 나타낸 단면도들이다.
먼저, 도 3에 도시한 바와 같이, 제1 기판 부재(110) 상에 게이트 전극(124), 반도체층(140), 소스 전극(165) 및 드레인 전극(166)을 포함하는 박막 트랜지스터(101)를 형성한다. 여기서, 박막 트랜지스터(101)의 구조는 첨부 도면에 도시한 구조에 한정되지 않으며, 당해 기술 분야의 전문가가 용이하게 변경할 수 있는 범위 내에서 공지된 다양한 구조를 갖도록 형성할 수 있다.
여기까지, 마스크를 이용한 사진 식각 공정이 3번 진행된다. 사진 식각 공정은 마스크를 이용한 사진 공정과 사진 공정을 통해 형성된 감광성 고분자 패턴을 이용한 식각 공정을 포함한다. 즉, 사진 식각 공정은 마스크를 이용한 사진 공정을 통해 감광성 고분자 패턴을 형성하고, 다시 감광성 고분자 패턴을 이용한 식각 공정을 통해 박막을 패터닝하는 공정을 말한다. 여기서, 사진 공정은 노광 및 현상 공정을 포함하고, 박막은 도전막, 절연막, 무기막, 및 유기막 등을 모두 포함한다. 이러한 사진 식각 공정은 공지된 기술로 당해 기술 분야의 전문가가 용이하게 실시할 수 있다.
구체적으로, 첫 번째 마스크를 이용한 사진 식각 공정은 게이트 전극(124) 및 유지 전극 라인(128)을 포함하는 게이트 배선을 형성하는 과정에서 진행된다. 두 번째 마스크를 이용한 사진 식각 공정은 반도체층(140)을 패터닝하는 과정에서 진행된다. 세 번째 마스크를 이용한 사진 식각 공정은 소스 전극(165) 및 드레인 전극(166)을 포함하는 데이터 배선을 형성하는 과정에서 진행된다.
다음, 도 4에 도시한 바와 같이, 박막 트랜지스터(101)를 덮는 보호막(170)을 형성하고, 네 번째 마스크를 사용한 사진 공정을 통해 보호막(170) 상에 감광성 고분자 패턴(700)을 형성한다.
다음, 도 5에 도시한 바와 같이, 감광성 고분자 패턴(700)을 이용하여 박막 트랜지스터(101)의 드레인 전극(166)의 일부를 드러내는 개구부(171)를 형성한다.
다음, 도 6에 도시한 바와 같이, 개구부(171)를 통해 드러난 드레인 전극(166)의 일부 및 감광성 고분자 패턴(700) 위에 도전막(185)을 형성한다.
도전막(185)은 빛의 반사율이 상대적으로 우수한 알루미늄(Al), 은(Ag), 및 금(Au) 등과 같은 금속막 또는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체를 사용하여 만들 수 있다.
다음, 감광성 고분자 패턴(700)과 함께 감광성 고분자 패턴(700) 상에 형성된 도전막(185)을 제거하여, 앞서 도 2에 도시한 바와 같은, 화소 전극(180)을 형성한다. 즉, 감광성 고분자 패턴(700)과 함께 제거되지 않고 잔류한 도전막(185)이 화소 전극(180)이 된다.
실질적으로 화소 전극(180)은 보호막(170)의 개구부(171) 내에서만 드레인 전극(166) 위에 형성된다. 드레인 전극(166)은 화소 전극(180)보다 넓게 형성되고, 소스 전극(165)과 마주하는 전극부(1661)와 화소 전극(180) 아래에 배치되는 화소부(1662)를 포함한다. 그리고 실질적으로 화소 전극(180)의 모든 영역이 드레인 전극(166)의 화소부(1662)와 겹쳐지도록 형성된다. 즉, 보호막(170)의 개구부(171)를 통해 드러난 드레인 전극(166)은 실질적으로 화소 전극(180)으로 덮이게 된다.
또한, 게이트 전극(124)과 동일한 층에 동일한 소재로 유지 전극 라인(128)이 함께 형성된다. 화소 전극(180)은 드레인 전극(166)과 함께 유지 전극 라인(128)과 중첩되어 전기 용량(capacitance)을 형성한다.
이와 같은 제조 방법에 따라, 하나의 마스크를 이용한 사진 식각 공정을 통해 개구부(171)를 갖는 보호막(170)과 화소 전극(180)을 함께 형성할 수 있으므로, 제조 공정을 간소화할 수 있다. 이때, 표시 장치(901)는 총 4번의 사진 식각 공정을 통해 형성된다.
또한, 화소 전극(180)은 데이터 배선, 특히 드레인 전극(166)의 가장자리 단차와 겹치지 않게 형성된다. 따라서 화소 전극(180)은 드레인 전극(166)에 의한 굴 곡을 갖지 않고, 안정적으로 형성될 수 있다. 즉, 화소 전극(180)은 하부막의 단차로 인해 발생된 굴곡에서 단선과 같은 불량이 발생되는 것을 방지할 수 있다.
도 7은 본 발명의 제2 실시예에 따른 표시 장치(902)의 단면도이다.
이하, 도 7을 참조하여 본 발명의 제2 실시예에 따른 표시 장치(902)를 설명한다.
도 7에 도시한 바와 같이, 제2 실시예에 따른 표시 장치(902)는 기판 부재(110) 위에 형성된 게이트 전극(124), 유지 전극 라인(128), 게이트 절연막(130), 반도체층(141), 소스 전극(165), 화소 전극(180)보다 넓은 면적을 갖는 드레인 전극(166), 소스 전극(165) 및 드레인 전극(166)과 반도체층(141) 사이에 각각 위치하는 저항성 접촉층(155, 156), 그리고 개구부(171)를 포함하는 보호막(170)을 포함한다. 이들 구조는 도 2에 도시한 제1 실시예의 구조와 대체로 동일하다.
다만 제2 실시예에 따르면, 박막 트랜지스터(101)의 채널 영역을 제외한 나머지 부분에서는 반도체층(141), 저항성 접촉층(155, 156), 및 데이터 배선(161, 165, 166)이 동일한 패턴으로 형성된다.
이와 같은 구성에 의해서, 표지 장치(902)는 더욱 간소한 제조 공정을 통해 제조 가능하므로 생산성이 향상되고, 불량의 발생도 최소화될 수 있다.
즉, 표시 장치(902)는 하나의 마스크를 이용한 사진 식각 공정을 통해 반도체층(141), 저항성 접촉층(155, 156) 및 데이터 배선(161, 165, 166)이 함께 형성될 수 있는 구조를 가지므로, 더욱 가소한 제조 공정으로 생산될 수 있다.
이하, 도 8 내지 도 11을 참조하여 본 발명의 제2 실시예에 따른 표시 장치(902)의 제조 공정을 설명한다.
도 8 내지 도 11은 본 발명의 제2 실시예에 따른 표시 장치 제조 방법을 순차적으로 나타낸 단면도들이다.
먼저, 도 8에 도시한 바와 같이, 제1 기판 부재(110) 상에 게이트 전극(124) 및 유지 전극 라인(128)을 포함한 게이트 배선과, 게이트 배선을 덮는 게이트 절연막(130)과, 게이트 절연막(130) 위에 게이트 전극(124)과 적어도 일부가 중첩된 반도체층(141)과, 반도체층(141) 위에 게이트 전극(124)과 적어도 일부가 중첩되면서 서로 분리된 소스 전극(165) 및 드레인 전극(166)과 소스 전극(165)과 연결된 데이터 라인(161)(도 1에 도시)을 포함하는 데이터 배선을 형성한다. 여기서, 게이트 전극(124), 소스 전극(165), 및 드레인 전극(166)은 박막 트랜지스터(10)의 3전극이 된다. 소스 전극(165) 및 드레인 전극(166) 사이의 반도체층(140)이 박막 트랜지스터(101)의 채널 영역이 된다.
여기까지, 마스크를 이용한 사진 식각 공정이 2번 진행된다. 구체적으로, 첫 번째 마스크를 이용한 사진 식각 공정은 게이트 전극(124) 및 유지 전극 라인(128)을 포함하는 게이트 배선을 형성하는 과정에서 진행된다. 두 번째 마스크를 이용한 사진 식각 공정은 반도체층(141), 저항성 접촉층(155, 156), 및 데이터 배선(161, 165, 166)을 패터닝하는 과정에서 진행된다. 박막 트랜지스터(101)의 채널 영역을 형성하기 위해 두 번째 마스크는 슬릿 패턴을 갖는다. 즉, 슬릿 패턴을 갖는 마스크를 이용한 부분 노광을 통해 서로 다른 두께를 갖는 감광성 고분자 패턴층을 형 성하고, 다시 이를 이용한 식각 공정을 통해 반도체층(141), 저항성 접촉층(155, 156), 및 데이터 배선(161, 165, 166)의 패터닝과 박막 트랜지스터(101)의 채널 영역을 순차적으로 형성한다. 박막 트랜지스터의 채널 영역을 제외하고, 반도체층(141), 저항성 접촉층(155, 156), 및 데이터 배선(161, 165, 166)은 동일한 패턴을 갖는다.
다음, 도 9에 도시한 바와 같이, 박막 트랜지스터(101)를 덮는 보호막(170)을 형성하고, 세 번째 마스크를 사용한 사진 공정을 통해 보호막(170) 상에 감광성 고분자 패턴(700)을 형성한다.
다음, 도 10에 도시한 바와 같이, 감광성 고분자 패턴(700)을 이용하여 박막 트랜지스터(101)의 드레인 전극(166)의 일부를 드러내는 개구부(171)를 형성한다.
다음, 도 11에 도시한 바와 같이, 개구부(171)를 통해 드러난 드레인 전극(166) 및 감광성 고분자 패턴(700) 위에 도전막(185)을 형성한다.
도전막(185)은 빛의 반사율이 상대적으로 우수한 알루미늄(Al), 은(Ag), 및 금(Au) 등과 같은 금속막 또는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체를 사용하여 만들 수 있다.
다음, 감광성 고분자 패턴(700)과 함께 감광성 고분자 패턴(700) 상에 형성된 도전막(185)을 제거하여, 앞서 도 7에 도시한 바와 같은, 화소 전극(180)을 형성한다. 즉, 감광성 고분자 패턴(700)과 함께 제거되지 않고 잔류한 도전막(185)이 화소 전극(180)이 된다.
화소 전극(180)은 보호막(170)의 개구부(171) 내에서만 드레인 전극(166) 바 로 위에 형성된다. 드레인 전극(166)은 화소 전극(180)보다 넓게 형성되고, 소스 전극(165)과 마주하는 전극부(1661)와 화소 전극(180) 아래에 배치되는 화소부(1662)를 포함한다. 그리고 화소 전극(180)은 실질적으로 전부가 드레인 전극(166)의 화소부(1662)와 겹쳐지도록 형성된다. 반대로, 보호막(170)의 개구부(171)를 통해 드러난 드레인 전극(166)은 실질적으로 화소 전극(180)으로 덮이게 된다.
또한, 게이트 전극(124)과 동일한 층에 동일한 소재로 유지 전극 라인(128)이 함께 형성된다. 화소 전극(180)은 드레인 전극(166)과 함께 유지 전극 라인(128)과 중첩되어 전기 용량(capacitance)을 형성한다.
이와 같은 제조 방법에 따라, 하나의 마스크를 이용한 사진 식각 공정을 통해 개구부(171)를 갖는 보호막(170)과 화소 전극(180)을 함께 형성할 수 있으므로, 제조 공정을 간소화할 수 있다. 이때, 표시 장치(902)는 총 3번의 사진 식각 공정을 통해 형성되므로, 제조 공정이 더욱 간소화된다.
또한, 화소 전극(180)은 데이터 배선, 특히 드레인 전극(166)의 가장자리 단차와 겹치지 않게 형성된다. 따라서 화소 전극(180)은 드레인 전극(166)에 의한 굴곡을 갖지 않고, 안정적으로 형성될 수 있다. 즉, 화소 전극(180)은 하부막의 단차로 인해 발생된 굴곡에서 단선과 같은 불량의 발생을 방지할 수 있다.
본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
도 1은 본 발명의 제1 실시예에 따른 표시 장치의 배치도이다.
도 2는 도 1 Ⅱ-Ⅱ'선에 따른 단면도이다.
도 3 내지 도 6은 본 발명의 제1 실시예에 따른 표시 장치 제조 방법을 순차적으로 나타낸 단면도들이다.
도 7은 본 발명의 제2 실시예에 따른 표시 장치의 단면도이다.
도 8 내지 도 11은 본 발명의 제2 실시예에 따른 표시 장치 제조 방법을 순차적으로 나타낸 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명 *
101 : 박막 트랜지스터 110 : 기판 부재
121 : 게이트 라인 124 : 게이트 전극
128 : 유지 전극 라인 130 : 게이트 절연막
140 : 반도체층 161 : 데이터 라인
165 : 소스 전극 166 : 드레인 전극
170 : 보호막 171 : 개구부

Claims (18)

  1. 기판 부재와,
    게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하며, 상기 기판 부재 상에 형성된 박막 트랜지스터와,
    상기 드레인 전극의 일부를 드러내는 개구부를 가지고 상기 박막 트랜지스터를 커버하는 보호막과,
    상기 개구부 내에서만 상기 드레인 전극 바로 위에 형성된 화소 전극을 포함하고,
    상기 드레인 전극은 상기 화소 전극보다 넓은 면적을 가지며,
    상기 드레인 전극은 상기 소스 전극과 마주하는 전극부와 상기 전극부에서 연장되어 상기 화소 전극 아래에 배치된 화소부를 포함하며,
    상기 화소 전극의 전체 영역이 상기 드레인 전극의 화소부와 겹쳐지는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 제3항에서,
    상기 화소 전극은 알루미늄(Al), 은(Ag), 및 금(Au) 중 하나 이상의 금속으로 만들어진 것을 특징으로 하는 표시 장치.
  5. 제1항에서,
    상기 게이트 전극과 동일한 층에 형성된 유지 전극 라인을 더 포함하며,
    상기 유지 전극 라인은 상기 화소 전극 및 상기 드레인 전극과 중첩되어 전기 용량(capacitance)을 형성하는 것을 특징으로 하는 표시 장치.
  6. 제1항에서,
    상기 화소 전극이 외부의 빛을 반사하여 화상을 표시하는 반사형인 것을 특징으로 하는 표시 장치.
  7. 기판 부재와,
    상기 기판 부재 상에 형성된 게이트 라인 및 게이트 전극을 포함한 게이트 배선과,
    상기 게이트 배선을 덮는 게이트 절연막과,
    상기 게이트 절연막 상에 형성된 반도체층과,
    상기 반도체층 상에 형성되며, 상기 게이트 전극과 적어도 일부가 중첩되고 서로 분리 형성된 소스 전극 및 드레인 전극과 상기 소스 전극과 연결된 데이터 라인을 포함하는 데이터 배선과,
    상기 드레인 전극 상에 형성된 화소 전극을 포함하고,
    상기 드레인 전극은 상기 화소 전극보다 넓은 면적을 가지며,
    상기 드레인 전극은 상기 소스 전극과 마주하는 전극부와 상기 전극부에서 연장되어 상기 화소 전극 아래에 배치된 화소부를 포함하며,
    상기 화소 전극의 전체 영역이 상기 드레인 전극의 화소부와 겹쳐지는 것을 특징으로 하는 표시 장치.
  8. 제7항에서,
    상기 드레인 전극의 일부를 드러내는 개구부를 가지고 상기 데이터 배선 상에 형성된 보호막을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8항에서,
    상기 화소 전극은 상기 개구부를 통해 드러난 상기 드레인 전극 상에 형성된 것을 특징으로 하는 표시 장치.
  10. 제7항에서,
    상기 게이트 전극과 동일한 층에 형성된 유지 전극 라인을 더 포함하며,
    상기 유지 전극 라인은 상기 화소 전극 및 상기 드레인 전극과 중첩되어 전기 용량(capacitance)을 형성하는 것을 특징으로 하는 표시 장치.
  11. 제10항에서,
    상기 유지 전극 라인과 상기 드레인 전극 사이에 상기 반도체층이 위치하는 것을 특징으로 하는 표시 장치.
  12. 기판 부재 상에 게이트 라인 및 게이트 전극을 포함한 게이트 배선을 형성하는 단계와,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 위에 게이트 전극과 적어도 일부가 중첩된 반도체층을 형성하는 단계와,
    상기 반도체층 위에 상기 게이트 전극과 적어도 일부가 중첩되면서 서로 분리된 소스 전극 및 드레인 전극과 상기 소스 전극과 연결된 데이터 라인을 포함하는 데이터 배선을 형성하는 단계와,
    상기 데이터 배선 위에 보호막을 형성하는 단계와,
    상기 보호막 상에 마스크를 사용한 사진 공정을 통해 감광성 고분자 패턴을 형성하는 단계와,
    상기 감광성 고분자 패턴을 사용한 식각 공정을 통해 상기 보호막에 상기 드레인 전극의 일부를 드러내는 개구부를 형성하는 단계와,
    상기 개구부를 통해 드러난 상기 드레인 전극의 일부 및 상기 감광성 고분자 패턴 상에 도전막을 형성하는 단계와,
    상기 감광성 고분자 패턴과 함께 상기 감광성 고분자 패턴 상에 형성된 도전막을 제거하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치 제조 방법.
  13. 제12항에서,
    상기 드레인 전극은 상기 화소 전극보다 넓은 면적을 갖도록 형성되는 것을 특징으로 하는 표시 장치 제조 방법.
  14. 제12항에서,
    상기 화소 전극을 상기 보호막의 개구부 내에만 형성하여 상기 화소 전극의 모든 영역이 상기 드레인 전극의 화소부와 겹쳐지는 것을 특징으로 하는 표시 장치 제조 방법.
  15. 제12항에서,
    상기 화소 전극은 알루미늄(Al), 은(Ag), 및 금(Au) 중 하나 이상의 금속으로 만들어지는 것을 특징으로 하는 표시 장치 제조 방법.
  16. 제12항에서,
    상기 게이트 배선을 형성하는 단계는 유지 전극 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치 제조 방법.
  17. 제16항에서,
    상기 반도체층을 형성하는 단계에서 상기 유지 전극 라인과 상기 반도체층이 서로 적어도 일부가 겹쳐지도록 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제12항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치 제조 방법.
KR1020080012692A 2008-02-12 2008-02-12 표시 장치 및 그 제조 방법 KR101458898B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080012692A KR101458898B1 (ko) 2008-02-12 2008-02-12 표시 장치 및 그 제조 방법
US12/277,654 US9087747B2 (en) 2008-02-12 2008-11-25 Display device and method of manufacturing the same
US14/802,590 US9613991B2 (en) 2008-02-12 2015-07-17 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080012692A KR101458898B1 (ko) 2008-02-12 2008-02-12 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090087321A KR20090087321A (ko) 2009-08-17
KR101458898B1 true KR101458898B1 (ko) 2014-11-07

Family

ID=40938138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080012692A KR101458898B1 (ko) 2008-02-12 2008-02-12 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9087747B2 (ko)
KR (1) KR101458898B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102032962B1 (ko) * 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103700673B (zh) * 2013-12-24 2017-07-04 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN104022126B (zh) * 2014-05-28 2017-04-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
TWI600168B (zh) 2016-11-02 2017-09-21 律勝科技股份有限公司 薄膜電晶體的積層體結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243975A (ja) 1998-12-25 2000-09-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20010083416A (ko) * 2000-02-12 2001-09-01 구본준, 론 위라하디락사 반사형 액정 표시장치
KR20030069668A (ko) * 2002-02-22 2003-08-27 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
KR20080062317A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 반사형 액정표시장치용 어레이 기판 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE10124986B4 (de) 2000-05-25 2005-03-10 Lg Philips Lcd Co Flüssigkristall-Anzeigevorrichtung und Herstellungsverfahren dafür
KR100803165B1 (ko) 2001-07-20 2008-02-14 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조방법
KR20030062592A (ko) 2002-01-17 2003-07-28 일진다이아몬드(주) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법
KR100721569B1 (ko) * 2004-12-10 2007-05-23 삼성에스디아이 주식회사 칼라필터층을 갖는 유기전계발광소자
KR101143005B1 (ko) * 2004-12-14 2012-05-08 삼성전자주식회사 마스크 및 이를 이용한 반도체 소자의 제조 방법 및 박막트랜지스터 표시판의 제조 방법
JP2007071928A (ja) 2005-09-05 2007-03-22 Hitachi Ltd 液晶表示装置
KR101174776B1 (ko) 2005-10-12 2012-08-20 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR20070051570A (ko) 2005-11-15 2007-05-18 엘지.필립스 엘시디 주식회사 액정표시소자 제조방법
KR101222952B1 (ko) 2005-11-18 2013-01-17 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101193239B1 (ko) 2005-12-29 2012-10-18 엘지디스플레이 주식회사 액정표시소자 및 그의 제조방법
KR101192750B1 (ko) 2005-12-30 2012-10-18 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101222965B1 (ko) 2006-02-16 2013-01-17 엘지디스플레이 주식회사 전기영동 표시장치 및 그 구동방법
JP5070724B2 (ja) 2006-03-28 2012-11-14 セイコーエプソン株式会社 電気光学装置用基板の製造方法及び電気光学装置の製造方法
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101232062B1 (ko) * 2007-01-12 2013-02-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR100863909B1 (ko) * 2007-04-06 2008-10-17 삼성에스디아이 주식회사 평판 디스플레이 장치 및 이를 제조하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243975A (ja) 1998-12-25 2000-09-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20010083416A (ko) * 2000-02-12 2001-09-01 구본준, 론 위라하디락사 반사형 액정 표시장치
KR20030069668A (ko) * 2002-02-22 2003-08-27 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
KR20080062317A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 반사형 액정표시장치용 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
US9613991B2 (en) 2017-04-04
US20090200554A1 (en) 2009-08-13
US20150325604A1 (en) 2015-11-12
US9087747B2 (en) 2015-07-21
KR20090087321A (ko) 2009-08-17

Similar Documents

Publication Publication Date Title
JP5106762B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4781518B2 (ja) 反射透過複合形薄膜トランジスタ液晶表示装置
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
JP5096006B2 (ja) 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US8173494B2 (en) Thin film transistor array and method of manufacturing the same
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090257B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101570347B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9613991B2 (en) Display device and method of manufacturing the same
KR20060016920A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20100006844A1 (en) Thin-film transistor array panel and method of fabricating the same
JP2007086789A (ja) 可撓性表示装置用表示板の製造方法
KR20060030664A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5229775B2 (ja) 液晶表示装置の製造方法
KR20060089526A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060084020A (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20060060334A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060118193A (ko) 액정표시장치 및 이의 제조 방법
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060111753A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6