JP2007071928A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2007071928A
JP2007071928A JP2005255805A JP2005255805A JP2007071928A JP 2007071928 A JP2007071928 A JP 2007071928A JP 2005255805 A JP2005255805 A JP 2005255805A JP 2005255805 A JP2005255805 A JP 2005255805A JP 2007071928 A JP2007071928 A JP 2007071928A
Authority
JP
Japan
Prior art keywords
liquid crystal
layer
semiconductor layer
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005255805A
Other languages
English (en)
Inventor
Masahiro Kawasaki
昌宏 川崎
Takeo Shiba
健夫 芝
Shuji Imazeki
周治 今関
Masahiko Ando
正彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005255805A priority Critical patent/JP2007071928A/ja
Priority to TW095129422A priority patent/TW200717142A/zh
Priority to KR1020060081089A priority patent/KR100839684B1/ko
Priority to US11/510,561 priority patent/US20070058101A1/en
Priority to CNB2006101262191A priority patent/CN100451789C/zh
Publication of JP2007071928A publication Critical patent/JP2007071928A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • G02F1/133723—Polyimide, polyamide-imide
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Abstract

【課題】
配向膜の形成時に発生する有機半導体膜の劣化を防止し、高性能な有機薄膜トランジスタを用いた液晶表示装置を安価に提供すること。
【解決手段】
ゲート電極，ゲート絶縁膜，ソース・ドレイン電極，半導体層から構成される薄膜トランジスタ及び、配線，画素電極の各部材を有する薄膜トランジスタ基板と、この基板との間で液晶層を挟持する対向基板を有する液晶表示装置において、半導体層と液晶層との間に液晶層の分子配向を制御する機能を有する配向膜を介在させない。
【選択図】図２

Description

本発明は、薄膜トランジスタを用いた液晶表示装置に関する。
情報化の進展に伴い、紙に代わる薄くて軽い電子ペーパーディスプレイや、商品１つ１つを瞬時に識別することが可能なＩＣタグ等の開発が注目されている。現行では、これらのデバイスにアモルファスシリコンや多結晶シリコンを半導体に用いた薄膜トランジスタをスイッチング素子として使用している。しかし、シリコン系半導体を用いた薄膜トランジスタを作製するには、高価なプラズマ化学気相成長（ＣＶＤ）装置やスパッタリング装置等の設備コストがかかるうえに、真空プロセス，フォトリソグラフィー，加工等のプロセスをいくつも経るため、生産効率が低いという問題がある。
このため、近年、塗布法・印刷法で形成でき、安価に製品を提供することが可能な、有機材料を半導体層に用いた有機薄膜トランジスタが注目されている。有機薄膜トランジスタを画素のスイッチング素子として用いたディスプレイとして、特許文献１に液晶ディスプレイの断面構造が開示されている。同公報にも開示されているように、液晶層を配向させる配向膜は、絶縁基板上にゲート電極，ゲート絶縁膜，半導体層，ソース・ドレイン電極の各部材から構成される薄膜トランジスタを形成した後に形成されるため、薄膜トランジスタ上も覆うような構造になる。これは薄膜トランジスタの半導体が有機物であっても無機物であっても同様である。
特開平１０−２０９４５９号公報
配向膜は、γ−ブチルラクトンを主成分とする高沸点溶媒（沸点２０４℃）に溶かしたポリイミドを塗布後、２３０℃程度で焼成して形成される。このため従来のように薄膜トランジスタを形成した後に配向膜を形成すると、薄膜トランジスタの半導体層に有機化合物を用いた場合には、半導体層が熱によって凝集し、薄膜トランジスタの性能が劣化するという問題がある。この対策として、ポリイミドを８０℃程度の低温で焼成して半導体層の劣化を回避することが考えられる。しかし、この場合には、ポリイミドの高沸点溶媒がポリイミド膜内に残留し、その残留溶媒が有機半導体内に染みこむことによって、有機半導体の性能を劣化させるという問題がある。有機半導体と配向膜との間に保護層を介した場合にも、有機半導体への溶媒の染み込み量を低減する効果はあるが、溶媒による有機半導体の劣化を完全に防止することはできない。特に、塗布や印刷によって保護層を形成する場合には、保護層の膜密度が低いため、溶媒の染み込み量の低減効果も低くなる。
本発明の目的は、配向膜の形成時に発生する有機半導体膜の劣化を防止し、有機薄膜トランジスタを用いた液晶表示装置を安価に提供することである。
本発明は、前記目的を達成するために、一対の基板と、一方基板上に形成され、ゲート電極，ゲート絶縁層，ソース電極，ドレイン電極，半導体層を有する薄膜トランジスタと、一方基板上に形成された画素電極と、他方基板上に形成された共通電極と、一対の基板に挟持された液晶層と、液晶層と画素電極間に配置された第１の配向膜と、液晶層と他方基板間に配置された第２の配向膜と、を有し、薄膜トランジスタの半導体層は、有機化合物で形成され、第１の配向膜は、半導体層上方を除いた平面領域に形成された構成とする。
また、一対の基板と、一方基板上に形成され、ゲート電極，ゲート絶縁層，ソース電極，ドレイン電極，半導体層を有する薄膜トランジスタと、一方基板上に形成された画素電極と、他方基板上に形成された共通電極と、一対の基板に挟持された液晶層と、液晶層と他方基板間に配置された第２の配向膜と、を有し、薄膜トランジスタの半導体層は、有機化合物で形成され、ゲート絶縁膜は、複数の膜で積層形成され、複数の層の１つの層は、ゲート電極上方で半導体層と接し、且つ画素電極上に配置され、液晶層の液晶分子の配向を制御する機能を有する構成とする。
また、一対の基板と、一方基板上に形成され、ゲート電極，ゲート絶縁層，ソース電極，ドレイン電極，半導体層を有する薄膜トランジスタと、一方基板上に形成された画素電極と、他方基板上に形成された共通電極と、一対の基板に挟持された液晶層と、液晶層と画素電極間に配置された第１の配向膜と、液晶層と他方基板間に配置された第２の配向膜と、を有し、薄膜トランジスタの半導体層は、有機化合物で形成され、半導体層とゲート絶縁層との間には、第１の配向膜と同材料の膜が形成された構成とする。
また、一対の基板と、一方基板上に形成され、ゲート電極，ゲート絶縁層，ソース電極，ドレイン電極，半導体層を有する薄膜トランジスタと、他方基板上に形成された共通電極と、一対の基板に挟持された液晶層と、液晶層と一方基板間に配置された第１の配向膜と、液晶層と他方基板間に配置された第２の配向膜と、を有し、薄膜トランジスタの半導体層は、有機化合物で形成され、薄膜トランジスタのソース電極は、画素電極の機能を有し、一方基板と第１の配向膜間に配置され、第１の配向膜は、半導体層上方を除いた平面領域に形成された構成とする。
配向膜の形成時に発生する有機半導体膜の劣化を防止し、有機薄膜トランジスタを用いた液晶表示装置を安価に提供できる。
以下に図面を用いて本発明の実施の形態を詳細に説明する。
図１に、本発明を用いた液晶表示装置構成と平面概略図の一例を示す。
行及び列状に複数配置された画素１と、所定のサイクルで画素を選択するための走査配線１０２′と、画素に情報を与える信号配線１０８′とがマトリクス状に配置している。各走査線は走査ドライバ２に接続されている。また、各信号配線は信号ドライバ３に接続されている。例えば、ｍ行ｎ列目の画素の１サイクル間の動作は次のように行う。画素に接続されたｎ列目の走査配線が選択されると、ｎ列目の画素の薄膜トランジスタ(ＴＦＴ)のゲート電極に所定の電圧が印加され、オン状態になる。この際ｍ行の信号線から輝度情報である信号電圧Ｖｓ＝Ｖｄｍｎが取り込まれ、ｍ行ｎ列目の画素のドレイン電極に印加される。画素に接続されたｎ列目の走査配線が非選択になった後も、輝度情報は画素容量に所定の期間保持され続ける。
図２に、本発明を用いた液晶表示装置画素部の断面概略図を示す。
図２は図１の（Ａ）−（Ａ）′における断面にあたる。図１，図２を用いて説明する。
まず、ＴＦＴ基板を以下の手順で作成した。絶縁基板１０１には、ガラス基板を用いた。絶縁基板１０１は、絶縁性の材料であれば広い範囲から選択することが可能である。具体的には、石英，サファイア，シリコン等の無機基板、アルミニウム，ステンレス等の金属を絶縁膜でコーティングした基板、アクリル，エポキシ，ポリアミド，ポリカーボネート，ポリイミド，ポリエステル，ポリノルボルネン，ポリフェニレンオキシド，ポリエチレンナフタレンジカルボキシレート，ポリエチレンテレフタレート，ポリエチレンナフタレート，ポリアリレート，ポリエーテルケトン，ポリエーテルスルホン，ポリケトン，ポリフェニレンスルフィド等の有機プラスチック基板を用いることができる。また、これらの基板の表面に、酸化シリコン，窒化シリコン等の膜を設けたものを用いてもよい。その上に、スパッタ法を用いて成膜したＩＴＯをフォトリソグラフィー法でパターニングして、ゲート電極１０２及び走査配線１０２′，画素電極１０３，共通配線１０４を厚さ150ｎｍで同層に形成した。ゲート電極１０２及び走査配線１０２′，画素電極１０３，共通配線１０４としては、導電体であれば特に限定されるものではなく、例えばＡｌ，Ｃｕ，
Ｔｉ，Ｃｒ，Ａｕ，Ａｇ，Ｎｉ，Ｐｄ，Ｐｔ，Ｔａ，Ｍｏのような金属および合金の他、単結晶シリコン，ポリシリコンのようなシリコン材料，ＩＴＯ，ＩＺＯのような透明導電材料、あるいはポリアニリンやポリ３，４−エチレンジオキシチオフェン／ポリスチレンスルフォネートのような有機導電体等を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。上記ゲート電極は単層構造としてだけでなく、例えばＣｒ層とＡｕ層との重ね合わせ、あるいはＴｉ層と
Ｐｔ層との重ね合わせ等、複数層を重ね合わせた構造でも使用できる。また、上記ゲート電極１０２及び走査配線１０２′，画素電極１０３，共通配線１０４は、フォトリソグラフィー法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ゲート電極１０２及び走査配線１０２′，画素電極１０３，共通配線１０４はそれぞれ異なる材料で形成しても構わない。
次に、スピンコートしたポリシラザンを４５０℃で焼成し、厚さ２００ｎｍのＳｉＯ2膜をゲート絶縁層１０５として用いた。ゲート絶縁層１０５には、窒化シリコン，酸化アルミニウム，酸化タンタル等の無機膜，ポリビニルフェノール，ポリビニルアルコール，ポリイミド，ポリアミック酸，ポリアミド，パリレン，ポリメチルメタクリレート，ポリ塩化ビニル，ポリアクリロニトリル，ポリ（パーフロロエチレン−コ−ブテニルビニルエーテル），ポリイソブチレン，ポリ（４−メチル−１−ペンテン），ポリ（プロピレン−コ−（１−ブテン）），ベンゾシクロブテン樹脂等の有機膜またはそれらの積層膜を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ディップコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。次に、画素電極上のゲート絶縁膜を取り除くように、スルーホール１０６をフォトリソグラフィー法によって形成した。ゲート絶縁層１０５を前記印刷法で形成する場合には、スルーホール１０６はゲート絶縁層１０５と同時に形成することが可能である。
次に、ポリイミドをスピンコート法で５０ｎｍの厚さに成膜し２００℃で焼成後、フォトリソグラフィー法で画素電極上を覆うようにパターニングして配向膜１０７を形成した。配向膜１０７にはポリイミド以外にポリアミック酸、もしくはポリイミドとポリアミック酸からなる膜や、アクリル，ポリクロロピレン，ポリエチレンテレフタレート，ポリオキシメチレン，ポリビニルクロライド，ポリフッ化ビニリデン，シアノエチルプルラン，ポリメチルメタクリレート，ポリサルフォン，ポリカーボネート等の樹脂材料を用いることができる。ゲート絶縁層１０５と配向膜１０７に同一の材料を用いる場合には、ゲート絶縁膜と配向膜を同時に形成することができるため、プロセス数を低減することができる。
次に、スパッタ法を用いて成膜した厚さ１５０ｎｍのＩＴＯをフォトリソグラフィー法でパターニングしてドレイン電極１０８，ソース電極１０９，信号配線１０８′を形成し、ソース電極１０９を画素電極１０３に接続させた。ドレイン電極１０８，ソース電極
１０９、及び信号配線１０８′の材料はゲート電極と同様、導電体であれば特に限定されるものではなく、例えばＡｌ，Ｃｕ，Ｔｉ，Ｃｒ，Ａｕ，Ａｇ，Ｎｉ，Ｐｄ，Ｐｔ，Ｔａのような金属の他、ＩＺＯのような他の透明導電材料，ポリアニリンやポリ３，４−エチレンジオキシチオフェン／ポリスチレンスルフォネートのような有機導電体等を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。また、ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′は、フォトリソグラフィー法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′にはそれぞれ異なる材料を用いてもよい。
次に、そのゲート絶縁層１０５上をオクタデシルトリクロロシランの単分子膜で修飾した。単分子膜には、ヘプタフロロイソプロポキシプロピルメチルジクロロシラン，トルフロロプロピルメチルジクロロシラン，ヘキサメチルジシラザン，ビニルトリエトキシシラン，γ−メタクリロキシプロピルトリメトキシシラン，γ−アミノプロピルトリエトキシシラン，Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン，γ−メルカプトプロピルトリメトキシシラン，ヘプタデカフロロ−１，１，２，２−テトラハイドロデシル−１−トリメトキシシラン，オクタデシルトリエトキシシラン，デシルトリクロロシラン，デシルトリエトキシシラン，フェニルトリクロロシランのようなシラン系化合物や、１−ホスホノオクタン、１−ホスホノヘキサン、１−ホスホノヘキサデカン、１−ホスホノ−３，７，１１，１５−テトラメチルヘキサデカン、１−ホスホノ−２−エチルヘキサン、１−ホスホノ−２，４，４−トリメチルペンタン、１−ホスホノ−３，５，５−トリメチルヘキサンのようなホスホン酸系化合物等を用いてもよい。上記修飾はゲート絶縁層１０５の表面を前記化合物の溶液や蒸気に接触させることにより前記化合物をゲート絶縁膜表面に吸着させることにより達成される。また、ゲート絶縁層１０５の表面は単分子膜で修飾しなくてもよい。
次に、可溶性のペンタセン誘導体をコンタクトプリントでパターニングして、１５０℃で焼成して厚さ１００ｎｍの有機化合物で構成される半導体層１１０を形成した。半導体層１１０は銅フタロシアニン，ルテチウムビスフタロシアニン，アルミニウム塩化フタロシアンニンのようなフタロシアニン系化合物、テトラセン，クリセン，ペンタセン，ピレン，ペリレン，コロネンのような縮合多環芳香族系化合物、ポリアニリン，ポリチエニレンビニレン，ポリ（３−ヘキシルチオフェン），ポリ（３−ブチルチオフェン），ポリ
（３−デシルチオフェン），ポリ（９，９−ジオクチルフルオレン），ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール），ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）のような共役系ポリマー等を用い、熱蒸着法，分子線エピタキシー法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。半導体層
１１０に、ペンタセン等の低分子有機半導体を用いる場合には、半導体とゲート絶縁膜との界面の平滑性を保ち、薄膜トランジスタの電界効果移動度を向上させるために、半導体層と接するゲート絶縁膜部にはラビング処理を施さない。
半導体層１１０に、ポリ−９，９−ジオクチルフルオレン−コ−ジチオフェン(F8T2)等の液晶性材料を用いる場合には、半導体層を形成する前に、あらかじめ半導体層と接するゲート絶縁膜表面を、ソース電極の形成位置からドレイン電極の形成位置の方向、またはドレイン電極の形成位置からソース電極の形成位置の方向に光配向処理を施し、キャリアがチャネルを移動する方向に液晶半導体を一軸配向させることによって薄膜トランジスタの電界効果移動度を向上させることができる。
次に、パリレン膜をＣＶＤ法で形成し、フォトリソグラフィー法で厚さ５００ｎｍの保護膜１１１とスルーホール１０６′を形成した。保護膜１１１はパリレンに限らず、酸化シリコン，窒化シリコン等の無機膜，ポリビニルフェノール，ポリビニルアルコール，ポリメチルメタクリレート，ポリ塩化ビニル，ポリアクリロニトリル等の有機膜またはそれらの積層膜を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。
次に、配向膜１０７を、絶縁基板１０１の対角方向に液晶が配向するように、ラビング処理を施し、ＴＦＴ基板を完成させた。配向膜のラビング方向は液晶の視野角を重視するので、液晶性材料を用い、半導体層と接するゲート絶縁膜表面に配向処理を施した場合には、配向膜とゲート絶縁膜表面との配向方向は必ずしも一致しない。
対向基板は以下の手順で作成した。
絶縁基板１０１′には、ガラス基板を用いた。絶縁基板１０１′はＴＦＴ基板と同様に、絶縁性の材料であれば広い範囲から選択することが可能である。
次に、絶縁基板１０１′上に厚さ１５０ｎｍのＩＴＯ膜をスパッタ法で成膜し、共通電極１１２を形成した。
次に、厚さ１００ｎｍのＣｒをスパッタで成膜し、フォトリソグラフィー法でブラックマトリクス１１３を形成した。
カラーフィルタ１１４を形成後、スピンコート法でポリイミドを５０ｎｍの厚さに成膜し、２００℃で焼成して配向膜１０７′を形成した。
次に、配向膜１０７′にラビング処理を施し、対向基板を完成させた。
粒径５μｍのポリマースペーサー剤をＴＦＴ基板上に分散後、表示部周辺にＵＶ硬化型シール剤をディスペンサで塗布し、ＴＦＴ基板と対向基板を貼り合わせた後、外線を照射してシール剤を硬化させた。最後に、液晶層１１５を封入して液晶パネルを完成させた。
本実施例ように、配向膜１０７を半導体層１１０よりも先に形成し、半導体層１１０よりも上層には配置しないようにする、つまり、絶縁基板１０１，１０１′である一対の基板と、その一方基板（絶縁基板１０１）上に形成され、ゲート電極，ゲート絶縁層，ソース電極，ドレイン電極，半導体層１１０を有する薄膜トランジスタと、一方基板上に形成された画素電極１０３と、他方基板（絶縁基板１０１′）上に形成された共通電極１１２と、一対の基板に挟持された液晶層１１５と、液晶層１１５と画素電極１０３間に配置された第１の配向膜（配向膜１０７）と、液晶層１１５と他方基板間に配置された第２の配向膜（配向膜１０７′）と、を備え、薄膜トランジスタの半導体層１１０は、有機化合物で形成され、第１の配向膜は、半導体層１１０上方を除いた平面領域に形成された構成とすることよって、第１の配向膜である配向膜１０７の焼成温度または、配向膜１０７の溶媒による有機の半導体層の劣化を防止することができる。
また、この配向膜とゲート絶縁膜とが同層で形成されるので、同一工程で配向膜とゲート絶縁膜とを形成でき、安価な液晶表示装置を提供できる効果を得ることができる。
本実施例で作成したＴＦＴの電界効果移動度は、半導体層よりも後にＴＦＴ基板側の配向膜を形成する従来のプロセスで作成したＴＦＴの電界効果移動度に比べて２桁以上大きく、約１.２cm2／Ｖｓの値が得られた。
図３及び図４を用いて本発明の第２の実施例について説明する。図３に、本発明を用いた液晶表示装置画素部の平面概略図を、図４に、図３の（Ａ）−（Ａ）′における断面概略図を示す。
ＴＦＴ基板を以下の手順で作成した。絶縁基板１０１には、ガラス基板を用いた。絶縁基板１０１は、実施例１と同様に広い範囲から選択することが可能である。その上に、スパッタ法を用いて成膜したＩＴＯをフォトリソグラフィー法でパターニングして、ゲート電極１０２及び走査配線１０２′，画素電極１０３，共通配線１０４を厚さ１５０ｎｍで同層に形成した。ゲート電極１０２及び走査配線１０２′，画素電極１０３，共通配線
１０４の材料としては、実施例１と同様に導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。また、上記ゲート電極
１０２及び走査配線１０２′，画素電極１０３，共通配線１０４は、フォトリソグラフィー法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ゲート電極１０２及び走査配線
１０２′，画素電極１０３，共通配線１０４はそれぞれ異なる材料で形成しても構わない。
次に、ポリシラザンを５ｎｍの厚さにディップコート後、９０℃で焼成してＳｉＯ2膜に変成し、ゲート絶縁膜２０１の１層目（ゲート絶縁膜２０１−１）を形成した。ゲート絶縁膜２０１の１層目には、窒化シリコン，酸化アルミニウム，酸化タンタル等の無機膜、ポリビニルフェノール，ポリビニルアルコール，パリレン，ポリメチルメタクリレート，ポリ塩化ビニル，ポリアクリロニトリル，ポリ（パーフロロエチレン−コ−ブテニルビニルエーテル），ポリイソブチレン，ポリ（４−メチル−１−ペンテン），ポリ（プロピレン−コ−（１−ブテン）），ベンゾシクロブテン樹脂等の有機膜またはそれらの積層膜を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ディップコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。特に、ゲート絶縁膜２０１の１層目には、ＳｉＯ2 ，ＳｉＮ，Ａｌ2Ｏ3，Ｔａ2Ｏ5等の耐圧性がよく、分極の少ない材料を用いることによって薄膜トランジスタの性能を向上させることができる。
画素電極１０３上のゲート絶縁膜を取り除くように、スルーホール１０６をフォトリソグラフィー法によって形成した。ゲート絶縁膜２０１の１層目を前記印刷法で形成する場合には、スルーホール１０６はゲート絶縁膜２０１の１層目と同時に形成することが可能である。
次に、ポリビニルフェノールを１００ｎｍの厚さにスピンコートし、ゲート絶縁膜201の２層目（ゲート絶縁膜２０１−２）を形成した。ゲート絶縁膜２０１の２層目には、窒化シリコン，酸化アルミニウム，酸化タンタル等の無機膜，ポリビニルアルコール，パリレン，ポリメチルメタクリレート，ポリ塩化ビニル，ポリアクリロニトリル，ポリ（パーフロロエチレン−コ−ブテニルビニルエーテル），ポリイソブチレン，ポリ（４−メチル−１−ペンテン），ポリ（プロピレン−コ−（１−ブテン）），ベンゾシクロブテン樹脂等の有機膜またはそれらの積層膜を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ディップコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。
ゲート絶縁膜のスルーホール１０６′はフォトリソグラフィー法によって再度形成する。ゲート絶縁膜２０１の２層目を前記印刷法で形成する場合には、スルーホール１０６′はゲート絶縁膜２０１の２層目と同時に形成することが可能である。
次に、ポリイミドを５０ｎｍの厚さにスピンコート法で成膜し２００℃で焼成してゲート絶縁膜２０１の３層目（ゲート絶縁膜２０１−３）を形成した。ゲート絶縁膜２０１の３層目にはポリイミド以外にポリアミック酸、もしくはポリイミドとポリアミック酸からなる膜や、アクリル，ポリクロロピレン，ポリエチレンテレフタレート，ポリオキシメチレン，ポリビニルクロライド，ポリフッ化ビニリデン，シアノエチルプルラン，ポリメチルメタクリレート，ポリサルフォン，ポリカーボネート等の樹脂材料を用いることができる。図３に示した画素電極１０３とソース電極とを接続するためのスルーホール２０２をフォトリソグラフィー法によって形成した。ゲート絶縁膜２０１の３層目を前記印刷法で形成する場合には、スルーホール２０２はゲート絶縁膜２０１の３層目と同時に形成することが可能である。
ゲート絶縁膜の３層目は画素電極１０３上も覆うように形成した。尚、ゲート絶縁膜の２層目は、ゲート絶縁膜の１層目の耐圧を確保することによって、省略することもできる。また、ゲート絶縁膜のポリイミド層を２００ｎｍ〜５００ｎｍ程度に厚膜化することによって、ゲート絶縁膜の１層目と２層目を省略することができる。つまりゲート絶縁膜の３層目のみを形成してもよい。
次に、スパッタ法を用いて成膜した厚さ１５０ｎｍのＩＴＯをフォトリソグラフィー法でパターニングしてドレイン電極１０８，ソース電極１０９，信号配線１０８′を形成し、ソース電極１０９を画素電極１０３に接続させた。ドレイン電極１０８，ソース電極
１０９、及び信号配線１０８′の材料は実施例１と同様に、導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。また、プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。また、ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′は、フォトリソグラフィー法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′にはそれぞれ異なる材料を用いてもよい。
次に、可溶性のペンタセン誘導体をコンタクトプリントでパターニングして、１５０℃で焼成して厚さ１００ｎｍの半導体層１１０を形成した。半導体層１１０の材料は実施例１と同様に、半導体であれば特に限定されるものではなく広い範囲から選択することが可能である。また、熱蒸着法，分子線エピタキシー法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。半導体層１１０に、ペンタセン等の低分子有機半導体を用いる場合には、半導体とゲート絶縁膜との界面の平滑性を保ち、薄膜トランジスタの電界効果移動度を向上させるために、半導体層と接するゲート絶縁膜部にはラビング処理を施さない。
半導体層１１０に、ポリ−９，９−ジオクチルフルオレン−コ−ジチオフェン(F8T2)等の液晶性半導体を用いる場合には、あらかじめ、半導体層と接するゲート絶縁膜表面を、ソース電極の形成位置からドレイン電極の形成位置の方向、またはドレイン電極の形成位置からソース電極の形成位置の方向に光配向処理を施し、キャリアがチャネルを移動する方向に液晶半導体を一軸配向させることによって薄膜トランジスタの電界効果移動度を向上させることができる。
次に、パリレン膜をＣＶＤ法で形成し、フォトリソグラフィー法で厚さ５００ｎｍの保護膜１１１とスルーホール１０６′を形成した。保護膜１１１はパリレンに限らず、実施例１と同様に、絶縁体の中から選択することが可能である。また、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。
最後に、画素上のゲート絶縁膜２０１にラビング処理を施して、ＴＦＴ基板を完成させた。配向膜のラビング方向は液晶の視野角を重視するので、液晶性材料を用い、半導体層と接するゲート絶縁膜表面に配向処理を施した場合には、配向膜とゲート絶縁膜表面との配向方向は必ずしも一致しない。
以上の通り、本実施例では、薄膜トランジスタの半導体層１１０は、有機化合物で形成され、ゲート絶縁膜２０１は、複数の膜で積層形成され、その複数の層の１つの層は、ゲート電極１０２上方で半導体層１１０と接し、画素電極１０３上に配置され、液晶層115の液晶分子の配向を制御する機能を有する構成とすることで、実施例１同様、有機の半導体層の劣化を防止することができ、且つ１回の工程で配向膜の機能を有するゲート絶縁膜を形成でき、安価な液晶表示装置を提供できる効果を得ることができる。
以下、対向基板の作製および、液晶層１１５の封入は実施例１と同様に実施した。
本実施例で作成したＴＦＴの電界効果移動度は実施例１と同様に、半導体層よりも後にＴＦＴ基板側の配向膜を形成する従来のプロセスで作成したＴＦＴの電界効果移動度が向上する効果が得られる。
図５を用いて本発明の第３の実施例について説明する。図５に、本発明を用いた有機薄膜トランジスタの断面概略図を示す。
ＴＦＴ基板を以下の手順で作成した。絶縁基板１０１には、ガラス基板を用いた。絶縁基板１０１は、実施例１と同様に広い範囲から選択することが可能である。その上に、スパッタ法を用いて成膜したＡｌをフォトリソグラフィー法でパターニングして、ゲート電極１０２及び走査配線１０２′，共通配線１０４を厚さ３００ｎｍで同層に形成した。ゲート電極１０２及び走査配線１０２′，画素電極１０３，共通配線１０４の材料としては、実施例１と同様に導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。また、上記ゲート電極１０２及び走査配線
１０２′，共通配線１０４は、フォトリソグラフィー法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ゲート電極１０２及び走査配線１０２′,画素電極１０３,共通配線１０４はそれぞれ異なる材料で形成しても構わない。
次に、陽極酸化法で２００ｎｍのＡｌ2Ｏ3をゲート電極１０２及び走査配線１０２′，共通配線１０４上に形成し、ゲート絶縁層３０１として用いた。ゲート絶縁層３０１には、実施例１と同様に広い範囲から選択することが可能である。また、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ディップコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。
次に、スパッタ法を用いて成膜した厚さ１５０ｎｍのＩＴＯをフォトリソグラフィー法でパターニングしてドレイン電極１０８，ソース電極１０９，信号配線１０８′及び画素電極１０３を形成した。本実施例では、ソース電極１０９と画素電極１０３は一体となる。ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′の材料は実施例１と同様に、導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。また、プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。
また、ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′は、フォトリソグラフィー法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′にはそれぞれ異なる材料を用いてもよい。
次に、ポリイミドをスピンコート法で５０ｎｍの厚さに成膜し２００℃で焼成後、フォトリソグラフィー法で画素電極１０３上を覆うようにパターニングして配向膜１０７を形成すると同時に、ドレイン電極１０８及びソース電極１０９の間を埋めるように電界効果移動度向上用の膜３０２を形成した。配向膜１０７は、絶縁基板１０１の対角方向に液晶が配向するように、光配向処理を施した。一方、電界効果移動度向上用の膜３０２は、後から形成する液晶半導体がソース電極からドレイン電極の方向へ配向するように光配向処理を施した。配向膜のラビング方向は液晶の視野角を重視する。
一方、液晶性半導体は、ソース電極からドレイン電極の方向、つまり半導体内をキャリアが移動する方向に一軸配向させることによって薄膜トランジスタの電界効果移動度を向上させることができる。このため、配向膜１０７と電界効果移動度向上用の膜３０２の配向処理方向は必ずしも一致しない。
次に、Ｆ８Ｔ２をインクジェット法でパターニングして、厚さ１００ｎｍの半導体層
１１０を形成した。半導体層１１０の材料は実施例１と同様に、半導体であれば特に限定されるものではなく広い範囲から選択することが可能である。また、熱蒸着法，分子線エピタキシー法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，コンタクトプリント法等によって形成することができる。
次に、パリレン膜をＣＶＤ法で形成し、フォトリソグラフィー法で厚さ５００ｎｍの保護膜１１１とスルーホール１０６′を形成した。保護膜１１１はパリレンに限らず、実施例１と同様に、絶縁体の中から選択することが可能である。また、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。
このようにＴＦＴ基板を完成させた。以下、対向基板の作製および、液晶層１１５の封入は実施例１と同様に実施した。
以上のように、本実施例では、半導体層１１０とゲート絶縁層３０１との間には、第１の配向膜である配向膜１０７と同材料の膜（電界効果移動度向上用の膜３０２）を形成する構成とした。
本実施例で作成したＴＦＴの電界効果移動度は実施例１と同様に、半導体層よりも後にＴＦＴ基板側の配向膜を形成する従来のプロセスで作成したＴＦＴの電界効果移動度が向上する効果が得られる。
また、配向膜１０７と電界効果移動度向上用膜３０２を同時に形成することができるので、プロセス数を低減でき、安価な液晶表示装置を提供できる効果を得ることができる。
図６を用いて本発明の第４の実施例について説明する。図６に、本発明に用いた有機薄膜トランジスタの断面概略図を示す。
絶縁基板１０１，ゲート電極１０２及び走査配線１０２′，共通配線１０４，ゲート絶縁層１０５，スルーホール１０６，ドレイン電極１０８，ソース電極１０９，信号配線
１０８′，半導体層１１０，保護膜１１１の形成方法は実施例１と同様である。
画素電極４０１は、ソース電極１０９をスルーホール１０６まで伸ばして形成され、スパッタ法を用いて成膜した厚さ１５０ｎｍのＩＴＯをフォトリソグラフィー法でパターニングしてドレイン電極１０８，信号配線１０８′と同層に形成した。画素電極４０１の材料は、導電体であれば特に限定されるものではなく、例えばＡｌ，Ｃｕ，Ｔｉ，Ｃｒ，
Ａｕ，Ａｇ，Ｎｉ，Ｐｄ，Ｐｔ，Ｔａのような金属の他、ＩＺＯのような他の透明導電材料，ポリアニリンやポリ３，４−エチレンジオキシチオフェン／ポリスチレンスルフォネートのような有機導電体等を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。
また、画素電極４０１は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。フォトリソグラフィー法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、画素電極４０１はドレイン電極１０８，ソース電極１０９、及び信号配線１０８′にはそれぞれ異なる材料を用いてもよい。
配向膜４０２は、画素電極４０１を形成した後に、ポリイミドをスピンコート法で５０ｎｍの厚さに成膜し、２００℃で焼成後、フォトリソグラフィー法で画素電極上を覆うようにパターニングして形成した。ここで配向膜４０２は実施例１と実施例３と同様に半導体層１１０を覆わないように形成した。配向膜４０２にはポリイミド以外にポリアミック酸、もしくはポリイミドとポリアミック酸からなる膜や、アクリル，ポリクロロピレン，ポリエチレンテレフタレート，ポリオキシメチレン，ポリビニルクロライド，ポリフッ化ビニリデン，シアノエチルプルラン，ポリメチルメタクリレート，ポリサルフォン，ポリカーボネート等の樹脂材料を用いることができる。
以上のようにＴＦＴ基板を完成させた。以下、対向基板の作製および、液晶層の封入は実施例１と同様に実施した。
つまり本実施例では、薄膜トランジスタのソース電極１０９は、画素電極４０１の機能を有し、一方の絶縁基板１０１と配向膜４０２間に配置され、その配向膜４０２は、半導体層１１０上方を除いた平面領域に形成された構成としたことで、有機半導体層の劣化を防止することができ、且つソース電極と画素電極を１回の工程で形成できるため、簡易な製造工程で、安価な液晶表示装置を提供できる効果を得ることができる。
本実施例で作成したＴＦＴの電界効果移動度は実施例１と同様に、半導体層よりも後にＴＦＴ基板側の配向膜を形成する従来のプロセスで作成したＴＦＴの電界効果移動度が向上する効果が得られる。
図７を用いて本発明の第５の実施例について説明する。図７に、本発明を用いた液晶表示装置画素部の断面概略図を示す。
ＴＦＴ基板を以下の手順で作成した。絶縁基板１０１には、ガラス基板を用いた。絶縁基板１０１は、実施例１と同様に広い範囲から選択することが可能である。その上に、スパッタ法を用いて成膜したＩＴＯをフォトリソグラフィー法でパターニングして、ゲート電極１０２及び走査配線１０２′，画素電極１０３，共通配線１０４を厚さ１５０ｎｍで同層に形成した。ゲート電極１０２及び走査配線１０２′，画素電極１０３，共通配線
１０４の材料としては、実施例１と同様に導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。また、上記ゲート電極
１０２及び走査配線１０２′，画素電極１０３，共通配線１０４は、フォトリソグラフィー法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ゲート電極１０２及び走査配線
１０２′，画素電極１０３，共通配線１０４はそれぞれ異なる材料で形成しても構わない。
次に、スピンコートしたポリシラザンを４５０℃で焼成し、厚さ２００ｎｍのＳｉＯ2膜をゲート絶縁層１０５として用いた。ゲート絶縁層１０５には、絶縁体であれば特に限定されるものではなく、実施例１と同様に広い範囲から選択することができ、プラズマ
ＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ディップコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。
次に、画素電極１０３上のゲート絶縁膜を取り除くように、スルーホール１０６をフォトリソグラフィー法によって形成した。ゲート絶縁層１０５を前記印刷法で形成する場合には、スルーホール１０６はゲート絶縁層１０５と同時に形成することが可能である。
次に、ポリイミドをスピンコート法で５０ｎｍの厚さに成膜し、２００℃で焼成後、フォトリソグラフィー法で画素電極１０３上を覆うようにパターニングして配向膜１０７を形成した。配向膜１０７にはポリイミド以外にも実施例１と同様に広い範囲の樹脂材料から選択することができる。ゲート絶縁層１０５と配向膜１０７に同一の材料を用いる場合には、ゲート絶縁膜と配向膜を同時に形成することができるため、プロセス数を低減することができる。
次に、そのゲート絶縁層１０５上をオクタデシルトリクロロシランの単分子膜で修飾した。単分子膜には、実施例１と同様に広い範囲から選択することが可能である。上記修飾はゲート絶縁層１０５の表面を前記化合物の溶液や蒸気に接触させることにより前記化合物をゲート絶縁膜表面に吸着させることにより達成される。また、ゲート絶縁層１０５の表面は単分子膜で修飾しなくてもよい。
次に、可溶性のペンタセン誘導体をコンタクトプリントでパターニングし、１５０℃で焼成して厚さ１００ｎｍの半導体層１１０を形成した。半導体層１１０は、実施例１と同様に広い範囲の有機化合物の半導体材料から選択することができ、熱蒸着法，分子線エピタキシー法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。半導体層１１０に、ペンタセン等の低分子有機半導体を用いる場合には、半導体とゲート絶縁膜との界面の平滑性を保ち、薄膜トランジスタの電界効果移動度を向上させるために、半導体層と接するゲート絶縁膜部にはラビング処理を施さない。
半導体層１１０に、ポリ−９，９−ジオクチルフルオレン−コ−ジチオフェン(F8T2)等の液晶性性材料を用いる場合には、半導体層を形成する前に、あらかじめ半導体層と接するゲート絶縁膜表面を、ソース電極の形成位置からドレイン電極の形成位置の方向、またはドレイン電極の形成位置からソース電極の形成位置の方向に光配向処理を施し、キャリアがチャネルを移動する方向に液晶半導体を一軸配向させることによって薄膜トランジスタの電界効果移動度を向上させることができる。
次に、マスク蒸着法で、厚さ１５０ｎｍのＩＴＯを成膜してドレイン電極１０８，ソース電極１０９，信号配線１０８′を形成し、ソース電極１０９を画素電極１０３に接続させた。ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′の材料はゲート電極と同様、導電体であれば特に限定されるものではなく、実施例１と同様に広い範囲の導電性材料から選択することができる。また、単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。さらに、ドレイン電極１０８，ソース電極１０９、及び信号配線１０８′にはそれぞれ異なる材料を用いてもよい。
次に、パリレン膜をＣＶＤ法で形成し、フォトリソグラフィー法で厚さ５００ｎｍの保護膜１１１とスルーホール１０６′を形成した。保護膜１１１はパリレンに限らず、実施例１と同様に、絶縁体の中から選択することが可能である。また、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。
次に、配向膜１０７を、絶縁基板１０１の対角方向に液晶が配向するように、ラビング処理を施し、ＴＦＴ基板を完成させた。配向膜のラビング方向は液晶の視野角を重視するので、液晶半導体を用い、半導体層と接するゲート絶縁膜表面に配向処理を施した場合には、配向膜とゲート絶縁膜表面との配向方向は必ずしも一致しない。
以下、対向基板の作製および、液晶層の封入は実施例１と同様に実施した。
本実施例で作成したＴＦＴの電界効果移動度は実施例１と同様に、半導体層よりも後にＴＦＴ基板側の配向膜を形成する従来のプロセスで作成したＴＦＴの電界効果移動度が向上する効果が得られる。
本実施例は実施例１において、ソース電極及びドレイン電極と半導体層との形成順序を入れ替えることによって、薄膜トランジスタをボトムコンタクト構造からトップコンタクト構造に置き換えたものである。実施例２から４において薄膜トランジスタをトップコンタクト構造に置き換えた場合にも同様の効果が得られる。
図８を用いて本発明の第６の実施例について説明する。図８に、本発明を用いた液晶表示装置画素部の断面概略図を示す。
ＴＦＴ基板を以下の手順で作成した。絶縁基板１０１には、ガラス基板を用いた。絶縁基板１０１は、実施例１と同様に広い範囲から選択することが可能である。その上に、スパッタ法を用いて成膜したＩＴＯをフォトリソグラフィー法でパターニングして、ドレイン電極６０１，信号配線，ソース電極６０２及び画素電極６０３を厚さ１５０ｎｍで同層に形成した。
次に、ポリイミドをスピンコート法で５０ｎｍの厚さに成膜し２００℃で焼成後、フォトリソグラフィー法で画素電極上を覆うようにパターニングして配向膜６０４を形成した。配向膜６０４にはポリイミド以外にも実施例１と同様に広い範囲の樹脂材料から選択することができる。
次に、可溶性のペンタセン誘導体をコンタクトプリントでパターニングし、１５０℃で焼成して厚さ１００ｎｍの半導体層６０５を形成した。半導体層６０５は、実施例１と同様に広い範囲の有機化合物の半導体材料から選択することができ、熱蒸着法，分子線エピタキシー法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。
次に、厚さ５００ｎｍのポリビニルフェノールをスクリーン印刷法で形成し、ゲート絶縁膜６０６を形成した。ゲート絶縁膜６０６はポリビニルフェノールに限らず、実施例１と同様に、絶縁体の中から選択することが可能である。また、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。
次に、配向膜６０４にラビング処理を施した。
次に、マスク蒸着法を用いて厚さ１５０ｎｍのＡｌを成膜し、ゲート電極６０７及び走査配線，共通配線を形成した。ゲート電極６０７及び走査配線，共通配線の材料としては、実施例１と同様に導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。さらに、ゲート電極６０７及び走査配線，共通配線はそれぞれ異なる材料で形成しても構わない。
次に、厚さ５００ｎｍのポリビニルフェノールをスクリーン印刷法で形成し、保護膜
６０８を形成した。保護膜６０８はポリビニルフェノールに限らず、実施例１と同様に、絶縁体の中から選択することが可能である。また、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。
以上のようにＴＦＴ基板を完成させた。以下、対向基板の作製および、液晶層１１５の封入は実施例１と同様に実施した。
つまり、本実施例では、一対の基板（絶縁基板１０１，１０１′）と、その一方基板
（絶縁基板１０１）上に形成され、ソース電極６０２，ドレイン電極６０１，半導体層
６０５，ゲート絶縁層６０６，ゲート電極６０７を有する薄膜トランジスタと、他方基板（絶縁基板１０１′）上に形成された共通電極１１２と、一対の基板に挟持された液晶層１１５と、液晶層と一方基板間に配置された第１の配向膜（配向膜６０４）と、液晶層と他方基板間に配置された第２の配向膜（配向膜１０７′）と、を有し、半導体層６０５は、有機化合物で形成され、薄膜トランジスタのソース電極６０２は、画素電極６０３の機能を有し、一方の絶縁基板１０１と配向膜６０４間に配置され、その配向膜６０４は、半導体層６０５上方を除いた平面領域に形成された構成としたことで、有機半導体層の劣化を防止することができ、且つソース電極と画素電極を１回の工程で形成できるため、簡易な製造工程で、安価な液晶表示装置を提供できる効果を得ることができる。
実施例４，図６と異なる点は、薄膜トランジスタの層構造が逆になっている点であり、本実施例では、半導体層６０５上にゲート絶縁膜６０６が形成され、その上にゲート電極６０７が形成された点である。
本実施例で作成したＴＦＴの電界効果移動度は実施例１と同様に、半導体層よりも後にＴＦＴ基板側の配向膜を形成する従来のプロセスで作成したＴＦＴの電界効果移動度が向上する効果が得られる。
本発明に係る液晶表示装置の一実施例の構成及び平面概略を示した図である。 本発明の薄膜トランジスタの一断面構造を示した図である。 本発明の画素部の一平面構造を示した図である。 本発明の薄膜トランジスタの他の断面構造を示した図である。 本発明の薄膜トランジスタの他の断面構造を示した図である。 本発明の薄膜トランジスタの他の断面構造を示した図である。 本発明の薄膜トランジスタの他の断面構造を示した図である。 本発明の薄膜トランジスタの他の断面構造を示した図である。
符号の説明
１０１，１０１′…絶縁基板、１０２…ゲート電極、１０２′…走査配線、１０３，
４０１…画素電極、１０４…共通配線、１０５,３０１…ゲート絶縁層、１０６,１０６′，２０２…スルーホール、１０７，４０２…配向膜、１０８…ドレイン電極、１０８′…信号配線、１０９…ソース電極、１１０…半導体層、１１１…保護膜、１１２…共通電極、１１３…ブラックマトリクス、１１４…カラーフィルタ、１１５…液晶層、２０１…ゲート絶縁層、３０２…電界効果移動度向上用の膜。

Claims (10)

  1. 一対の基板と、
    前記一対の基板の一方基板上に形成され、ゲート電極，ゲート絶縁層，ソース電極，ドレイン電極，半導体層を有する薄膜トランジスタと、
    前記一方基板上に形成された画素電極と、
    前記他方基板上に形成された共通電極と、
    前記一対の基板に挟持された液晶層と、
    前記液晶層と前記画素電極間に配置された第１の配向膜と、
    前記液晶層と前記他方基板間に配置された第２の配向膜と、を有し、
    前記薄膜トランジスタの半導体層は、有機化合物で形成され、
    前記第１の配向膜は、前記半導体層上方を除いた平面領域に形成された液晶表示装置。
  2. 一対の基板と、
    前記一対の基板の一方基板上に形成され、ゲート電極，ゲート絶縁層，ソース電極，ドレイン電極，半導体層を有する薄膜トランジスタと、
    前記一方基板上に形成された画素電極と、
    前記他方基板上に形成された共通電極と、
    前記一対の基板に挟持された液晶層と、
    前記液晶層と前記他方基板間に配置された第２の配向膜と、を有し、
    前記薄膜トランジスタの半導体層は、有機化合物で形成され、
    前記ゲート絶縁膜は、複数の膜で積層形成され、前記複数の層の１つの層は、前記ゲート電極上方で前記半導体層と接し、且つ前記画素電極上に配置され、前記液晶層の液晶分子の配向を制御する機能を有する液晶表示装置。
  3. 一対の基板と、
    前記一対の基板の一方基板上に形成され、ゲート電極，ゲート絶縁層，ソース電極，ドレイン電極，半導体層を有する薄膜トランジスタと、
    前記一方基板上に形成された画素電極と、
    前記他方基板上に形成された共通電極と、
    前記一対の基板に挟持された液晶層と、
    前記液晶層と前記画素電極間に配置された第１の配向膜と、
    前記液晶層と前記他方基板間に配置された第２の配向膜と、を有し、
    前記薄膜トランジスタの半導体層は、有機化合物で形成され、
    前記半導体層と前記ゲート絶縁層との間には、前記第１の配向膜と同材料の膜が形成された液晶表示装置。
  4. 一対の基板と、
    前記一対の基板の一方基板上に形成され、ゲート電極，ゲート絶縁層，ソース電極，ドレイン電極，半導体層を有する薄膜トランジスタと、
    前記他方基板上に形成された共通電極と、
    前記一対の基板に挟持された液晶層と、
    前記液晶層と前記一方基板間に配置された第１の配向膜と、
    前記液晶層と前記他方基板間に配置された第２の配向膜と、を有し、
    前記薄膜トランジスタの半導体層は、有機化合物で形成され、
    前記薄膜トランジスタのソース電極は、画素電極の機能を有し、前記一方基板と前記第１の配向膜間に配置され、
    前記第１の配向膜は、前記半導体層上方を除いた平面領域に形成された液晶表示装置。
  5. 請求項１，３，４のいずれか一項に記載の液晶表示装置において、
    前記第１の配向膜は、ポリイミドまたはポリアミック酸、もしくはポリイミド及びポリアミック酸からなる膜である液晶表示装置。
  6. 請求項１，３，４のいずれか一項に記載の液晶表示装置において、
    前記ゲート絶縁膜と前記第１の配向膜は、同一の材料で形成された液晶表示装置。
  7. 請求項１乃至４のいずれか一項に記載の液晶表示装置において、
    前記半導体層は、液晶性材料で形成され、
    前記半導体層と接する前記ゲート絶縁膜に配向処理が施されて形成された液晶表示装置。
  8. 請求項７記載の液晶表示装置において、
    前記半導体層と接する前記ゲート絶縁膜の表面は、前記ソース電極の形成位置から前記ドレイン電極の形成位置の方向、または前記ドレイン電極の形成位置から前記ソース電極の形成位置の方向に配向処理された液晶表示装置。
  9. 請求項７記載の液晶表示装置において、
    前記半導体層と接する前記ゲート絶縁膜の表面に形成された配向方向と、前記配向膜の表面に形成された配向方向とは、配向方向が異なっている液晶表示装置。
  10. 請求項１乃至４のいずれか一項に記載の液晶表示装置において、
    前記他方基板と前記第２の配向膜間にカラーフィルタを有する液晶表示装置。

JP2005255805A 2005-09-05 2005-09-05 液晶表示装置 Withdrawn JP2007071928A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005255805A JP2007071928A (ja) 2005-09-05 2005-09-05 液晶表示装置
TW095129422A TW200717142A (en) 2005-09-05 2006-08-10 Liquid crystal display device
KR1020060081089A KR100839684B1 (ko) 2005-09-05 2006-08-25 액정 표시 장치
US11/510,561 US20070058101A1 (en) 2005-09-05 2006-08-28 Liquid crystal display device
CNB2006101262191A CN100451789C (zh) 2005-09-05 2006-08-28 液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005255805A JP2007071928A (ja) 2005-09-05 2005-09-05 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2007071928A true JP2007071928A (ja) 2007-03-22

Family

ID=37854680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005255805A Withdrawn JP2007071928A (ja) 2005-09-05 2005-09-05 液晶表示装置

Country Status (5)

Country Link
US (1) US20070058101A1 (ja)
JP (1) JP2007071928A (ja)
KR (1) KR100839684B1 (ja)
CN (1) CN100451789C (ja)
TW (1) TW200717142A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044614A1 (ja) * 2007-10-01 2009-04-09 Rohm Co., Ltd. 有機半導体装置
JP2009164368A (ja) * 2008-01-08 2009-07-23 Hitachi Ltd 有機薄膜トランジスタおよびその製造方法
JP2010238869A (ja) * 2009-03-31 2010-10-21 Dainippon Printing Co Ltd 有機トランジスタの製造方法
JP2020154174A (ja) * 2019-03-20 2020-09-24 スタンレー電気株式会社 液晶表示素子

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101357214B1 (ko) * 2007-02-28 2014-01-29 엘지디스플레이 주식회사 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
CH705051B1 (fr) * 2007-12-21 2012-12-14 Swatch Group Res & Dev Ltd Dispositif d'affichage à matrice active.
KR101458898B1 (ko) 2008-02-12 2014-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN101840996A (zh) * 2009-03-20 2010-09-22 德晶电子(江苏)有限公司 印刷式半导体晶体管及其形成方法
US20140166991A1 (en) * 2012-12-17 2014-06-19 Dmitri E. Nikonov Transparent light-emitting display
CN104808409B (zh) * 2015-05-18 2018-03-27 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
CN107615144B (zh) * 2015-05-29 2020-11-24 夏普株式会社 液晶显示装置以及取向膜
CN107490917A (zh) * 2017-09-27 2017-12-19 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及显示装置
WO2020049674A1 (ja) * 2018-09-06 2020-03-12 シャープ株式会社 表示デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW293172B (ja) * 1994-12-09 1996-12-11 At & T Corp
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
KR100685944B1 (ko) * 2000-12-05 2007-02-23 엘지.필립스 엘시디 주식회사 광배향성 물질 및 이를 이용한 액정표시소자
JP3963693B2 (ja) * 2001-10-15 2007-08-22 富士通株式会社 導電性有機化合物及び電子素子
CN1371017A (zh) * 2002-04-05 2002-09-25 中国科学院长春应用化学研究所 有源矩阵液晶显示装置及制造方法和材料
TW200413803A (en) * 2003-01-30 2004-08-01 Ind Tech Res Inst Organic transistor array substrate and its manufacturing method, and LCD including the organic transistor array substrate
TWI228189B (en) * 2003-04-15 2005-02-21 Ind Tech Res Inst Organic thin film transistor array substrate, its manufacturing method and liquid crystal display including the organic thin film transistor array substrate
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044614A1 (ja) * 2007-10-01 2009-04-09 Rohm Co., Ltd. 有機半導体装置
JPWO2009044614A1 (ja) * 2007-10-01 2011-02-03 ローム株式会社 有機半導体装置
JP2009164368A (ja) * 2008-01-08 2009-07-23 Hitachi Ltd 有機薄膜トランジスタおよびその製造方法
JP2010238869A (ja) * 2009-03-31 2010-10-21 Dainippon Printing Co Ltd 有機トランジスタの製造方法
JP2020154174A (ja) * 2019-03-20 2020-09-24 スタンレー電気株式会社 液晶表示素子

Also Published As

Publication number Publication date
US20070058101A1 (en) 2007-03-15
CN1928679A (zh) 2007-03-14
KR20070026046A (ko) 2007-03-08
KR100839684B1 (ko) 2008-06-19
TW200717142A (en) 2007-05-01
CN100451789C (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
KR100839684B1 (ko) 액정 표시 장치
JP4385812B2 (ja) 薄膜トランジスタおよびその製造方法
US7286281B2 (en) Electrophoretic display and method of manufacturing thereof
US7919778B2 (en) Making organic thin film transistor array panels
US8039296B2 (en) Organic thin film transistor array panel and manufacturing method thereof
TWI429084B (zh) 製作有機薄膜電晶體陣列面板
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
JP5376287B2 (ja) 回路基板、電気光学装置、電子機器
US20070166855A1 (en) Display device and method of manufacturing the same
CN101017840A (zh) 有机薄膜晶体管阵列板
US20080023695A1 (en) Organic thin film transistor substrate and method of manufacturing the same
US20070103613A1 (en) Flat panel display
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
US7679712B2 (en) Liquid crystal display comprising a semiconductor formed in an opening of a partition formed on a source electrode and a drain electrode and method of manufacturing thereof
JP5055849B2 (ja) 表示装置、有機薄膜トランジスタの製造方法
US20080076204A1 (en) Method for manufacturing a thin film transistor array panel
US20070262308A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20080029279A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2010212326A (ja) 半導体装置
JP5262966B2 (ja) 表示装置および表示装置の製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
KR101785916B1 (ko) 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치
WO2012141225A1 (ja) 有機半導体素子の製造方法
JP5685933B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090402