KR20080029279A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080029279A
KR20080029279A KR1020060095109A KR20060095109A KR20080029279A KR 20080029279 A KR20080029279 A KR 20080029279A KR 1020060095109 A KR1020060095109 A KR 1020060095109A KR 20060095109 A KR20060095109 A KR 20060095109A KR 20080029279 A KR20080029279 A KR 20080029279A
Authority
KR
South Korea
Prior art keywords
opening
forming
gate
mold
electrode
Prior art date
Application number
KR1020060095109A
Other languages
English (en)
Inventor
배주한
황태형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060095109A priority Critical patent/KR20080029279A/ko
Publication of KR20080029279A publication Critical patent/KR20080029279A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예에 따른 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 절연 물질을 도포하는 단계, 소정 패턴이 형성된 몰드를 상기 절연 물질과 접촉시키는 단계, 상기 몰드를 상기 절연 물질로부터 제거하여 개구부가 있는 둑(bank)을 형성하는 단계, 상기 개구부에 액상의 물질을 젯팅하는 단계를 포함한다. 이 때 둑의 표면에는 복수의 돌기가 형성될 수 있다.
임프린트, imprint, 몰드, 잉크젯

Description

박막 트랜지스터 표시판 및 그 제조 방법{thin film transistor array panel and manufacturing method thereof}
도 1은 본 발명의 일 실시예에 따른 표시판의 제조 단계를 도시한 단면도이다.
도 2는 도 1의 다음 단계를 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 몰드의 배치도이다.
도 4는 도 2의 다음 단계를 도시한 단면도이다.
도 5는 도 4의 단계에서 제작된 표시판의 배치도이다.
도 6은 도 4의 다음 단계를 도시한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 중간 단계를 도시한 배치도이다.
도 8은 도 7의 박막 트랜지스터 표시판을 Ⅰ-Ⅰ선을 따라 잘라 도시한 단면도이다.
도 9는 도 7의 다음 단계에서의 박막 트랜지스터 표시판을 도시한 배치도이다.
도 10은 도 9의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이다.
도 11은 도 9의 다음 단계에서의 박막 트랜지스터 표시판을 도시한 배치도이다.
도 12는 도 11의 박막 트랜지스터 표시판을 Ⅲ-Ⅲ선을 따라 잘라 도시한 단면도이다.
도 13은 도 11의 다음 단계에서의 박막 트랜지스터 표시판을 도시한 배치도이다.
도 14는 도 13의 박막 트랜지스터 표시판을 Ⅳ-Ⅳ선을 따라 잘라 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 지지판 20: 유동성 물질
50: 몰드
본 발명은 박막 트랜지스터 표시판 및 그의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD)나 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치는 전기광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치는 유기 발광 층을 포함한다.
평판 표시 장치는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)와, 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)을 포함한다.
한편 이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 사용하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
일반적으로 평판 표시 장치는 마스크를 이용한 사진 식각 공정으로 형성된다. 그런데 최근에는 제조 공정을 단순화 하기 위하여 유기 발광 물질이나 유기 반도체 등이 형성될 위치에 개구부가 있는 둑(bank)을 만들고, 개구부에 액상의 물질을 젯팅하여 원하는 패턴을 형성하는 방법이 사용되고 있다. 이 때 액상의 물질이 둑의 표면에는 형성되지 않고, 원하는 위치인 개구부에만 형성되도록 하기 위하여 다양한 방법이 사용되고 있다.
본 발명의 목적은 액상의 물질을 젯팅하여 패턴 형성시, 원하는 위치에 패턴을 형성하기 위한 표시판의 제조방법을 제공하는 것이다.
또한 본 발명의 목적은 원하는 위치에 패턴이 형성되어 특성이 향상된 박막 트랜지스터 표시판을 제공하는 것이다.
본 발명의 일 실시예에 따른 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 절연 물질을 도포하는 단계, 소정 패턴이 형성된 몰드를 상기 절연 물질과 접촉시키는 단계, 상기 몰드를 상기 절연 물질로부터 제거하여 개구부가 있는 둑(bank)을 형성하는 단계, 상기 개구부에 액상의 물질을 젯팅하는 단계를 포함할 수 있다. 이 때 상기 둑의 표면에는 복수의 돌기가 형성될 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 데이터선을 형성하는 단계, 상기 데이터선 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 및 상기 제1 절연막 위에 제1 개구부를 정의하는 제1 둑(bank)을 형성하는 단계, 상기 제1 개구부에 게이트 절연체를 형성하는 단계, 상기 게이트 절연체 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 화소 전극 위에 제2 개구부를 정의하는 제2 둑(bank)을 형성하는 단계, 및 상기 제2 개구부에 유기 반도체를 형성하는 단계를 포함하고, 이 때 상기 제1 또는 제2 둑의 표면에는 복수의 돌기가 형성될 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 데이터선, 상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선, 상기 게이트선 및 상기 데이터선 위에 형성되어 있으며 상기 게이트 전극 을 드러내는 제1 개구부를 가지는 제1 둑(bank), 상기 제1 개구부에 형성되어 있는 게이트 절연체, 상기 게이트 절연체 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극, 상기 게이트 절연체 위에 위치하며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 정의하는 제2 둑(bank), 및 상기 제2 개구부에 형성되어 있는 유기 반도체를 포함하고, 이 때 상기 제1 또는 제2 둑의 표면에는 복수의 돌기가 형성될 수 있다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 “위에”있다고 할 때, 이는 다른 부분 “바로 위에”있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 “바로 위에”있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 일 실시예에 따른 표시판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저 도 1 내지 도 6을 참고로 하여, 본 발명의 일 실시예에 따른 표시판의 제조 방법에 대하여 상세히 설명한다.
도 1을 참조하면, 기판(10) 위에 스핀 코팅 또는 슬릿 코팅 등의 방법으로 유동성 물질(20)을 도포한다. 유동성 물질(20)은 형성하고자 하는 패턴의 종류에 따라 다양한 물질이 사용될 수 있다. 유동성 물질(20)은 10 내지 100cp의 점성을 가질 수 있고, 보다 바람직하게는 10cp 정도의 점성을 가질 수 있다. 유동성 물질(20)은 유기 물질일 수 있으며, 예를 들면 아크릴(acryl)계 화합물일 수 있다. 또한 유동성 물질(20)은 열 또는 빛에 의하여 경화되는 물질인 것이 바람직하다. 그 후 패턴이 형성된 몰드(50)를 기판 위에 정렬시킨다.
도 2를 참조하면, 몰드(50)를 유동성 물질(20) 위에 접촉시킨다. 몰드(50)는 투명하며, PDMS(polydimthylsiloxane) 등으로 만들어질 수 있다. 그 다음으로 몰드(50)를 가압한다. 이 때 롤러(도시하지 않음) 등을 이용하여 몰드(50)의 상부에 압력을 가할 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 몰드(50)는 제1 패턴을 형성하기 위한 제1 패턴 형성부(52)와 제1 패턴의 주변에 미세한 돌기를 형성하기 위한 제2 패턴 형성부(54)를 포함한다. 일반적으로 제1 패턴 형성부(52)는 형성하고자 하는 패턴에 대응된다. 본 발명의 일 실시예에 따른 몰드(50)는 개구부가 있는 둑(bank)을 형성하기 위한 것으로, 제1 패턴 형성부(52)는 개구부를 정의하기 위하여 볼록하게 튀어나와 있다. 제2 패턴 형성부는 미세한 돌기를 형성하기 위한 것으로, 돌기에 대응되는 부분이 오목하게 들어가 있다. 본 발명의 일 실시예에 따른 몰드(50)는 오목하게 들어간 부분이 원통 형상일 수 있다.
한편 제1 패턴 형성부 및 제2 패턴 형성부의 모양은 형성하고자 하는 패턴에 따라 변형 가능하다.
다시 도 2를 참조하면, 몰드(50)를 가압한 후, 유동성 물질(20)을 열 또는 빛으로 경화시키는 것이 바람직하다. 본 발명의 일 실시예에서는 유동성 물질로 UV 경화성 물질을 사용하여, UV를 조사하여 유동성 물질을 경화시킨다.
도 4를 참조하면, 몰드(50)를 유동성 물질로부터 제거하여 둑(22)을 형성한다.
도 5를 참조하면, 둑은 개구부(24)와 개구부 주변의 복수의 돌기(26)를 포함한다. 본 발명의 일 실시예에서 돌기(26)는 원통 형상일 수 있다. 원통 돌기의 지름은 20 내지 200nm일 수 있고, 본 발명의 일 실시예에서 원통 돌기의 지름은 50nm일 수 있다. 원통 돌기의 높이는 50 내지 1000nm일 수 있고, 본 발명의 일 실시예에서 원통 돌기의 높이는 1000nm일 수 있다.
도 6을 참조하면, 둑(22)의 개구부(24)에 액상의 물질을 젯팅하여 원하는 패턴을 형성한다. 액상의 물질은 유기 반도체, 유기 게이트 절연체, 색 필터 물질, 유기 발광 물질 등 다양한 물질이 사용될 수 있다.
개구부(24) 주변에 나노 사이즈의 돌기(26)가 형성되면, 둑(22)의 상부 표면은 액상의 물질과 친하지 않게 되는(phobic)한 성질을 띄고, 개구부(24) 내부는 액상의 물질과 친한(philic) 성질을 띄게 된다. 이러한 현상을 연꽃 효과(lotus effect)라고 한다.
구체적으로 둑(22)의 상부 표면에 나노 사이즈의 복수의 돌기(26)가 형성되 면, 돌기(22)와 돌기(22) 사이의 홈에 공기가 채워진다. 따라서 둑(22)의 상부 표면은 둑(22)을 이루는 물질의 표면과, 돌기(22)와 돌기(22) 사이의 홈에 채워지는 공기로 이루어진다. 그 결과 둑(22)의 상부 표면에서 액상의 물질과 접촉하는 면적이 줄어들게 된다. 이에 따라 둑(22)의 상부 표면에서의 표면 에너지는 줄어들게 되며, 액상의 물질에 대한 접촉각(contact angle)은 증가하게 된다. 따라서 액상의 물질은 둑(22)의 상부 표면에 방울로 맺힌 후, 개구부(24) 내부로 떨어지게 된다.
결과적으로 둑(22)의 표면에 나노 사이즈의 돌기(26)를 형성하여, 액상의 물질을 개구부(24) 내에 형성시킬 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법을 도면을 참조로 하여 설명한다.
도 7 및 도 8을 참조하면, 투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다.
유지 전극선(131)은 소정의 전압을 인가 받으며 데이터선(171)과 거의 나란하게 뻗는다. 유지 전극선(131)은 옆으로 확장된 유지 전극(storage electrode)(137)을 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가 지로 변형될 수 있다.
데이터선(171)과 유지 전극선(131)은 다음의 방법으로 형성된다.
기판(110) 위에 스퍼터링(sputtering) 등의 방법으로 금속층을 적층하고 이를 사진 식각하여, 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171)과 유지 전극(137)을 포함하는 유지 전극선(131)을 형성한다.
데이터선(171) 및 유지 전극선(131)은 금속이나 그 밖의 도전성 물질로 만들어질 수 있다. 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 또한 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
데이터선(171) 및 유지 전극선(131) 위에는 층간 절연막(interlayer insulating layer)(160)이 형성되어 있다. 층간 절연막(160)은 접촉 구멍(163, 162)을 갖는다. 층간 절연막(160)은 무기 물질을 화학 기상 증착(chemical vapor deposition, CVD)하거나 유기 물질을 스핀 코팅(spin coating)한 후 패터닝하여 형성된다.
층간 절연막(160) 위에는 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터 선(171) 및 유지 전극선(131)과 교차한다. 게이트선(121)은 위로 돌출한 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다.
층간 절연막(160) 위에 스퍼터링 등의 방법으로 금속층을 적층하고 사진 식각하여, 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성할 수 있다. 게이트선(121)은 금속이나 그 밖의 도전성 물질로 만들어질 수 있다.
도 9 및 도 10을 참조하면, 게이트선(121)이 드러나는 제1 개구부(144)를 갖는 제1 둑(bank, 140)을 형성한다. 제1 둑(140)은 유기 물질 또는 유무기 화합 물질로 만들어질 수 있으며, 약 2.5 내지 4.0 정도의 비교적 낮은 유전 상수(dielectric constant)를 가지는 물질로 만들어진다. 예를 들면 폴리아크릴(polyacryl)계 화합물, 폴리스티렌(polystyrene)계 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 물질 및 각각의 물질에 불소 화합물을 포함하는 물질이 사용될 수 있다.
제1 둑(140)은 게이트 전극(124)을 드러내는 제1 개구부(144), 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(141), 데이터선(171)의 돌출부(173)를 드러내는 접촉 구멍(143)을 정의한다. 또한 제1 둑(140)은 제1 개구부(144) 주변의 복수의 돌기를 포함한다.
본 발명의 일 실시예에서 돌기는 원통 형상일 수 있다. 원통 돌기의 지름은 20 내지 200nm일 수 있고, 본 발명의 일 실시예에서 원통 돌기의 지름은 50nm일 수 있다. 원통 돌기의 높이는 50 내지 1000nm일 수 있고, 본 발명의 일 실시예에서 원 통 돌기의 높이는 1000nm일 수 있다.
제1 둑(140)은 다음의 방법으로 형성된다.
게이트선(121)이 형성된 기판 위에 유동성 물질(도시하지 않음)을 도포한다. 그 다음 제1 개구부(144)에 소정의 패턴이 형성된 몰드(60)를 정렬시킨다. 그 다음 유동성 물질 위에 몰드(60)를 접촉시킨 후, 가압한다. 그 다음 유동성 물질에 UV를 조사하여 유동성 물질을 경화시키고, 몰드(60)를 유동성 물질로부터 제거한다. 본 발명의 일 실시예에서 몰드(60)는 제1 개구부(144)에 대응되는 제1 패턴 형성부(62), 제1 개구부(144)의 주변에 미세한 돌기를 형성하기 위한 제2 패턴 형성부(64)를 포함한다. 또한 몰드(60)는 접촉 구멍(141, 143)에 대응되는 제3 패턴 형성부(66)와 나머지 부분에 대응되는 제4 패턴 형성부(68)를 포함한다.
제1 패턴 형성부(62), 제3 패턴 형성부(66)는 돌출되어 있으며, 제2 패턴 형성부(64)는 복수의 돌기가 형성되는 부분이 오목하게 들어가 있다.
도 11 및 도 12를 참조하면, 제1 둑(140)에 의하여 정의되는 제1 개구부(144)에 액상의 게이트 절연 물질(도시하지 않음)를 젯팅한 후, 건조하여 게이트 절연체(146)을 형성한다.
제1 둑(140)은 제1 개구부(144) 주변에 형성된 복수의 돌기를 포함하므로, 연꽃 효과에 의하여 제1 둑(140) 상부 표면의 액상의 게이트 절연 물질은 방울로 맺혀서 제1 개구부(144) 내로 떨어지게 된다. 따라서 게이트 절연체(146)는 제1 개구부(144) 내에 형성될 수 있다.
게이트 절연체(146)는 게이트 전극(124)을 덮으며, 약 3.5 내지 10 정도의 비교적 높은 유전 상수를 가지는 유기 물질로 만들어진다. 예를 들면 폴리이미드(polyimide)계 화합물, 폴리비닐알코올(polyvinyl alcohol)계 화합물, 폴리플루오란(polyfluorane)계 화합물, 파릴렌(parylene) 등의 물질이 사용될 수 있다.
게이트 절연체(146)의 유전 상수는 제1 둑(140)보다 높은 것이 바람직하다. 이와 같이 유전 상수가 높은 게이트 절연체(146)를 둠으로써, 유기 박막 트랜지스터의 문턱 전압(threshold voltage)을 낮추고 전류량(Ion)을 증가시켜 유기 박막 트랜지스터의 효율을 높일 수 있다.
도 13 및 도 14를 참조하면, 제1 둑(140) 및 게이트 절연체(146) 위에는 소스 전극(source electrode)(193), 화소 전극(pixel electrode)(191) 및 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 게이트 절연체(146) 위에 IZO 또는 IZO와 같은 투명 도전성 물질을 스퍼터링한 후 사진 식각하여 만들어진다. 소스 전극(193)은 접촉 구멍(143)을 통하여 데이터선(171)과 연결되어 있으며, 게이트 전극(124)위로 뻗어 있다.
화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(193)과 마주하는 부분(이하‘드레인 전극’이라 함)(195)을 포함한다. 본 발명의 일 실시예에서 드레인 전극(195)과 소스 전극(193)의 마주하는 두 변은 서로 나란하며 구불구불하게 사행(蛇行)한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(141, 162)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다.
도 13 및 도 14를 다시 참조하면, 소스 전극(193), 화소 전극(191) 및 제1 둑(140) 위에는 제2 둑(bank)(180)이 형성되어 있다. 제2 둑(180)에는 제2 개구부(184)가 형성되어 있다. 제2 개구부(184)는 게이트 전극(124) 및 제1 개구부(144) 위에 위치하며 소스 전극(193)과 드레인 전극(195)의 일부와 그 사이의 게이트 절연체(146)를 노출한다.
한편 제2 둑(180)의 제2 개구부(184) 주변에는 복수의 돌기가 형성되어 있다. 본 발명의 일 실시예에서 돌기는 원통 형상일 수 있다. 원통 돌기의 지름은 20 내지 200nm일 수 있고, 본 발명의 일 실시예에서 원통 돌기의 지름은 50nm일 수 있다. 원통 돌기의 높이는 50 내지 1000nm일 수 있고, 본 발명의 일 실시예에서 원통 돌기의 높이는 1000nm일 수 있다.
제2 둑(180)은 유기 물질 또는 유무기 화합 물질로 만들어질 수 있으며, 폴리아크릴(polyacryl)계 화합물, 폴리스티렌(polystyrene)계 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 물질 및 각각의 물질에 불소 화합물을 포함하는 물질로 만들어질 수 있다.
제2 둑(180)은 다음의 방법으로 형성될 수 있다. 소스 전극(193), 화소 전극(191) 및 제1 둑(140)이 형성되어 있는 기판 위에 유동성 물질(도시하지 않음) 도포한다. 그 다음 소정의 패턴이 형성된 몰드(80)를 정렬시킨다. 그 다음 유동성 물질 위에 몰드(80) 접촉시킨 후, 가압한다. 그 다음 유동성 물질에 UV를 조사하여 경화시킨다. 그 후 몰드(80)를 기판으로부터 제거한다.
본 발명의 일 실시예에서 몰드(80)는 제2 개구부(184)에 대응되는 제1 패턴 형성부(82), 제2 개구부(184)의 주변에 복수의 돌기를 형성하기 위한 제2 패턴 형성부(84)를 포함한다. 그리고 나머지 부분에 대응되는 제3 패턴 형성부(86)를 포함한다.
제1 패턴 형성부(82)와 제3 패턴 형성부(86)는 돌출되어 있으며, 제2 패턴 형성부(84)는 복수의 돌기가 형성되는 부분이 오목하게 들어가 있다.
한편 제2 개구부(184)는 제1 개구부(144)보다 작다. 이로써, 하부에 형성되어 있는 게이트 절연체(146)를 제2 둑(180)이 단단하게 고정하여 들뜨는 것(lifting)을 방지할 수 있고, 후속 제조 과정에서 화학 용액이 침투하는 것을 줄일 수 있다.
다시 도 7 및 도 8을 참조하면, 제2 둑(180)의 제2 개구부(184) 내에는 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다.
유기 반도체(154)는 액상의 물질을 제2 개구부(184)에 젯팅하여 형성될 수 있다. 제2 둑(180)은 제2 개구부(184) 주변에 형성된 복수의 돌기를 포함하므로, 연꽃 효과에 의하여 제1 둑(180) 상부 표면에 떨어진 액상의 유기 반도체 물질은 방울로 맺혀서 제2 개구부(184) 내로 떨어지게 된다. 따라서 유기 반도체는 제2 개구부(184) 내에 형성될 수 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있다. 예를 들면 유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결 된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
또한 유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있고, 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있으며, 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
유기 반도체(154)는 게이트 전극(124) 상부에서 소스 전극(193) 및 드레인 전극(195)과 접하며, 그 높이가 제2 둑(180)보다 낮아서 제2 둑(180)으로 완전히 갇혀 있다. 이와 같이 유기 반도체(154)가 둑(180)에 의해 완전히 갇혀 측면이 노출되지 않으므로 후속 공정에서 유기 반도체(154)의 측면으로 화학액 따위가 침투하는 것을 방지할 수 있다.
유기 반도체(154) 위에는 차단 부재(186)가 형성되어 있다. 차단 부재(186)는 불소계 탄화수소 화합물 또는 폴리비닐알코올계 화합물 따위로 만들어지며, 외부의 열, 플라스마 또는 화학 물질로부터 유기 반도체(154)를 보호한다.
차단 부재(186) 위에는 유기 반도체(154)의 보호 기능을 강화하기 위한 다른 보호막(도시하지 않음)이 형성될 수도 있다.
본 발명에 따른 표시판 및 박막 트랜지스터 표시판은 액상의 물질을 젯팅하여 패턴 형성시, 원하는 위치에 패턴을 형성할 수 있는 장점이 있다.
또한 마스크 수가 줄고, 공정이 단순해지는 장점이 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (16)

  1. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 절연 물질을 도포하는 단계,
    소정 패턴이 형성된 몰드를 상기 절연 물질과 접촉시키는 단계,
    상기 몰드를 상기 절연 물질로부터 제거하여 개구부가 있는 둑(bank)을 형성하는 단계,
    상기 개구부에 액상의 물질을 젯팅하는 단계를 포함하고,
    상기 둑의 표면에는 복수의 돌기가 형성되어 있는 표시판의 제조 방법.
  2. 제1항에서,
    상기 몰드는 제1 패턴을 형성하기 위한 제1 패턴 형성부와, 제1 패턴의 주변에 복수의돌기를 형성하기 위한 제2 패턴부를 포함하는 표시판의 제조 방법.
  3. 제1항에서,
    상기 돌기의 크기는 20 내지 200nm인 표시판의 제조 방법.
  4. 제1항에서,
    몰드를 상기 절연 물질과 접촉시키는 단계 후에
    상기 몰드에 압력을 가하는 단계, 및
    상기 유동성 물질에 빛 또는 열을 조사하는 단계를 포함하는 표시판의 제조 방법.
  5. 제1항에서,
    상기 액상의 물질은 유기 반도체, 게이트 절연체, 색 필터 물질, 유기 발광 물질 중 하나인 표시판의 제조 방법.
  6. 제1항에서,
    상기 액상의 물질은 게이트 절연체이고, 상기 게이트 절연체의 유전 상수는 상기 절연 물질의 유전 상수보다 큰 표시판의 제조 방법.
  7. 기판 위에 데이터선을 형성하는 단계,
    상기 데이터선 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 및 상기 제1 절연막 위에 제1 개구부를 정의하는 제1 둑(bank)을 형성하는 단계,
    상기 제1 개구부에 게이트 절연체를 형성하는 단계,
    상기 게이트 절연체 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계,
    상기 소스 전극 및 상기 화소 전극 위에 제2 개구부를 정의하는 제2 둑(bank)을 형성하는 단계, 및
    상기 제2 개구부에 유기 반도체를 형성하는 단계를 포함하고,
    상기 제1 또는 제2 둑의 표면에는 복수의 돌기가 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 돌기는 상기 제1 개구부 또는 상기 제2 개구부의 주변에 형성되어 있는 박막 트랜지스터 표시판의 제조 방법.
  9. 제7항에서,
    상기 제1 둑을 형성하는 단계는 상기 게이트선 및 상기 제1 절연막 위에 유동성 물질을 도포하는 단계,
    소정의 패턴이 형성된 몰드를 상기 유동성 물질과 접촉시키는 단계, 및
    상기 몰드를 상기 유동성 물질로부터 제거하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제7항에서,
    상기 제2 둑을 형성하는 단계는 상기 소스 전극 및 상기 화소 전극 위에 유동성 물질을 도포하는 단계,
    소정의 패턴이 형성된 몰드를 상기 유동성 물질과 접촉시키는 단계, 및
    상기 몰드를 상기 유동성 물질로부터 제거하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제7항에서,
    상기 게이트 절연체는 상기 제1 개구부에 액상으로 젯팅되어 형성되는 박막 트랜지스터 표시판의 제조 방법.
  12. 제7항에서,
    상기 유기 반도체는 상기 제2 개구부에 액상으로 젯팅되어 형성되는 박막 트랜지스터 표시판의 제조 방법.
  13. 기판,
    상기 기판 위에 형성되어 있는 데이터선,
    상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선,
    상기 게이트선 및 상기 데이터선 위에 형성되어 있으며 상기 게이트 전극을 드러내는 제1 개구부를 가지는 제1 둑(bank),
    상기 제1 개구부에 형성되어 있는 게이트 절연체,
    상기 게이트 절연체 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극,
    상기 게이트 절연체 위에 위치하며 상기 소스 전극과 마주하는 드레인 전극 을 포함하는 화소 전극,
    상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 정의하는 제2 둑(bank), 및
    상기 제2 개구부에 형성되어 있는 유기 반도체를 포함하고,
    상기 제1 둑 또는 제2 둑의 표면에는 복수의 돌기가 형성되어 있는 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 돌기는 상기 제1 개구부 또는 상기 제2 개구부의 주변에 형성되어 있는 박막 트랜지스터 표시판.
  15. 제13항에서,
    상기 돌기의 크기는 20 내지 200nm인 박막 트랜지스터 표시판.
  16. 제13항에서,
    상기 제1 개구부는 상기 제2 개구부 보다 큰 박막 트랜지스터 표시판.
KR1020060095109A 2006-09-28 2006-09-28 박막 트랜지스터 표시판 및 그 제조 방법 KR20080029279A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060095109A KR20080029279A (ko) 2006-09-28 2006-09-28 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095109A KR20080029279A (ko) 2006-09-28 2006-09-28 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080029279A true KR20080029279A (ko) 2008-04-03

Family

ID=39531874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095109A KR20080029279A (ko) 2006-09-28 2006-09-28 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080029279A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835205B2 (en) 2010-02-16 2014-09-16 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US9391168B2 (en) 2012-09-18 2016-07-12 Samsung Display Co., Ltd. Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom
KR20170026941A (ko) * 2015-08-31 2017-03-09 엘지디스플레이 주식회사 유기발광다이오드표시장치 및 이의 제조방법
WO2020173908A1 (de) * 2019-02-25 2020-09-03 Osram Opto Semiconductors Gmbh Kontrollierte benetzung bei der herstellung von elektronischen bauteilen
US11943956B2 (en) 2020-06-22 2024-03-26 Samsung Display Co., Ltd. Display apparatus including multi-layered optical function layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835205B2 (en) 2010-02-16 2014-09-16 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US9391168B2 (en) 2012-09-18 2016-07-12 Samsung Display Co., Ltd. Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom
KR20170026941A (ko) * 2015-08-31 2017-03-09 엘지디스플레이 주식회사 유기발광다이오드표시장치 및 이의 제조방법
WO2020173908A1 (de) * 2019-02-25 2020-09-03 Osram Opto Semiconductors Gmbh Kontrollierte benetzung bei der herstellung von elektronischen bauteilen
US11943956B2 (en) 2020-06-22 2024-03-26 Samsung Display Co., Ltd. Display apparatus including multi-layered optical function layer

Similar Documents

Publication Publication Date Title
JP5288706B2 (ja) 薄膜トランジスタ表示板
US7919778B2 (en) Making organic thin film transistor array panels
JP5497976B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
KR20070052067A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101187205B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007184604A5 (ko)
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
KR20080088729A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101197059B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063300A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063174A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR20080029279A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101240654B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
JPWO2008075625A1 (ja) 半導体デバイス
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4605319B2 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid