KR101240654B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101240654B1
KR101240654B1 KR1020060041387A KR20060041387A KR101240654B1 KR 101240654 B1 KR101240654 B1 KR 101240654B1 KR 1020060041387 A KR1020060041387 A KR 1020060041387A KR 20060041387 A KR20060041387 A KR 20060041387A KR 101240654 B1 KR101240654 B1 KR 101240654B1
Authority
KR
South Korea
Prior art keywords
thin film
gate
film transistor
opening
organic semiconductor
Prior art date
Application number
KR1020060041387A
Other languages
English (en)
Other versions
KR20070108993A (ko
Inventor
송근규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060041387A priority Critical patent/KR101240654B1/ko
Priority to US11/551,764 priority patent/US7759676B2/en
Publication of KR20070108993A publication Critical patent/KR20070108993A/ko
Application granted granted Critical
Publication of KR101240654B1 publication Critical patent/KR101240654B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Abstract

본 발명은 기판, 상기 기판 위에서 서로 교차하게 형성되어 있으며 복수의 화소를 포함하는 화소 군(pixel group)을 정의하는 게이트선 및 데이터선, 그리고 상기 게이트선 및 상기 데이터선과 연결되어 있으며 유기 반도체를 포함하는 복수의 박막 트랜지스터를 포함하고, 이웃하는 둘 이상의 화소의 상기 박막 트랜지스터가 모여있는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
박막 트랜지스터, 유기 반도체, 잉크젯

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에서 복수의 화소 배치를 보여주는 평면도이고,
도 2는 도 1의 박막 트랜지스터 표시판의 일부를 확대하여 간략하게 도시한 간략도이고,
도 3은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 그 일부를 확대하여 도시한 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판에서 화소 1(PX1)을 확대하여 도시한 배치도이고,
도 5는 도 4의 박막 트랜지스터 표시판을 V-V 선을 따라 잘라 도시한 단면도이고,
도 6, 도 8, 도 10, 도 12, 도 14, 도 16 및 도 18은 도 4 및 도 5의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII 선을 따라 잘라 도시한 단면도이고,
도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX 선을 따라 잘라 도시한 단면도이고,
도 11 도 10의 박막 트랜지스터 표시판을 XI-XI 선을 따라 잘라 도시한 단면도이고,
도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII 선을 따라 잘라 도시한 단면도이고,
도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 잘라 도시한 단면도이고,
도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII 선을 따라 잘라 도시한 단면도이고,
도 19는 도 18의 박막 트랜지스터 표시판을 XIX-XIX 선을 따라 잘라 도시한 단면도이고,
도 20은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 다른 한 실시예에 따라 그 일부를 확대하여 도시한 배치도이고,
도 21은 도 20의 박막 트랜지스터 표시판을 XXI-XXI 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 129: 게이트선의 끝 부분
160: 층간 절연막 140, 180: 격벽
146: 게이트 절연체 154: 유기 반도체
171: 데이터선 179: 데이터선의 끝 부분
81, 82: 접촉 보조 부재 141, 143, 162, 163: 접촉 구멍
144, 184: 개구부 186: 보호 부재
191: 화소 전극 193: 소스 전극
195: 드레인 전극 Q: 유기 박막 트랜지스터
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
이러한 유기 박막 트랜지스터가 매트릭스(matrix) 형태로 배열되어 있는 유기 박막 트랜지스터 표시판은 기존의 박막 트랜지스터와 비교하여 구조 및 제조 방법에 있어서 많은 차이가 있다.
그 중 하나가 유기 박막 트랜지스터 표시판은 잉크젯 인쇄(inkjet printing) 와 같은 용액 공정(solution process)으로 제작할 수 있는 것이다.
잉크젯 인쇄는 격벽(partition)에 의해 정의되어 있는 개구부(opening)에 유기 용액을 적하하는 방법으로, 유기 반도체 또는 절연막과 같은 유기 박막을 용이하게 형성할 수 있다.
그러나 잉크젯 인쇄로 박막을 형성하는 경우, 유기 용액이 개구부 밖으로 흘러 넘쳐서 이웃하는 화소로 유입될 수 있다. 이 경우 얼룩이 발생하거나 각 화소의 유기 박막 두께가 불균일해져 박막 트랜지스터 특성에 영향을 미칠 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이를 해결하기 위한 것으로서 잉크젯 인쇄 방법으로 유기 박막 트랜지스터 표시판을 제조할 때 유기 박막의 균일성을 높이고 박막 트랜지스터 특성의 저하를 방지하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에서 서로 교차하게 형성되어 있으며 복수의 화소를 포함하는 화소 군(pixel group)을 정의하는 게이트선 및 데이터선, 그리고 상기 게이트선 및 상기 데이터선과 연결되어 있으며 유기 반도체를 포함하는 복수의 박막 트랜지스터를 포함하고, 이웃하는 둘 이상의 화소의 상기 박막 트랜지스터가 모여있다.
상기 이웃하는 둘 이상의 화소의 유기 반도체는 하나의 노즐에서 분사되는 유기 반도체 용액으로 동시에 형성될 수 있다.
상기 이웃하는 둘 이상의 화소의 유기 반도체는 서로 분리되어 있을 수 있다.
상기 이웃하는 둘 이상의 화소의 유기 반도체는 하나의 패턴일 수 있다.
같은 행 또는 열에 배열되어 있는 이웃하는 화소 사이에 한 쌍의 게이트선 또는 한 쌍의 데이터선이 형성되어 있는 부분을 포함할 수 있다.
상기 한 쌍의 게이트선 및 상기 한 쌍의 데이터선이 교차하는 부분에 각각 연결되어 있는 복수의 박막 트랜지스터를 포함하며, 상기 복수의 박막 트랜지스터의 유기 반도체는 하나의 노즐에서 분사된 유기 반도체 용액으로 동시에 형성될 수 있다.
상기 이웃하는 둘 이상의 화소의 유기 반도체는 서로 분리되어 있을 수 있다.
상기 이웃하는 둘 이상의 화소의 유기 반도체는 하나의 패턴일 수 있다.
상기 유기 반도체는 용해성 물질을 포함할 수 있다.
상기 게이트선 및 상기 유기 반도체 사이에 형성되어 있는 게이트 절연체를 더 포함하고, 상기 게이트 절연체는 용해성 물질을 포함할 수 있다.
이웃하는 둘 이상의 화소의 게이트 절연체는 하나의 노즐에서 분사되는 게이트 절연 용액으로 동시에 형성될 수 있다.
상기 게이트 절연체 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 더 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 ITO 또는 IZO를 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 절연막을 더 포함하고, 상기 절연막은 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 개구부를 가지며, 상기 개구부에는 상기 유기 반도체가 형성될 수 있다.
이웃하는 화소의 상기 개구부는 모여있을 수 있다.
상기 화소 군은 4개의 화소를 포함할 수 있다.
이웃하는 둘 이상의 상기 화소는 반전 대칭을 이룰 수 있다.
기판 위에 한 쌍씩 짝을 이루는 복수의 데이터선을 형성하는 단계, 상기 데이터선 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 한 쌍씩 짝을 이루는 복수의 게이트선을 형성하는 단계, 상기 게이트선 위에 제2 절연막을 형성하는 단계, 상기 제2 절연막에 상기 게이트선의 일부를 드러내는 제1 개구부를 형성하는 단계, 상기 제1 개구부에 게이트 절연체를 형성하는 단계, 상기 게이트 절연 체 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 위에 제3 절연막을 형성하는 단계, 상기 제3 절연막에 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 형성하는 단계, 그리고 상기 제2 개구부에 유기 반도체를 형성하는 단계를 포함하고, 상기 게이트 절연체를 형성하는 단계 및 상기 유기 반도체를 형성하는 단계 중 적어도 하나는 잉크젯 인쇄 방법으로 수행하며, 상기 잉크젯 인쇄 방법은 이웃하는 둘 이상의 화소에 하나의 노즐에서 분사되는 유기 용액으로 동시에 적용한다.
상기 제1 개구부를 형성하는 단계 및 상기 제2 개구부를 형성하는 단계 중 적어도 하나는 이웃하는 둘 이상의 화소의 상기 제1 개구부 및 상기 제2 개구부가 모여 있도록 형성할 수 있다.
상기 이웃하는 둘 이상의 화소는 상기 제1 개구부 및 상기 제2 개구부를 공통으로 가질 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부 분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 5를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에서 복수의 화소 배치를 보여주는 평면도이고, 도 2는 도 1의 박막 트랜지스터 표시판의 일부를 확대하여 간략하게 도시한 간략도이고, 도 3은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따른 구조를 가지는 네 개의 화소(PX1, PX2, PX3, PX4)를 확대하여 도시한 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판에서 화소 1(PX1)을 확대하여 도시한 배치도이고, 도 5는 도 4의 박막 트랜지스터 표시판을 V-V 선을 따라 잘라 도시한 단면도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에는 복수의 게이트선(Gn, Gn+1, Gn+2 …) 및 복수의 데이터선(Dn, Dn+1, Dn+2…)이 서로 교차되어 있고, 게이트선 및 데이터선에 의해 정의되는 영역에는 복수의 화소(PX)가 배치되어 있다. 각 화소(PX)에는 게이트선 및 데이터선과 각각 연결되어 있는 박막 트랜지스터(Q)가 배치되어 있다.
같은 행 또는 열에 배열되어 있는 이웃하는 화소 사이에는 한 쌍의 게이트선 또는 한 쌍의 데이터선이 짝을 이루어 배치되어 있거나, 게이트선 또는 데이터선이 배치되어 있지 않는다. 게이트선 또는 데이터선이 배치되어 있지 않은 화소 사이 에는 빛샘을 방지하기 위한 더미 부재(dummy member)(도시하지 않음)가 형성될 수도 있다.
한 쌍의 게이트선 및 한 쌍의 데이터선이 교차하는 부분에는 각 게이트선 및 데이터선과 연결되어 있는 복수의 박막 트랜지스터(Q)가 배치되므로, 한 쌍의 게이트선 및 한 쌍의 데이터선이 교차하는 부분에는 네 개의 박막 트랜지스터가 모여있다.
이 때 각 박막 트랜지스터(Q)는 한 쌍의 게이트선 또는 한 쌍의 데이터선을 중심으로 서로 마주보며, 이를 포함하는 각 화소는 이웃하는 화소와 반전 대칭으로 배열되어 있다.
한편, 상술한 바와 같이 복수의 박막 트랜지스터가 모여 있는 경우, 하나의화소의 박막 트랜지스터와 이웃하는 다른 화소의 박막 트랜지스터와의 간격은 두 배로 커진다. 예컨대, 도 1에서 한 쌍의 데이터선(Dn, Dn+1) 및 한 쌍의 게이트선(Gn, Gn+1)을 중심으로 모여 있는 화소들 중 오른쪽에 배치된 화소의 박막 트랜지스터와, 다른 한 쌍의 데이터선(Dn+2, Dn+3) 및 한 쌍의 게이트선(Gn, Gn+1)을 중심으로 모여있는 화소들 중 왼쪽에 배치된 화소의 박막 트랜지스터는 반전 대칭으로 배열되어 서로 반대쪽에 위치하므로, 그 사이의 간격은 커진다.
도 2에서 A"는 도 1의 이웃하는 네 개의 화소의 박막 트랜지스터(Q)가 모여있는 부분을 개략적으로 표현한 것이고, 도 3에서는 도 2의 A" 부분을 이웃하는 네 개의 화소(PX1, PX2, PX3, PX4)에 대하여 보다 구체적으로 표현하였다.
이와 같이 본 발명의 한 실시예에서는 복수의 박막 트랜지스터가 모여있도 록 배치함으로써 모여있는 복수의 박막 트랜지스터의 유기 반도체 및 유기 절연막 따위를 하나의 노즐에서 분사되는 유기 용액으로 동시에 형성할 수 있다. 한편 또 다른 이웃하는 화소와의 간격은 커지므로 노즐에서 분사된 유기 용액이 개구부 위로 흘러넘쳐 다른 화소로 유입되는 것을 방지할 수 있고 이에 따라 각 화소마다 유기 박막의 두께가 불균일해지는 것을 방지할 수 있다.
그러면 도 3에 도시한 복수의 화소(PX1, PX2, PX3, PX4) 중 하나의 화소(PX1)에 대하여 도 4 및 도 5를 도 1 내지 도 3과 함께 참고하여 상세하게 설명한다.
도 4 및 도 5를 참고하면, 투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 데이터선(171)은 전술한 바와 같이 한 쌍씩 짝을 이루어 배치되어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
데이터선(171)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
데이터선(171)은 그 측면이 기판(110) 면에 대하여 30 내지 80 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 무기 절연물로 만들어질 수 있으며, 무기 절연물의 예로는 질화규소(SiNx) 또는 산화규소(SiO2)를 들 수 있다. 층간 절연막(160)의 두께는 약 2,000 내지 4㎛일 수 있다.
층간 절연막(160)에는 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(163, 162)을 가진다.
층간 절연막(160) 위에는 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터선(171)과 교차한다. 게이트선(121)은 전술한 바와 같이 한 쌍씩 짝을 이루어 배치되어 있다. 각 게이트선(121)은 위 또는 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음) 는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
게이트선(121)은 데이터선(171)과 동일한 재료로 만들어질 수 있다.
게이트선(121)의 측면 또한 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30 내지 약 80도인 것이 바람직하다.
게이트선(121) 위에는 하부 격벽(140)이 형성되어 있다. 하부 격벽(140)은 유기 물질로 만들어질 수 있으며, 그 예로는 폴리아크릴(polyacryl)계 화합물, 폴리스티렌(polystyrene)계 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 용해성 고분자 화합물을 들 수 있다. 하부 격벽(140)의 두께는 5,000 내지 4㎛ 정도일 수 있다.
하부 격벽(140)은 데이터선(171)의 끝 부분(179) 부근에는 존재하지 않는다. 이는 데이터선(171)의 끝 부분(179) 위에 형성된 층간 절연막(160)과 하부 격벽(140)이 접착성(adhesion) 불량으로 분리되는 것을 방지하는 한편, 데이터선(171)의 끝 부분(179)과 외부 회로가 효과적으로 연결되도록 절연막의 두께를 줄이기 위함이다.
하부 격벽(140)에는 게이트 전극(124)을 드러내는 복수의 개구부(144), 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(141) 및 데이터선(171)의 돌출부(173)를 드러내는 복수의 접촉 구멍(143)이 형성되어 있다.
하부 격벽(140)의 개구부(144) 안에는 게이트 절연체(gate insulator)(146)가 형성되어 있다. 게이트 절연체(146)는 게이트 전극(124)을 덮으며, 그 두께는 1,000 내지 10,000 정도이다. 개구부(144)의 측벽은 그 높이가 게이트 절연체(146)보다 높아서 하부 격벽(140)이 둑(bank)의 역할을 하며, 개구부(144)는 게이트 절연체(146)의 표면이 평탄해질 수 있도록 충분한 크기를 가진다.
게이트 절연체(146)는 유기 물질 또는 무기 물질로 만들어진다. 이러한 유기 물질의 예로는 폴리이미드(polyimide)계 화합물, 폴리비닐알코올(polyvinyl alcohol)계 화합물, 폴리플루오란(polyfluorane)계 화합물, 파릴렌(parylene) 등의 용해성 고분자 화합물을 들 수 있으며, 무기 물질의 예로는 옥타데실트리클로로실란(octadecyl trichloro silane, OTS)로 표면처리된 산화규소 따위를 들 수 있다.
하부 격벽(140) 및 게이트 절연체(146) 위에는 복수의 소스 전극(source electrode)(193), 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 IZO 또는 ITO 등과 같은 투명한 도전 물질로 만들어질 수 있으며, 그 두께는 약 300 내지 약 1000 일 수 있다.
ITO 또는 IZO는 유기 반도체와 일 함수(work function) 차이가 크지 않은 도전 물질로서, 유기 반도체와 직접 접촉하는 소스 전극(193) 및 드레인 전극(195)이 ITO 또는 IZO로 만들어짐으로써 유기 반도체와 전극 사이에 쇼트키 장벽(schottky barrier)을 낮추어 캐리어 주입 및 이동을 용이하게 할 수 있다.
소스 전극(193)은 접촉 구멍(143)을 통하여 데이터선(171)의 돌출부(173)와 연결되어 있으며 게이트 전극(124) 위로 뻗어 있다.
화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(193)과 마주하는 부분(이하 '드레인 전극'이라 함)(195)을 포함한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(141, 162)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
소스 전극(193), 화소 전극(191) 및 하부 격벽(140) 위에는 복수의 상부 격벽(180)이 형성되어 있다.
상부 격벽(180)에는 복수의 개구부(184)가 형성되어 있다. 개구부(184)는 게이트 전극(124) 및 하부 격벽(140)의 개구부(144) 위에 위치하며 소스 전극(193)과 드레인 전극(195)의 일부와 그 사이의 게이트 절연체(146)를 노출한다.
상부 격벽(180)은 용액 공정이 가능한 감광성 유기 물질로 만들어지며, 그 두께는 약 5,000 내지 4㎛ 일 수 있다. 상부 격벽(180)의 개구부(184)는 하부 격벽(140)의 개구부(144)보다 작다. 이로써, 하부에 형성되어 있는 게이트 절연체(146)를 상부 격벽(180)이 단단하게 고정하여 들뜨는 것(lifting)을 방지할 수 있고, 후속 제조 과정에서 화학 용액이 침투하는 것을 줄일 수 있다.
상부 격벽(180)의 개구부(184)에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다. 유기 반도체(154)는 게이트 전극(124) 상부에서 소스 전극(193) 및 드레인 전극(195)과 접하며, 그 높이가 상부 격벽(180)보다 낮아서 상부 격벽(180)으로 완전히 갇혀 있다. 이와 같이 유기 반도체(154)가 상부 격벽(180)에 의해 완전히 갇혀 측면이 노출되지 않으므로 후속 공정에서 유기 반도체(154)의 측면으로 화학액 따위가 침투하는 것을 방지할 수 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있으며, 잉크젯 인쇄 방법(inkjet printing)으로 형성될 수 있다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
유기 반도체(154)의 두께는 약 300 내지 3,000일 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극(195)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)(Q)를 이룬다. 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성되며, 소스 전극(193)과 드레인 전극(195)의 마주보는 면을 구불구불하게 형성하는 경우 채널 폭을 늘릴 수 있어서 전류 특성을 개선할 수 있다.
화소 전극(191)은 박막 트랜지스터(Q)에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
유기 반도체(154) 위에는 보호 부재(186)가 형성되어 있다. 보호 부재(186)는 불소계 탄화수소 화합물 또는 폴리비닐알코올계 화합물 따위로 만들어지며, 외부의 열, 플라스마 또는 화학 물질로부터 유기 반도체(154)를 보호한다.
그러면 도 4 및 도 5에 도시한 박막 트랜지스터를 제조하는 방법에 대하여 도 6 내지 도 19를 도 1 내지 도 5와 함께 참고하여 상세히 설명한다.
도 6, 도 8, 도 10, 도 12, 도 14, 도 16 및 도 18은 도 4 및 도 5의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII 선을 따라 잘라 도시한 단면도이고, 도 9는 도 8의 박막 트랜지스터 표시판을 IX-IX 선을 따라 잘라 도시한 단면도이고, 도 11 도 10의 박막 트랜지스터 표시판을 XI-XI 선을 따라 잘라 도시한 단면도이고, 도 13은 도 12의 박막 트랜지스터 표시판을 XIII-XIII 선을 따라 잘라 도시한 단면도이고, 도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 잘라 도시한 단면도이고, 도 17은 도 16의 박막 트랜지스터 표시판을 XVII-XVII 선을 따라 잘라 도시한 단면도이고, 도 19는 도 18의 박막 트랜지스터 표시판을 XIX-XIX 선을 따라 잘라 도시한 단면도이다.
먼저 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 도전층을 적층하고 이를 사진 식각하여, 도 6 및 도 7에 도시한 바와 같이, 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171)을 형성한다.
다음, 도 8 및 도 9에 도시한 바와 같이, 무기 물질을 화학 기상 증착(chemical vapor deposition, CVD)하여 접촉 구멍(163, 162)을 가지는 층간 절연막(160)을 형성한다.
다음, 도 10 및 도 11에 도시한 바와 같이, 층간 절연막(160) 위에 도전층을 적층하고 사진 식각하여, 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성한다.
다음, 도 12 및 도 13에 도시한 바와 같이, 감광성 유기물 등을 스핀 코팅하고 패터닝하여 개구부(144) 및 접촉 구멍(141, 143)의 상부 측벽을 가지는 하부 격벽(140)을 형성한다. 이 때 데이터선(171)의 끝 부분(179) 부근은 유기물이 모두 제거되도록 한다.
다음, 도 14 및 도 15에 도시한 바와 같이, 하부 격벽(140)의 개구부(144)에 잉크젯 인쇄 방법 등으로 게이트 절연체(146)를 형성한다. 잉크젯 인쇄 방법으로 게이트 절연체(146)를 형성하는 경우 개구부(144)에 용액을 적하한 다음 건조한다.
다음, 도 16 및 도 17에 도시한 바와 같이, 비정질 ITO 등을 스퍼터링한 후 사진 식각하여 데이터 전극(195)을 포함하는 화소 전극(191), 소스 전극(193) 및 접촉 보조 부재(81, 82)를 형성한다. 스퍼터링 온도는 25 내지 130 의 저온, 특히 상온인 것이 바람직하며, 비정질 ITO는 약염기성 식각액을 사용하여 식각하는 것이 바람직하다. 이와 같이 ITO를 저온에서 형성하고 약염기성 식각액으로 식각함으로써 유기물로 만들어진 하부의 게이트 절연체(146) 및 하부 격벽(140)이 열 및 화학액으로 인하여 손상되는 것을 방지할 수 있다.
다음, 도 18 및 도 19에 도시한 바와 같이, 감광성 유기막을 도포하고 현상하여 개구부(184)를 가지는 상부 격벽(180)을 형성한다.
다음, 도 4 및 도 5에 도시한 바와 같이, 개구부(184)에 잉크젯 인쇄 방법 등으로 유기 반도체(154) 및 보호 부재(186)를 연속하여 형성한다.
상기 공정 중, 게이트 절연체(146) 및 유기 반도체(154) 따위는 노즐에서 유기 용액을 분사하는 잉크젯 인쇄 방법으로 형성한다. 이 때, 도 1 내지 도 3에 도시한 바와 같이, 한 쌍의 게이트선 및 한 쌍의 데이터선이 교차하는 지점에 모여있는 복수의 박막 트랜지스터는 하나의 노즐에서 분사되는 용액으로 동시에 형성할 수 있다.
한편, 모여있는 박막 트랜지스터와 이에 이웃하는 화소의 박막 트랜지스터 사이의 간격은 약 2배 정도 멀리 떨어져 있다. 이에 따라 화소에 분사된 용액이 흘러 넘쳐서 이웃 화소로 유입되는 것을 방지할 수 있고 각 화소의 유기막의 두께를 균일하게 형성할 수 있다.
이와 같이 본 발명의 한 실시예에 따르면 이웃하는 화소의 박막 트랜지스터 사이의 간격을 좁히거나 넓혀서 잉크젯 공정을 효율적으로 수행하는 한편 유기 용액이 다른 화소로 유입되는 것을 방지할 수 있다.
그러면 본 발명의 다른 한 실시예에 따른 박막 트랜지스터에 대하여 도 20 및 도 21을 도 1 및 도 2와 함께 참고하여 설명한다. 전술한 실시예와 중복되는 내용은 생략한다.
도 20은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 다른 한 실시예에 따라 그 일부를 확대하여 도시한 배치도이고, 도 21은 도 20의 박막 트랜지스터 표시판을 XXI-XXI 선을 따라 잘라 도시한 단면도이다.
도 20 및 도 21에서 이웃하는 화소에서 대응하는 도면 부호를 구별하기 위하여, 네 개의 화소(PX1, PX2, PX3, PX4)의 각 도면 부호에 'a', 'b', 'c', 'd'를 붙였으며, 전술한 실시예와 대응하는 일부 도면 부호는 생략하였다.
도 4 및 도 5를 참고하면, 절연 기판(110) 위에 복수의 데이터선(171a, 171b)이 형성되어 있다.
데이터선(171a, 171b)은 한 쌍씩 짝을 이루어 배치되어 있고, 각 데이터선(171a, 171b)은 옆으로 돌출한 복수의 돌출부(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다.
데이터선(171a, 171b) 위에는 층간 절연막(160)이 형성되어 있다.
층간 절연막(160) 위에는 복수의 게이트선(121a, 121b)이 형성되어 있다.
게이트선(121a, 121b)은 한 쌍씩 짝을 이루어 배치되어 있으며, 각 게이트선(121a, 121b)은 위 또는 아래로 돌출한 복수의 게이트 전극(124a, 124b, 124c, 124d)을 포함한다.
게이트선(121a, 121b) 위에는 하부 격벽(140)이 형성되어 있다.
하부 격벽(140)에는 복수의 게이트 전극(124a, 124b, 124c, 124d)을 모두 드러내는 개구부(144)가 형성되어 있다.
하부 격벽(140)의 개구부(144) 안에는 게이트 절연체(146)가 형성되어 있다. 게이트 절연체(146)는 복수의 게이트 전극(124a, 124b, 124c, 124d)을 덮고 있으며, 복수의 박막 트랜지스터에서 공통되는 하나의 패턴으로 형성되어 있다. 개구부(144)의 측벽은 그 높이가 하부 격벽(140)보다 높아서 하부 격벽(140)이 둑(bank)의 역할을 하며, 개구부(144)는 게이트 절연체(146)의 표면이 평탄해질 수 있도록 충분한 크기를 가진다. 게이트 절연체(146)는 잉크젯 인쇄 방법으로 형성될 수 있으며, 하나의 노즐에서 분사된 게이트 절연 용액으로 복수의 화소(PX1, PX2, PX3, PX4)의 박막 트랜지스터의 게이트 절연체를 한번에 형성할 수 있다.
하부 격벽(140) 및 게이트 절연체(146) 위에는 복수의 소스 전극(193a, 193b, 193c, 193d) 및 복수의 화소 전극(191a, 191b, 191c, 191d)이 형성되어 있다.
소스 전극(193a, 193b, 193c, 193d)은 데이터선(171a, 171b)과 연결되어 있 으며 게이트 전극(124a, 124b, 124c, 124d) 위로 뻗어 있다.
화소 전극(191a, 191b, 191c, 191d)은 게이트 전극(124a, 124b, 124c, 124d)을 중심으로 소스 전극(193a, 193b, 193c, 193d)과 마주하는 부분(이하 '드레인 전극'이라 함)(195a, 195b, 195c, 195d)을 포함한다.
소스 전극(193a, 193b, 193c, 193d), 화소 전극(191a, 191b, 191c, 191d) 및 하부 격벽(140) 위에는 복수의 상부 격벽(180)이 형성되어 있다.
상부 격벽(180)에는 복수의 개구부(184)가 형성되어 있다.
개구부(184)는 게이트 전극(124a, 124b, 124c, 124d) 및 하부 격벽(140)의 개구부(144) 위에 위치하며, 복수의 화소(PX1, PX2, PX3, PX4)의 박막 트랜지스터를 이루는 소스 전극(193a, 193b, 193c, 193d) 및 드레인 전극(195a, 195b, 195c, 195d)의 일부와 그 사이의 게이트 절연체(146)를 노출한다.
상부 격벽(180)의 개구부(184)에는 복수의 섬형 유기 반도체(154)가 형성되어 있다. 유기 반도체(154)는 게이트 전극(124a, 124b, 124c, 124d) 상부에서 소스 전극(193a, 193b, 193c, 193d) 및 드레인 전극(195a, 195b, 195c, 195d)과 접하며, 복수의 박막 트랜지스터에서 공통되는 하나의 패턴으로 형성되어 있다.
유기 반도체(154)는 잉크젯 인쇄 방법으로 형성될 수 있으며, 하나의 노즐에서 분사된 유기 반도체 용액으로 복수의 화소(PX1, PX2, PX3, PX4)의 박막 트랜지스터의 반도체를 한번에 형성할 수 있다.
유기 반도체(154) 위에는 보호 부재(186)가 형성되어 있다. 보호 부재(186)또한 잉크젯 인쇄 방법으로 형성될 수 있으며, 복수의 박막 트랜지스터에서 공통되는 유기 반도체(154)를 덮는 하나의 패턴으로 형성될 수 있다.
본 실시예는 전술한 실시예와 달리, 한 쌍의 게이트선(121a, 121b) 및 한 쌍의 데이터선(171a, 171b)이 교차하는 부분에 모여있는 복수의 박막 트랜지스터에서 잉크젯 인쇄 방법으로 형성되는 유기 반도체(154) 및 게이트 절연체(146)가 복수의 박막 트랜지스터에 공통되도록 하나의 패턴으로 형성되어 있다.
이 경우, 유기 반도체(154) 및 게이트 절연체(146)가 적하되는 개구부(144, 184)는 크게 형성되어야 한다. 개구부(144, 184)가 큰 경우 유기 용액이 적하되는 부분의 공정 마진을 크게 할 수 있어서 유기 반도체 용액 또는 게이트 절연 용액을 평탄하게 형성할 수 있다. 따라서 각 화소의 채널에서 유기 박막의 두께를 균일하게 형성할 수 있어서 박막 트랜지스터 특성을 개선할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이웃하는 화소의 박막 트랜지스터 사이의 간격을 좁히거나 넓혀서 잉크젯 공정을 효율적으로 수행하는 한편, 유기 용액이 다른 화소로 유입되는 것을 방지하고 유기 반도체와 같은 유기 박막의 두께를 균일하게 하여 박막 트랜지스터 특성이 저하되는 것을 방지할 수 있다.

Claims (20)

  1. 기판,
    상기 기판 위에서 서로 교차하게 형성되어 있으며 복수의 화소를 포함하는 화소 군(pixel group)을 정의하는 게이트선 및 데이터선, 그리고
    상기 게이트선 및 상기 데이터선과 연결되어 있으며 유기 반도체를 포함하는 복수의 박막 트랜지스터
    를 포함하고,
    이웃하는 둘 이상의 화소의 상기 박막 트랜지스터가 모여있고,
    상기 이웃하는 둘 이상의 화소의 유기 반도체는 하나의 노즐에서 분사되는 유기 반도체 용액으로 동시에 형성되는
    박막 트랜지스터 표시판.
  2. 삭제
  3. 제1항에서,
    상기 이웃하는 둘 이상의 화소의 유기 반도체는 서로 분리되어 있는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 이웃하는 둘 이상의 화소의 유기 반도체는 하나의 패턴인 박막 트랜지스터 표시판.
  5. 제1항에서,
    같은 행 또는 열에 배열되어 있는 이웃하는 화소 사이에 한 쌍의 게이트선 또는 한 쌍의 데이터선이 형성되어 있는 부분을 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 한 쌍의 게이트선 및 상기 한 쌍의 데이터선이 교차하는 부분에 각각 연결되어 있는 복수의 박막 트랜지스터를 포함하며,
    상기 복수의 박막 트랜지스터의 유기 반도체는 하나의 노즐에서 분사된 유기 반도체 용액으로 동시에 형성되는
    박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 이웃하는 둘 이상의 화소의 유기 반도체는 서로 분리되어 있는 박막 트랜지스터 표시판.
  8. 제6항에서,
    상기 이웃하는 둘 이상의 화소의 유기 반도체는 하나의 패턴인 박막 트랜지 스터 표시판.
  9. 제8항에서,
    상기 유기 반도체는 용해성 물질을 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 게이트선 및 상기 유기 반도체 사이에 형성되어 있는 게이트 절연체를 더 포함하고,
    상기 게이트 절연체는 용해성 물질을 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    이웃하는 둘 이상의 화소의 게이트 절연체는 하나의 노즐에서 분사되는 게이트 절연 용액으로 동시에 형성되는 박막 트랜지스터 표시판.
  12. 제10항에서,
    상기 게이트 절연체 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 더 포함하는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 소스 전극 및 상기 드레인 전극은 ITO 또는 IZO를 포함하는 박막 트랜지스터 표시판.
  14. 제12항에서,
    상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있는 절연막을 더 포함하고,
    상기 절연막은 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 개구부를 가지며,
    상기 개구부에는 상기 유기 반도체가 형성되어 있는
    박막 트랜지스터 표시판.
  15. 제14항에서,
    이웃하는 화소의 상기 개구부는 모여있는 박막 트랜지스터 표시판.
  16. 제1항에서,
    상기 화소 군은 4개의 화소를 포함하는 박막 트랜지스터 표시판.
  17. 제1항에서,
    이웃하는 둘 이상의 상기 화소는 반전 대칭을 이루는 박막 트랜지스터 표시판.
  18. 기판 위에 한 쌍씩 짝을 이루는 복수의 데이터선을 형성하는 단계,
    상기 데이터선 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에 한 쌍씩 짝을 이루는 복수의 게이트선을 형성하는 단계,
    상기 게이트선 위에 제2 절연막을 형성하는 단계,
    상기 제2 절연막에 상기 게이트선의 일부를 드러내는 제1 개구부를 형성하는 단계,
    상기 제1 개구부에 게이트 절연체를 형성하는 단계,
    상기 게이트 절연체 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극 위에 제3 절연막을 형성하는 단계,
    상기 제3 절연막에 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 형성하는 단계, 그리고
    상기 제2 개구부에 유기 반도체를 형성하는 단계
    를 포함하고,
    상기 게이트 절연체를 형성하는 단계 및 상기 유기 반도체를 형성하는 단계 중 적어도 하나는 잉크젯 인쇄 방법으로 수행하며,
    상기 잉크젯 인쇄 방법은 이웃하는 둘 이상의 화소에 하나의 노즐에서 분사되는 유기 용액으로 동시에 적용하는
    박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    상기 제1 개구부를 형성하는 단계 및 상기 제2 개구부를 형성하는 단계 중 적어도 하나는 이웃하는 둘 이상의 화소의 상기 제1 개구부 및 상기 제2 개구부가 모여 있도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제18항에서,
    상기 이웃하는 둘 이상의 화소는 상기 제1 개구부 및 상기 제2 개구부를 공통으로 가지는 박막 트랜지스터 표시판의 제조 방법.
KR1020060041387A 2006-05-09 2006-05-09 박막 트랜지스터 표시판 및 그 제조 방법 KR101240654B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060041387A KR101240654B1 (ko) 2006-05-09 2006-05-09 박막 트랜지스터 표시판 및 그 제조 방법
US11/551,764 US7759676B2 (en) 2006-05-09 2006-10-23 Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060041387A KR101240654B1 (ko) 2006-05-09 2006-05-09 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070108993A KR20070108993A (ko) 2007-11-15
KR101240654B1 true KR101240654B1 (ko) 2013-03-08

Family

ID=38684283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060041387A KR101240654B1 (ko) 2006-05-09 2006-05-09 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7759676B2 (ko)
KR (1) KR101240654B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5269305B2 (ja) * 2005-11-17 2013-08-21 三星ディスプレイ株式會社 有機発光表示装置
US20100033407A1 (en) * 2007-03-29 2010-02-11 Chihiro Harada Organic el display apparatus and manufacture method thereof
KR101393636B1 (ko) * 2007-07-24 2014-05-09 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조방법
US7855121B2 (en) * 2009-03-27 2010-12-21 Samsung Electronics Co., Ltd. Method of forming organic thin film and method of manufacturing semiconductor device using the same
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104685556B (zh) * 2012-10-01 2017-05-03 夏普株式会社 电路基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001742A (ko) * 2003-06-26 2005-01-07 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
KR20050023012A (ko) * 2003-08-28 2005-03-09 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154147B1 (en) * 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
US6624860B1 (en) * 1998-01-26 2003-09-23 Sharp Kabushiki Kaisha Color filter layer providing transmitted light with improved brightness and display device using same
JP4488709B2 (ja) * 2003-09-29 2010-06-23 三洋電機株式会社 有機ｅｌパネル
TWI239424B (en) * 2003-10-15 2005-09-11 Hannstar Display Corp Liquid crystal display panel and driving method therefor
JP4312630B2 (ja) * 2004-03-02 2009-08-12 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US7199397B2 (en) * 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006278213A (ja) * 2005-03-30 2006-10-12 Seiko Epson Corp 電子デバイス用基板、電子デバイス、電子デバイスの製造方法および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001742A (ko) * 2003-06-26 2005-01-07 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
KR20050023012A (ko) * 2003-08-28 2005-03-09 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법

Also Published As

Publication number Publication date
KR20070108993A (ko) 2007-11-15
US7759676B2 (en) 2010-07-20
US20070262308A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
US7919778B2 (en) Making organic thin film transistor array panels
KR101187205B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101197053B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052067A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
KR101272328B1 (ko) 잉크젯 프린팅 시스템 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
US8399311B2 (en) Thin film transistor array panel and method of manufacture
KR20070063300A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101240654B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070111772A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070094252A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070062743A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 7