KR101189274B1 - 유기 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

유기 박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101189274B1
KR101189274B1 KR1020050075596A KR20050075596A KR101189274B1 KR 101189274 B1 KR101189274 B1 KR 101189274B1 KR 1020050075596 A KR1020050075596 A KR 1020050075596A KR 20050075596 A KR20050075596 A KR 20050075596A KR 101189274 B1 KR101189274 B1 KR 101189274B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
forming
opening
data line
Prior art date
Application number
KR1020050075596A
Other languages
English (en)
Other versions
KR20070021388A (ko
Inventor
김보성
홍문표
이용욱
오준학
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050075596A priority Critical patent/KR101189274B1/ko
Priority to JP2006221910A priority patent/JP5148086B2/ja
Priority to CN2006101155541A priority patent/CN1917226B/zh
Priority to TW095130504A priority patent/TW200711145A/zh
Priority to US11/507,095 priority patent/US7994494B2/en
Publication of KR20070021388A publication Critical patent/KR20070021388A/ko
Application granted granted Critical
Publication of KR101189274B1 publication Critical patent/KR101189274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Abstract

본 발명은 기판, 상기 기판 위에 형성되어 있는 데이터선, 상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선, 상기 게이트선 및 상기 데이터선 위에 형성되어 있으며 상기 게이트 전극을 드러내는 제1 개구부를 가지는 층간 절연막, 상기 제1 개구부에 형성되어 있는 게이트 절연체, 상기 게이트 절연체 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극, 상기 게이트 절연체 위에 위치하며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 정의하는 둑(bank), 그리고 상기 제2 개구부에 형성되어 있는 유기 반도체를 포함하는 유기 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
유기 반도체, 둑(bank), 절연체, 잉크젯, 유전 상수

Description

유기 박막 트랜지스터 표시판 및 그 제조 방법{ORGANIC THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 도 7, 도 9 및 도 11은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 유기 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 유기 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 10은 도 9의 유기 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고,
도 12는 도 11의 유기 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 127: 유지 축전기용 도전체
129: 게이트선의 끝 부분 131: 유지 전극선
137: 유지 전극 140, 160, 180: 층간 절연막
146: 게이트 절연체 154: 유기 반도체
171: 데이터선 179: 데이터선의 끝 부분
81, 82: 접촉 보조 부재 141, 143, 147, 162, 163: 접촉 구멍
144, 184: 개구부 186: 차단 부재
191: 화소 전극 193: 소스 전극
195: 드레인 전극 Q: 유기 박막 트랜지스터
본 발명은 유기 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD)나 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 사용하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 저온에서 용액 공정(solution process)으로 제작할 수 있어서 증착 공정 만으로 한계가 있는 대면적 평판 표시 장치에도 쉽게 적용할 수 있다. 또한 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.
그러나 유기 반도체는 내화학성이 약하여 공정 도중에 쉽게 손상될 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 공정 중 유기 반도체에 미치는 나쁜 영향을 줄임과 동시에 유기 박막 트랜지스터의 특성을 개선하는 것이다.
본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있는 데이터선, 상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선, 상기 게이트선 및 상기 데이터선 위에 형성되어 있으며 상기 게이트 전극을 드러내는 제1 개구부를 가지는 층간 절연막, 상기 제1 개구부에 형성되어 있는 게이트 절연체, 상기 게이트 절연체 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극, 상기 게이트 절연체 위에 위치하며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 정의하는 둑, 그리고 상기 제2 개구부에 형성되어 있는 유기 반도체를 포함한다.
또한, 상기 제2 개구부는 상기 제1 개구부보다 작을 수 있다.
또한, 상기 게이트 절연체는 상기 층간 절연막보다 유전 상수가 높을 수 있다.
또한, 상기 게이트 절연체는 폴리이미드계 화합물, 폴리비닐알코올계 화합물 및 폴리플루오란계 화합물에서 선택된 적어도 1종의 물질을 포함할 수 있다.
또한, 상기 층간 절연막은 폴리아크릴계 화합물, 폴리스티렌계 화합물, 산화 규소, 질화규소, 벤조시클로부탄에서 선택된 적어도 1종의 물질을 포함할 수 있다.
또한, 상기 유기 반도체 위에 형성되어 있는 차단 부재를 더 포함할 수 있 다.
또한, 상기 차단 부재는 불소계 탄화수소 화합물 또는 폴리비닐알코올계 화합물을 포함할 수 있다.
또한, 상기 데이터선과 동일한 층에 형성되어 있는 유지 전극을 더 포함할 수 있다.
또한, 상기 게이트선과 동일한 층에 형성되어 있고 상기 화소 전극과 연결되어 있으며 상기 유지 전극과 중첩하는 도전체를 더 포함할 수 있다.
또한, 상기 층간 절연막, 상기 게이트 절연체, 상기 둑 및 상기 유기 반도체 중 적어도 하나는 용해성 물질을 포함할 수 있다.
또한, 상기 층간 절연막 및 상기 둑 중 적어도 하나는 감광성 유기 물질로 만들어질 수 있다.
또한, 상기 소스 전극 및 상기 화소 전극을 ITO 또는 IZO를 포함할 수 있다.
또한, 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 제조 방법은 기판 위에 데이터선을 형성하는 단계, 상기 데이터선 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 및 상기 제1 절연막 위에 제2 절연막을 적층하는 단계, 상기 제2 절연막에 상기 게이트 전극을 노출하는 제1 개구부를 형성하는 단계, 상기 제1 개구부에 게이트 절연체를 형성하는 단계, 상기 게이트 절연체 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 화소 전극 위에 제2 개구부를 가진 둑을 형성하는 단계, 상기 제2 개구부에 유기 반도체를 형성하는 단계를 포함한다.
또한, 상기 제2 개구부는 상기 제1 개구부보다 작을 수 있다.
또한, 상기 유기 반도체를 형성하는 단계 후에 상기 유기 반도체를 덮는 차단 부재를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 제1 절연막을 형성하는 단계, 상기 게이트 절연체를 형성하는 단계, 상기 둑을 형성하는 단계, 상기 유기 반도체를 형성하는 단계 및 상기 차단 부재를 형성하는 단계 중 적어도 하나는 용액 공정으로 수행할 수 있다.
또한, 상기 게이트 절연체를 형성하는 단계 및 상기 유기 반도체를 형성하는 단계 중 적어도 하나는 잉크젯 인쇄 방법으로 수행할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며 데이터선(171)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 두 데이터선(171) 사이에 위치하며 두 데이터선(171) 중 왼쪽에 가깝다. 유지 전극선(131)은 옆으로 확장된 유지 전극(storage electrode)(137)을 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
데이터선(171) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 기판(110)과의 접착성이 우수하거나, 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이나 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 데이터선(171) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 유지 전극선(131)은 그 측면이 기판(110) 면에 대하여 30。 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171) 및 유지 전극선(131) 위에는 하부 층간 절연막(lower interlayer insulating layer)(160)이 형성되어 있다. 하부 층간 절연막(160)은 무기 절연물 또는 유기 절연물로 만들어질 수 있으며, 무기 절연물의 예로는 질화 규소(SiNx) 또는 산화규소(SiO2)를 들 수 있다. 하부 층간 절연막(160)의 두께는 약 2,000Å 내지 4㎛일 수 있다.
하부 층간 절연막(160)에는 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(163, 162)을 가질 수 있다.
하부 층간 절연막(160) 위에는 복수의 게이트선(gate line)(121) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(127)가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터선(171) 및 유지 전극선(131)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
유지 축전기용 도전체(127)는 게이트선(121)과 분리되어 있으며, 유지 전극(137)과 중첩한다.
게이트선(121) 및 유지 축전기용 도전체(127)는 데이터선(171) 및 유지 전극선(131)과 동일한 재료로 만들어질 수 있다. 게이트선(121) 및 유지 축전기용 도전체(127)의 측면 또한 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80° 인 것이 바람직하다.
게이트선(121) 및 유지 축전기용 도전체(127) 위에는 상부 층간 절연막(140) 이 형성되어 있다. 상부 층간 절연막(140)은 약 2.5 내지 4.0 정도의 비교적 낮은 유전 상수(dielectric constant)를 가지는 유기 물질 또는 무기 물질로 만들어진다. 유기 물질의 예로는 폴리아크릴(polyacryl)계 화합물, 폴리스티렌(polystyrene)계 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 용해성 고분자 화합물을 들 수 있고, 무기 물질의 예로는 질화규소 및 산화규소를 들 수 있다. 상부 층간 절연막(140)의 두께는 5,000Å 내지 4㎛ 정도일 수 있다.
이와 같이 유전 상수가 낮은 상부 층간 절연막(140)을 둠으로써 데이터선(171) 및 게이트선(121)과 상부 도전층과의 기생 용량(parasitic capacitance)을 줄일 수 있다.
상부 층간 절연막(140)은 데이터선(171)의 끝 부분(179) 부근에는 존재하지않는다. 이는 데이터선(171)의 끝 부분(179) 위에 형성된 하부 층간 절연막(160)과 상부 층간 절연막(140)이 접착성(adhesion) 불량으로 분리되는 것을 방지하는 한편, 데이터선(171)의 끝 부분(179)과 외부 회로가 효과적으로 연결되도록 층간 절연막의 두께를 줄이기 위함이다.
상부 층간 절연막(140)에는 게이트 전극(124)을 드러내는 복수의 개구부(144), 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(141), 데이터선(171)의 돌출부(173)를 드러내는 복수의 접촉 구멍(143) 그리고 유지 축전기용 도전체(127)를 드러내는 복수의 접촉 구멍(147)이 형성되어 있다.
상부 층간 절연막(140)의 개구부(144) 안에는 게이트 절연체(gate insulator)(146)가 형성되어 있다. 게이트 절연체(146)는 게이트 전극(124)을 덮으며, 그 두께는 1,000 내지 10,000Å 정도이다. 개구부(144)의 측벽은 그 높이가 상부 층간 절연막(140)보다 높아서 상부 층간 절연막(140)이 둑(bank)의 역할을 하며, 개구부(144)는 게이트 절연체(146)의 표면이 평탄해질 수 있도록 충분한 크기를 가진다.
게이트 절연체(146)는 약 3.5 내지 10 정도의 비교적 높은 유전 상수를 가지는 유기 물질 또는 무기 물질로 만들어진다. 이러한 유기 물질의 예로는 폴리이미드(polyimide)계 화합물, 폴리비닐알코올(polyvinyl alcohol)계 화합물, 폴리플루오란(polyfluorane)계 화합물, 파릴렌(parylene) 등의 용해성 고분자 화합물을 들 수 있으며, 무기 물질의 예로는 옥타데실트리클로로실란(octadecyl trichloro silane, OTS)로 표면처리된 산화규소 따위를 들 수 있다. 특히, 게이트 절연체(146)의 유전 상수는 상부 층간 절연막(140)보다 높은 것이 바람직하다.
이와 같이 유전 상수가 높은 게이트 절연체(146)를 둠으로써, 유기 박막 트랜지스터의 문턱 전압(threshold voltage)을 낮추고 전류량(Ion)을 증가시켜 유기 박막 트랜지스터의 효율을 높일 수 있다.
상부 층간 절연막(140) 및 게이트 절연체(146) 위에는 복수의 소스 전극(source electrode)(193), 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 IZO 또는 ITO 등과 같은 투명한 도전 물질로 만들어질 수 있으며, 그 두께는 약 300Å 내지 약 800Å일 수 있다.
소스 전극(193)은 접촉 구멍(143)을 통하여 데이터선(171)과 연결되어 있으며 게이트 전극(124) 위로 뻗어 있다.
화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(193)과 마주하는 부분(이하 '드레인 전극'이라 함)(195)을 포함하며, 접촉 구멍(147)을 통하여 유지 축전기용 도전체(127)와 연결되어 있다. 드레인 전극(195)과 소스 전극(193)의 마주하는 두 변은 서로 나란하며 구불구불하게 사행(蛇行)한다. 화소 전극(191)은 게이트선(121) 및 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높인다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(141, 162)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
소스 전극(193), 화소 전극(191) 및 상부 층간 절연막(140) 위에는 복수의 둑(bank)(180)이 형성되어 있다.
둑(180)에는 복수의 개구부(184)가 형성되어 있다. 개구부(184)는 게이트 전극(124) 및 상부 층간 절연막(140)의 개구부(144) 위에 위치하며 소스 전극(193)과 드레인 전극(195)의 일부와 그 사이의 게이트 절연체(145)를 노출한다.
둑(180)은 용액 공정이 가능한 감광성 유기 물질로 만들어지며, 그 두께는 약 5,000Å 내지 4㎛ 일 수 있다. 둑(180)의 개구부(184)는 상부 층간 절연막 (140)의 개구부(144)보다 작다. 이로써, 하부에 형성되어 있는 게이트 절연체(146)를 둑(180)이 단단하게 고정하여 들뜨는 것(lifting)을 방지할 수 있고, 후속 제조 과정에서 화학 용액이 침투하는 것을 줄일 수 있다.
둑(180)의 개구부(184) 내에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다. 유기 반도체(154)는 게이트 전극(124) 상부에서 소스 전극(193) 및 드레인 전극(195)과 접하며, 그 높이가 둑(180)보다 낮아서 둑(180)으로 완전히 갇혀 있다. 이와 같이 유기 반도체(154)가 둑(180)에 의해 완전히 갇혀 측면이 노출되지 않으므로 후속 공정에서 유기 반도체(154)의 측면으로 화학액 따위가 침투하는 것을 방지할 수 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있으며, 잉크젯 인쇄 방법(inkjet printing)으로 형성될 수 있다. 그러나 유기 반도체(154)는 스핀 코팅(spin coating), 슬릿 코팅(slit coating) 따위의 다른 용액 공정(solution process) 또는 증착(deposition) 등의 방법으로 형성될 수도 있다. 이 경우 둑(180)은 생략할 수 있다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌 (phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
유기 반도체의 두께는 약 300Å 내지 3,000Å일 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극(195)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.
화소 전극(191)은 박막 트랜지스터(Q)에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
유기 반도체(154) 위에는 차단 부재(186)가 형성되어 있다. 차단 부재(186)는 불소계 탄화수소 화합물 또는 폴리비닐알코올계 화합물 따위로 만들어지며, 외부의 열, 플라스마 또는 화학 물질로부터 유기 반도체(154)를 보호한다.
차단 부재(186) 위에는 유기 반도체(154)의 보호 기능을 강화하기 위한 다른 보호막(도시하지 않음)이 형성될 수도 있다.
그러면 도 1 및 도 2에 도시한 유기 박막 트랜지스터를 제조하는 방법에 대하여 도 3 내지 도 12를 참고하여 상세히 설명한다.
도 3, 도 5, 도 7, 도 9 및 도 11은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 유기 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 유기 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9의 유기 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고, 도 12는 도 11의 유기 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이다.
먼저, 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 금속층을 적층하고 이를 사진 식각하여, 도 3 및 도 4에 도시한 바와 같이, 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171) 및 유지 전극(137)을 포함하는 유지 전극선(131)을 형성한다.
다음, 무기 물질을 화학 기상 증착(chemical vapor deposition, CVD)하거나 유기 물질을 스핀 코팅(spin coating)하여 접촉 구멍(163, 162)을 가지는 하부 층간 절연막(160)을 형성한다. 접촉 구멍(163, 162)은 무기 물질인 경우 감광막을 사용한 사진 식각 공정으로 형성하고 유기 물질인 경우 사진 공정만으로 형성할 수 있다.
도 5 및 도 6을 참고하면, 하부 층간 절연막(160) 위에 금속층을 적층하고 사진 식각하여, 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121) 및 유지 축전기용 도전체(127)를 형성한다.
다음, 도 7 및 도 8을 참고하면, 감광성 유기물 등을 스핀 코팅하고 패터닝하여 개구부(144) 및 접촉 구멍(141, 143, 147)의 상부 측벽을 가지는 상부 층간 절연막(140)을 형성한다. 이 때 데이터선(171)의 끝 부분(179) 부근은 유기물이 모두 제거되도록 한다.
이어서, 상부 층간 절연막(140)의 개구부(144)에 잉크젯 인쇄 방법 등으로 게이트 절연체(146)를 형성한다. 잉크젯 인쇄 방법으로 게이트 절연체(146)를 형성하는 경우 개구부(144)에 용액을 적하한 다음 건조한다. 그러나 이에 한정하지 않고 스핀 코팅, 슬릿 코팅 등의 다양한 용액 공정으로 형성할 수도 있다.
도 9 및 도 10을 참고하면, 비정질 ITO 등을 스퍼터링한 후 사진 식각하여 데이터 전극(195)을 포함하는 화소 전극(191), 소스 전극(193) 및 접촉 보조 부재(81, 82)를 형성한다. 스퍼터링의 온도는 25℃ 내지 130℃의 저온, 특히 상온인 것이 바람직하며, 비정질 ITO는 약염기성 식각액을 사용하여 식각하는 것이 바람직하다. 이와 같이 ITO를 저온에서 형성하고 약염기성 식각액으로 식각함으로써 유기물로 만들어진 하부의 게이트 절연체(146) 및 상부 층간 절연막(140)이 열 및 화학액으로 인하여 손상되는 것을 방지할 수 있다.
다음, 도 11 및 도 12에 도시한 바와 같이, 감광성 유기막을 도포하고 현상 하여 개구부(184)를 가지는 둑(180)을 형성한다.
다음, 도 1 및 도 2에 도시한 바와 같이, 개구부(184)에 잉크젯 인쇄 방법 등으로 유기 반도체(154) 및 차단 부재(186)를 연속하여 형성한다.
본 발명의 실시예에 따르면 상부 층간 절연막(140)과 게이트 절연체(146)를 각각의 용도에 맞는 물질로, 그에 알맞은 방법으로 형성할 수 있다. 예를 들면 상부 층간 절연막(140)은 기생 용량을 줄이기 위하여 유전 상수가 낮은 물질로 형성하고 게이트 절연체(146)는 유기 박막 트랜지스터의 특성을 향상할 수 있는 물질로 만들되 기생 용량을 고려하여 게이트 전극(124)과 소스 전극(193) 및 드레인 전극(195) 사이에만 국부적으로 형성할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 도전층 및 절연층 형성 후 유기 반도체를 형성함으로써 유기 반도체가 공정 중에 열 또는 화학액에 노출되는 것을 방지하는 한편, 유기 반도체가 형성될 영역을 한정하는 둑 및 차단 부재를 포함함으로써 공정에 의해 유기 반도체에 미치는 영향을 최소화할 수 있다. 또한, 동일층에 형성되는 게이트 절연막과 층간 절연막을 유전 상수가 다른 물질로 형성함으로써 기생 용량은 줄이는 한편 유기 박막 트랜지스터의 특성은 개선할 수 있다.

Claims (17)

  1. 기판,
    상기 기판 위에 형성되어 있는 데이터선,
    상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선,
    상기 게이트선 및 상기 데이터선 위에 형성되어 있으며 상기 게이트 전극을 드러내는 제1 개구부를 가지는 층간 절연막,
    상기 제1 개구부에 형성되어 있는 게이트 절연체,
    상기 게이트 절연체 위에 형성되어 있으며 상기 데이터선과 연결되어 있는 소스 전극,
    상기 게이트 절연체 위에 위치하며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극,
    상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내도록 상기 제1 개구부의 상부에 위치하는 제2 개구부를 정의하는 둑(bank), 그리고
    상기 제2 개구부에 형성되어 있는 유기 반도체
    를 포함하는 유기 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제2 개구부는 상기 제1 개구부보다 작은 유기 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 게이트 절연체는 상기 층간 절연막보다 유전 상수가 높은 유기 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 게이트 절연체는 폴리이미드계 화합물, 폴리비닐알코올계 화합물 및 폴리풀루오란계 화합물에서 선택된 적어도 1종의 물질을 포함하는 유기 박막 트랜지스터 표시판.
  5. 제3항에서,
    상기 층간 절연막은 폴리아크릴계 화합물, 폴리스티렌계 화합물, 산화 규소, 질화 규소, 벤조시클로부탄, 파릴렌에서 선택된 적어도 1종의 물질을 포함하는 유기 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 유기 반도체 위에 형성되어 있는 차단 부재를 더 포함하는 유기 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 차단 부재는 불소계 탄화수소 화합물 또는 폴리비닐알코올계 화합물을 포함하는 유기 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 데이터선과 동일한 층에 형성되어 있는 유지 전극선을 더 포함하는 유기 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 게이트선과 동일한 층에 형성되어 있고 상기 화소 전극과 연결되어 있으며 상기 유지 전극과 중첩하는 도전체를 더 포함하는 유기 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 층간 절연막, 상기 게이트 절연체, 상기 둑 및 상기 유기 반도체 중 적어도 하나는 용해성 물질을 포함하는 유기 박막 트랜지스터 표시판.
  11. 제1항에서,
    상기 층간 절연막 및 상기 둑 중 적어도 하나는 감광성 유기 물질로 만들어진 유기 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 소스 전극 및 상기 화소 전극은 ITO 또는 IZO를 포함하는 유기 박막 트랜지스터 표시판.
  13. 기판 위에 데이터선을 형성하는 단계,
    상기 데이터선 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 및 상기 제1 절연막 위에 제2 절연막을 적층하는 단계,
    상기 제2 절연막에 상기 게이트 전극을 노출하는 제1 개구부를 형성하는 단계,
    상기 제1 개구부에 게이트 절연체를 형성하는 단계,
    상기 게이트 절연체 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계,
    상기 소스 전극 및 상기 화소 전극 위에 제2 개구부를 가진 둑을 형성하는 단계, 그리고
    상기 제2 개구부에 유기 반도체를 형성하는 단계
    를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 제2 개구부는 상기 제1 개구부보다 작은 유기 박막 트랜지스터 표시판의 제조 방법.
  15. 제13항에서,
    상기 유기 반도체를 형성하는 단계 후에 상기 유기 반도체를 덮는 차단 부재를 형성하는 단계를 더 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 제1 절연막을 형성하는 단계, 상기 게이트 절연체를 형성하는 단계, 상기 둑을 형성하는 단계, 상기 유기 반도체를 형성하는 단계 및 상기 차단 부재를 형성하는 단계 중 적어도 하나는 용액 공정으로 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서,
    상기 게이트 절연체를 형성하는 단계 및 상기 유기 반도체를 형성하는 단계중 적어도 하나는 잉크젯 인쇄 방법으로 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
KR1020050075596A 2005-08-18 2005-08-18 유기 박막 트랜지스터 표시판 및 그 제조 방법 KR101189274B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050075596A KR101189274B1 (ko) 2005-08-18 2005-08-18 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2006221910A JP5148086B2 (ja) 2005-08-18 2006-08-16 有機薄膜トランジスタ表示板
CN2006101155541A CN1917226B (zh) 2005-08-18 2006-08-18 有机薄膜晶体管阵列面板及其制造方法
TW095130504A TW200711145A (en) 2005-08-18 2006-08-18 Organic thin film transistor array panel and method for manufacturing the same
US11/507,095 US7994494B2 (en) 2005-08-18 2006-08-18 Organic thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050075596A KR101189274B1 (ko) 2005-08-18 2005-08-18 유기 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070021388A KR20070021388A (ko) 2007-02-23
KR101189274B1 true KR101189274B1 (ko) 2012-10-09

Family

ID=43653460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050075596A KR101189274B1 (ko) 2005-08-18 2005-08-18 유기 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101189274B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101326130B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101427578B1 (ko) * 2007-08-31 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법과 이 표시판을갖는 평판 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313245B1 (ko) * 1999-08-25 2001-11-07 구본준, 론 위라하디락사 리페어 기능을 갖는 액정표시소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313245B1 (ko) * 1999-08-25 2001-11-07 구본준, 론 위라하디락사 리페어 기능을 갖는 액정표시소자

Also Published As

Publication number Publication date
KR20070021388A (ko) 2007-02-23

Similar Documents

Publication Publication Date Title
US7919778B2 (en) Making organic thin film transistor array panels
KR101197053B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052067A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101187205B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070014579A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101272328B1 (ko) 잉크젯 프린팅 시스템 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
KR20070063300A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101197059B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101240654B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
KR101326130B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070062743A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7