KR20070014579A - 유기 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

유기 박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070014579A
KR20070014579A KR1020050069351A KR20050069351A KR20070014579A KR 20070014579 A KR20070014579 A KR 20070014579A KR 1020050069351 A KR1020050069351 A KR 1020050069351A KR 20050069351 A KR20050069351 A KR 20050069351A KR 20070014579 A KR20070014579 A KR 20070014579A
Authority
KR
South Korea
Prior art keywords
protective member
thin film
film transistor
forming
organic semiconductor
Prior art date
Application number
KR1020050069351A
Other languages
English (en)
Inventor
송근규
이용욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050069351A priority Critical patent/KR20070014579A/ko
Priority to TW095127627A priority patent/TW200711143A/zh
Priority to US11/495,835 priority patent/US20070024766A1/en
Priority to CNA2006101513325A priority patent/CN1905203A/zh
Priority to JP2006207423A priority patent/JP2007043159A/ja
Publication of KR20070014579A publication Critical patent/KR20070014579A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Abstract

본 발명은 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 ITO 또는 IZO를 포함하는 제1 도전층 및 상기 제1 도전층보다 낮은 저항을 가지는 금속을 포함하는 제2 도전층을 포함하는 데이터선 및 드레인 전극, 적어도 일부분 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 유기 반도체, 상기 유기 반도체 위에 형성되어 있는 보호 부재, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 유기 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
유기 박막 트랜지스터, 데이터선, 보호 부재, 마스크

Description

유기 박막 트랜지스터 표시판 및 그 제조 방법{ORGANIC THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5 및 도 7은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 유기 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 유기 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 129: 게이트선의 끝 부분
131: 유지 전극선 133a, 133b: 유지 전극
133c: 유지 전극 연결부 140: 게이트 절연막
154: 유기 반도체 164: 하부 보호 부재
167: 상부 보호 부재 171: 데이터선
173: 소스 전극 175: 드레인 전극
179: 데이터선의 끝 부분 81, 82: 접촉 보조 부재
181, 185: 접촉 구멍 191: 화소 전극
192: 보조 패턴
본 발명은 유기 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
차세대 표시 장치의 구동 소자로서 유기 박막 트랜지스터(organic thin film transistor, O-TFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 박막 트랜지스터를 이루는 반도체를 기존의 규소(Si)와 같은 무기 물질 대신 유기 물질로 바꾸어 형성한 것이다. 유기 박막 트랜지스터는 저온에서 용액 공정(solution process)으로 제작 가능하기 때문에 증착 공정 만으로 한계가 있는 대면적 평판 표시 장치에도 쉽게 적용할 수 있다. 또한 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 제작할 수 있기 때문에 가요성 표시 장치(flexible display)의 핵심 소자로 주목받고 있다.
유기 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판(이하, 유기 박막 트랜지스터 표시판이라 한다)은 기존의 박막 트랜지스터 표시판과 비교하여 적층 구조 및 형성 방법에 있어서 차이가 있다. 이는 유기 반도체가 기존의 무기 반도체에 비하여 막질 특성이 약하여 후속 공정에서 쉽게 박막 특성이 변하거나 손상될 수 있으며, 유기 반도체의 특성상 일반적인 저저항성 도전체를 소스 및 드레인 전극으로 형성하는 경우 유기 반도체와 소스/드레인 전극 사이에 쇼트키 장벽(schottky barrier)이 형성되어 박막 트랜지스터 특성이 저하되기 때문이다.
이러한 이유로, 유기 박막 트랜지스터 특성 저하를 방지하기 위해서는 더 많은 적층 구조 및 그에 따른 부가 공정이 요구된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하는 것으로서, 제조 공정을 줄이면서도 유기 박막 트랜지스터 특성을 개선하는 것이다.
본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판은, 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 ITO 또는 IZO를 포함하는 제1 도전층 및 상기 제1 도전층보다 낮은 저항을 가지는 금속을 포함하는 제2 도전층을 포함하는 데이터선 및 드레인 전극, 적어도 일부분 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 유기 반도체, 상기 유기 반도체 위에 형성되어 있는 보호 부재, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
또한, 상기 제2 도전층은 몰리브덴, 몰리브덴 합금, 크롬, 크롬 합금, 알루미늄, 알루미늄 합금, 구리, 구리 합금, 은, 은 합금에서 선택된 어느 하나를 포함할 수 있다.
또한, 상기 제1 도전층은 상기 제2 도전층 상부에 형성될 수 있다.
또한, 상기 보호 부재는 다른 재료로 이루어진 제1 보호 부재 및 제2 보호 부재를 포함할 수 있다.
또한, 상기 제1 보호 부재는 유기 물질을 포함할 수 있다.
또한, 상기 제1 보호 부재는 불소계 중합체 또는 파릴렌을 포함할 수 있다.
또한, 상기 제2 보호 부재는 ITO 또는 IZO 중 어느 하나를 포함할 수 있다.
또한, 상기 유기 반도체, 상기 제1 보호 부재 및 상기 제2 보호 부재는 실질적으로 동일한 모양일 수 있다.
또한, 상기 유기 반도체, 상기 제1 보호 부재 및 상기 제2 보호 부재는 접촉 구멍을 가지며, 상기 접촉 구멍을 통하여 상기 화소 전극과 상기 드레인 전극이 연결될 수 있다.
또한, 상기 데이터선을 덮는 보조 패턴을 더 포함할 수 있다.
또한, 상기 보조 패턴은 상기 화소 전극과 동일한 재료로 이루어질 수 있다.
또한, 상기 화소 전극 위에 보호막을 더 포함할 수 있다.
또한, 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 제1 도전층 및 ITO 또는 IZO를 포함하는 제2 도전층을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극과 적어도 일부 중첩하는 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 보호 부재를 형성하는 단계, 상기 보호 부재와 상기 게이트 절연막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
또한, 상기 보호 부재를 형성하는 단계는 유기 물질을 포함하는 제1 보호 부재 및 ITO 또는 IZO를 포함하는 제2 보호 부재를 차례로 형성할 수 있다.
또한, 상기 유기 반도체 및 상기 제1 보호 부재는 용액 공정으로 형성할 수 있다.
또한, 상기 제2 보호 부재를 형성하는 단계는 25 내지 130℃의 온도에서 수행할 수 있다.
또한, 상기 보호 부재를 형성하는 단계 후에 상기 제2 보호 부재를 사진 식각하는 단계 및 상기 제2 보호 부재를 마스크로 하여 상기 제1 보호 부재 및 상기 유기 반도체를 식각하는 단계를 포함할 수 있다.
또한, 상기 제1 보호 부재 및 상기 유기 반도체를 식각하는 단계는 건식 식각으로 수행할 수 있다.
또한, 상기 제1 도전층 및 상기 제2 도전층은 식각액을 이용하여 한번에 식각할 수 있다.
또한, 상기 화소 전극을 형성하는 단계 후에 보호막을 형성하는 단계를 더 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 넓은 끝 부분(129)을 포함한다. 게 이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b) 및 연결부(connection)(133c)를 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 위쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 연결부(133c)는 인접한 유지 전극쌍(133a, 133b)의 자유단을 연결한다. 그러나, 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80° 인 것이 바람직하다.
게이트선(121) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 옥타데실트리클로로실란(octadecyl trichloro silane, OTS)로 표면처리된 산화규소(SiO2)로 이루어질 수 있다. 그러나 게이트 절연막(140)은 질화규소(SiNx) 또는 말레이미드-스티렌(maleimide styrene), 폴리비닐페놀(polyvinylphenol, PVP) 및 모디파이드 시아노에틸풀루란(modified cyanoethylpullulan, m-CEP) 따위의 유기 물질로 만들어질 수도 있다.
게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(contact hole)(181)이 형성되어 있다.
게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선 (121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다.
데이터선(171) 및 드레인 전극(175)은 하부 도전층(171p, 173p, 175p, 179p)과 상부 도전층(171q, 173q, 175q, 179q)을 포함한다.
하부 도전층(171p, 173p, 175p, 179p)은 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 알루미늄(Al), 알루미늄 합금, 구리(Cu), 구리 합금, 은(Ag), 은 합금 따위의 저저항성 금속으로 만들어진다. 데이터선(171)을 저저항성 금속으로 형성함으로써 저항을 줄여 신호 지연 또는 전압 강하를 방지할 수 있다.
상부 도전층(171q, 173q, 175q, 179q)은 상부에서 유기 반도체와 직접 접촉하기 때문에 유기 반도체 특성을 고려한 재료로 형성된다.
상부 도전층(171q, 173q, 175q, 179q)은 소스 전극(173) 및 드레인 전극(175) 사이에서 유기 반도체 내로 캐리어(carrier)가 효과적으로 주입될 수 있도록 유기 반도체와 일 함수(work function) 차이가 크지 않은 도전체로 형성되어야 한다. 소스 전극(173) 및 드레인 전극(175)을 이루는 도전체와 유기 반도체 사이에 일 함수 차이가 큰 경우 쇼트키 장벽(schottky barrier)을 형성하여 캐리어 주입 및 이동이 어렵기 때문이다.
이러한 도전체로는 ITO 또는 IZO를 들 수 있다. ITO 또는 IZO는 일 함수가 약 4.5 내지 5.0eV로, 일반적으로 약 5.0 내지 5.5eV의 일 함수를 가지는 유기 반도체와 일 함수 차이가 크지 않다. 따라서 ITO 또는 IZO는 유기 반도체와 오믹 접촉(ohmic contact)을 형성하여 유기 반도체 내에 전하를 효과적으로 주입하는데 유리하다.
또한, ITO 또는 IZO는 유기 반도체와의 접착성도 우수하다.
이와 같이 데이터선, 소스 전극 및 드레인 전극을 하나의 층에 형성하여 마스크 수 및 공정 수가 늘어나는 것을 방지하는 한편, 배선의 신호 지연 또는 전압 강하를 방지하기 위한 도전층과 유기 박막 트랜지스터 특성을 고려한 도전층을 함께 적용함으로써 신호 지연 및 반도체 특성 불량을 동시에 방지할 수 있다.
소스 전극(173), 드레인 전극(175) 및 게이트 절연막(140) 위에는 복수의 섬형 유기 반도체(154)가 형성되어 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질을 포함할 수 있다. 고분자 유기 반도체는 일반적으로 용매에 잘 용해되므로 인쇄(printing) 공정에 적합하다. 그리고 저분자 유기 반도체 중에서도 유기 용매에 잘 용해되는 물질 또한 유기 반도체(154)의 재료로 적합하다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2,5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
또한, 유기 반도체(154)는 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다.
또한, 유기 반도체(154)는 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 프탈로시아닌에 첨가되는 금속으로는 구리(Cu), 코발트(Co) 또는 아연(Zn) 등이 바람직하다.
또한, 유기 반도체(154)는 페릴렌(perylene) 또는 코로엔(coroene)과 그들의 치환기를 포함하는 유도체를 포함할 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 유기 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 유기 반도체(154)에 형성된다.
유기 반도체(154) 위에는 복수의 보호 부재(164, 167)가 형성되어 있다.
보호 부재(164, 167)는 유기 물질로 이루어진 하부 보호 부재(164) 및 ITO 또는 IZO로 이루어진 상부 보호 부재(167)를 포함한다.
하부 보호 부재(164)는 건식 저온 성막 공정이 가능한 절연 물질로 만들어질 수 있는데, 그 예로 상온 또는 저온에서 형성이 가능한 불소계 중합체 또는 파릴렌(parylene)을 들 수 있다. 하부 보호 부재(164)는 제조 과정에서 반도체(154)가 손상되는 것을 방지한다.
상부 보호 부재(167)는 ITO 또는 IZO로 이루어지는데, 이는 비교적 저온인 130℃ 이하에서 형성될 수 있으므로 반도체(154)에 영향을 미치지 않는다.
상부 보호 부재(167)는 반도체(154)와 하부 보호 부재(164)를 형성할 때 마스크로서 역할을 할 수 있다.
전술한 바와 같이, 반도체(154)를 보호하기 위하여 형성한 하부 보호 부재(164)는 반도체(154)와 접착성(adhesion) 및 계면 특성이 우수한 유기 물질로 이루어진다. 그런데, 이러한 유기 물질은 사진 식각시 사용되는 감광제와 친화성(compatibility)이 약하여 일반적인 사진 식각 공정으로 패턴을 형성할 수 없다. 따라서, 하부 보호 부재(164) 위에 비교적 저온에서 형성가능한 ITO 또는 IZO를 형성하고 이를 마스크로 하여 반도체(154) 및 하부 보호 부재(164)를 동시에 식각하여 섬형(island) 패턴을 형성할 수 있다. 이 경우, 상부 보호 부재(164)를 마스크로 하기 때문에, 상부 보호 부재(167), 하부 보호 부재(164) 및 반도체(154)는 실질적으로 동일한 평면 모양으로 형성될 수 있다.
반도체(154), 하부 보호 부재(164) 및 상부 보호 부재(167)에는 드레인 전극(175)을 드러내는 복수의 접촉 구멍(185)이 형성되어 있다.
상부 보호 부재(167) 및 게이트 절연막(140) 위에는 복수의 화소 전극 (pixel electrode)(191)이 형성되어 있고, 데이터선(171) 위에는 보조 패턴(192)이 형성되어 있고, 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)에는 각각 접촉 보조 부재(81, 82)가 형성되어 있다.
화소 전극(191), 보조 패턴(192) 및 접촉 보조 부재(81, 82)는 ITO 또는 IZO 따위의 투명한 도전체 또는 은이나 알루미늄 등 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적 전기적으로 연결되어 드레인 전극(175)으로부터 데이터 신호를 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 화소 전극(191)과 마주보며 공통 전압을 인가 받는 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써, 두 전극 사이의 액정층(도시하지 않음)의 액정 분자들의 방향을 결정하거나 발광층(도시하지 않음)에 전류를 흘러 발광하게 한다.
보조 패턴(192)은 데이터선(171)을 따라 뻗어 있으며 데이터선(171)과 중첩한다. 인접한 두 화소 전극(191) 사이에 위치하는 데이터선(171)은 보조 패턴(192)에 의해 완전히 덮여 있다. 다만 소스 전극(173)의 일부는 보조 패턴(192)으로 덮이지 않고 노출될 수 있으며, 보조 패턴(192)의 너비를 조절하여 데이터선(171)보다 작게 형성될 수도 있다. 이 때 개구율 감소를 최소화하기 위하여 보조 패턴(192)과 화소 전극(191) 사이의 거리를 최소로 하는 것이 바람직하다.
이와 같이 보조 패턴(192)을 데이터선(171) 상부에 배치함으로써 데이터선(171)이 액정(도시하지 않음)과 직접 접촉하는 것을 방지하고 데이터선(171)을 보 호할 수 있다.
접촉 보조 부재(81, 82)는 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)과 각각 연결되어 있다. 접촉 보조 부재(81, 82)는 각 끝 부분(129, 179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
화소 전극(191), 보조 패턴(192) 및 접촉 보조 부재(81, 82) 위에는 보호막(도시하지 않음)이 더 형성될 수 있다.
그러면 도 1 및 도 2에 도시한 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 8 및 도 1과 도 2를 참고로 하여 상세히 설명한다.
도 3, 도 5 및 도 7은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 유기 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 유기 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
먼저, 도 3 및 도 4에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위의 절연 기판(110) 위에 게이트 전극(124)과 끝 부분(129)을 포함하는 복수의 게이트선(121)과 복수의 유지 전극(133a, 133b)과 연결부(133c)를 포함하는 유지 전극선(131)을 형성한다.
다음, 도 5 및 도 6에 도시한 바와 같이, 게이트선(121) 및 유지 전극선 (131) 위에 스핀 코팅(spin coating)으로 게이트 절연막(140)을 형성한다.
이어서, 게이트 절연막(140)를 노광 및 현상하여 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)을 형성한다.
다음, 게이트 절연막(140) 위에 몰리브덴 합금과 ITO를 차례로 스퍼터링(sputtering)하여 하부막과 상부막을 적층한다. 이어서, 하부막과 상부막을 하나의 식각액으로 일괄 식각하여 소스 전극(173)과 끝 부분(179)을 포함하는 데이터선(171)과 드레인 전극(175)을 형성한다. 또한, 접촉 구멍(181)을 통하여 게이트선(121)의 끝 부분(129)과 연결되는 덮개 패턴(71)도 형성한다.
도면에서 데이터선(171), 드레인 전극(175) 및 덮개 패턴(71)에 대하여 하부막은 영문자 p를, 상부막은 q를 도면 부호에 덧붙여 표시하였다.
이어서, 데이터선(171), 드레인 전극(175) 및 게이트 절연막(140) 위에 유기 반도체층을 형성한다. 유기 반도체층은 펜타센 등을 포함하며 스핀 코팅으로 형성한다.
이 후, 유기 반도체층 위에 파릴렌 등을 포함하는 절연막을 스핀 코팅하여 하부 보호막을 형성한다. 절연막은 저온 건식 방법으로 형성하며 유기 반도체를 보호하는 역할을 한다.
그 다음, 하부 보호막 위에 ITO 또는 IZO를 스퍼터링하여 상부 보호막을 형성한다. 이 때 ITO 또는 IZO는 약 130℃ 이하, 예컨대 상온에서 형성할 수 있으므로 하부의 유기 반도체층에 영향을 미치지 않는다.
이어서, 도 7 및 도 8에 도시한 바와 같이, 상부 보호막을 사진 식각하여 상 부 보호 부재(167)를 형성한 후, 이를 마스크로 하여 하부 보호막 및 유기 반도체층을 건식 식각(dry etching)하여 하부 보호 부재(164) 및 유기 반도체(154)를 형성한다. 또한, 상부 보호 부재(167), 하부 보호 부재(164) 및 유기 반도체(154)에는 드레인 전극(175)을 드러내는 접촉 구멍(185)을 형성한다.
이와 같이, ITO 또는 IZO 따위의 저온에서 형성가능한 상부 보호 부재를 형성한 후, 이를 마스크로 하여 반도체를 패터닝함으로써 유기 반도체가 화학적 손상(chemical attack)을 입는 것을 방지할 수 있다.
그 다음, 도 1 및 도 2에 도시한 바와 같이, 상부 보호 부재(167) 및 게이트 절연막(140) 위에 복수의 화소 전극(191), 보조 패턴(192) 및 접촉 보조 부재(81, 82)를 형성한다. 화소 전극(191), 보조 패턴(192) 및 접촉 보조 부재(81, 82)는 ITO 또는 IZO로 형성하며, 이는 전술한 바와 같이 비교적 저온에서 형성할 수 있고 약염기성 식각액으로 식각할 수 있으므로 유기 반도체에 영향을 미치지 않는다.
마지막으로, 화소 전극(191), 보조 패턴(192) 및 접촉 보조 부재(81, 82) 위에 보호막(도시하지 않음)을 형성할 수 있으나, 생략할 수도 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
유기 박막 트랜지스터 형성시 데이터선, 소스 전극 및 드레인 전극을 하나의 층에 형성함으로써 마스크 수 및 공정 수를 현저하게 감소시킬 수 있는 동시에, 배선의 저저항성 및 유기 박막 트랜지스터 특성을 확보할 수 있다.

Claims (20)

  1. 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 ITO 또는 IZO를 포함하는 제1 도전층 및 상기 제1 도전층보다 낮은 저항을 가지는 금속을 포함하는 제2 도전층을 포함하는 데이터선 및 드레인 전극,
    적어도 일부분 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 유기 반도체,
    상기 유기 반도체 위에 형성되어 있는 보호 부재,
    상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하는 유기 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제2 도전층은 몰리브덴, 몰리브덴 합금, 크롬, 크롬 합금, 알루미늄, 알루미늄 합금, 구리, 구리 합금, 은, 은 합금에서 선택된 어느 하나를 포함하는 유기 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 제1 도전층은 상기 제2 도전층 상부에 형성되어 있는 유기 박막 트랜지 스터 표시판.
  4. 제1항에서,
    상기 보호 부재는 다른 재료로 이루어진 제1 보호 부재 및 제2 보호 부재를 포함하는 유기 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제1 보호 부재는 유기 물질을 포함하는 유기 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 제1 보호 부재는 불소계 중합체 또는 파릴렌을 포함하는 유기 박막 트랜지스터 표시판.
  7. 제4항에서,
    상기 제2 보호 부재는 ITO 또는 IZO 중 어느 하나를 포함하는 유기 박막 트랜지스터 표시판.
  8. 제4항에서,
    상기 유기 반도체, 상기 제1 보호 부재 및 상기 제2 보호 부재는 실질적으로 동일한 모양으로 형성되어 있는 유기 박막 트랜지스터 표시판.
  9. 제4항에서,
    상기 유기 반도체, 상기 제1 보호 부재 및 상기 제2 보호 부재는 접촉 구멍을 가지며,
    상기 접촉 구멍을 통하여 상기 화소 전극과 상기 드레인 전극이 연결되어 있는 유기 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 데이터선을 덮는 보조 패턴을 더 포함하는 유기 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 보조 패턴은 상기 화소 전극과 동일한 재료로 이루어지는 유기 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 화소 전극 위에 보호막을 더 포함하는 유기 박막 트랜지스터 표시판.
  13. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 제1 도전층 및 ITO 또는 IZO를 포함하는 제2 도전층을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극과 적어도 일부 중첩하는 유기 반도체를 형성하는 단계,
    상기 유기 반도체 위에 보호 부재를 형성하는 단계,
    상기 보호 부재와 상기 게이트 절연막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 보호 부재를 형성하는 단계는 유기 물질을 포함하는 제1 보호 부재 및 ITO 또는 IZO를 포함하는 제2 보호 부재를 차례로 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 유기 반도체 및 상기 제1 보호 부재는 용액 공정으로 형성하는 유기 박막 트랜지스터 표시판의 제조 방법.
  16. 제14항에서,
    상기 제2 보호 부재를 형성하는 단계는 25 내지 130℃의 온도에서 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
  17. 제14항에서,
    상기 보호 부재를 형성하는 단계 후에 상기 제2 보호 부재를 사진 식각하는 단계 및 상기 제2 보호 부재를 마스크로 하여 상기 제1 보호 부재 및 상기 유기 반도체를 식각하는 단계를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 제1 보호 부재 및 상기 유기 반도체를 식각하는 단계는 건식 식각으로 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
  19. 제13항에서,
    상기 제1 도전층 및 상기 제2 도전층은 식각액을 이용하여 한번에 식각하는 유기 박막 트랜지스터 표시판의 제조 방법.
  20. 제13항에서,
    상기 화소 전극을 형성하는 단계 후에 보호막을 형성하는 단계를 더 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
KR1020050069351A 2005-07-29 2005-07-29 유기 박막 트랜지스터 표시판 및 그 제조 방법 KR20070014579A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050069351A KR20070014579A (ko) 2005-07-29 2005-07-29 유기 박막 트랜지스터 표시판 및 그 제조 방법
TW095127627A TW200711143A (en) 2005-07-29 2006-07-28 Organic thin film transistor display panel
US11/495,835 US20070024766A1 (en) 2005-07-29 2006-07-28 Organic thin film transistor display panel
CNA2006101513325A CN1905203A (zh) 2005-07-29 2006-07-31 有机薄膜晶体管显示板
JP2006207423A JP2007043159A (ja) 2005-07-29 2006-07-31 有機薄膜トランジスタ表示パネル及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050069351A KR20070014579A (ko) 2005-07-29 2005-07-29 유기 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070014579A true KR20070014579A (ko) 2007-02-01

Family

ID=37674402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069351A KR20070014579A (ko) 2005-07-29 2005-07-29 유기 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20070024766A1 (ko)
JP (1) JP2007043159A (ko)
KR (1) KR20070014579A (ko)
CN (1) CN1905203A (ko)
TW (1) TW200711143A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461591B2 (en) 2009-11-24 2013-06-11 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
JP2007318025A (ja) * 2006-05-29 2007-12-06 Dainippon Printing Co Ltd 有機半導体素子、および、有機半導体素子の製造方法
KR101198218B1 (ko) * 2006-06-19 2012-11-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US7858513B2 (en) * 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
DE102008026216B4 (de) * 2008-05-30 2010-07-29 Polyic Gmbh & Co. Kg Elektronische Schaltung
KR101767864B1 (ko) * 2008-09-12 2017-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
TWI469224B (zh) * 2008-10-20 2015-01-11 Ind Tech Res Inst 有機薄膜電晶體及其製造方法
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
TWI471946B (zh) * 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
CN102629620B (zh) * 2011-05-16 2015-04-01 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板及其制造方法
JP5834488B2 (ja) * 2011-05-18 2015-12-24 凸版印刷株式会社 タッチパネルセンサー付液晶表示装置及びその製造方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
CN102655154A (zh) 2012-02-27 2012-09-05 京东方科技集团股份有限公司 一种otft阵列基板、显示装置及制作方法
CN102709237B (zh) * 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN102683593B (zh) * 2012-03-29 2015-02-18 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板的制作方法
CN103594521B (zh) * 2012-08-17 2017-03-01 瀚宇彩晶股份有限公司 半导体元件
JP6124668B2 (ja) * 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR102059167B1 (ko) * 2013-07-30 2020-02-07 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조 방법
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
CN105140178B (zh) * 2015-07-24 2018-03-27 深圳市华星光电技术有限公司 有机薄膜晶体管阵列基板及其制作方法
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
CN107768241B (zh) * 2017-10-27 2020-03-10 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344662B1 (en) * 1997-03-25 2002-02-05 International Business Machines Corporation Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
KR100658978B1 (ko) * 2000-02-21 2006-12-18 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
JP4076164B2 (ja) * 2002-04-16 2008-04-16 シャープ株式会社 アクティブマトリックス基板の製造方法
EP1383179A2 (en) * 2002-07-17 2004-01-21 Pioneer Corporation Organic semiconductor device
US7659138B2 (en) * 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
KR101061845B1 (ko) * 2004-06-14 2011-09-02 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101122231B1 (ko) * 2004-12-17 2012-03-19 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101122232B1 (ko) * 2004-12-17 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461591B2 (en) 2009-11-24 2013-06-11 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
TW200711143A (en) 2007-03-16
US20070024766A1 (en) 2007-02-01
JP2007043159A (ja) 2007-02-15
CN1905203A (zh) 2007-01-31

Similar Documents

Publication Publication Date Title
KR20070014579A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
US7919778B2 (en) Making organic thin film transistor array panels
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
KR101261608B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052067A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20060104092A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
KR20080088729A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070036876A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
KR101197059B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063300A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101122231B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101112541B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060042334A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20070101030A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070105446A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid