JP2006005352A - 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法 - Google Patents

有機半導体を利用した薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2006005352A
JP2006005352A JP2005173156A JP2005173156A JP2006005352A JP 2006005352 A JP2006005352 A JP 2006005352A JP 2005173156 A JP2005173156 A JP 2005173156A JP 2005173156 A JP2005173156 A JP 2005173156A JP 2006005352 A JP2006005352 A JP 2006005352A
Authority
JP
Japan
Prior art keywords
organic semiconductor
gate
insulating layer
drain electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005173156A
Other languages
English (en)
Inventor
Min-Seong Ryu
旻 成 柳
Hosei Kin
保 成 金
Woo Jae Lee
宇 宰 李
Yong-Uk Lee
容 旭 李
Tae-Young Choi
泰 榮 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006005352A publication Critical patent/JP2006005352A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621—Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide

Abstract

【課題】 量産性が高くてトランジスタ特性も確保できる有機半導体薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】まず、絶縁基板上にゲート線を形成し、ゲート線を覆うゲート絶縁層を形成する。次に、ゲート絶縁層上にソース電極を有するデータ線及びドレイン電極を形成し、有機半導体層と絶縁層を順次に積層する。また、絶縁層のゲート電極上部に陽性の感光膜パターンを形成した後、感光膜パターンをエッチングマスクとして有機半導体層と絶縁層をエッチングしてゲート電極の上部に有機半導体と絶縁体を形成する。その後、有機半導体、絶縁体、データ線及びドレイン電極上にドレイン電極を露出する接触孔を有する保護膜を形成し、接触孔を通じてドレイン電極と連結される画素電極を形成する。
【選択図】図７

Description

本発明は有機半導体薄膜トランジスタ表示板及びその製造方法に関し、より詳しくは、薄膜トランジスタのチャンネルが形成される半導体層理由基物質からなる有機半導体薄膜トランジスタ表示板及びその製造方法に関するものである。
次世代ディスプレーの駆動素子として有機半導体を利用した電界効果トランジスタに関する研究が活発に行われている。一般に有機半導体は大きく材料的な側面でオリゴチオフェン、ペンタセン、フタロシアニン、C６０などの低分子材料と、ポリチオフェン系、ポリチエニレンヴィニレンなどの高分子材料に分けられる。低分子有機半導体は電荷移動度が０．０５乃至１．５で優れており、点滅比などの特性も優れている。しかし、シャドーマスクを利用して真空蒸着によって有機半導体を積層及びパターニングしなければならないために工程が複雑であって、生産性が落ちて量産の側面で問題点が多い。これに反し、高分子有機半導体は電荷移動度が０．００１乃至０．１で多少低いが、溶媒に溶かして基板上にコーティングまたはプリンティングが可能であるので大面積表示板に有利で量産性が高いという長所がある。このような有機半導体を利用した薄膜トランジスタは軽くて薄いために大面積及び量産が可能な次世代表示装置の駆動素子として良い評価を受けている。米国出願番号“６，６９６，３７０”には有機半導体を利用した薄膜トランジスタの製造方法が具体的に記載されており、ここでは、有機半導体層の上部に陰性のPVA（polyvinyl alcohol）を形成して有機半導体の特性を低下させずに写真エッチング工程を実施して有機半導体層をパターニングする技術が記載されている。
本発明が解決しようとする課題は、量産性が高くてトランジスタ特性も確保できる有機半導体薄膜トランジスタ表示板及びその製造方法を提供することにある。
本願第１発明は、絶縁基板と、前記絶縁基板上に形成されていて、ゲート電極を有するゲート線と、前記ゲート線を覆うゲート絶縁層と、前記ゲート絶縁層上部に形成されていて、前記ゲート線と交差するデータ線及び前記ゲート電極を中心に前記データ線と対向するドレイン電極と、前記ゲート絶縁層の上部に形成されて前記ゲート電極と重なり、前記データ線の一部であるソース電極と前記ドレイン電極の上部に形成されている有機半導体と、前記有機半導体上部に形成されていて、前記有機半導体と同一な模様を有する絶縁体と、前記データ線、前記ドレイン電極、前記有機半導体及び前記絶縁体上に形成されていて、前記ドレイン電極を露出する接触孔を有する保護膜と、前記接触孔を通じて前記ドレイン電極と連結されている画素電極とを含む有機半導体薄膜トランジスタ表示板を提供する。
これにより、有機半導体と保護膜との間に位置する有機半導体と同一パターンの絶縁膜は、保護膜が有機半導体と接触するのを防止する。よって、特性の低下を防止することができる。また、半導体層として有機半導体を用いているため、コーティングやプリンティングなどの容易な製造工程により半導体層を形成することが可能であり、量産性を高めることができる。
本願第２発明は、第１発明において、前記ゲート絶縁層はOTS表面処理された酸化シリコン、窒化シリコン、マレイミドスチレン、ポリビニルフェノール及び変性シアノプルランのうちの少なくとも一つを含んで成る有機半導体薄膜トランジスタ表示板を提供する。
本願第３発明は、第１発明において、前記有機半導体はテトラセンまたはペンタセンの置換基を含む誘導体と；チオフェン環の２，５位置を通じて４乃至８個が連結されたオリゴチオフェン;ペリレンテトラカルボン酸ジアンヒドリドまたはそのイミド誘導体；ナフタレンテトラカルボン酸ジアンヒドリドまたはそのイミド誘導体；金属化フタロシアニンまたはそのハロゲン化誘導体；ペリレンまたはコロエンとその置換基を含む誘導体；チエニレン及びビニレンのコオリゴマーまたはコポリマー;チオフェン;ペリレンまたはコロエンとそれらの置換基を含む誘導体;または前記物質の芳香族または芳香族複素環に炭素数１乃至３０個の炭化水素鎖を一つ以上含む誘導体;の中で選択されたいずれか一つである、請求項１に記載の有機半導体薄膜トランジスタ表示板を提供する。
本願第４発明は、絶縁基板上にゲート線を形成する段階と、前記ゲート線を覆うゲート絶縁層を形成する段階と、前記ゲート絶縁層上にソース電極を有するデータ線及びドレイン電極を形成する段階と、前記有機半導体層と絶縁層を順次に積層する段階と、前記絶縁層の前記ゲート電極上部に陽性の感光膜パターンを形成する段階と、前記感光膜パターンをマスクとして前記有機半導体層と前記絶縁層をエッチングして、前記ゲート電極の上部に有機半導体と絶縁体を形成する段階と、前記有機半導体、前記絶縁体、前記データ線及び前記ドレイン電極上に前記ドレイン電極を露出する接触孔を有する保護膜を形成する段階と、前記接触孔を通じて前記ドレイン電極と連結される画素電極を形成する段階とを含む有機半導体薄膜トランジスタ表示板の製造方法を提供する。
本願第５発明は、第４発明において、前記絶縁体はPVAで形成する有機半導体薄膜トランジスタ表示板の製造方法を提供する。
本発明の実施例では有機半導体を陽性の感光膜を利用してパターニングすることによって薄膜トランジスタの特性を確保しながら製造工程に容易に適用して量産性を確保することができる。
添付した図面を参照して本発明の実施例について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様で相異なる形態で実現することができ、ここで説明する実施例に限定されない。
図面で多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似な部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の“直上”にあるとする時には中間に他の部分がないことを意味する。
次に、本発明の実施例による有機半導体薄膜トランジスタ表示板及びその製造方法について図面を参照して詳細に説明する。
まず、図１及び図２を参照して本発明の一つの実施例による有機薄膜トランジスタ表示板構造を説明する。
図１は本発明の一つの実施例による有機薄膜トランジスタ表示板の構造を示した配置図であり、図２は本発明の一つの実施例による有機薄膜トランジスタ表示板の構造を示した断面図であって、図１のII-II´線に沿って切断して示した断面図である。
本発明の実施例による有機薄膜トランジスタ表示板は透明な絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向に伸びており、各ゲート線１２１の一部は複数のゲート電極１２４を構成する。この時、ゲート線１２１の一端１２９は外部回路または他の層との連結のために幅が拡張されている。
ゲート線１２１はゲート信号の遅延や電圧降下を減らすことができるように低い比抵抗の金属、例えば、金、銀、アルミニウムやアルミニウム合金などアルミニウム系の金属からなる導電膜を含むのが好ましい。また、物理的性質の異なる二つ以上の導電膜を含むこともできるが、一つの導電膜は低抵抗の導電物質からなり、他の導電膜は他の物質、特にIZOまたはITOとの物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン、モリブデン合金（例:モリブデン-タングステン合金）、クロムなどの導電物質からなるのが好ましい。
ゲート線１２１の側面は各々傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０゜である。
ゲート線１２１上には有機膜または窒化シリコンなどの誘電物質からなるゲート絶縁膜１４０が形成されている。ここで、ゲート絶縁層１４０はOTS（オクタデシルトリクロロシラン：octadecyl-trichloro-silane）で表面処理されたSiO2膜からなることができる。
ゲート絶縁膜１４０上には各々複数のデータ線１７１と複数のドレイン電極１７５が形成されている。
データ線１７１は主に縦方向に伸びてゲート線１２１と交差してデータ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かって伸びた複数の分枝がソース電極１７３を構成する。一対のソース電極１７３とドレイン電極１７５は互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。各データ線１７１は外部回路または他の層との接触のために幅が拡張されている拡張部１７９を含む。
次に、データ線１７１及びドレイン電極１７５が形成されているゲート絶縁層１４０上部には有機半導体１５４が形成されている。この時、有機半導体１５４は島形からなっており、ソース電極１７３とドレイン電極１７５との間のゲート電極１２４を完全に覆っている。
有機半導体は水溶液や有機溶媒に溶解される高分子物質や低分子物質が利用される。高分子有機半導体は一般に溶媒によく溶解されるのでプリンティング工程に適している。そして、低分子有機半導体の中でも有機溶媒によく溶解される物質があるので、そのものを利用する。
有機半導体１５４はテトラセンまたはペンタセンの置換基を含む誘導体であるか、チオフェン環の２，５位置を通じて４乃至８個が連結されたオリゴチオフェンであり得る。
また、有機半導体１５４はペリレンテトラカルボン酸ジアンヒドリド（PTCDA）またはそのイミド誘導体であるかナフタレンテトラカルボン酸ジアンヒドリド（NTCDA）またはそのイミド誘導体であっても良い。
また、有機半導体１５４は金属化フタロシアニンまたはそのハロゲン化誘導体であるか、ペリレンまたはコロエンとその置換基を含む誘導体であり得る。ここで、金属化フタロシアニンに添加される金属としては銅、コバルト、亜鉛などが好ましい。
また、有機半導体１５４はチエニレン及びビニレンのコオリゴマーまたはコポリマーであり得る。また、有機半導体層１５０はチオフェンであっても良い。
また、有機半導体１５４はペリレンまたはコロエンとそれらの置換基を含む誘導体であっても良い。
また、有機半導体１５４はこのような誘導体の芳香族またはヘテロ芳香族環に炭素数１乃至３０個の炭化水素鎖を一つ以上含む誘導体であり得る。
以上のような物質を用いることで半導体層トランジスタの特定の低下を防止することができる。有機半導体は有機物質であり、配置が一定してこそ特性を維持することができるが、ほとんどの有機溶媒により崩れて、移動度(ｍｏｂｉｌｉｔｙ)と薄膜トランジスタ（TFT）の特性が出なくて、トランジスタとしての役割を行うことができない傾向にある。しかし、以上のような物質は、有機半導体の特性に影響を与えないため、特性の低下などの原因を除去することができる。
ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は有機半導体１５４と共に薄膜トランジスタ（TFT）を構成し、薄膜トランジスタのチャンネルはソース電極１７３とドレイン電極１７５との間の有機半導体１５４に形成される。
有機半導体１５４上部にはこれと同一な模様を有する絶縁体１６４が形成されている。このような絶縁体１６４は後に形成される保護膜１８０が有機半導体１５４と接触することを遮断して有機半導体１５４の特性が低下することを防止する。絶縁体１６４はPVAなどからなるのが好ましい。
ゲート絶縁膜１４０と有機半導体１５４及び絶縁体１６４上には平坦化特性が優れていて感光性を有する有機物質またはプラズマ化学気相蒸着（PECVD）で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、または窒化シリコンまたは酸化シリコンなどからなる保護膜１８０が形成されている。
保護膜１８０にはドレイン電極１７５及びデータ線１７１の端部１７９を各々露出する複数の接触孔１８５、１８２と、ゲート絶縁膜１４０と共にゲート線１２１の端部１２９を露出する接触孔１８１が形成されている。このように、保護膜１８０がゲート線１２１及びデータ線１７１の端部１２９、１７９を露出する接触孔１８１、１８２を有する実施例は外部の駆動回路を異方性導電膜を利用してゲート線１２１及びデータ線１７１に連結するためにゲート線１２１及びデータ線１７１が接触部を有する構造である。本実施例とは異なってゲート線１２１またはデータ線１７１は端部に接触部を有しないこともあるが、このような構造では基板１１０の上部に直接ゲート駆動回路が薄膜トランジスタと同一層に形成されており、ゲート線１２１及びデータ線１７１の端部は駆動回路の出力端に電気的に直接連結される。
接触孔１８５、１８１、１８２はドレイン電極１７５、ゲート線の端部１２９及びデータ線の端部１７９を露出するが、接触孔１８５、１８１、１８２では後に形成されるITOまたはIZOの導電膜と接触特性を確保するためにアルミニウム系などのように弱い接触特性を有する導電物質は露出されないのが好ましく、接触孔１８５、１８１、１８２ではドレイン電極１７５、ゲート線１２１及びデータ線１７１の端部１７９の境界線が露出されることがある。
保護膜１８０上にはIZOまたはITOなどのように透明な導電物質または反射度を有する導電物質からなる複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。
画素電極１９０は接触孔１８５を通じてドレイン電極１７５と各々物理的・電気的に連結されてドレイン電極１７５からデータ信号の印加を受ける。
画素電極１９０はまた隣接するゲート線１２１及びデータ線１７１と重なって開口率を高めているが、重ならないこともある。
接触補助部材８１、８２は接触孔１８１、１８２を通じてゲート線及びデータ線の端部１２９、１７９と各々連結される。接触補助部材８１、８２はゲート線１２１及びデータ線１７１の各端部１２９、１７９と駆動集積回路のような外部装置との接着性を補完してこれらを保護する役割を果たすもので必須のものではなく、これらの適用の可否は選択的である。
前述のように構成された本発明による有機薄膜トランジスタ表示板の動作作用を説明する。
例えば、P型半導体の場合には、ゲート電極１２４、ソース電極１７３及びドレイン電極１７５に電圧が印加されなければ有機半導体層１５４内の電荷は全て有機半導体層１５４内に均等に分散されている。ソース電極１７３とドレイン電極１７５との間に電圧が印加されれば低い電圧下では電圧に比例して電流が流れる。この時、ゲート電極１２４に正の電圧を印加すれば、この印加された電圧による電界によって正孔は全て上に押し上げられる。したがって、ゲート絶縁層１４０に近い部分には電導電荷のない層が生じ、この層を空乏層と言う。この場合にソース電極１７３とドレイン電極１７５に電圧を印加すれば電導可能な電荷運搬者が減っているためにゲート電極１２４に電圧を印加しなかった時より少ない電流が流れる。反対に、ゲート電極１２４負の電極を印加すれば、この印加された電圧による電界によって有機半導体層１５４とゲート絶縁層１４０との間に正及び負の電荷が誘導され、したがって、ゲート絶縁層１４０と近い部分に電荷の量が多い層が生じる。この層を蓄積層と言う。この場合にソース電極１７３とドレイン電極１７５に電圧を印加すればさらに多くの電流が流れる。したがって、ソース電極１７３とドレイン電極１７５との間に電圧を印加した状態でゲート電極１２４に正の電圧と負の電圧を交互に印加することによって、ソース電極１７３とドレイン電極１７５との間に流れる電流の量を制御することができる。このような電流量の比を点滅比（on/off ratio）と言う。点滅比が大きいほど優れたトランジスタである。
以下では図１及び図２に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一つの実施例によって製造する方法について図３乃至図１１及び図１及び図２を参照して詳細に説明する。
図３、図５、図８、図１０は本発明の図１及び図２の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順によって示した配置図であり、図４は図３の半導体薄膜トランジスタ表示板をIV-IV´線に沿って切断した断面図であり、図６は図５の半導体薄膜トランジスタ表示板をVI-VI´線に沿って切断した断面図であり、図７は図５の半導体薄膜トランジスタ表示板をVI-VI´線に沿って切断した断面図であって、図６の次の段階を示した断面図であり、図９は図８の半導体薄膜トランジスタ表示板をIX-IX´線に沿って切断して陶時限断面図であり、図１１は図１０の半導体薄膜トランジスタ表示板をXI-XI´線に沿って切断した断面図である。
まず、図３及び図４に示すように、透明な絶縁基板１１０上にゲート電極１２４を含むゲート線１２１を形成する。この時に使用される透明な絶縁基板１１０としてはガラス、シリコンまたはプラスチックがある。そしてゲート線１２１は絶縁基板１１０上に金、アルミニウムまたは銀またはこれらを含む合金などの導電層を蒸着しこれを写真エッチング方法でパターニングしてゲート電極１２４を含むゲート線１２１を形成する。
次に、図５及び図６に示すように、絶縁基板１１０及びゲート線１２１上にゲート絶縁層１４０を形成する。ゲート絶縁層１４０は化学気相蒸着方法（CVD）で窒化シリコンまたは酸化シリコンなどの絶縁物質を５００〜３，０００Åの厚さで蒸着して形成し、OTSに浸して表面処理することができる。また、ゲート絶縁層１４０はマレイミドスチレン、ポリビニルフェノール（PVP）及び変性シアノプルラン（m-CEP）のうちの一つで形成することができる。
また、ゲート絶縁層１４０上に金などの低抵抗導電層を真空熱蒸着で形成した後、写真エッチング方法でパターニングしてソース電極１７３を含むデータ線１７１及びドレイン電極１７５を形成する。
また、図７に示すように有機半導体層１５０と絶縁層１６０を形成した後、その上部に陽性の感光膜を塗布し、マスクを利用した写真工程で露光及び現像してゲート電極１２４の絶縁膜１６０上部に感光膜パターン５００を形成する。
有機半導体層１５０の上部に絶縁層１６０を形成することで、陽性の感光膜パターンを除去する際における有機半導体層１５０への悪影響をなくすことができる。
また、陽性の感光膜を用いることで、半導体層の上に現在の工程マスクをそのまま維持してしようすることができるので、生産性及び量産性に有利である。また、陽性の感光膜の方が材料が多様であるので好ましい。
また、図８及び図９に示すように、感光膜パターン５００をエッチングマスクとして利用して有機半導体層１５０と絶縁層１６０をエッチングして有機半導体１５４と絶縁体１６４を形成する。
また 、図１０及び図１１に示すように、均一に形成された有機半導体１５４と絶縁体１６４及びデータ線１７１とドレイン電極１７５を覆う保護膜１８０を積層し、写真エッチングしてドレイン電極１７５、ゲート線の端部１２９及びデータ線の端部１７９が露出されるように接触孔１８５、１８１、１８２を形成する。
次に、図１及び図２に示すようにドレイン電極１７５と接触孔１８５を通じて連結される画素電極１９０と接触部材８１、８２などを保護膜１８０上に形成する。
以上の構成により、有機半導体と保護膜との間に位置する有機半導体と同一パターンの絶縁膜は、保護膜が有機半導体と接触するのを防止する。よって、特性の低下を防止することができる。また、半導体層として有機半導体を用いているため、コーティングやプリンティングなどの容易な製造工程により半導体層を形成することが可能であり、量産性を高めることができる。
本発明は添付した図面に示された一実施例を参考として説明されたが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者であればこれから多様な変形及び均等な他実施例が可能であるという点が分かる。したがって、本発明の真の保護範囲は添付された請求範囲によってのみ決められるべきである。
本発明の一つの実施例による有機半導体薄膜トランジスタ表示板の構造を示した配置図である。 図１の有機半導体薄膜トランジスタ表示板をII-II´線に沿って切断して示した断面図である。 本発明の図１及び図２の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順によって示した配置図である。 図３の半導体薄膜トランジスタ表示板をIV-IV´線に沿って切断した断面図である。 本発明の図１及び図２の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順によって示した配置図である。 図５の半導体薄膜トランジスタ表示板をVI-VI´線をよって切断して示した断面図である。 図５の半導体薄膜トランジスタ表示板をVI-VI´線に沿って切断した断面図であって、図６の次の段階を示した断面図である。 本発明の図１及び図２の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順によって示した配置図である。 図８の半導体薄膜トランジスタ表示板をIX-IX´線に沿って切断した断面図である。 本発明の図１及び図２の有機半導体薄膜トランジスタ表示板を製造する段階をその工程順によって示した配置図である。 図１０の半導体薄膜トランジスタ表示板をXI-XI´線に沿って切断した断面図である。
符号の説明
８１、８２接触補助部材
１２１ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁層
１５４ 有機半導体層
１６４ 絶縁層
１７３ ソース電極
１７１ データ線
１７５ ドレイン電極
１８０ 保護膜
１８１、１８２，１８５ 接触孔
１９０ 画素電極

Claims (5)

  1. 絶縁基板と、
    前記絶縁基板上に形成されていて、ゲート電極を有するゲート線と、
    前記ゲート線を覆うゲート絶縁層と、
    前記ゲート絶縁層上部に形成されていて、前記ゲート線と交差するデータ線及び前記ゲート電極を中心に前記データ線と対向するドレイン電極と、
    前記ゲート絶縁層の上部に形成されて前記ゲート電極と重なり、前記データ線の一部であるソース電極と前記ドレイン電極の上部に形成されている有機半導体と、
    前記有機半導体上部に形成されていて、前記有機半導体と同一な模様を有する絶縁体と、
    前記データ線、前記ドレイン電極、前記有機半導体及び前記絶縁体上に形成されていて、前記ドレイン電極を露出する接触孔を有する保護膜と、
    前記接触孔を通じて前記ドレイン電極と連結されている画素電極とを含む有機半導体薄膜トランジスタ表示板。
  2. 前記ゲート絶縁層はOTS表面処理された酸化シリコン、窒化シリコン、マレイミドスチレン、ポリビニルフェノール及び変性シアノプルランのうちの少なくとも一つを含んで成る、請求項１に記載の有機半導体薄膜トランジスタ表示板。
  3. 前記有機半導体はテトラセンまたはペンタセンの置換基を含む誘導体と；チオフェン環の２，５位置を通じて４乃至８個が連結されたオリゴチオフェン;ペリレンテトラカルボン酸ジアンヒドリドまたはそのイミド誘導体；ナフタレンテトラカルボン酸ジアンヒドリドまたはそのイミド誘導体；金属化フタロシアニンまたはそのハロゲン化誘導体；ペリレンまたはコロエンとその置換基を含む誘導体；チエニレン及びビニレンのコオリゴマーまたはコポリマー;チオフェン;ペリレンまたはコロエンとそれらの置換基を含む誘導体;または前記物質の芳香族または芳香族複素環に炭素数１乃至３０個の炭化水素鎖を一つ以上含む誘導体;の中で選択されたいずれか一つである、請求項１に記載の有機半導体薄膜トランジスタ表示板。
  4. 絶縁基板上にゲート線を形成する段階と、
    前記ゲート線を覆うゲート絶縁層を形成する段階と、
    前記ゲート絶縁層上にソース電極を有するデータ線及びドレイン電極を形成する段階と、
    前記有機半導体層と絶縁層を順次に積層する段階と、
    前記絶縁層の前記ゲート電極上部に陽性の感光膜パターンを形成する段階と、
    前記感光膜パターンをマスクとして前記有機半導体層と前記絶縁層をエッチングして、前記ゲート電極の上部に有機半導体と絶縁体を形成する段階と、
    前記有機半導体、前記絶縁体、前記データ線及び前記ドレイン電極上に前記ドレイン電極を露出する接触孔を有する保護膜を形成する段階と、
    前記接触孔を通じて前記ドレイン電極と連結される画素電極を形成する段階とを含む有機半導体薄膜トランジスタ表示板の製造方法。
  5. 前記絶縁体はPVAで形成する、請求項４に記載の有機半導体薄膜トランジスタ表示板の製造方法。
JP2005173156A 2004-06-14 2005-06-14 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法 Pending JP2006005352A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040043462A KR101061845B1 (ko) 2004-06-14 2004-06-14 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2006005352A true JP2006005352A (ja) 2006-01-05

Family

ID=35506396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005173156A Pending JP2006005352A (ja) 2004-06-14 2005-06-14 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法

Country Status (5)

Country Link
US (1) US20050287719A1 (ja)
JP (1) JP2006005352A (ja)
KR (1) KR101061845B1 (ja)
CN (1) CN1716059A (ja)
TW (1) TW200609633A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041317A (ja) * 2004-07-29 2006-02-09 Sony Corp 有機半導体パターン及び有機半導体層のパターニング方法、有機半導体装置及びその製造方法、並びに表示装置
JP2012216564A (ja) * 2011-03-31 2012-11-08 Dainippon Printing Co Ltd 有機半導体素子およびその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100719566B1 (ko) * 2005-10-22 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치
US20080220612A1 (en) * 2007-03-06 2008-09-11 Ute Drechsler Protection of polymer surfaces during micro-fabrication
CN102683593B (zh) * 2012-03-29 2015-02-18 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板的制作方法
CN102799038B (zh) * 2012-07-25 2015-04-01 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
JP6261285B2 (ja) * 2013-10-31 2018-01-17 富士フイルム株式会社 積層体、有機半導体製造用キットおよび有機半導体製造用レジスト組成物
KR102248645B1 (ko) * 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN104409413B (zh) 2014-11-06 2017-12-08 京东方科技集团股份有限公司 阵列基板制备方法
CN104576401B (zh) * 2015-01-27 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板
CN107579006B (zh) * 2017-09-13 2019-08-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097297A1 (en) * 2000-06-16 2001-12-20 The Penn State Research Foundation Aqueous-based photolithography on organic materials
US6620657B2 (en) 2002-01-15 2003-09-16 International Business Machines Corporation Method of forming a planar polymer transistor using substrate bonding techniques
US6984476B2 (en) 2002-04-15 2006-01-10 Sharp Kabushiki Kaisha Radiation-sensitive resin composition, forming process for forming patterned insulation film, active matrix board and flat-panel display device equipped with the same, and process for producing flat-panel display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041317A (ja) * 2004-07-29 2006-02-09 Sony Corp 有機半導体パターン及び有機半導体層のパターニング方法、有機半導体装置及びその製造方法、並びに表示装置
JP2012216564A (ja) * 2011-03-31 2012-11-08 Dainippon Printing Co Ltd 有機半導体素子およびその製造方法

Also Published As

Publication number Publication date
KR101061845B1 (ko) 2011-09-02
KR20050118359A (ko) 2005-12-19
CN1716059A (zh) 2006-01-04
US20050287719A1 (en) 2005-12-29
TW200609633A (en) 2006-03-16

Similar Documents

Publication Publication Date Title
JP4979892B2 (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
US7919778B2 (en) Making organic thin film transistor array panels
US20070024766A1 (en) Organic thin film transistor display panel
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
KR101197053B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5132880B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
US20070109457A1 (en) Organic thin film transistor array panel
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101197059B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
JP2006148114A (ja) 半導体を利用した薄膜トランジスタ表示板及びその製造方法
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060042334A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060077735A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판
KR20070101030A (ko) 박막 트랜지스터 표시판 및 그 제조 방법