CN102683593B - 一种有机薄膜晶体管阵列基板的制作方法 - Google Patents

一种有机薄膜晶体管阵列基板的制作方法 Download PDF

Info

Publication number
CN102683593B
CN102683593B CN201210088843.2A CN201210088843A CN102683593B CN 102683593 B CN102683593 B CN 102683593B CN 201210088843 A CN201210088843 A CN 201210088843A CN 102683593 B CN102683593 B CN 102683593B
Authority
CN
China
Prior art keywords
photoresist
film
substrate
electrode
reserve area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210088843.2A
Other languages
English (en)
Other versions
CN102683593A (zh
Inventor
张学辉
薛建设
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210088843.2A priority Critical patent/CN102683593B/zh
Publication of CN102683593A publication Critical patent/CN102683593A/zh
Priority to PCT/CN2012/083775 priority patent/WO2013143280A1/zh
Application granted granted Critical
Publication of CN102683593B publication Critical patent/CN102683593B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Abstract

本发明提供一种有机薄膜晶体管阵列基板的制作方法，包括以下步骤：通过构图工艺分别形成包括栅电极、栅线、绝缘层、有机半导体层、阻挡层、源电极、漏电极以及数据线的图形，其中，所述有机半导体层和阻挡层的图形通过一次构图工艺形成。本发明所述有机薄膜晶体管阵列基板的制作方法与现有技术相比，能够进一步减少构图工艺次数，即只需采用四次构图工艺，因而提高了生产效率，降低了生产成本。

Description

一种有机薄膜晶体管阵列基板的制作方法
技术领域
本发明属于显示技术领域，具体涉及一种有机薄膜晶体管(OTFT)阵列基板的制作方法。
背景技术
有机薄膜晶体管(OTFT)是采用有机半导体作为有源层的逻辑单元器件，其与采用无机半导体作为有源层的薄膜晶体管(TFT)相比，一方面制作工艺更为简单，多样，器件的尺寸能够做的更小，集成度更高，也不要求较高的工艺温度，且有机半导体材料易于获得，因而能有效地降低器件的成本，另一方面，由于采用了有机半导体材料，OTFT呈现出非常好的柔韧性，不但耐冲击，而且质量轻，携带方便，因而进一步拓宽了有机晶体管的使用范围。
由于OTFT具有适合大面积加工、适用于柔性基板、工艺成本低等优点，在平板显示、传感器、存储卡、射频识别标签等领域均显现出应用前景。因此，OTFT的研究与开发在国际上受到广泛关注。
现有技术中，OTFT阵列基板一般采用5mask～7mask，即五次～七次构图工艺完成。其中，所述五次构图工艺包括：通过一次构图工艺形成栅电极与栅线的图形的步骤、通过一次构图工艺形成绝缘层、半导体层的图形的步骤、通过一次构图工艺形成阻挡层的图形的步骤、通过一次构图工艺形成源电极、漏电极以及数据线的图形的步骤、通过一次构图工艺形成像素电极的图形的步骤。
由于每次构图工艺均需要把掩模板图形转移到薄膜图形上，且每一层图形都需要精确的覆盖在另一层薄膜图形上，而在OTFT阵列基板的制作过程中，所用到的掩模板的次数越少，则生产效率越高，生产成本越低，因此，如何进一步减少构图工艺的次数，提高生产效率，降低生产成本是行业内亟待解决的问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述问题，提供一种能够进一步减少构图工艺次数的有机薄膜晶体管阵列基板的制作方法。
解决本发明技术问题所采用的技术方案如下：
所述有机薄膜晶体管阵列基板的制作方法包括以下步骤：通过构图工艺分别形成包括栅电极、栅线、绝缘层、有机半导体层、阻挡层、源电极、漏电极以及数据线的图形，其中，所述有机半导体层和阻挡层的图形通过一次构图工艺形成。
其中，所述制作方法具体为：
1)通过第一次构图工艺在基板上形成包括栅电极与栅线的图形；
2)通过第二次构图工艺在完成步骤1)的基板上形成包括绝缘层、有机半导体层、阻挡层以及栅线接口区域的图形；
3)通过第三次构图工艺在完成步骤2)的基板上形成包括源电极、漏电极以及数据线的图形；
4)通过第四次构图工艺在完成步骤3)的基板上形成包括像素电极、栅线接口区域以及数据线接口区域的图形。
优选的是，所述步骤1)包括：在基板上沉积栅金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括栅电极与栅线的图形的区域，再对暴露出来的栅金属薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括栅电极与栅线的图形；所述栅金属薄膜的厚度范围为150nm-300nm，其采用Mo制成，所述栅金属薄膜采用溅射的方法形成；
所述步骤2)包括：
21)在完成步骤1)的基板上依次沉积绝缘薄膜、有机半导体薄膜以及阻挡层薄膜；
22)在完成步骤21)的基板上涂敷一层光刻胶；
23)采用半色调掩模板或灰色调掩模板对所述光刻胶进行曝光、显影，所述半色调掩模板或灰色调掩模板上设有非透射区域、第一部分透射区域、第二部分透射区域以及透射区域，上述区域在所述光刻胶上分别对应形成光刻胶完全保留区域、光刻胶第一部分保留区域、光刻胶第二部分保留区域以及光刻胶完全去除区域，或者分别对应形成光刻胶完全去除区域、光刻胶第一部分保留区域、光刻胶第二部分保留区域以及光刻胶完全保留区域；所述光刻胶完全保留区域的光刻胶被全部保留，其对应于形成阻挡层的图形，所述光刻胶第一部分保留区域的光刻胶的厚度比光刻胶完全保留区域的光刻胶的厚度薄，且比光刻胶第二部分保留区域的光刻胶的厚度厚，其对应于形成有机半导体层的图形，所述光刻胶第二部分保留区域对应于形成绝缘层的图形，所述光刻胶完全去除区域的光刻胶被全部去除，其对应于形成栅线接口区域的图形；
24)对完成步骤23)的基板进行第一次刻蚀，形成包括绝缘层与栅线接口区域的图形；
25)对完成步骤24)的基板进行第一次灰化，灰化掉所述光刻胶第二部分保留区域的光刻胶；
26)对完成步骤25)的基板进行第二次刻蚀，形成有机半导体层的图形；
27)对完成步骤26)的基板进行第二次灰化，灰化掉所述光刻胶第一部分保留区域的光刻胶；
28)对完成步骤27)的基板进行第三次刻蚀，形成阻挡层的图形；
29)将剩余的光刻胶剥离；
所述步骤3)包括：在完成步骤2)的基板上沉积源漏金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括源电极、漏电极以及数据线的图形的区域，再对暴露出来的源漏金属薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括源电极、漏电极以及数据线的图形；
所述步骤4)包括：在完成步骤3)的基板上沉积透明像素电极薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括像素电极、栅线接口区域以及数据线接口区域图形的区域，再对暴露出来的透明像素电极薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括像素电极、栅线接口区域以及数据线接口区域的图形。
或者，所述制作方法具体为：
1)通过第一次构图工艺在基板上形成包括栅电极与栅线的图形；
2)通过第二次构图工艺在完成步骤1)的基板上形成包括绝缘层、有机半导体层、阻挡层以及栅线接口区域的图形；
3)通过第三次构图工艺在完成步骤2)的基板上形成像素电极的图形；
4)通过第四次构图工艺在完成步骤3)的基板上形成包括源电极、漏电极、数据线、栅线接口区域以及数据线接口区域的图形。
优选的是，所述步骤1)包括：在基板上沉积栅金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括栅电极与栅线的图形的区域，再对暴露出来的栅金属薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括栅电极与栅线的图形；所述栅金属薄膜的厚度范围为150nm-300nm，其采用Mo制成，所述栅金属薄膜采用溅射的方法形成；
所述步骤2)包括：
21)在完成步骤1)的基板上依次沉积绝缘薄膜、有机半导体薄膜以及阻挡层薄膜；
22)在完成步骤21)的基板上涂敷一层光刻胶；
23)采用半色调掩模板或灰色调掩模板对所述光刻胶进行曝光、显影，所述半色调掩模板或灰色调掩模板上设有非透射区域、第一部分透射区域、第二部分透射区域以及透射区域，上述区域在所述光刻胶上分别对应形成光刻胶完全保留区域、光刻胶第一部分保留区域、光刻胶第二部分保留区域以及光刻胶完全去除区域，或者分别对应形成光刻胶完全去除区域、光刻胶第一部分保留区域、光刻胶第二部分保留区域以及光刻胶完全保留区域；所述光刻胶完全保留区域的光刻胶被全部保留，其对应于形成阻挡层的图形，所述光刻胶第一部分保留区域的光刻胶的厚度比光刻胶完全保留区域的光刻胶的厚度薄，且比光刻胶第二部分保留区域的光刻胶的厚度厚，其对应于形成有机半导体层的图形，所述光刻胶第二部分保留区域对应于形成绝缘层的图形，所述光刻胶完全去除区域的光刻胶被全部去除，其对应于形成栅线接口区域的图形；
24)对完成步骤23)的基板进行第一次刻蚀，形成包括绝缘层与栅线接口区域的图形；
25)对完成步骤24)的基板进行第一次灰化，灰化掉所述光刻胶第二部分保留区域的光刻胶；
26)对完成步骤25)的基板进行第二次刻蚀，形成有机半导体层的图形；
27)对完成步骤26)的基板进行第二次灰化，灰化掉所述光刻胶第一部分保留区域的光刻胶；
28)对完成步骤27)的基板进行第三次刻蚀，形成阻挡层的图形；
29)将剩余的光刻胶剥离；
所述步骤3)包括：在完成步骤2)的基板上沉积透明像素电极薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成像素电极的图形的区域，再对暴露出来的透明像素电极薄膜进行刻蚀，最后将所述光刻胶剥离，形成像素电极的图形；
所述步骤4)包括：在完成步骤3)的基板上沉积源漏金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括源电极、漏电极、数据线、栅线接口区域以及数据线接口区域图形的区域，再对暴露出来的源漏金属薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括源电极、漏电极、数据线、栅线接口区域以及数据线接口区域的图形。
优选的是，所述绝缘薄膜包括栅极绝缘薄膜与有机绝缘薄膜，所述栅极绝缘薄膜覆盖在完成步骤1)的基板上，所述有机绝缘薄膜覆盖在栅极绝缘薄膜上；所述栅极绝缘薄膜与有机绝缘薄膜的厚度比为1∶1-8∶1。
优选的是，所述栅极绝缘薄膜的厚度范围为150nm-400nm，其采用SiNX制成，所述栅极绝缘薄膜采用等离子增强化学气相沉积法形成；所述有机绝缘薄膜的厚度范围为50nm-150nm，其采用聚乙烯苯酚制成，所述有机绝缘薄膜采用旋涂的方法形成，其具体制备方法为：先将聚乙烯苯酚薄膜置于100℃的温度条件下烘干30s-10min，然后将其置于130℃的温度条件下烘干30s-10min，使其形成交联的网状结构。
优选的是，所述有机半导体薄膜的厚度范围为30nm-100nm，其采用酞菁氧化钒制成，所述有机半导体薄膜采用热蒸发的方法形成；所述阻挡层薄膜的厚度范围为150nm-500nm，其采用聚乙烯苯酚制成，所述阻挡层薄膜采用旋涂的方法形成，其具体制备方法为：先将聚乙烯苯酚薄膜置于100℃的温度条件下烘干30s-10min，然后将其置于130℃的温度条件下烘干30s-10min，使其形成交联的网状结构。
优选的是，所述源漏金属薄膜的厚度范围为100nm-300nm，其采用Mo制成，所述源漏金属薄膜采用溅射的方法形成。
优选的是，所述透明像素电极薄膜的厚度范围为40nm-100nm，其采用ITO制成，所述透明像素电极薄膜采用溅射的方法形成。
有益效果：
现有技术中有机薄膜晶体管阵列基板在各次构图工艺中都采用普通掩模板，使得有机半导体层与阻挡层无法在一次构图工艺中完成，也使得至少需要五次构图工艺才能形成有机薄膜晶体管阵列基板，而本发明所述有机薄膜晶体管阵列基板的制作方法以及采用该方法制成的有机薄膜晶体管阵列基板在第二次构图工艺中采用半色调或灰色调掩模板，使得有机半导体层与阻挡层在一次构图工艺中完成，因此本发明所述阵列基板的制作方法只需采用四次构图工艺即可完成，与现有技术相比进一步减少了构图工艺次数、简化了制作工艺，提高了生产效率、缩短了制作时间、降低了生产成本。
附图说明
图1为本发明实施例1中OTFT阵列基板的制作方法的流程示意图；
图2为本发明实施例1中完成第一次构图工艺之后的OTFT阵列基板的结构示意图；
其中：图2(a)为完成第一次构图工艺之后的OTFT阵列基板的平面结构示意图；
图2(b)为图2(a)中A-A向的截面图；
图3为本发明实施例1中进行第二次构图工艺过程中的OTFT阵列基板的结构示意图；
其中：图3(a)为在图2(a)所示基板上沉积了栅极绝缘薄膜、有机绝缘薄膜、有机半导体薄膜与阻挡层薄膜之后的OTFT阵列基板的截面图；
图3(b)为在图3(a)所示基板上沉积了光刻胶、对光刻胶进行曝光显影并对所述基板完成第一次刻蚀之后的OTFT阵列基板的截面图；
图3(c)为对图3(b)所示基板完成第一次灰化之后的OTFT阵列基板的截面图；
图3(d)为在图3(c)所示基板完成第二次刻蚀之后的OTFT阵列基板的截面图；
图3(e)为对图3(d)所示基板完成第二次灰化之后的OTFT阵列基板的截面图；
图3(f)为在图3(e)所示基板完成第三次刻蚀之后的OTFT阵列基板的截面图；
图3(g)为将图3(f)所示基板上的光刻胶剥离之后的OTFT阵列基板的截面图；
图4为本发明实施例1中进行第三次构图工艺过程中的OTFT阵列基板的结构示意图；
其中：图4(a)为在图3(g)所示基板上沉积了源漏金属薄膜之后的OTFT阵列基板的截面图；
图4(b)为在图3(g)所示基板上沉积了光刻胶并对光刻胶进行曝光显影之后的OTFT阵列基板的截面图；
图4(c)为对图4(b)所述基板完成刻蚀之后的OTFT阵列基板的截面图；
图4(d)为完成第三次构图工艺之后的OTFT阵列基板的平面结构示意图；
图5为本发明实施例1中完成第四次构图工艺之后的OTFT阵列基板的结构示意图；
其中：图5(a)为完成第四次构图工艺之后的OTFT阵列基板的截面图；
图5(b)为完成第四次构图工艺之后的OTFT阵列基板的平面结构示意图；
图6为本发明实施例2中OTFT阵列基板的制作方法的流程示意图；
图7为本发明实施例2中完成四次构图工艺之后的OTFT阵列基板的截面图。
图中：1-基板；2a-栅电极；2b-栅线；3-栅极绝缘层；4-有机绝缘层；5-有机半导体层；6-阻挡层；7a-源电极；7b-漏电极；8-像素电极；9-光刻胶；10-数据线。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明有机薄膜晶体管阵列基板的制作方法作进一步详细的描述。
本发明中，所述OTFT阵列基板的制作方法包括以下步骤：通过构图工艺分别形成栅电极2a、栅线2b、绝缘层、有机半导体层5、阻挡层6、源电极7a、漏电极7b以及数据线10的图形，其中，所述有机半导体层5和阻挡层6的图形通过一次构图工艺形成。
实施例1：
如图1所示，本实施例中，所述OTFT阵列基板的制作方法采用基于狭缝光刻技术的四次构图工艺，使得有机半导体层5与阻挡层6在一次构图工艺中完成。所述狭缝光刻技术的原理是在掩模板上设置特定尺寸的狭缝，通过产生光学衍射来控制光的透过率，从而有选择地控制光刻胶的厚度。所述阵列基板的制作方法具体包括如下步骤：
s101.在基板1上通过第一次构图工艺形成包括栅电极2a与栅线2b的图形。
具体的，如图2(a)、2(b)所示，在基板1上沉积栅金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，其中，光刻胶保留区域对应于形成包括栅电极2a与栅线2b的图形的区域，再对暴露出来的栅金属薄膜进行刻蚀，最后通过光刻胶剥离工艺将所述光刻胶剥离，形成包括栅电极2a与栅线2b的图形。
进一步地，在步骤s101中，还可以同时形成公共电极线的图形。
s102.在完成步骤s101的基板上通过第二次构图工艺形成包括栅极绝缘层3、有机绝缘层4、有机半导体层5、阻挡层6以及栅线接口区域的图形。本步骤中，所述栅极绝缘层3、有机绝缘层4、有机半导体层5、阻挡层6以及栅线接口区域的图形是采用多步刻蚀工艺(狭缝光刻工艺的核心工艺之一)在一次构图工艺中形成的。
具体的，所述步骤s102包括如下步骤：
s102-1.如图3(a)所示，在完成步骤s101的基板上依次沉积栅极绝缘薄膜、有机绝缘薄膜、有机半导体薄膜以及阻挡层薄膜。
s102-2.在完成步骤s102-1的基板上涂敷一层光刻胶9。
s102-3.如图3(b)所示，采用半色调掩模板或灰色调掩模板对所述光刻胶进行曝光、显影，所述半色调掩模板或灰色调掩模板上设有非透射区域、第一部分透射区域、第二部分透射区域以及透射区域，若所述光刻胶9为正性胶，则上述区域在所述光刻胶上分别对应形成光刻胶完全保留区域C、光刻胶第一部分保留区域B、光刻胶第二部分保留区域A以及光刻胶完全去除区域D(图中未示出)；若所述光刻胶9为负性胶，则上述区域在所述光刻胶上分别对应形成光刻胶完全去除区域D(图中未示出)、光刻胶第一部分保留区域B、光刻胶第二部分保留区域A以及光刻胶完全保留区域C。所述光刻胶完全保留区域C的光刻胶被全部保留，其对应于形成阻挡层6的图形，所述光刻胶第一部分保留区域B的光刻胶的厚度比光刻胶完全保留区域C的光刻胶的厚度薄，且比光刻胶第二部分保留区域A的光刻胶的厚度厚，优选所述光刻胶第一部分保留区域B的光刻胶的厚度是光刻胶完全保留区域C的光刻胶的厚度的一半，其对应于形成有机半导体层5的图形，所述光刻胶第二部分保留区域A的厚度比所述光刻胶第一部分保留区域B的光刻胶的厚度薄，其对应于形成绝缘层的图形，所述光刻胶完全去除区域D的光刻胶被全部去除，其对应于形成栅线接口区域的图形。
其中，形成光刻胶第一部分保留区域B与光刻胶第二部分保留区域A的原理是：由于曝光的分别是半色调或灰色调掩模板上带有狭缝的第一部分透射区域与第二部分透射区域，若所述光刻胶9为正性胶，则所述狭缝的衍射效应与干涉效应使得曝光在第二部分透光区域的光强度比曝光在第一部分透光区域的光强度强，因此所述第二部分透光区域的光刻胶比第一部分透光区域的光刻胶曝光更严重，使得光刻胶第二部分保留区域A的光刻胶的厚度比光刻胶第一部分保留区域B的光刻胶的厚度薄；若所述光刻胶9为负性胶，则所述狭缝的衍射效应与干涉效应使得曝光在第二部分透光区域的光强度比曝光在第一部分透光区域的光强度弱，因此所述第一部分透光区域的光刻胶比第二部分透光区域的光刻胶曝光更严重，使得光刻胶第二部分保留区域A的光刻胶的厚度比光刻胶第一部分保留区域B的光刻胶的厚度薄。
s102-4.对完成步骤s102-3的基板进行第一次刻蚀，形成包括栅极绝缘层3、有机绝缘层4与栅线接口区域的图形(图中未示出)。
s102-5.如图3(c)所示，对完成步骤s102-4的基板进行第一次灰化，灰化掉所述光刻胶第二部分保留区域A的光刻胶。
s102-6.如图3(d)所示，对完成步骤s102-5的基板进行第二次刻蚀，形成有机半导体层5的图形。
s102-7.如图3(e)所示，对完成步骤s102-6的基板进行第二次灰化，灰化掉所述光刻胶第一部分保留区域B的光刻胶。
s102-8.如图3(f)所示，对完成步骤s102-7的基板进行第三次刻蚀，形成阻挡层6的图形，所述阻挡层6用于保护有机半导体层5不被刻蚀，同时可避免位于有机半导体层5上方、源电极7a与漏电极7b之间的沟道区被污染。
s102-9.如图3(g)所示，通过光刻胶剥离工艺将剩余的光刻胶(光刻胶完全保留区域C的光刻胶)剥离。
s103.在完成步骤s102的基板上通过第三次构图工艺形成包括源电极7a、漏电极7b以及数据线10的图形。
具体的，如图4(a)～4(d)所示，在完成步骤s102的基板上沉积源漏金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，其中，光刻胶保留区域对应于形成包括源电极7a、漏电极7b以及数据线10的图形的区域，再对暴露出来的源漏金属薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括源电极7a、漏电极7b以及数据线10的图形。
s104.在完成步骤s103的基板上通过第四次构图工艺形成包括像素电极8、栅线接口区域以及数据线接口区域的图形。
具体的，如图5(a)、5(b)所示，在完成步骤s103的基板上沉积透明像素电极薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括像素电极8、栅线接口区域以及数据线接口区域图形的区域，再对暴露出来的透明像素电极薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括像素电极8、栅线接口区域以及数据线接口区域的图形。
本实施例中，所述基板1采用绝缘材料制成，优选采用塑料基板；所述光刻胶可以采用旋涂的方法形成；所述栅金属薄膜的厚度范围为150nm-300nm，优选为200nm，其采用Mo制成(也可以采用AL等)，所述栅金属薄膜采用溅射的方法形成；所述栅极绝缘薄膜与有机绝缘薄膜的厚度比为1∶1-8∶1，这里设置有机绝缘薄膜是为了让有机半导体薄膜在有机绝缘薄膜上的生长更规则。所述栅极绝缘薄膜的厚度范围为150nm-400nm，优选为300nm，其采用SiNX制成，生成SiNX所对应的反应气体为SiH4、NH3与N2的混合气体，所述栅极绝缘薄膜采用等离子增强化学气相沉积法(PECVD，Plasma Enhanced Chemical Vapor Deposition)形成；所述有机绝缘薄膜的厚度为范围为50nm-150nm，优选为150nm，其采用聚乙烯苯酚(PVP)制成，所述有机绝缘薄膜采用旋涂的方法形成，其具体制备方法为：先将聚乙烯苯酚薄膜置于100℃的温度条件下烘干30s-10min，然后将其置于130℃的温度条件下烘干30s-10min，使其形成交联的网状结构；所述有机半导体薄膜的厚度范围为30nm-100nm，优选为50nm，其采用酞菁氧化钒(IV)制成，所述有机半导体薄膜采用热蒸发的方法形成；所述阻挡层薄膜的厚度范围为150nm-500nm，优选为300nm，其采用聚乙烯苯酚制成，所述阻挡层薄膜采用旋涂的方法形成，其具体制备方法为：先将聚乙烯苯酚薄膜置于100℃的温度条件下烘干30s-10min，然后将其置于130℃的温度条件下烘干30s-10min，使其形成交联的网状结构；所述源漏金属薄膜的厚度范围为100nm-300nm，其采用Mo制成，所述源漏金属薄膜采用溅射的方法形成；所述透明像素电极薄膜的厚度范围为40nm-100nm，其采用ITO制成(也可以根据需要采用IZO等)，所述透明像素电极薄膜采用溅射的方法形成。
如图5a所示，本实施例还提供一种采用上述制作方法制成的OTFT阵列基板，其包括基板1、栅线2b、数据线10、以及由栅线2b与数据线10彼此交叉限定的像素区域，在所述交叉处形成有OTFT，所述OTFT包括：形成在基板1上的栅电极2a，所述栅电极2a与栅线2b相连接；覆盖在栅电极2a上并延伸至所述基板1的暴露区域上的栅极绝缘层3；覆盖在栅极绝缘层3上的有机绝缘层4；形成在有机绝缘层4上的有机半导体层5；形成在有机半导体层5上的源电极7a与漏电极7b，所述源电极7a与漏电极7b之间设置有OTFT沟道，所述源电极7a与数据线10相连接；形成在所述OTFT沟道之中的阻挡层6；与所述漏电极7b搭接并延伸至有机绝缘层4的暴露区域上的像素电极8。
组成所述OTFT阵列基板结构的各层与上述OTFT阵列基板的制作方法中所形成的各层的材料、厚度均相同。
实施例2：
如图6所示，本实施例中，所述OTFT阵列基板的制作方法采用基于狭缝光刻技术的四次构图工艺，具体包括如下步骤：
s201～s202与实施例1中的s101～s102相同，不再赘述。
s203.在完成步骤s202的基板上通过第三次构图工艺形成像素电极8的图形。
具体的，在完成步骤s202的基板上沉积透明像素电极薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成像素电极8的图形的区域，再对暴露出来的透明像素电极薄膜进行刻蚀，最后将所述光刻胶剥离，形成像素电极8的图形。
s204.在完成步骤s203的基板上通过第四次构图工艺形成包括源电极7a、漏电极7b、数据线10、栅线接口区域以及数据线接口区域的图形。
具体的，在完成步骤s203的基板上沉积源漏金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括源电极7a、漏电极7b、数据线10、栅线接口区域以及数据线接口区域图形的区域，再对暴露出来的源漏金属薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括源电极7a、漏电极7b、数据线10、栅线接口区域以及数据线接口区域的图形。
如图7所示，本实施例还提供一种采用上述制作方法制成的OTFT阵列基板，其包括基板1、栅线2b、数据线10、以及由栅线2b与数据线10彼此交叉限定的像素区域，在所述交叉处形成有OTFT，所述OTFT包括：形成在基板1上的栅电极2a，所述栅电极2a与栅线2b相连接；覆盖在栅电极2a上并延伸至所述基板1的暴露区域上的栅极绝缘层3；覆盖在栅极绝缘层3上的有机绝缘层4；形成在有机绝缘层4上的有机半导体层5；形成在有机半导体层5上的阻挡层6；形成在有机半导体层5上并延伸至所述有机绝缘层4的暴露区域上且位于阻挡层6两侧的像素电极8；形成在像素电极8上且位于阻挡层6一侧的源电极7a，所述源电极7a与数据线10相连接；形成在像素电极8上且位于阻挡层6另一侧的漏电极7b。
组成本实施例OTFT阵列基板结构的各层以及本实施例OTFT阵列基板的制作方法中所形成的各层的材质、厚度均与实施例1相同，不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种有机薄膜晶体管阵列基板的制作方法，包括以下步骤：通过构图工艺分别形成包括栅电极、栅线、绝缘层、有机半导体层、阻挡层、源电极、漏电极以及数据线的图形，其特征在于，所述有机半导体层和阻挡层的图形通过一次构图工艺形成，所述源电极和漏电极形成于所述有机半导体层的上方；
所述制作方法具体为：
1)通过第一次构图工艺在基板上形成包括栅电极与栅线的图形；
2)通过第二次构图工艺在完成步骤1)的基板上形成包括绝缘层、有机半导体层、阻挡层以及栅线接口区域的图形；
3)通过第三次构图工艺在完成步骤2)的基板上形成包括源电极、漏电极以及数据线的图形；
4)通过第四次构图工艺在完成步骤3)的基板上形成包括像素电极、栅线接口区域以及数据线接口区域的图形。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤3)包括：在完成步骤2)的基板上沉积源漏金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括源电极、漏电极以及数据线的图形的区域，再对暴露出来的源漏金属薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括源电极、漏电极以及数据线的图形；
所述步骤4)包括：在完成步骤3)的基板上沉积透明像素电极薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括像素电极、栅线接口区域以及数据线接口区域图形的区域，再对暴露出来的透明像素电极薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括像素电极、栅线接口区域以及数据线接口区域的图形。
3.根据权利要求1-2之一所述的制作方法，其特征在于，所述步骤1)包括：在基板上沉积栅金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括栅电极与栅线的图形的区域，再对暴露出来的栅金属薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括栅电极与栅线的图形；所述栅金属薄膜的厚度范围为150nm-300nm，其采用Mo制成，所述栅金属薄膜采用溅射的方法形成。
4.根据权利要求1-2之一所述的制作方法，其特征在于，所述步骤2)包括：
21)在完成步骤1)的基板上依次沉积绝缘薄膜、有机半导体薄膜以及阻挡层薄膜；
22)在完成步骤21)的基板上涂敷一层光刻胶；
23)采用半色调掩模板或灰色调掩模板对所述光刻胶进行曝光、显影，所述半色调掩模板或灰色调掩模板上设有非透射区域、第一部分透射区域、第二部分透射区域以及透射区域，上述区域在所述光刻胶上分别对应形成光刻胶完全保留区域、光刻胶第一部分保留区域、光刻胶第二部分保留区域以及光刻胶完全去除区域，或者分别对应形成光刻胶完全去除区域、光刻胶第一部分保留区域、光刻胶第二部分保留区域以及光刻胶完全保留区域；所述光刻胶完全保留区域的光刻胶被全部保留，其对应于形成阻挡层的图形，所述光刻胶第一部分保留区域的光刻胶的厚度比光刻胶完全保留区域的光刻胶的厚度薄，且比光刻胶第二部分保留区域的光刻胶的厚度厚，其对应于形成有机半导体层的图形，所述光刻胶第二部分保留区域对应于形成绝缘层的图形，所述光刻胶完全去除区域的光刻胶被全部去除，其对应于形成栅线接口区域的图形；
24)对完成步骤23)的基板进行第一次刻蚀，形成包括绝缘层与栅线接口区域的图形；
25)对完成步骤24)的基板进行第一次灰化，灰化掉所述光刻胶第二部分保留区域的光刻胶；
26)对完成步骤25)的基板进行第二次刻蚀，形成有机半导体层的图形；
27)对完成步骤26)的基板进行第二次灰化，灰化掉所述光刻胶第一部分保留区域的光刻胶；
28)对完成步骤27)的基板进行第三次刻蚀，形成阻挡层的图形；
29)将剩余的光刻胶剥离。
5.根据权利要求4所述的制作方法，其特征在于，所述绝缘薄膜包括栅极绝缘薄膜与有机绝缘薄膜，所述栅极绝缘薄膜覆盖在完成步骤1)的基板上，所述有机绝缘薄膜覆盖在栅极绝缘薄膜上；所述栅极绝缘薄膜与有机绝缘薄膜的厚度比为1:1-8:1。
6.根据权利要求5所述的制作方法，其特征在于，所述栅极绝缘薄膜的厚度范围为150nm-400nm，其采用SiNX制成，所述栅极绝缘薄膜采用等离子增强化学气相沉积法形成；所述有机绝缘薄膜的厚度范围为50nm-150nm，其采用聚乙烯苯酚制成，所述有机绝缘薄膜采用旋涂的方法形成，其具体制备方法为：先将聚乙烯苯酚薄膜置于100℃的温度条件下烘干30s-10min，然后将其置于130℃的温度条件下烘干30s-10min，使其形成交联的网状结构。
7.根据权利要求4所述的制作方法，其特征在于，所述有机半导体薄膜的厚度范围为30nm-100nm，其采用酞菁氧化钒制成，所述有机半导体薄膜采用热蒸发的方法形成；所述阻挡层薄膜的厚度范围为150nm-500nm，其采用聚乙烯苯酚制成，所述阻挡层薄膜采用旋涂的方法形成，其具体制备方法为：先将聚乙烯苯酚薄膜置于100℃的温度条件下烘干30s-10min，然后将其置于130℃的温度条件下烘干30s-10min，使其形成交联的网状结构。
8.根据权利要求2所述的制作方法，其特征在于，所述源漏金属薄膜的厚度范围为100nm-300nm，其采用Mo制成，所述源漏金属薄膜采用溅射的方法形成。
9.根据权利要求2所述的制作方法，其特征在于，所述透明像素电极薄膜的厚度范围为40nm-100nm，其采用ITO制成，所述透明像素电极薄膜采用溅射的方法形成。
10.一种有机薄膜晶体管阵列基板的制作方法，包括以下步骤：通过构图工艺分别形成包括栅电极、栅线、绝缘层、有机半导体层、阻挡层、源电极、漏电极以及数据线的图形，其特征在于，所述有机半导体层和阻挡层的图形通过一次构图工艺形成，所述源电极和漏电极形成于所述有机半导体层的上方；
所述制作方法具体为：
1)通过第一次构图工艺在基板上形成包括栅电极与栅线的图形；
2)通过第二次构图工艺在完成步骤1)的基板上形成包括绝缘层、有机半导体层、阻挡层以及栅线接口区域的图形；
3)通过第三次构图工艺在完成步骤2)的基板上形成像素电极的图形；
4)通过第四次构图工艺在完成步骤3)的基板上形成包括源电极、漏电极、数据线、栅线接口区域以及数据线接口区域的图形。
11.根据权利要求10所述的制作方法，其特征在于，所述步骤3)包括：在完成步骤2)的基板上沉积透明像素电极薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成像素电极的图形的区域，再对暴露出来的透明像素电极薄膜进行刻蚀，最后将所述光刻胶剥离，形成像素电极的图形；
所述步骤4)包括：在完成步骤3)的基板上沉积源漏金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影，所述光刻胶保留区域对应于形成包括源电极、漏电极、数据线、栅线接口区域以及数据线接口区域图形的区域，再对暴露出来的源漏金属薄膜进行刻蚀，最后将所述光刻胶剥离，形成包括源电极、漏电极、数据线、栅线接口区域以及数据线接口区域的图形。
CN201210088843.2A 2012-03-29 2012-03-29 一种有机薄膜晶体管阵列基板的制作方法 Expired - Fee Related CN102683593B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210088843.2A CN102683593B (zh) 2012-03-29 2012-03-29 一种有机薄膜晶体管阵列基板的制作方法
PCT/CN2012/083775 WO2013143280A1 (zh) 2012-03-29 2012-10-30 有机薄膜晶体管阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210088843.2A CN102683593B (zh) 2012-03-29 2012-03-29 一种有机薄膜晶体管阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN102683593A CN102683593A (zh) 2012-09-19
CN102683593B true CN102683593B (zh) 2015-02-18

Family

ID=46815219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210088843.2A Expired - Fee Related CN102683593B (zh) 2012-03-29 2012-03-29 一种有机薄膜晶体管阵列基板的制作方法

Country Status (2)

Country Link
CN (1) CN102683593B (zh)
WO (1) WO2013143280A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683593B (zh) * 2012-03-29 2015-02-18 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板的制作方法
EP2916360A4 (en) * 2012-11-02 2016-06-22 Boe Technology Group Co Ltd THIN-LAYER TRANSISTOR AND MANUFACTURING METHOD, ARRAY SUBSTRATE, DISPLAY DEVICE AND BARRIER LAYER THEREFOR
CN103117224A (zh) * 2013-01-21 2013-05-22 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法
CN112470278A (zh) * 2018-07-04 2021-03-09 深圳市柔宇科技股份有限公司 阵列基板及其制造方法、显示装置
JP7083396B2 (ja) * 2018-09-03 2022-06-10 富士フイルム株式会社 有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959509A (zh) * 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN101656232A (zh) * 2008-08-19 2010-02-24 北京京东方光电科技有限公司 薄膜晶体管阵列基板制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061845B1 (ko) * 2004-06-14 2011-09-02 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
CN101609838B (zh) * 2008-06-20 2011-12-07 群康科技(深圳)有限公司 有机发光二极管显示装置及其制造方法
CN101807586B (zh) * 2009-02-13 2013-07-31 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102683593B (zh) * 2012-03-29 2015-02-18 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959509A (zh) * 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN101656232A (zh) * 2008-08-19 2010-02-24 北京京东方光电科技有限公司 薄膜晶体管阵列基板制造方法

Also Published As

Publication number Publication date
WO2013143280A1 (zh) 2013-10-03
CN102683593A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
KR101493583B1 (ko) 유기 박막 트랜지스터 어레이 기판과 그 제조방법 및 디스플레이 장치
US9368635B2 (en) Array substrate, method for manufacturing the same and display device
JP6129206B2 (ja) Ｔｆｔアレイ基板の製造方法
CN102629046B (zh) 阵列基板及其制造方法、液晶显示器件
CN102646634B (zh) Tft-lcd阵列基板制造方法
EP2975642B1 (en) Array substrate and manufacturing method thereof, and display apparatus
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN102683593B (zh) 一种有机薄膜晶体管阵列基板的制作方法
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN103117248B (zh) 阵列基板及其制作方法、显示装置
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
KR101467710B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치
CN102789106A (zh) 有机薄膜晶体管阵列基板及其制备方法以及显示装置
CN103560114B (zh) 一种tft阵列基板及其制造方法、显示装置
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
CN102779942A (zh) 一种有机薄膜晶体管阵列基板及其制作方法
CN105742186A (zh) 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
CN102800629A (zh) 一种有机薄膜晶体管阵列基板制作方法
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN109037151B (zh) 一种阵列基板的制备方法
CN113871346B (zh) 阵列基板及其制备方法和显示面板
CN111180396A (zh) 一种氧化物半导体基板结构及制作方法
CN102629586B (zh) 一种阵列基板及其制作方法和显示装置
CN105206567A (zh) 一种阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150218

Termination date: 20210329

CF01 Termination of patent right due to non-payment of annual fee