CN111180396A - 一种氧化物半导体基板结构及制作方法 - Google Patents

一种氧化物半导体基板结构及制作方法 Download PDF

Info

Publication number
CN111180396A
CN111180396A CN202010118326.XA CN202010118326A CN111180396A CN 111180396 A CN111180396 A CN 111180396A CN 202010118326 A CN202010118326 A CN 202010118326A CN 111180396 A CN111180396 A CN 111180396A
Authority
CN
China
Prior art keywords
oxide semiconductor
electrode
semiconductor layer
common electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010118326.XA
Other languages
English (en)
Inventor
李元行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202010118326.XA priority Critical patent/CN111180396A/zh
Publication of CN111180396A publication Critical patent/CN111180396A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种氧化物半导体基板结构及制作方法，其中制作方法包括如下步骤：步骤一：在基板上制作栅极；步骤二：在栅极上制作覆盖栅极的栅极绝缘层；步骤三：在栅极绝缘层上制作氧化物半导体层，导体化在栅极外侧的氧化物半导体层形成公共电极，未导体化的氧化物半导体层在栅极的上方；步骤四：沉积金属，在氧化物半导体层上形成源极和漏极，在公共电极上形成公共电极金属走线；步骤五：在源极、漏极和公共电极金属走线上制作覆盖源极、漏极和公共电极金属走线的钝化层；步骤六：在钝化层上制作像素电极，像素电极与漏极连接。此申请可以节省光罩的数量，减少制程的成本，并获得高分辨率和高稳定性的显示面板。

Description

一种氧化物半导体基板结构及制作方法
技术领域
本发明涉及显示面板制作领域，尤其涉及一种氧化物半导体基板结构及制作方法。
背景技术
IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20至30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率，可实现超高分辨率TFT-LCD。同时，现有的非晶硅生产线只需稍加改动即可兼容IGZO制程，因此在成本方面较低温多晶硅(LTPS)更有竞争力。传统a-Si或IGZO TFT有两种常见结构：ESL(etch stop layer)和BCE(Back channel etch)，具有多道制程，制作成本与制程的数量有关。虽然ESL结构相对BCE结构多了一道ES制程，但因为半导体层IGZO沟道区域未受到SD层刻蚀时的损伤，画素区域TFT电学特性均一性更收敛，是获得高分辨率、高稳定性IGZO显示面板的首选。
由于IGZO TFT器件相对低温多晶硅TFT拥有更优越的Ioff，画素TFT只需要单栅极就可抑制漏电问题，有更利于TFT器件的小型化，实现超高分辨率TFT基板的制作。基于以上优点，氧化物半导体显示面板技术已被多家公司所采用的，并实现量产，例如夏普、中电熊猫和京东方等。而随着国内面板技术能力不断提升，如何缩减制程成本，在供过于求的市场趋势下将越发受关注。
请参阅图1，图1是现有BCE结构氧化物半导体array基板剖面示意图，其array工艺流程：GE→GI→SE(无ES制程)→SD→PV→OC→BC→CH→PE，共计9张mask；相对ESL结构，现有BCE结构氧化物半导体array制程会少了一道ES layer，可减少1张mask，具备成本优势。
请参阅图2，图2是现有ESL结构氧化物半导体array基板剖面示意图，其array工艺流程：GE→GI→SE→ES→SD→PV→OC→BC→CH→PE，共计10张mask。
发明内容
为此，需要提供一种氧化物半导体基板结构及制作方法，解决氧化物半导体基板结构的制程成本过高的问题。
为实现上述目的，发明人提供了一种氧化物半导体基板结构的制作方法,包括如下步骤：
步骤一：在基板上制作栅极；
步骤二：在栅极上制作覆盖栅极的栅极绝缘层；
步骤三：在栅极绝缘层上制作氧化物半导体层，导体化在栅极外侧的氧化物半导体层形成公共电极，未导体化的氧化物半导体层在栅极的上方；
步骤四：沉积金属，在氧化物半导体层上形成源极和漏极，在公共电极上形成公共电极金属走线；
步骤五：在源极、漏极和公共电极金属走线上制作覆盖源极、漏极和公共电极金属走线的钝化层；
步骤六：在钝化层上制作像素电极，像素电极与漏极连接。
进一步地，步骤三的步骤为：
在栅极绝缘层上沉积氧化物半导体层，在氧化物半导体层上涂布光阻，使用半色调掩膜板对光阻进行曝光和显影，使得栅极上面氧化物半导体层上的光阻厚度大于栅极外侧的氧化物半导体上的光阻厚度，蚀刻去除没有光阻覆盖的氧化物半导体层和栅极外侧的氧化物半导体层上的光阻；
使栅极外侧的氧化物半导体层导体化，形成公共电极；
去除氧化物半导体层上的光阻。
进一步地，在步骤三后，步骤四前时，还包括如下步骤：
在氧化物半导体层和公共电极上制作覆盖氧化物半导体层和公共电极的蚀刻阻挡层，并在蚀刻阻挡层上待制作源极、待制作漏极的区域分别制作连通氧化物半导体层的孔，在蚀刻阻挡层上待制作公共电极金属走线的区域制作连通公共电极的孔。
进一步地，使用半色调掩膜板对光阻进行曝光后，待制作公共电极上光阻的厚度大于氧化物半导体层的厚度。
进一步地，使公共电极导体化的方式为掺杂或者等离子化处理。
进一步地，所述蚀刻为干蚀刻。
发明人提供了一种氧化物半导体基板结构，基板上设置有栅极，栅极上设置有覆盖栅极的栅极绝缘层，栅极绝缘层上设置有氧化物半导体层和公共电极，氧化物半导体层在栅极的上方，在氧化物半导体层上的一侧设置有源极，在氧化物半导体层上的另一侧设置有漏极，在公共电极上设置有公共电极金属走线，在源极、漏极和公共电极金属走线上设置有覆盖源极、漏极和公共电极金属走线的钝化层，在钝化层上设置有像素电极，像素电极与漏极连接。
进一步地，还包括蚀刻阻挡层，蚀刻阻挡层设置在氧化物半导体层和公共电极上，在氧化物半导体层区域的蚀刻阻挡层上的一侧设置有源极，源极通过氧化物半导体层区域的蚀刻阻挡层上的一侧的孔与氧化物半导体层连接，在氧化物半导体层区域的蚀刻阻挡层上的另一侧设置有漏极，漏极通过氧化物半导体层区域的蚀刻阻挡层上的另一侧的孔与氧化物半导体层连接，在公共电极区域的蚀刻阻挡层上设置有公共电极金属走线，公共电极金属走线通过公共电极区域的蚀刻阻挡层上的孔与公共电极连接。
进一步地，所述公共电极为氧化物半导体的导体化结构。
区别于现有技术，上述技术方案具有如下优点，首先公共电极和氧化物半导体层同时制作，可以节省光罩的数量，减少了制程的成本。其次公共电极与公共电极金属走线可以相互配合，进一步提升面内COM电极(公共电极)的均一性质，可获得高分辨率、高稳定性的显示面板。
附图说明
图1为背景技术所述BCE氧化物半导体基板结构的剖面结构示意图；
图2为背景技术所述ESL氧化物半导体基板结构的剖面结构示意图；
图3为实施例一所述BCE氧化物半导体基板结构的剖面结构示意图；
图4为实施例二所述ESL氧化物半导体基板结构的剖面结构示意图；
图5为实施例一和实施例二所述涂布保护光阻的剖面结构示意图；
图6为实施例一和实施例二所述对公共电极进行导体化的剖面结构示意图；
图7为BCE氧化物半导体基板结构的条状公共电极的俯视图；
图8为BCE氧化物半导体基板结构的块状公共电极的俯视图；
图9为ESL氧化物半导体基板结构的条状公共电极的俯视图；
图10为ESL氧化物半导体基板结构的块状公共电极的俯视图。
附图标记说明：
1、基板；
2、栅极；
3、栅极绝缘层；
4、氧化物半导体层；
5、公共电极；
6、保护光阻；
61、第一保护光阻；
62、第二保护光阻；
7、蚀刻阻挡层；
71、公共电极区域的蚀刻阻挡层上的孔；
8、源极；
9、漏极；
10、公共电极金属走线；
11、钝化层；
12、像素电极。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1至图10，本实施例提供一种氧化物半导体基板结构的制作方法，该氧化物半导体基板结构可以在基板1上制作，基板1可以为现有制程工艺中常用的玻璃、透明塑料和金属箔等。制作工艺包括如下步骤：在基板1上制作栅极2；请参阅图3和图4，具体的，可以在基板1上涂布光阻，图形化光阻，即对光阻进行曝光和显影，使待制作栅极的区域开口，而后镀上金属，在待制作栅极的区域形成栅极2，最后清除光阻。
然后在栅极2上制作覆盖栅极2的栅极绝缘层3，栅极绝缘层3起到绝缘的作用；请参阅图3和图4，具体的，可以在基板1上镀上绝缘的材料，如氮化物、二氧化硅等，在基板1上形成栅极绝缘层3，栅极绝缘层3覆盖栅极2。
为了优化半导体阵列基板结构和减少制程的光罩数，当栅极绝缘层3制作完毕后，在栅极绝缘层3上同时制作氧化物半导体层4和公共电极5；请参阅图5和图6，具体的，可以在栅极绝缘层3上沉积一层氧化物半导体层所需的材料，材料可以是IGZO(铟镓锌氧化物)等透明金属氧化物。然后在氧化物半导体层上涂布保护光阻6，使用具有遮光区、全透光区和部分透光区(如半透光区)的半色调掩膜板(Onehalf Mask)对保护光阻6进行曝光。如保护光阻6为正性光阻时，遮光区对准待保护区(栅极上面的氧化物半导体层4)，部分透光区对准待制作公共电极，全透光区对准其余无关的部位。如保护光阻6为负性光阻时，全透光区对准栅极上面的氧化物半导体层，部分透光区对准待制作公共电极，遮光区对准其余无关的部位。在这里，我们命名为：覆盖在栅极上面氧化物半导体层的保护光阻6为第一保护光阻61，覆盖在待制作公共电极上的保护光阻6为第二保护光阻62。
而后对保护光阻6进行曝光和显影，这样使得覆盖在栅极上面氧化物半导体层上的保护光阻(第一保护光阻61)的厚度大于覆盖在待制作公共电极上的保护光阻(第二保护光阻62)的厚度，并去除其余无关的部位上的保护光阻6，结构如图5所示。使用半色调掩膜板对光阻进行曝光后，待制作公共电极上光阻的厚度大于氧化物半导体层的厚度，采用湿式蚀刻去除其他区域氧化物半导体(无光阻保护区域)。之后可以利用干法蚀刻的方式蚀刻去除待制作公共电极上的光阻。此时要确保栅极上面氧化物半导体层上仍存在第一保护光阻61的保护，结构如图6所示。接着利用掺杂或者等离子化处理(plasma Treament)的方式使栅极外侧的氧化物半导体层(待制作公共电极)导体化(或者称作导电化)，形成公共电极。其中TFT区域沟道的上方受到第一保护光阻62的保护仍然维持半导体性质。导体化完成后一并去除氧化物半导体层4上的保护光阻(第一保护光阻61)。传统技术的公共电极5位于氧化物半导体层4上方的平坦层OC上，并且是两道制程。而本申请将公共电极5与氧化物半导体层4利用同一道光罩(mask)同时制作，节省了光罩的数量，减少了制程的成本。并且通过如此设置，只需要制作一层钝化层即可，减少了平坦层和其他绝缘层的制作。
在本领域中，掺杂：采用离子注入方式，将Al、In、Ga等离子注入氧化物半导体中。由于金属离子的注入，可以增加透明氧化物薄膜内部多数载流子数量，提升多数载流子迁移率，从而降低电阻率实现导体化(或者称作导电化)，增强导电特性。多数氧化物半导体的多数载流子作为电子，且电子的传输能力要强于空穴。plasma Treatment：作为一种处理方式，一般采用等离子体做表面处理，例如Ar、N2、NO2、O2和H2等，增加氧化物半导体的可移动电子，使膜层电阻率下降，增强导电特性。
本申请以上文的制程为基础共具有两种实施例，分别为ESL氧化物半导体基板结构和BCE氧化物半导体基板结构。当制作氧化物半导体层4和公共电极5后，如先在氧化物半导体层4和公共电极5上覆盖一层蚀刻阻挡层7后，再在氧化物半导体层4上方制作TFT的源极8和漏极9，是为ESL氧化物半导体基板结构；如直接在氧化物半导体层4上直接制作TFT的源极8和漏极9，不制作蚀刻阻挡层7，则为BCE氧化物半导体基板结构。
实施例一为BCE氧化物半导体基板结构，制作氧化物半导体层4和公共电极5后，进行源极8、漏极9和公共电极金属走线10的制作；请参阅图3，具体的，涂布光阻，而后图形化光阻，使得待制作源极、待制作漏极和待制作公共电极金属走线的区域开口，然后在这些开口处镀上金属，在氧化物半导体层4上的一侧形成TFT的源极8，在氧化物半导体层4上的另一侧形成TFT的漏极9，在公共电极5上形成公共电极金属走线10。利用dual gate(双栅极)面板内平行于date线的源极8的公共电极金属走线10和公共电极5彼此连接，进一步提升面内COM电极(公共电极)的均一性质，可获得高分辨率、高稳定性的显示面板。同时面板下边框变窄，可以实现全面屏。
实施例二为ESL氧化物半导体阵列基板结构，制作氧化物半导体层4和公共电极5后，先进行蚀刻阻挡层7的制作；请参阅图4，具体的，可以在氧化物半导体层4和公共电极5上镀上绝缘的材料，可以如氮化物、二氧化硅等，在氧化物半导体层4和公共电极5上形成蚀刻阻挡层7。然后在蚀刻阻挡层7上待制作源极区域(氧化物半导体层区域的蚀刻阻挡层上的一侧)、待制作漏极区域(氧化物半导体层区域的蚀刻阻挡层上的另一侧)分别制作连通氧化物半导体层的孔，在蚀刻阻挡层上待制作公共电极金属走线的区域制作连通公共电极的孔，这些孔作为结构之间的连接点。制孔的工艺可以是涂布光阻，图形化光阻，使得待制作孔的区域开口，而后以光阻为掩膜蚀刻蚀刻阻挡层7至氧化物半导体层4、以光阻为掩膜蚀刻蚀刻阻挡层7至公共电极5。并且，多个孔可以同时进行制作，以提高效率。然后进行与实施例一同样的工艺流程，涂布光阻，图形化光阻，使得多个待制作区域开口。接着镀上金属，在待制作源极区域上形成源极8，源极8通过氧化物半导体层区域的蚀刻阻挡层7上的一侧的孔与氧化物半导体层4连接，在待制作漏极区域形成漏极8，漏极8通过氧化物半导体层区域的蚀刻阻挡层上的另一侧的孔与氧化物半导体层4连接，在待制作公共电极金属走线区域上形成公共电极金属走线10，公共电极金属走线10通过公共电极区域的蚀刻阻挡层上的孔71与公共电极5连接。利用dual gate(双栅极)面板内平行于date线的源极的公共电极金属走线10和公共电极5彼此连接，进一步提升面内COM电极(公共电极)的均一性质，可获得高分辨率、高稳定性的显示面板。同时面板下边框变窄，可以实现全面屏。
不管是实施例一和实施例二，当源极8、漏极9和公共电极金属走线10制作完毕后，为了对其进行保护，便在其上方制作钝化层11；具体的，在源极、漏极和公共电极金属走线上制作覆盖源极8、漏极9和公共电极金属走线10的钝化层11。钝化层11可以保护下方的金属或者其他材料，避免周围环境气氛和其它外界因素对器件性能造成影响。钝化层11制作完毕后，在漏极9区域的钝化层11上制作孔，然后在漏极9区域的钝化层11上制作像素电极12，像素电极12通过钝化层11上的孔与漏极9连接。像素电极12一般为透明金属氧化物，例如ITO(氧化铟锡)。氧化物半导体LCD液晶由公共电极5与像素电极12产生的电场驱动，其中date信号经由像素TFT传递至漏极9区域，再由漏极9传递至像素电极12。
请参阅图7和图8，以上实施例一所述BCE氧化物半导体基板结构为1个像素单元的结构，当然该半导体基板上包括有多个像素单元。G1至G4为多条栅极线，可以连接栅极驱动单元，D1至D4为多条date线，可以连接源极驱动单元，G1至G4和D1至D4并与子像素进行连接。公共电极通过公共电极区域的蚀刻阻挡层上的孔71与公共电极金属走线电性连接。其中，公共电极具有大的面积，多个的像素单元的公共电极相连。公共电极可以为条状和块状，两个相邻的像素的块状公共电极相连接，结构如图8所示；条状的公共电极的面积比块状的大，同一列的像素单元的公共电极相连，结构如图7所示，也可以是不同列上的像素单元的条状公共电极相连。
请参阅图9和图10，以上实施例二所述ESL氧化物半导体基板结构1个像素单元的结构，当然该半导体基板上包括有多个像素单元。G1至G4为多条栅极线，可以连接栅极驱动单元，D1至D4为多条date线，可以连接源极驱动单元，G1至G4和D1至D4并与子像素进行连接。公共电极5通过公共电极区域的蚀刻阻挡层上的孔71与公共电极金属走线电性连接。公共电极通过公共电极区域的蚀刻阻挡层上的孔71与公共电极金属走线电性连接。其中，公共电极具有大的面积，多个的像素单元的公共电极相连。公共电极可以为条状和块状，两个相邻的像素的块状公共电极相连接，结构如图10所述；条状的公共电极的面积比块状的大，同一列的像素单元的公共电极相连，结构如图9所示，也可以是不同列上的像素单元的条状公共电极相连。
实施例一BCE氧化物半导体基板结构的array制程：GE→GI→SE→SD→PV→PE，共计6张mask，较现有BCE工艺减少了3张mask(光罩)。实施例二ESL氧化物半导体基板结构的array制程：GE→GI→SE→ES→SD→PV→PE，共计7张mask，较现有ESL工艺较少3张mask。所以本申请的两个实施例均可以减少array基板制程光罩数量，缩减制程的成本。
本实施例还提供一种氧化物半导体基板结构，请参阅图3至图10，氧化物半导体基板结构由上述任意一项实施例所述一种氧化物半导体基板结构的制作方法制得。氧化物半导体基板结构具有两种实施例，实施例一为BCE氧化物半导体基板结构为，实施例二为ESL氧化物半导体基板结构。
BCE氧化物半导体基板结构包括：基板1上设置有栅极2，基板1可以为现有制程工艺中常用的玻璃、透明塑料和金属箔等。栅极2上设置有覆盖栅极2的栅极绝缘层3，栅极绝缘层3上设置有氧化物半导体层4和公共电极5，氧化物半导体层4在栅极的上方。在氧化物半导体层4上的一侧设置有源极8，在氧化物半导体层上4的另一侧设置有漏极9，在公共电极5上设置有公共电极金属走线10，在源极8、漏极9和公共电极金属走线10上设置有覆盖源极8、漏极9和公共电极金属走线10的钝化层11，在钝化层11上设置有像素电极12，像素电极12与漏极9连接。其中公共电极5为氧化物半导体的导体化结构，导体化结构可以降低电阻率实现导体化，增强导电特性。利用dual gate(双栅极)面板内平行于date线的源极的公共电极金属走线10和公共电5极彼此连接，进一步提升面内COM电极(公共电极)的均一性质，可获得高分辨率、高稳定性的显示面板。同时面板下边框变窄，可以实现全面屏。
ESL氧化物半导体基板结构比BCE氧化物半导体基板结构多一层蚀刻阻挡层7，其余的结构与性能完全相同。蚀刻阻挡层7设置在氧化物半导体层4和公共电极5上，在氧化物半导体层区域的蚀刻阻挡层7上的一侧设置有源极8，源极8通过氧化物半导体层区域的蚀刻阻挡层上的一侧的孔与氧化物半导体层4连接，在氧化物半导体层区域的蚀刻阻挡层7上的另一侧设置有漏极9，漏极9通过氧化物半导体层区域的蚀刻阻挡层7上的另一侧的孔与氧化物半导体层4连接，在公共电极区域的蚀刻阻挡层7上设置有公共电极金属走线10，公共电极金属走线10通过公共电极区域的蚀刻阻挡层上的孔71与公共电极5连接。
请参阅图7和图8，以上实施例一所述BCE氧化物半导体基板结构为1个像素单元的结构，当然该半导体基板上包括有多个像素单元。G1至G4为多条栅极线，可以连接栅极驱动单元，D1至D4为多条date线，可以连接源极驱动单元，G1至G4和D1至D4并与子像素进行连接。公共电极通过公共电极区域的蚀刻阻挡层上的孔71与公共电极金属走线电性连接。其中，公共电极具有大的面积，多个的像素单元的公共电极相连。公共电极可以为条状和块状，两个相邻的像素的块状公共电极相连接，结构如图8所示；条状的公共电极的面积比块状的大，同一列的像素单元的公共电极相连，结构如图7所示，也可以是不同列上的像素单元的条状公共电极相连。
请参阅图9和图10，以上实施例二所述ESL氧化物半导体基板结构1个像素单元的结构，当然该半导体基板上包括有多个像素单元。G1至G4为多条栅极线，可以连接栅极驱动单元，D1至D4为多条date线，可以连接源极驱动单元，G1至G4和D1至D4并与子像素进行连接。公共电极5通过公共电极区域的蚀刻阻挡层上的孔71与公共电极金属走线电性连接。公共电极通过公共电极区域的蚀刻阻挡层上的孔71与公共电极金属走线电性连接。其中，公共电极具有大的面积，多个的像素单元的公共电极相连。公共电极可以为条状和块状，两个相邻的像素的块状公共电极相连接，结构如图10所述；条状的公共电极的面积比块状的大，同一列的像素单元的公共电极相连，结构如图9所示，也可以是不同列上的像素单元的条状公共电极相连。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明专利的保护范围之内。

Claims (9)

1.一种氧化物半导体基板结构的制作方法，所其特征在于，包括如下步骤：
步骤一：在基板上制作栅极；
步骤二：在栅极上制作覆盖栅极的栅极绝缘层；
步骤三：在栅极绝缘层上制作氧化物半导体层，导体化在栅极外侧的氧化物半导体层形成公共电极，未导体化的氧化物半导体层在栅极的上方；
步骤四：沉积金属，在氧化物半导体层上形成源极和漏极，在公共电极上形成公共电极金属走线；
步骤五：在源极、漏极和公共电极金属走线上制作覆盖源极、漏极和公共电极金属走线的钝化层；
步骤六：在钝化层上制作像素电极，像素电极与漏极连接。
2.根据权利要求1所述的一种氧化物半导体基板结构的制作方法，其特征在于，步骤三的步骤为：
在栅极绝缘层上沉积氧化物半导体层，在氧化物半导体层上涂布光阻，使用半色调掩膜板对光阻进行曝光和显影，使得栅极上面氧化物半导体层上的光阻厚度大于栅极外侧的氧化物半导体上的光阻厚度，蚀刻去除没有光阻覆盖的氧化物半导体层和栅极外侧的氧化物半导体层上的光阻；
使栅极外侧的氧化物半导体层导体化，形成公共电极；
去除氧化物半导体层上的光阻。
3.根据权利要求1或2所述的一种氧化物半导体基板结构的制作方法，其特征在于，在步骤三后，步骤四前时，还包括如下步骤：
在氧化物半导体层和公共电极上制作覆盖氧化物半导体层和公共电极的蚀刻阻挡层，并在蚀刻阻挡层上待制作源极、待制作漏极的区域分别制作连通氧化物半导体层的孔，在蚀刻阻挡层上待制作公共电极金属走线的区域制作连通公共电极的孔。
4.根据权利要求2所述的一种氧化物半导体基板结构的制作方法，其特征在于，使用半色调掩膜板对光阻进行曝光后，待制作公共电极上光阻的厚度大于氧化物半导体层的厚度。
5.根据权利要求2所述的一种氧化物半导体基板结构的制作方法，其特征在于，使公共电极导体化的方式为掺杂或者等离子化处理。
6.根据权利要求2所述的一种氧化物半导体基板结构的制作方法，其特征在于，所述蚀刻为干蚀刻。
7.一种氧化物半导体基板结构，其特征在于，基板上设置有栅极，栅极上设置有覆盖栅极的栅极绝缘层，栅极绝缘层上设置有氧化物半导体层和公共电极，氧化物半导体层在栅极的上方，在氧化物半导体层上的一侧设置有源极，在氧化物半导体层上的另一侧设置有漏极，在公共电极上设置有公共电极金属走线，在源极、漏极和公共电极金属走线上设置有覆盖源极、漏极和公共电极金属走线的钝化层，在钝化层上设置有像素电极，像素电极与漏极连接。
8.根据权利要求7所述的一种氧化物半导体基板结构，其特征在于，还包括蚀刻阻挡层，蚀刻阻挡层设置在氧化物半导体层和公共电极上，在氧化物半导体层区域的蚀刻阻挡层上的一侧设置有源极，源极通过氧化物半导体层区域的蚀刻阻挡层上的一侧的孔与氧化物半导体层连接，在氧化物半导体层区域的蚀刻阻挡层上的另一侧设置有漏极，漏极通过氧化物半导体层区域的蚀刻阻挡层上的另一侧的孔与氧化物半导体层连接，在公共电极区域的蚀刻阻挡层上设置有公共电极金属走线，公共电极金属走线通过公共电极区域的蚀刻阻挡层上的孔与公共电极连接。
9.根据权利要求7或8所述的一种氧化物半导体基板结构，其特征在于，所述公共电极为氧化物半导体的导体化结构。
CN202010118326.XA 2020-02-26 2020-02-26 一种氧化物半导体基板结构及制作方法 Pending CN111180396A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010118326.XA CN111180396A (zh) 2020-02-26 2020-02-26 一种氧化物半导体基板结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010118326.XA CN111180396A (zh) 2020-02-26 2020-02-26 一种氧化物半导体基板结构及制作方法

Publications (1)

Publication Number Publication Date
CN111180396A true CN111180396A (zh) 2020-05-19

Family

ID=70658507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010118326.XA Pending CN111180396A (zh) 2020-02-26 2020-02-26 一种氧化物半导体基板结构及制作方法

Country Status (1)

Country Link
CN (1) CN111180396A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584427A (zh) * 2020-05-25 2020-08-25 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599497A (zh) * 2009-05-19 2009-12-09 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其形成方法
US20100051935A1 (en) * 2008-08-28 2010-03-04 Je-Hun Lee Liquid crystal display and method of manufacturing the same
CN105448823A (zh) * 2015-12-28 2016-03-30 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN108649016A (zh) * 2018-05-09 2018-10-12 深圳市华星光电技术有限公司 阵列基板的制作方法
CN211208447U (zh) * 2020-02-26 2020-08-07 福建华佳彩有限公司 一种氧化物半导体基板结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100051935A1 (en) * 2008-08-28 2010-03-04 Je-Hun Lee Liquid crystal display and method of manufacturing the same
CN101599497A (zh) * 2009-05-19 2009-12-09 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其形成方法
CN105448823A (zh) * 2015-12-28 2016-03-30 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN108649016A (zh) * 2018-05-09 2018-10-12 深圳市华星光电技术有限公司 阵列基板的制作方法
CN211208447U (zh) * 2020-02-26 2020-08-07 福建华佳彩有限公司 一种氧化物半导体基板结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584427A (zh) * 2020-05-25 2020-08-25 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN111584427B (zh) * 2020-05-25 2022-07-08 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板

Similar Documents

Publication Publication Date Title
CN107331669B (zh) Tft驱动背板的制作方法
CN108598089B (zh) Tft基板的制作方法及tft基板
CN102655155B (zh) 阵列基板及其制造方法和显示装置
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
US10192905B2 (en) Array substrates and the manufacturing methods thereof, and display devices
US10114259B2 (en) Array substrate, liquid crystal display panel and manufacturing method
US20150318311A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
US10656478B2 (en) Array substrate and manufacturing method thereof, and display panel
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
EP3327763B1 (en) Method for manufacturing array substrate, array substrate, and display device
KR20140066524A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9608118B2 (en) Array substrate, display device and manufacturing method of array substrate
US10784287B2 (en) TFT substrate and manufacturing method thereof
US10170506B2 (en) LTPS array substrate and method for producing the same
CN211208447U (zh) 一种氧化物半导体基板结构
CN102629611B (zh) 一种显示装置、阵列基板及其制作方法
WO2021120378A1 (zh) 一种阵列基板及其制作方法
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
CN111180396A (zh) 一种氧化物半导体基板结构及制作方法
US20240055444A1 (en) Array substrate, method of manufacturing same, and display panel
WO2023108608A1 (zh) 阵列基板及制作方法、显示面板
CN114050164A (zh) 一种可避免有源层开孔过刻的阵列基板及其制造方法
US10553614B2 (en) Thin-film transistor array substrate and manufacturing method for the same
CN104124278B (zh) 薄膜晶体管与显示阵列基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination