KR101061845B1 - 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 - Google Patents

유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 Download PDF

Info

Publication number
KR101061845B1
KR101061845B1 KR1020040043462A KR20040043462A KR101061845B1 KR 101061845 B1 KR101061845 B1 KR 101061845B1 KR 1020040043462 A KR1020040043462 A KR 1020040043462A KR 20040043462 A KR20040043462 A KR 20040043462A KR 101061845 B1 KR101061845 B1 KR 101061845B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
gate
drain electrode
insulating layer
electrode
Prior art date
Application number
KR1020040043462A
Other languages
English (en)
Other versions
KR20050118359A (ko
Inventor
류민성
최태영
이용욱
이우재
김보성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040043462A priority Critical patent/KR101061845B1/ko
Priority to TW094117866A priority patent/TW200609633A/zh
Priority to US11/143,158 priority patent/US20050287719A1/en
Priority to CNA2005100766384A priority patent/CN1716059A/zh
Priority to JP2005173156A priority patent/JP2006005352A/ja
Publication of KR20050118359A publication Critical patent/KR20050118359A/ko
Application granted granted Critical
Publication of KR101061845B1 publication Critical patent/KR101061845B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621—Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide

Abstract

우선 절연 기판 위에 게이트선을 형성하고, 게이트선을 덮는 게이트 절연층을 형성한다. 이어, 게이트 절연층 위에 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하고, 유기 반도체층과 절연층을 차례로 적층한다. 이어, 절연층의 게이트 전극 상부에 양성의 감광막 패턴을 형성한 다음, 감광막 패턴을 식각 마스크로 유기 반도체층과 절연층을 식각하여 게이트 전극의 상부에 유기 반도체와 절연체를 형성한다. 이어, 유기 반도체, 절연체, 데이터선 및 드레인 전극 위에 드레인 전극을 노출하는 접촉구를 가지는 보호막을 형성하고, 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성한다.
반도체, 유기, 박막 트랜지스터, 양성의 감광막

Description

유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조 방법{Thin film transistor array panel using organic semiconductor and manufacturing method thereof}
도 1은 본 발명의 한 실시예에 따른 유기 반도체 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 유기 반도체 박막 트랜지스터 표시판을 Ⅱ-Ⅱ' 선을 따라 절단하여 도시한 단면도이고,
도 3, 도 5, 도 8, 도 10은 본 발명의 도 1 및 도 2의 유기 반도체 박막 트랜지스터 표시판을 제조하는 단계를 그 공정 순서에 따라 도시한 배치도이고,
도 4는 도 3의 반도체 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 반도체 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이고,
도 7은 도 5의 반도체 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도로서, 도 6의 다음 단계를 도시한 단면도이고,
도 9는 도 8의 반도체 박막 트랜지스터 표시판을 IX-IX' 선을 따라 잘라 도시한 단면도이고,
도 11은 도 10의 반도체 박막 트랜지스터 표시판을 XI-XI' 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
121 ; 게이트선 124 ; 게이트 전극
140 ; 게이트 절연층 154 ; 유기 반도체층
164 ; 절연층 173 ; 소스 전극
171 ; 데이터선 175 ; 드레인 전극
180 ; 보호막 181, 182, 185 ; 접촉구
190 ; 화소 전극 81, 82 ; 접촉 보조 부재
본 발명은 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 박막 트랜지스터의 채널이 형성되는 반도체층이 유기 물질로 이루어진 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
차세대 디스 플레이의 구동 소자로서 유기 반도체를 이용한 전계 효과 트랜지스터에 대한 연구가 활발히 이루어지고 있다. 일반적으로 유기 반도체는 크게 재료적 측면에서 oligothiophene, pentacene, phthalocyanine, C60 등의 저분자 재료와 polythiophene 계열, polythienylenevinylene 등의 고분자 재료로 나뉜다. 저분자 유기 반도체는 전하 이동도(Mobility)가 0.05 내지 1.5로서 우수하며, 점멸비 등의 특성도 우수하다. 그러나, 섀도우 마스크(Shadow mask)를 이용하여 진공 증착을 통해 유기 반도체를 적층하고 패터닝하여야 하므로 공정이 복잡하고, 생산성이 떨어져 양산 측면에서 문제가 많다. 반면, 고분자 유기 반도체는 전하 이동도가 0.001 내지 0.1로서 다소 낮지만 용매에 녹여 기판 상에 코팅 또는 프린팅이 가능하므로 대면적 표시판에 유리하고 양산성이 높다는 장점이 있다. 이러한 유기 반도체를 이용한 박막 트랜지스터는 가볍고 얇아서, 대면적과 대량으로 생산 가능한 차세대 표시 장치의 구동 소자로서 평가받고 있다. 미국 출원 번호 "6,696,370"에는 유기 반도체를 이용한 박막 트랜지스터의 제조 방법이 구체적으로 기재되어 있으며, 여기서는, 유기 반도체층의 상부에 음성의 PVA(polyvinyl alcohol)를 형성하여 유기 반도체의 특성을 저하시키기 않으면서 사진 식각 공정을 실시하여 유기 반도체층을 패터닝하는 기술이 기재되어 있다.
본 발명은 양산성이 높고 트랜지스터 특성도 확보할 수 있는 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 데 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에서는 유기 반도체를 양성의 감광막을 이용한 사진 식각 공정으로 패터닝한다.
더욱 상세하게, 본 발명의 실시예에 따른 유기 반도체 박막 트랜지스터 표시판 및 그 제조 방법에서는, 우선 절연 기판 위에 게이트선을 형성하고, 게이트선을 덮는 게이트 절연층을 형성한다. 이어, 게이트 절연층 위에 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하고, 유기 반도체층과 절연층을 차례로 적층한다. 이어, 절연층의 게이트 전극 상부에 양성의 감광막 패턴을 형성한 다음, 감광막 패턴을 식각 마스크로 유기 반도체층과 절연층을 식각하여 게이트 전극의 상부에 유기 반도체와 절연체를 형성한다. 이어, 유기 반도체, 절연체, 데이터선 및 드레인 전극 위에 드레인 전극을 노출하는 접촉구를 가지는 보호막을 형성하고, 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 유기 반도체 박막 트랜지스터 표시판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판 구조를 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 구조를 도시한 단면도로서, 도 1의 Ⅱ-Ⅱ' 선을 따라 절단하여 도시한 단면도이다.
본 발명의 실시예에 따른 유기 박막 트랜지스터 표시판은 투명한 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 이때, 게이트선(121)의 일단(129)은 외부 회로 또는 다른 층과의 연결을 위하여 폭이 확장되어 있다.
게이트선(121)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 금, 은, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진 도전막을 포함하는 것이 바람직하다. 또한, 물리적 성질이 다른 둘 이상의 도전막을 포함할 수 있는데, 하나의 도전막은 저저항의 도전 물질로 이루어지며, 다른 도전막은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등의 도전 물질로 이루어진 것이 바람직하다.
게이트선(121)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.
게이트선(121) 위에는 유기막 또는 질화 규소(SiNx) 따위의 유전 물질로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 여기서, 게이트 절연층(140)은 OTS(octadecyl-trichloro-silane: 옥타데실 트리클로로 실란)로 표면 처리된 SiO2막으로 이루어질 수 있다.
게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 각 데이터선(171)은 외부 회로 또는 다른 층과의 접촉을 위하여 폭이 확장되어 있는 확장부(179)를 포함한다.
다음, 데이터선(171) 및 드레인 전극(175)이 형성되어 있는 게이트 절연층(140) 상부에는 유기 반도체(154)가 형성되어 있다. 이때, 유기 반도체 (154)는 섬 모양으로 이루어져 있으며, 소스 전극(173)과 드레인 전극(175) 사이의 게이트 전극(124)을 완전히 덮고 있다.
유기 반도체는 수용액이나 유기 용매에 용해되는 고분자 물질이나 저분자 물질이 이용된다. 고분자 유기 반도체는 일반적으로 용매에 잘 용해되므로 프린팅 공정에 적합하다. 그리고, 저분자 유기 반도체중에서도 유기 용매에 잘 용해되는 물 질이 있으므로 이를 이용한다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체이거나, 티오펜 링(thiophene ring)의 2, 5 위치를 통하여 4 내지 8개가 연결된 올리고티오펜(oligothiophene) 일 수 있다.
또한, 유기 반도체(154)는 페릴렌테트라 카보실릭 디안하이드라이드 (perylenetetracarboxylic dianhydride, PTCDA) 또는 그의 이미드 (imide) 유도체이거나 나프탈렌테트라 카보실릭 디안하이드라이드(napthalenetetracarboxylic dianhydride, NTCDA) 또는 그의 이미드(imide) 유도체일 수 있다.
또한, 유기 반도체(154)는 금속화 프타로시아닌(metallized pthalocyanine) 또는 그의 할로겐화 유도체이거나 페릴렌 또는 코로엔과 그의 치환기를 포함하는 유도체일 수 있다. 여기서 프타로시아닌(metallized pthalocyanine)에 첨가되는 금속으로는 구리, 코발트, 아연 등이 바람직하다.
또한, 유기 반도체(154)는 티에닐렌(thienylene) 및 비닐렌(vinylene)의 코올리머(co-oligomer) 또는 코포리머(co-polymer)일 수 있다. 또한, 유기 반도체 층(150)은 티오펜(thiophene)일 수 있다.
또한, 유기 반도체(154)는 페릴렌(perylene) 또는 코로렌(coroene)과 그 들의 치환기를 포함하는 유도체일 수 있다.
또한, 유기 반도체(154)는 이러한 유도체들의 아로마틱(aromatic) 또는 헤테로아로마틱 링(heteroaromatic ring)에 탄소수 1 내지 30개의 하이드로 카본 체인(hydrocarbon chain)을 한 개 이상 포함하는 유도체일 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 유기 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 유기 반도체(154)에 형성된다.
유기 반도체(154) 상부에는 이와 동일한 모양을 가지는 절연체(164)가 형성되어 있다. 이러한 절연체(164)는 이후에 형성되는 보호막(180)이 유기 반도체(154)과 접촉하는 것을 차단하여 유기 반도체(154)의 특성이 저하되는 것을 방지한다. 절연체(164)는 PVA(polyvinyl alcohol) 등으로 이루어진 것이 바람직하다.
게이트 절연막(140)과 유기 반도체(154) 및 절연체(164) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 질화 규소 또는 산화 규소 등으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175) 및 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(185, 182)과 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)이 형성되어 있다. 이와 같이, 보호막(180)이 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)을 드러내는 접촉 구멍(181, 182)을 가지는 실시예는 외부의 구동 회로를 이방성 도전막을 이용하여 게이트선(121) 및 데이터선(171)에 연결하기 위해 게이트선(121) 및 데이 터선(171)이 접촉부를 가지는 구조이다. 본 실시예와 달리 게이트선(121) 또는 데이터선(171)은 끝 부분에 접촉부를 가지지 않을 수 있는데, 이러한 구조에서는 기판(110)의 상부에 직접 게이트 구동 회로가 박막 트랜지스터와 동일한 층으로 형성되어 있으며, 게이트선(121) 및 데이터선(171)의 끝 부분은 구동 회로의 출력단에 전기적으로 직접 연결된다.
접촉 구멍(185, 181, 182)은 드레인 전극(175), 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)을 드러내는데, 접촉 구멍(185, 181, 182)에서는 이후에 형성되는 ITO 또는 IZO의 도전막과 접촉 특성을 확보하기 위해 알루미늄 계열 등과 같이 취약한 접촉 특성을 가지는 도전 물질은 드러나지 않는 것이 바람직하며, 접촉 구멍(185, 181, 182)에서는 드레인 전극(175), 게이트선(121) 및 데이터선(171)의 끝 부분(179)의 경계선이 드러날 수 있다.
보호막(180) 위에는 IZO 또는 ITO 등과 같이 투명한 도전 물질 또는 반사도를 가지는 도전 물질로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 신호를 인가 받는다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선 및 데이터선의 끝 부분(129, 179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선 (121) 및 데이터선(171)의 각 끝 부분(129, 179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
상술한 바와 같이 구성된 본 발명에 따른 유기 박막 트랜지스터 표시판의의 동작 작용을 설명하면 다음과 같다.
예컨대, P형 반도체의 경우에는, 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)에 전압이 인가되지 않으면 유기 반도체 층(154) 내의 전하들은 모두 유기 반도체층(154) 내에 고루 퍼져 있게 된다. 소스 전극(173)과 드레인 전극(175)사이에 전압이 인가되면 낮은 전압 하에서는 전압에 비례하여 전류가 흐른다. 이 때, 게이트 전극(124)에 양의 전압을 인가하면 이 인가된 전압에 의한 전계에 의해 정공들은 모두 위로 밀려 올라가게 된다. 따라서, 게이트 절연층(140)에 가까운 부분에는 전도 전하가 없는 층이 생기게 되고, 이 층을 공핍층(depletion layer)이라 한다. 이 경우에 소스 전극(173)과 드레인 전극(175)에 전압을 인가하면 전도 가능한 전하 운반자가 줄어들어 있기 때문에 게이트 전극(124)에 전압을 인가하지 않았을 때 보다 더 적은 전류가 흐르게 된다. 반대로 게이트 전극(124) 음의 전극을 인가하면 이 인가된 전압에 의한 전계에 의해 유기 반도체 층(154)과 게이트 절연층(140) 사이에 음 양의 전하가 유도되고, 따라서, 게이트 절연층(140)과 가까운 부분에 전하의 양이 많은 층이 생기게 된다. 이 층을 축적층 (accumulation layer)이라 부른다. 이 경우에 소스 전극(173)과 드레인 전극(175)에 전압을 인가하면 더 많은 전류가 흐르게 된다. 따라서, 소스 전극(173)과 드레 인 전극(175)사이에 전압을 인가한 상태에서 게이트 전극(124)에 양의 전압과 음의 전압을 교대로 인가하여 줌으로써 소스 전극(173)과 드레인 전극(175) 사이에 흐르는 전류의 양을 제어할 수 있다. 이러한 전류량의 비를 점멸비(on/off ratio)라 한다. 점멸비가 클수록 우수한 트랜지스터이다.
그러면, 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 11 및 도 1 및 도 2를 참고로 하여 상세히 설명한다.
도 3, 도 5, 도 8, 도 10은 본 발명의 도 1 및 도 2의 유기 반도체 박막 트랜지스터 표시판을 제조하는 단계를 그 공정 순서에 따라 도시한 배치도이고, 도 4는 도 3의 반도체 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 반도체 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이고, 도 7은 도 5의 반도체 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도로서, 도 6의 다음 단계를 도시한 단면도이고, 도 9는 도 8의 반도체 박막 트랜지스터 표시판을 IX-IX' 선을 따라 잘라 도시한 단면도이고, 도 11은 도 10의 반도체 박막 트랜지스터 표시판을 XI-XI' 선을 따라 잘라 도시한 단면도이다.
먼저 도 3 및 도 4에 도시된 바와 같이, 투명한 절연 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다. 이때 사용되는 투명한 절연 기판(110)으로는 유리, 실리콘 또는 플라스틱이 가능하다. 그리고 게이트선(121)은 절연 기판(110) 위에 금, 알루미늄 또는 은 또는 이들을 포함하는 합금 등의 도전 층을 증착하고 이를 사진 식각 방법으로 패터닝하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다.
다음으로, 도 5 및 도 6에 도시된 바와 같이, 절연 기판(110) 및 게이트선 (121) 위에 게이트 절연층(140)을 형성한다. 게이트 절연층(140)은 화학 기상 증착 방법(Chemical Vapor Deposition, CVD)으로 질화 규소(SiNx) 또는 산화 규소(SiO2) 등의 절연물질을 500~3000의 두께로 증착하여 형성하고, OTS에 담가 표면 처리할 수 있다. 또한, 게이트 절연층(140)은 말레이미드스티렌(maleimide-styrene), 폴리비닐페놀(Polyvinylphenol(PVP)) 및 모디파이드 시아노에틸풀루란(Modified Cyanoethylpullulan(m-CEP)) 중의 하나로 형성할 수 있다.
이어, 게이트 절연층(140) 위에 금 등의 저저항 도전층을 진공 열 증착으로 형성한 후 사진 식각 방법으로 패터닝하여 소스 전극(173)을 포함하는 데이터선 (171) 및 드레인 전극(175)을 형성한다.
다음, 도 7에서 보는 바와 같이, 유기 반도체층(150)과 절연층(160)을 형성한 다음, 그 상부에 양성의 감광막을 도포하고, 마스크를 이용한 사진 공정으로 노광 및 현상하여 게이트 전극(124)의 절연막(160) 상부에 감광막 패턴(500)을 형성한다.
이어, 도 8 및 도 9에서 보는 바와 같이, 감광막 패턴(500)을 식각 마스크로 이용하여 유기 반도체층(150)과 절연층(160)을 식각하여 유기 반도체(154)와 절연체(164)를 형성한다.
다음으로, 도 10 및 도 11에 도시된 바와 같이, 균일하게 형성된 유기 반도체(154)와 절연체(164) 및 데이터선(171)과 드레인 전극(175)을 덮는 보호막(180)을 적층하고, 사진 식각하여 드레인 전극(175), 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)이 노출되도록 접촉구(185, 181, 182)를 형성한다.
다음으로, 도 1 및 도 2에서 보는 바와 같이, 드레인 전극(175)과 접촉구 (185)를 통해 연결되는 화소 전극(190)과 접촉 부재(81, 82) 등을 보호막(180) 위에 형성한다.
본 발명의 실시예에서는 유기 반도체를 양성의 감광막을 이용하여 패터닝함으로써, 박막 트랜지스터의 특성을 확보하면서 제조 공정에 용이하게 적용하여 양산성을 확보할 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

Claims (5)

  1. 절연 기판;
    상기 절연 기판 위에 형성되어 있으며, 게이트 전극을 가지는 게이트선;
    상기 게이트선을 덮는 게이트 절연층;
    상기 게이트 절연층 상부에 형성되어 있으며, 상기 게이트선과 교차하는 데이터선 및 상기 게이트 전극을 중심으로 상기 데이터선과 마주하는 드레인 전극;
    상기 게이트 절연층의 상부에 형성되어 상기 게이트 전극과 중첩하며, 상기 데이터선의 일부인 소스 전극과 상기 드레인 전극 상부에 형성되어 있는 유기 반도체;
    상기 유기 반도체 상부에 형성되어 있으며, 상기 유기 반도체와 동일한 모양을 가지는 절연체;
    상기 데이터선, 상기 드레인 전극, 상기 유기 반도체 및 상기 절연체 위에 형성되어 있으며 상기 드레인 전극을 노출하는 접촉구를 가지는 보호막;
    상기 접촉구를 통해 상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하는 유기 반도체 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트 절연층은 OTS 표면 처리된 산화 규소, 질화 규소, 말레이미드스티렌(maleimide-styrene), 폴리비닐페놀(Polyvinylphenol(PVP)) 및 모디파이드 시 아노에틸풀루란(Modified Cyanoethylpullulan(m-CEP)) 중의 적어도 하나로 이루어진 유기 반도체 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 유기 반도체는 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5 위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로엔과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코포리머; 티오펜; 페릴렌 또는 코로렌과 그 들의 치환기를 포함하는 유도체; 또는 상기 유도체의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나인 유기 반도체 박막 트랜지스터 표시판.
  4. 절연 기판 위에 게이트선을 형성하는 단계;
    상기 게이트선을 덮는 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 위에 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하는 단계;
    상기 데이터선 및 드레인 전극 위에 유기 반도체층과 절연층을 차례로 적층하는 단계;
    상기 절연층의 상기 게이트 전극 상부에 양성의 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 상기 유기 반도체층과 상기 절연층을 식각하여 상기 게이트 전극의 상부에 유기 반도체와 절연체를 형성하는 단계;
    상기 유기 반도체, 상기 절연체, 상기 데이터선 및 상기 드레인 전극 위에 상기 드레인 전극을 노출하는 접촉구를 가지는 보호막을 형성하는 단계;
    상기 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서,
    상기 절연체는 PVA로 형성하는 유기 반도체 박막 트랜지스터 표시판의 제조 방법.
KR1020040043462A 2004-06-14 2004-06-14 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 KR101061845B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040043462A KR101061845B1 (ko) 2004-06-14 2004-06-14 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
TW094117866A TW200609633A (en) 2004-06-14 2005-05-31 Organic thin film transistor array panel and manufacturing method thereof
US11/143,158 US20050287719A1 (en) 2004-06-14 2005-06-02 Organic thin film transistor array panel and manufacturing method thereof
CNA2005100766384A CN1716059A (zh) 2004-06-14 2005-06-13 有机薄膜晶体管阵列面板及其制造方法
JP2005173156A JP2006005352A (ja) 2004-06-14 2005-06-14 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040043462A KR101061845B1 (ko) 2004-06-14 2004-06-14 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050118359A KR20050118359A (ko) 2005-12-19
KR101061845B1 true KR101061845B1 (ko) 2011-09-02

Family

ID=35506396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040043462A KR101061845B1 (ko) 2004-06-14 2004-06-14 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Country Status (5)

Country Link
US (1) US20050287719A1 (ko)
JP (1) JP2006005352A (ko)
KR (1) KR101061845B1 (ko)
CN (1) CN1716059A (ko)
TW (1) TW200609633A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815765B2 (ja) * 2004-07-29 2011-11-16 ソニー株式会社 有機半導体装置の製造方法
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100719566B1 (ko) * 2005-10-22 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치
US20080220612A1 (en) * 2007-03-06 2008-09-11 Ute Drechsler Protection of polymer surfaces during micro-fabrication
JP5870502B2 (ja) * 2011-03-31 2016-03-01 大日本印刷株式会社 有機半導体素子およびその製造方法
CN102683593B (zh) * 2012-03-29 2015-02-18 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板的制作方法
CN102799038B (zh) * 2012-07-25 2015-04-01 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
JP6261285B2 (ja) * 2013-10-31 2018-01-17 富士フイルム株式会社 積層体、有機半導体製造用キットおよび有機半導体製造用レジスト組成物
KR102248645B1 (ko) * 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN104409413B (zh) 2014-11-06 2017-12-08 京东方科技集团股份有限公司 阵列基板制备方法
CN104576401B (zh) * 2015-01-27 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板
CN107579006B (zh) * 2017-09-13 2019-08-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030134487A1 (en) 2002-01-15 2003-07-17 International Business Machines Corporation Method of forming a planar polymer transistor using substrate bonding techniques
US20030193624A1 (en) 2002-04-15 2003-10-16 Sharp Kabushiki Kaisha Radiation-sensitive resin composition, forming process for forming patterned insulation film, active matrix board and flat-panel display device equipped with the same, and process for producing flat-panel display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001097297A1 (en) * 2000-06-16 2001-12-20 The Penn State Research Foundation Aqueous-based photolithography on organic materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030134487A1 (en) 2002-01-15 2003-07-17 International Business Machines Corporation Method of forming a planar polymer transistor using substrate bonding techniques
US20030193624A1 (en) 2002-04-15 2003-10-16 Sharp Kabushiki Kaisha Radiation-sensitive resin composition, forming process for forming patterned insulation film, active matrix board and flat-panel display device equipped with the same, and process for producing flat-panel display device

Also Published As

Publication number Publication date
CN1716059A (zh) 2006-01-04
TW200609633A (en) 2006-03-16
US20050287719A1 (en) 2005-12-29
KR20050118359A (ko) 2005-12-19
JP2006005352A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
KR101090250B1 (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
US7919778B2 (en) Making organic thin film transistor array panels
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
US20070024766A1 (en) Organic thin film transistor display panel
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
KR20050023012A (ko) 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
JP5132880B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
KR20080088729A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101197059B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063300A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR100925460B1 (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
KR20100027828A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2006148114A (ja) 半導体を利用した薄膜トランジスタ表示板及びその製造方法
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20060042334A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060077735A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080045845A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080006876A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070101030A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070105446A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080016192A (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 9