KR100719566B1 - 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치 - Google Patents

유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치 Download PDF

Info

Publication number
KR100719566B1
KR100719566B1 KR1020050099943A KR20050099943A KR100719566B1 KR 100719566 B1 KR100719566 B1 KR 100719566B1 KR 1020050099943 A KR1020050099943 A KR 1020050099943A KR 20050099943 A KR20050099943 A KR 20050099943A KR 100719566 B1 KR100719566 B1 KR 100719566B1
Authority
KR
South Korea
Prior art keywords
group
semiconductor layer
organic semiconductor
thin film
film transistor
Prior art date
Application number
KR1020050099943A
Other languages
English (en)
Other versions
KR20070043907A (ko
Inventor
박진성
서민철
안택
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050099943A priority Critical patent/KR100719566B1/ko
Priority to US11/581,424 priority patent/US7875877B2/en
Publication of KR20070043907A publication Critical patent/KR20070043907A/ko
Application granted granted Critical
Publication of KR100719566B1 publication Critical patent/KR100719566B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure

Abstract

본 발명은 문턱 전압을 조절하고, 누설 전류의 문제를 해결하기 위한 것으로, 게이트 전극과, 상기 게이트 전극과 절연된 유기 반도체층과, 상기 게이트 전극과 절연되고, 상기 유기 반도체층과 전기적으로 연결된 소스 및 드레인 전극과, 상기 게이트 전극과 상기 유기 반도체층 사이에 개재된 게이트 절연층과, 상기 게이트 절연층과 상기 유기 반도체층 사이에 개재되고, 홀 도너(hole-donor) 그룹을 함유한 화합물을 포함하는 홀 조절층을 포함하는 유기 박막 트랜지스터 및 이를 구비한 평판 표시장치에 관한 것이다.

Description

유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치{An organic thin film transistor, and a flat panel display therewith}
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터를 도시한 단면도,
도 2는 본 발명의 바람직한 일 실시예에 따른 P형 유기 박막 트랜지스터의 개략적 회로도,
도 3은 도 2와 같은 P형 유기 박막 트랜지스터의 게이트 전압(Vg)과 드레인 전류(Id)의 관계를 개략적으로 도시한 그래프,
도 4는 본 발명의 바람직한 일 실시예에 따른 N형 유기 박막 트랜지스터의 개략적 회로도,
도 5는 도 4와 같은 N형 유기 박막 트랜지스터의 게이트 전압(Vg)과 드레인 전류(Id)의 관계를 개략적으로 도시한 그래프,
도 6 내지 도 8은 각각 본 발명의 유기 박막 트랜지스터의 서로 다른 실시예들을 도시한 단면도들,
도 9는 본 발명의 유기 박막 트랜지스터가 적용될 수 있는 평판 표시장치의 일 구현예인 유기 발광 표시장치의 개략적인 회로도,
도 10은 도 9에서 각 픽셀의 픽셀회로(SC)의 보다 구체적인 예를 도시한 회 로도,
도 11은 도 10의 회로도 중 구동 TFT(M1)와 유기 발광 소자(OLED)만을 도시한 단면도.
<도면의 주요 부분에 대한 간단한 설명>
11, 21 : 기판 12, 22 : 절연층
13, 23 : 게이트 전극 14, 24 : 게이트 절연층
15, 25 : 홀 조절층 16, 26 : 유기 반도체층
17a, 17b, 27a, 27b : 소스 및 드레인 전극
본 발명은 유기 박막 트랜지스터, 및, 이를 구비한 평판 표시 장치에 관한 것으로서, 보다 상세하게는, 문턱 전압을 원하는 방향으로 시프트할 수 있는 유기 박막 트랜지스터 및, 이를 구비한 평판 표시 장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절 연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
그런데, 상기 소스/드레인 전극은 통상 전하의 흐름이 원활하게 이뤄지도록 일함수가 낮은 금속으로 이뤄지는데, 이러한 금속과 반도체층이 접촉된 영역의 높은 접촉 저항으로 인하여, 소자의 특성이 저하되고, 나아가 소비전력이 증가되는 문제점이 있다.
최근 활발한 연구가 진행 중인 유기 박막 트랜지스터는 저온 공정으로 형성할 수 있는 유기 반도체층을 구비하여 플라스틱재 기판의 사용이 가능하다는 장점이 있다.
그런데, 이러한 유기 박막 트랜지스터의 경우, 문턱 전압을 조절하기 어렵고, 누설 전류의 문제가 있는 등 개선해야 할 사항이 많이 남아 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 고안된 것으로, 문턱 전압을 조절하고, 누설 전류의 문제를 해결할 수 있는 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치를 제공하는 것을 목적으로 한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은, 게이트 전극과, 상기 게이트 전극과 절연된 유기 반도체층과, 상기 게이트 전극과 절연되고, 상기 유기 반도체층과 전기적으로 연결된 소스 및 드레인 전극과, 상기 게이트 전극과 상기 유기 반도체층 사이에 개재된 게이트 절연층과, 상기 게이트 절연층과 상기 유기 반도체층 사이에 개재되고, 홀 도너(hole-donor) 그룹을 함유한 화합물을 포함하는 홀 조절층을 포함하는 유기 박막 트랜지스터를 제공한다.
상기 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은, 게이트 전극과, 상기 게이트 전극과 절연된 유기 반도체층과, 상기 게이트 전극과 절연되고, 상기 유기 반도체층과 전기적으로 연결된 소스 및 드레인 전극과, 상기 게이트 전극과 상기 유기 반도체층 사이에 개재된 게이트 절연층과, 상기 게이트 절연층과 상기 유기 반도체층 사이에 개재되고, 홀 억셉터(hole-acceptor) 그룹을 함유한 화합물을 포함하는 홀 조절층을 포함하는 유기 박막 트랜지스터를 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제3태양은, 게이트 전극과, 상기 게이트 전극과 절연된 유기 반도체층과, 상기 게이트 전극과 절연되고, 상기 유기 반도체층과 전기적으로 연결된 소스 및 드레인 전극과, 상기 게이트 전극과 상기 유기 반도체층 사이에 개재된 게이트 절연층과, 상기 게이트 절연층과 상기 유기 반도체층 사이에 개재되고, 홀 도너(hole-donor) 그룹을 함유한 화합물을 포함하는 홀 조절층을 포함하는 유기 박막 트랜지스터, 및 상기 유기 박막 트랜지스터와 전기적으로 연결된 발광 소자를 포함하는 평판 표시장치를 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여 본 발명의 제4태양은, 게이트 전극과, 상기 게이트 전극과 절연된 유기 반도체층과, 상기 게이트 전극과 절연되고, 상기 유기 반도체층과 전기적으로 연결된 소스 및 드레인 전극과, 상기 게이트 전극과 상기 유기 반도체층 사이에 개재된 게이트 절연층과, 상기 게이트 절연층과 상기 유기 반도체층 사이에 개재되고, 홀 억셉터(hole-acceptor) 그룹을 함유한 화합물을 포함하는 홀 조절층을 포함하는 유기 박막 트랜지스터와, 상기 유기 박막 트랜지스터와 전기적으로 연결된 발광 소자를 포함하는 평판 표시장치를 제공한다.
이하, 도면을 참조하여, 본 발명을 보다 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터를 도시한 것이다.
도 1에서 볼 때, 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터는 기판(11) 상에 형성된다.
기판(11)은 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 재료가 사용될 수 있는 데, 반드시 이에 한정되는 것은 아니며, SUS, 텅스텐 등과 같은 금속 호일도 사용 가능하고, 글라스재도 사용 가능하다. 상기 기판(11)으로는 플렉시블(flexible)한 기판이 바람직하다.
이 기판(11)의 상면에는, 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층 및/또는 버퍼층과 같은 절연층(12)이 형성될 수 있다. 도 1에서는 기판(11) 상면에 절연층(12)이 도시된 것만을 나타내었으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 이러한 절연층(12)이 도1에서 볼 때, 기판(11)의 하면에 구비될 수도 있고, 경우에 따라서는 아예 존재하지 않을 수도 있다.
상기 기판(11) 상에 소정 패턴의 게이트 전극(13)이 형성된다. 상기 게이트 전극(13)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 단층 또는 복수층 적층하여 형성할 수 있는 데, 이 외에도, 금속 분말이 혼합된 고분자 페이스트 또는 전도성 고분자 등을 사용할 수 있다.
상기 게이트 전극(13)의 상부로는 상기 게이트 전극(13)을 덮도록 게이트 절연층(14)이 구비된다. 상기 게이트 절연층(14)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
유기 절연막으로서는 폴리머재를 사용할 수 있는 데, 그 예로서, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다.
무기 절연막으로서는, SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT 등이 가능하다.
플렉시블한 전자 장치에 사용되는 경우, 상기 게이트 절연막(14)도 유기물이 포함되도록 하는 것이 바람직한 데, 액상으로 형성할 수 있는 것이 바람직하다.
이 게이트 절연층(14)의 상부에 홀 조절층(15)이 형성되고, 홀 조절층(15) 상으로 유기 반도체층(16)이 형성된다. 유기 반도체층(16) 위로는 소스 및 드레인 전극(17a, 17b)이 각각 형성된다.
상기 유기 반도체층(16)은 P형 유기 반도체 물질 또는 N형 유기 반도체 물질 을 사용하여, P형 또는 N형 활성층으로 형성될 수 있는 데, P형, 또는 N형 불순물을 도핑하여 P형 또는 N형 활성층으로 형성할 수 있다.
유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체와 같은 p타입 물질이나, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, Fluorinated compound, Quinodimethane 화합물, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등의 n타입 물질이 사용될 수 있으나, 이에 한정되는 것은 아니다.
상기 소스 및 드레인 전극(17a, 17b)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(13)과 중첩되도록 구비될 수 있으나, 반드시 이에 한정되는 것은 아니다. 소스 및 드레인 전극(14a, 14b)은 통상적으로 유기 반도체층을 이루는 물질과의 일함수를 고려하여 5.0eV 이상의 귀금속(noble metal) 등을 포함하여 형성할 수 있다. 이를 고려한 물질의 비제한적인 예로서, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os과 이의 합금이 현재 사용 가능한 물질이며, 이 중 Au, Pd, Pt, Ni 등이 바람직하다. 이러한 금속 또는 금속의 합금으로 단층 또는 복수층 적층하여 형성할 수 있는 데, 이 외에도, 금속 분말이 혼합된 고분자 페이스트 또는 전도성 고분자 등을 사용할 수 있다.
한편, 게이트 절연층(14)과 유기 반도체층(16) 사이에 개재되는 홀 조절층(15)은 채널의 타입에 따라, 또는 문턱 전압을 시프트시키고자 하는 방향에 따라, 홀 도너(hole-donor) 그룹을 갖는 화합물 또는 홀 억셉터(hole-acceptor) 그룹을 갖는 화합물을 포함하도록 형성한다. 본 발명에 있어, 이러한 홀 조절층(15)의 기능 및 작용에 대한 보다 상세한 설명을 도 2 내지 도 5를 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 바람직한 일 실시예에 따른 P형 유기 박막 트랜지스터의 개략적 회로도이고, 도 3은 도 2와 같은 P형 유기 박막 트랜지스터의 게이트 전압(Vg)과 드레인 전류(Id)의 관계를 개략적으로 도시한 그래프이다.
게이트 전극(13)과 소스/드레인 전극(17a)(17b) 및 채널(C) 사이에는 게이트 절연층(14)이 개재되어 있고, 게이트 절연층(14)과 채널(C) 사이에 홀 조절층(15)이 개재되어 있다.
이러한 P형 유기 박막 트랜지스터의 경우, 도 3에서 볼 수 있듯이, 대체로 게이트 전극(13)에 음(-)의 전압을 문턱 전압(Vth) 이하로 인가하면 소스 전극(17a)으로부터 드레인 전극(17b)으로 전류(Id)가 흐르게 된다.
이 때, 게이트 절연층(14)과 채널(C)의 사이에 홀 조절층(15)을 개재시킴으로써, 도 3에서 볼 수 있듯이, 게이트 전압(Vg)과 드레인 전류(Id)의 커브 및 문턱 전압(Vth)을 좌측 또는 우측으로 시프트 시킬 수 있게 되는 것이다.
즉, 홀 조절층(15)으로 홀 도너 그룹을 함유한 화합물을 포함하도록 형성할 경우, 더 낮은 게이트 전압을 인가해야 턴 온이 될 수 있다. 따라서, 게이트 전압(Vg)과 드레인 전류(Id)의 커브 및 문턱 전압(Vth)은 좌측으로 시프트하게 된다. 이에 따라, 더 낮은 문턱 전압 값 Vth1을 얻을 수 있게 되고, 턴 오프에서의 누설 전류를 차단할 수 있게 된다.
물론, 원하는 회로 조건에 따라, 홀 조절층(15)에 홀 억셉터 그룹을 함유한 화합물을 포함하도록 형성하여, 더 높은 게이트 전압을 인가해야 턴 온이 될 수 있다. 이 때, 게이트 전압(Vg)과 드레인 전류(Id)의 커브 및 문턱 전압(Vth)은 우측으로 시프트하게 되고, 이에 따라, 더 높은 문턱 전압 값 Vth2을 얻을 수 있게 된다.
도 4는 본 발명의 바람직한 일 실시예에 따른 N형 유기 박막 트랜지스터의 개략적 회로도이고, 도 5는 도 4와 같은 N형 유기 박막 트랜지스터의 게이트 전압(Vg)과 드레인 전류(Id)의 관계를 개략적으로 도시한 그래프이다.
이러한 N형 유기 박막 트랜지스터의 경우, 도 5에서 볼 수 있듯이, 대체로 게이트 전극(13)에 양(+)의 전압을 문턱 전압(Vth') 이상으로 인가하면 드레인 전극(17b)으로부터 소스 전극(17a)으로 전류(Id)가 흐르게 된다.
이 때에도 역시, 게이트 절연층(14)과 채널(C)의 사이에 홀 조절층(15)을 개재시킴으로써, 도 5에서 볼 수 있듯이, 게이트 전압(Vg)과 드레인 전류(Id)의 커브 및 문턱 전압(Vth')을 좌측 또는 우측으로 시프트 시킬 수 있게 되는 것이다.
즉, 홀 조절층(15)으로 홀 도너 그룹을 함유한 화합물을 포함하도록 형성할 경우, 더 낮은 게이트 전압을 인가해도 턴 온이 될 수 있다. 따라서, 게이트 전압(Vg)과 드레인 전류(Id)의 커브 및 문턱 전압(Vth')은 좌측으로 시프트하게 된다. 이에 따라, 더 낮은 문턱 전압 값 Vth'1을 얻을 수 있게 된다.
또한, 홀 조절층(15)에 홀 억셉터 그룹을 함유한 화합물을 포함하도록 형성하여, 더 높은 게이트 전압을 인가해야 턴 온이 될 수 있다. 이 때, 게이트 전압(Vg)과 드레인 전류(Id)의 커브 및 문턱 전압(Vth')은 우측으로 시프트하게 되고, 이에 따라, 더 높은 문턱 전압 값 Vth'2을 얻을 수 있게 된다.
이렇게 홀 조절층(15)을 홀 도너 그룹을 함유한 화합물을 포함하도록 형성할 것인지, 홀 억셉터 그룹을 함유한 화합물을 포함하도록 형성할 것인지는 이러한 유기 박막 트랜지스터를 사용하는 장치 및 회로에 따라 다양하게 달라질 수 있다.
상기 홀 도너 그룹을 함유한 화합물은 홀 도너 그룹으로서 -NO2, -CN, -C(=0)-, -COO-, -C(=O)-O-C(=O)-, -CONH-, -SO-, -SO2-, -C(=O)-C(=O)-, =N-, -F, -Cl-, -I, C1-10할로알킬기 및 C5-10할로아릴기로 이루어진 군으로부터 선택된 하나 이상을 함유하는 방향족 화합물일 수 있다.
상기 C1-10할로알킬기란 탄소수 1-10을 갖는 알킬기에 있어서, 하나 이상의 수소가 할로겐으로 치환된 것으로서, 상기 알킬기는 예를 들면 메틸기, 에틸기, n-프로필기, i-프로필기, 부틸기, 펜틸기 또는 헥실기 등일 수 있다. 이 중, C1-5할로알킬기가 바람직하다.
상기 C5-10할로아릴기란 탄소수 5-10을 갖는 아릴기에 있어서, 하나 이상의 수소가 할로겐으로 치환된 것이다. 상기 아릴기는 방향족 고리 시스템으로부터 유래된 라디칼을 의미하는 것으로, 예를 들면 페닐기, 나프틸기 등일 수 있다.
상기 방향족 화합물이란 불포화 카보사이클릭계 화합물 및 불포화 헤테로사이클릭계 화합물을 총칭하는 것이다. 상기 방향족 화합물은 전술한 바와 같은 전자끌개기 중 하나 이상을 함유하며, 5원, 6원 및 7원 카보사이클릭 고리 및 헤테로사이클릭 고리로 이루어진 군으로부터 선택된 하나 이상을 가지며, 상기 카보사이클릭 고리 또는 헤테로사이클릭 고리들은 서로 융합되거나, 단일 결합 또는 에테닐렌기로 연결될 수 있거나, 금속 원소, 예를 들면 Al과 배위 결합을 형성할 수 있다. 이 중, 헤테로사이클릭 고리들은 카보사이클릭 고리를 이루는 탄소 원자 중 하나 이상이 N, S, P 및 O로 이루어진 군으로부터 선택된 하나 이상으로 치환된 고리를 가리키는 것이다.
상기 방향족 화합물은 전술한 바와 같은 홀 도너 그룹을 함유하되, 상기 홀 도너 그룹은 상기 방향족 화합물의 하나 이상의 수소를 치환할 수도 있고, 상기 방향족 화합물의 고리를 이루는 C, N, S, P 또는 O를 치환할 수도 있다. 또한, 상기 방향족 화합물의 헤테로사이클릭 고리의 헤테로 원자가 홀 도너 그룹으로서의 역할 을 할 수도 있다.
보다 구체적으로, 상기 홀 도너 그룹을 함유한 방향족 화합물은 전술한 바와 같은 홀 도너 그룹 중 하나 이상을 함유한, 플루오레논계 화합물, 아닐린계 화합물, 벤젠계 화합물, 나프탈렌계 화합물, 비페닐계 화합물, 스틸벤계 화합물, 안트라센계 화합물, 디언하이드라이드계 화합물, 언하이드라이드계 화합물, 이미드계 화합물, 페나진계 화합물, 퀴녹살린계 화합물 등일 수 있다.
상기 홀 도너 그룹을 갖는 화합물의 비제한적인 예에는, 2,4,7-트리니트로플루오레논(2,4,7-trinitrofluorenone), 4-니트로아닐린(4-nitroaniline), 2,4-디니트로아닐린(2,4-dinitroaniline), 5-니트로안트라닐로니트릴(5-nitroanthranilonitrile), 2,4-디니트로디페닐아민(2,4-dinitrodiphenylamine), 1,5-디니트로나프탈렌(1,5-dinitronaphthalene), 4-니트로비페닐(4-nitrobiphenyl), 4-디메틸아미노-4'-니트로스틸벤(4-dimethylamino-4'-nitrostilbene), 1,4-디시아노벤젠(1,4-dicyanobenzene), 9,10-디시아노안트라센(9,10-dicyanoanthracene), 1,2,4,5-테트라시아노벤젠(1,2,4,5-tetracyanobenzene), 3,5-디니트로벤조니트릴(3,5-dinitrobenzonitrile), 3,4,9,10-페릴렌디카르복실릭 디언하이드라이드(3,4,9,10-perylenetetracarboxylic dianhydride), N,N'-비스(2,5-디-t-부틸페닐)-3,4,9,10-페릴렌디카르복시이미드(N,N'-bis(di-t-buytlphenyl)-3,4,9,10-perylenedicarboxyimide)), 테트라클로로프탈릭 언하이드라이드(tetrachlorophthalic anhydride), 테트라클로로프탈로니트릴(tetrachlorophthalonitrile), 테트라플루오로-1,4-벤조퀴논(tetrafluoro-1,4- benzoquinone), 나프토퀴논(naphthoquinone), 안트라퀴논(anthraquinone), 페난트렌퀴논(phenanthrenequinone), 1,10-페난트롤린-5,6-디온(1,10-phenanthroline-5,6-dione), 페나진(phenazine), 퀴녹살린(quinoxaline), 2,3,6,7-테트라클로로퀴녹살린(2,3,6,7-tetrachloroquinoxaline), 트리스-8-히드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum : Alq3)등이 있다.
상기 홀 억셉터 그룹을 함유한 화합물로서는 홀 억셉터 그룹으로서 수소, C1-10알킬기, C5-10아릴기, -NR1R2기, -OR3기 및 -SiR4R5R6기로 이루어진 군으로부터 선택된 하나 이상을 함유하는 방향족 화합물 또는 비닐계 화합물일 수 있다. 이 때, 상기 R1, R2, R3, R4, R5 및 R6는 각각 독립적으로, 수소, C1-10알킬기 또는 C5-10아릴기일 수 있다.
상기 C1-10알킬기란 탄소수 1-10을 갖는 알킬기로서, 예를 들면 메틸기, 에틸기, n-프로필기, i-프로필기, 부틸기, 펜틸기 또는 헥실기 등일 수 있다. 이 중, C1-5알킬기가 바람직하다.
상기 C5-10아릴기란 탄소수 5-10를 갖는 방향족 고리 시스템으로부터 유래된 라디칼을 의미하는 것으로, 예를 들면 페닐기, 나프틸기 등일 수 있다.
상기 방향족 화합물이란 전술한 바와 같이 불포화 카보사이클릭 화합물 및 불포화 헤테로사이클릭 화합물의 총칭하는 것으로서, 상기 방향족 화합물은 전술한 바와 같은 전자주게기 중 하나 이상을 함유하며, 5원, 6원 및 7원 카보사이클릭 고 리 및 헤테로사이클릭 고리로 이루어진 군으로부터 선택된 하나 이상을 가지며, 상기 카보사이클릭 고리 또는 헤테로사이클릭 고리들은 서로 융합되거나, 단일 결합 또는 이중 결합으로 연결될 수 있다. 이 중, 헤테로사이클릭 고리들은 카보사이클릭 고리를 이루는 탄소 원자 중 하나 이상이 N, S, P 및 O로 이루어진 군으로부터 선택된 하나 이상으로 치환된 고리를 가리키는 것이다. 한편, 비닐계 화합물이란 비닐기를 함유한 화합물을 총칭하는 것이다.
보다 구체적으로, 상기 홀 억셉터 그룹을 함유한 방향족 화합물은 전술한 바와 같은 홀 억셉터 그룹 중 하나 이상을 함유한, 티오펜계 화합물, 에틸렌계 화합물, 아줄렌계 화합물, 펜타디엔계 화합물 또는 풀발렌계 화합물 등일 수 있다.
상기 홀 억셉터 그룹을 함유함 화합물의 비제한적인 예에는 폴리(3,4-에틸렌디옥시티오펜)(poly(3,4-ethylene-dioxythiophene), 테트라페닐에틸렌(tetraphenylethylene), 아줄렌(azulene), 1,2,3,4-테트라페닐-1,3-시클로펜타디엔(1,2,3,4-tetraphenyl-1,3-cyclopentadiene) 또는 비스(에틸렌디티오)테트라티아풀발렌(bis(ethylenedithio)tetrathiafulvalene) 등일 수 있다.
이러한 홀 조절층(15)의 형성 방법도 다양하게 존재할 수 있다.
즉, 위와 같은 물질들을 포함하는 화합물을 증착 또는 스핀 코팅 등 다양한 방법에 의해 직접 성막할 수 있고, 자기조립 단분자(self-assembly molecular:SAM) 처리에 의해 자기조립 단분자층(self-assembly molecular layer)으로 형성할 수 있다. SAM층의 형성 방법은 화합물을 증착하여 얇게 mono layer를 까는 방법, soultion에 dipping하여 표면에 증착하는 방법 등으로 SAM층을 형성할 수 있다.
이상 설명한 바와 같은 본 발명의 유기 박막 트랜지스터에 따르면, 홀 조절층을 이용해 게이트 전압(Vg)과 드레인 전류(Id)의 커브를 양의 방향 또는 음의 방향으로 시프트시킬 수 있고, 이에 따라 플랫 밴드 전압(Flat band voltage) 및 문턱 전압(Threshold voltage)을 원하는 방향으로 조절할 수 있으며, 또한 원하는 작동 전압(operating voltage)을 움직일 수 있다.
도 1에 도시된 것은 바텀 게이트(bottom gate)형의 일 예를 도시한 것이나, 본 발명의 유기 박막 트랜지스터는 다양한 적층 구조로 형성될 수 있다.
도 6은 본 발명의 다른 일 예에 따른 유기 박막 트랜지스터를 도시한 것으로, 홀 조절층(15) 상에 소스/드레인 전극(17a)(17b)을 먼저 형성한 후, 이 위로 유기 반도체층(16)을 형성한다. 도 6에서는 패터닝된 유기 반도체층(16)을 형성한 경우를 나타내었으나, 반드시 이에 한정되는 것은 아니며, 전체 면적을 덮도록 유기 반도체층(16)을 형성한 후, 소자 사이에 그루브를 형성하거나, 변성 영역을 형성할 수도 있다.
도 7은 바텀 게이트형의 또 다른 일 예를 도시한 것으로, 게이트 절연층(14) 상에 소스/드레인 전극(17a)(17b)을 먼저 형성한 후, 이 위로 홀 조절층(15) 및 유기 반도체층(16)을 순차로 형성한다. 홀 조절층(15) 및 유기 반도체층(16)은 도 7과 같이, 일괄하여 레이저 식각법(Laser Ablation Technology: LAT)에 의해 식각 패터닝할 수 있다.
이상은 바텀 게이트형의 경우를 나타낸 것이나, 이는 게이트 전극이 유기 반도체층 상에 위치하는 탑 게이트(Top-gate) 형으로도 적용 가능하다.
도 8은 탑 게이트형의 일 예를 도시한 것으로, 절연층(12) 상에 소스/드레인 전극(17a)(17b)을 형성한 후, 이 위로 유기 반도체층(16) 및 홀 조절층(15)을 순차로 형성한다. 그리고, 유기 반도체층(16) 및 홀 조절층(15)을 일괄하여 레이저 식각법에 의해 식각 패터닝한 후, 이를 덮도록 게이트 절연층(14)을 형성하고, 게이트 절연층(14) 상에 게이트 전극(13)을 형성한 것이다. 탑 게이트 구조는 이 외에도 다양하게 변형 가능하다.
이렇게 본 발명에 따라 형성된 유기 박막 트랜지스터는 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시) 또는 기타 전자 회로에도 탑재 가능하다.
도 9는 상기 유기 박막 트랜지스터가 적용될 수 있는 평판 표시장치의 일 구현예인 유기 발광 표시장치의 개략적인 회로도를 도시한 것으로, 도 9에는 일 단위 픽셀(P)의 픽셀 회로(SC)를 개략적으로 도시하였고, 이에 연결된 회로 영역(C)의 전자 소자들(E1)(E2)(E3)을 도시하였다.
도 9에서 볼 수 있듯이, 각 픽셀(P)에는 데이터 라인(Data), 스캔 라인(Scan)이 유기 발광 소자(OLED: Organic Light Emitting Diode)의 일 구동전원이 되는 Vdd 전원라인(Vdd)이 구비된다.
각 픽셀의 픽셀 회로(SC)는 이들 데이터 라인(Data), 스캔 라인(Scan), 및 Vdd 전원라인(Vdd)에 전기적으로 연결되어 있으며, 유기 발광 소자(OLED)의 발광을 제어하게 된다.
그리고, 회로 영역(C)에는 스캔 라인(Scan)에 전기적으로 연결된 제1전자 소 자(E1), 데이터 라인(Data)에 전기적으로 연결된 제2전자 소자(E2), 및 Vdd 전원라인(Vdd)에 전기적으로 연결된 제3전자 소자(E3)가 구비되어 있을 수 있다. 제1전자 소자(E1)는 스캔 드라이버가 될 수 있고, 제2전자 소자(E2)는 데이터 드라이버가 될 수 있으며, 제3전자 소자(E3)는 Vdd 전원 소스가 될 수 있다. 그리고, 이들 전자 소자들은 픽셀 회로(SC)와 같이, 기판 상에 프린팅되어 구현될 수 있고, 이 외에도 별도의 소자가 기판 상에 장착되도록 할 수도 있으며, 케이블과 같은 연결 매체를 통해 상기 픽셀 회로(SC)와 연결되는 것일 수도 있다.
뿐만 아니라, 상기 회로 영역(C)에는 이 외에도, 유기 발광 소자(OLED)의 발광을 제어해, 화소영역(P)이 화상을 구현하도록 하기 위한 다양한 전자 소자들이 더 배치되어 있을 수 있으며, 그 밖에 외부 회로들과 연결되는 단자 패드들이 설치될 수 있다.
전술한 본 발명의 유기 박막 트랜지스터는 도 9에 따른 회로도를 갖는 평판 표시장치에서, 픽셀 회로(SC)에 장착될 수 있고, 제1전자 소자(E1), 제2전자 소자(E2), 및 제3전자 소자(E3)에 각각 장착될 수 있다.
도 10은 위 도 9에서 각 픽셀의 픽셀회로(SC)의 보다 구체적인 예를 도시한 것으로, 각 픽셀회로(SC)가 2개의 박막 트랜지스터(M1)(M2)와 하나의 커패시터 유닛(Cst)을 포함한 것이다.
도 10을 참조하여 볼 때, 본 발명의 바람직한 일 실시예에 따른 AM 유기 발광표시장치의 각 픽셀은 스위칭 TFT(M2)와, 구동 TFT(M1)의 적어도 2개의 박막 트랜지스터와, 커패시터 유닛(Cst) 및 유기 전계 발광 소자(OLED)를 구비한다.
상기 스위칭 TFT(M2)는 스캔 라인(Scan)에 인가되는 스캔 신호에 의해 ON/OFF되어 데이터 라인(Data)에 인가되는 데이터 신호를 스토리지 커패시터(Cst) 및 구동 TFT(M1)에 전달한다. 스위칭 소자로는 반드시 도 10과 같이 스위칭 TFT(M2)만에 한정되는 것은 아니며, 복수개의 박막 트랜지스터와 커패시터를 구비한 스위칭 회로가 구비될 수도 있고, 구동 TFT(M1)의 Vth값을 보상해주는 회로나, 구동전원(Vdd)의 전압강하를 보상해주는 회로가 더 구비될 수도 있다.
상기 구동 TFT(M1)는 스위칭 TFT(M2)를 통해 전달되는 데이터 신호에 따라, 유기 발광 소자(OLED)로 유입되는 전류량을 결정한다.
상기 커패시터 유닛(Cst)은 스위칭 TFT(M2)를 통해 전달되는 데이터 신호를 한 프레임동안 저장한다.
도 10에 따른 회로도에서 구동 TFT(M1) 및 스위칭 TFT(M2)는 P형으로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 상기 구동 TFT(M1) 및 스위칭 TFT(M2) 중 적어도 하나를 N형으로 형성할 수도 있음은 물론이다. 그리고, 상기와 같은 박막 트랜지스터 및 커패시터의 개수는 반드시 이에 한정되는 것은 아니며, 이보다 더 많은 수의 박막 트랜지스터 및 커패시터를 구비할 수 있음은 물론이다.
본 발명에 있어, 상기와 같은 회로도는 도 11과 같은 단면 구조로 구현될 수 있다. 도 11에서는 도 10의 회로도 중 구동 TFT(M1)와 유기 발광 소자(OLED)만을 도시한 것으로, 스위칭 TFT(M2)도 구동 TFT(M1)와 동일한 구조로 형성될 수 있다.
도 11에서 볼 수 있듯이, 기판(21)의 절연막(22)상에 전술한 도 1에서 볼 수 있는 TFT가 구비된다. 이 TFT에 대한 설명은 전술한 바와 같으므로 생략하도록 한다.
이렇게 TFT가 형성된 후에는 이들을 덮도록 평탄화막(28)이 형성되는 데, 이 평탄화막(28)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
상기 평탄화막(28)의 상부에는 유기 발광 소자(OLED)의 한 전극인 화소전극(31)이 형성되고, 그 상부로 화소정의막(29)이 형성되며, 이 화소정의막(29)에 소정의 개구부를 형성한 후, 유기 발광 소자(OLED)의 유기 발광막(32)을 형성한다.
상기 유기 발광 소자(OLED)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 구동 TFT(M1)의 드레인 전극(27b)에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다.
상기 화소 전극(31)과 대향 전극(33)은 상기 유기 발광막(32)에 의해 서로 절연되어 있으며, 유기 발광막(32)에 서로 다른 극성의 전압을 가해 유기 발광막(32)에서 발광이 이뤄지도록 한다.
상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단 일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다. 그리고, 도 11에서는 유기 발광막(32)이 특정 영역에만 한정되어 형성된 것으로 도시되었으나, 이는 발광층의 패터닝된 모습을 나타내기 위한 것으로, 홀 주입층(HIL), 홀 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 과 같이, 화소의 색상에 무관한 층들은 공통층으로서 전체 화소를 덮도록 형성될 수도 있다.
상기 화소 전극(31)은 애노우드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소오드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다.
본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다.
액정표시장치의 경우, 화소전극을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다.
이러한 평판 표시장치에서도, 각 회로에 탑재되는 유기 박막 트랜지스터에 있어서, 홀 조절층을 이용해 게이트 전압(Vg)과 드레인 전류(Id)의 커브를 양의 방향 또는 음의 방향으로 시프트시킬 수 있고, 이에 따라 플랫 밴드 전압(Flat band voltage) 및 문턱 전압(Threshold voltage)을 원하는 방향으로 조절할 수 있으며, 또한 원하는 작동 전압(operating voltage)을 움직일 수 있다.
전술한 바와 같이 본 발명에 따르면, 홀 조절층을 이용해 게이트 전압(Vg)과 드레인 전류(Id)의 커브를 양의 방향 또는 음의 방향으로 시프트시킬 수 있고, 이에 따라 플랫 밴드 전압(Flat band voltage) 및 문턱 전압(Threshold voltage)을 원하는 방향으로 조절할 수 있으며, 또한 원하는 작동 전압(operating voltage)을 움직일 수 있다.
또한, 이에 따라 누설 전류의 문제도 해결할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (24)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 유기 반도체층;
    상기 게이트 전극과 절연되고, 상기 유기 반도체층과 전기적으로 연결된 소스 및 드레인 전극;
    상기 게이트 전극과 상기 유기 반도체층 사이에 개재된 게이트 절연층; 및
    상기 게이트 절연층과 상기 유기 반도체층 사이에 개재되고, 홀 도너(hole-donor) 그룹을 함유한 화합물을 포함하는 홀 조절층;을 포함하는 유기 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 홀 도너 그룹을 함유한 화합물은 -NO2, -CN, -C(=0)-, -COO-, -C(=O)-O-C(=O)-, -CONH-, -SO-, -SO2-, -C(=O)-C(=O)-, =N-, -F, -Cl-, -I, C1-10할로알킬기 및 C5-10할로아릴기로 이루어진 군으로부터 선택된 하나 이상을 함유하는 방향족 화합물인 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제 2 항에 있어서,
    상기 방향족 화합물은, 5원, 6원 및 7원 카보사이클릭 고리 및 헤테로사이클 릭 고리로 이루어진 군으로부터 선택된 하나 이상을 가지며, 상기 카보사이클릭 고리 또는 헤테로사이클릭 고리들은 서로 융합되거나, 단일 결합 또는 에테닐렌기로 연결되거나, 금속 원소와 배위 결합을 형성한 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제 1 항에 있어서,
    상기 홀 도너 그룹을 갖는 화합물이 2,4,7-트리니트로플루오레논(2,4,7-trinitrofluorenone), 4-니트로아닐린(4-nitroaniline), 2,4-디니트로아닐린(2,4-dinitroaniline), 5-니트로안트라닐로니트릴(5-nitroanthranilonitrile), 2,4-디니트로디페닐아민(2,4-dinitrodiphenylamine), 1,5-디니트로나프탈렌(1,5-dinitronaphthalene), 4-니트로비페닐(4-nitrobiphenyl), 4-디메틸아미노-4'-니트로스틸벤(4-dimethylamino-4'-nitrostilbene), 1,4-디시아노벤젠(1,4-dicyanobenzene), 9,10-디시아노안트라센(9,10-dicyanoanthracene), 1,2,4,5-테트라시아노벤젠(1,2,4,5-tetracyanobenzene), 3,5-디니트로벤조니트릴(3,5-dinitrobenzonitrile), 3,4,9,10-페릴렌디카르복실릭 디언하이드라이드(3,4,9,10-perylenetetracarboxylic dianhydride), N,N'-비스(2,5-디-t-부틸페닐)-3,4,9,10-페릴렌디카르복시이미드(N,N'-bis(di-t-buytlphenyl)-3,4,9,10-perylenedicarboxyimide)), 테트라클로로프탈릭 언하이드라이드(tetrachlorophthalic anhydride), 테트라클로로프탈로니트릴(tetrachlorophthalonitrile), 테트라플루오로-1,4-벤조퀴논(tetrafluoro-1,4- benzoquinone), 나프토퀴논(naphthoquinone), 안트라퀴논(anthraquinone), 페난트렌퀴논(phenanthrenequinone), 1,10-페난트롤린-5,6-디온(1,10-phenanthroline-5,6-dione), 페나진(phenazine), 퀴녹살린(quinoxaline), 2,3,6,7-테트라클로로퀴녹살린(2,3,6,7-tetrachloroquinoxaline) 및 트리스-8-히드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum : Alq3)으로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제 1 항에 있어서,
    상기 유기 반도체층은 P형인 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 제 1 항에 있어서,
    상기 유기 반도체층은 N형인 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 게이트 전극;
    상기 게이트 전극과 절연된 유기 반도체층;
    상기 게이트 전극과 절연되고, 상기 유기 반도체층과 전기적으로 연결된 소스 및 드레인 전극;
    상기 게이트 전극과 상기 유기 반도체층 사이에 개재된 게이트 절연층; 및
    상기 게이트 절연층과 상기 유기 반도체층 사이에 개재되고, 홀 억셉터(hole-acceptor) 그룹을 함유한 화합물을 포함하는 홀 조절층;을 포함하는 유기 박 막 트랜지스터.
  8. 제 7 항에 있어서,
    상기 홀 억셉터 그룹을 함유한 화합물이 수소, C1-10알킬기, C5-10아릴기, -NR1R2기, -OR3기 및 -SiR4R5R6기로 이루어진 군으로부터 선택된 하나 이상을 함유하는 방향족 화합물 또는 비닐계 화합물이며, 상기 R1, R2, R3, R4, R5 및 R6는 각각 독립적으로, 수소, C1-10알킬기 또는 C5-10아릴기인 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 제 8 항에 있어서,
    상기 방향족 화합물은 5원, 6원 및 7원 카보사이클릭 고리 및 헤테로사이클릭 고리로 이루어진 군으로부터 선택된 하나 이상을 가지며, 상기 카보사이클릭 고리 또는 헤테로사이클릭 고리들은 서로 융합되거나, 단일 결합 또는 이중 결합으로 연결된 것을 특징으로 하는 유기 박막 트랜지스터.
  10. 제 7 항에 있어서,
    상기 홀 억셉터 그룹을 함유함 화합물은 폴리(3,4-에틸렌디옥시티오펜)(poly(3,4-ethylene-dioxythiophene), 테트라페닐에틸렌(tetraphenylethylene), 아줄렌(azulene), 1,2,3,4-테트라페닐-1,3-시클로펜타디엔(1,2,3,4-tetraphenyl- 1,3-cyclopentadiene) 및 비스(에틸렌디티오)테트라티아풀발렌(bis(ethylenedithio)tetrathiafulvalene)으로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 유기 박막 트랜지스터.
  11. 제 7 항에 있어서,
    상기 유기 반도체층은 P형인 것을 특징으로 하는 유기 박막 트랜지스터.
  12. 제 7 항에 있어서,
    상기 유기 반도체층은 N형인 것을 특징으로 하는 유기 박막 트랜지스터.
  13. 게이트 전극과, 상기 게이트 전극과 절연된 유기 반도체층과, 상기 게이트 전극과 절연되고, 상기 유기 반도체층과 전기적으로 연결된 소스 및 드레인 전극과, 상기 게이트 전극과 상기 유기 반도체층 사이에 개재된 게이트 절연층과, 상기 게이트 절연층과 상기 유기 반도체층 사이에 개재되고, 홀 도너(hole-donor) 그룹을 함유한 화합물을 포함하는 홀 조절층을 포함하는 유기 박막 트랜지스터; 및
    상기 유기 박막 트랜지스터와 전기적으로 연결된 발광 소자;를 포함하는 평판 표시장치.
  14. 제 13 항에 있어서,
    상기 홀 도너 그룹을 함유한 화합물은 -NO2, -CN, -C(=0)-, -COO-, -C(=O)-O-C(=O)-, -CONH-, -SO-, -SO2-, -C(=O)-C(=O)-, =N-, -F, -Cl-, -I, C1-10할로알킬기 및 C5-10할로아릴기로 이루어진 군으로부터 선택된 하나 이상을 함유하는 방향족 화합물인 것을 특징으로 하는 평판 표시장치.
  15. 제 14 항에 있어서,
    상기 방향족 화합물은, 5원, 6원 및 7원 카보사이클릭 고리 및 헤테로사이클릭 고리로 이루어진 군으로부터 선택된 하나 이상을 가지며, 상기 카보사이클릭 고리 또는 헤테로사이클릭 고리들은 서로 융합되거나, 단일 결합 또는 에테닐렌기로 연결되거나, 금속 원소와 배위 결합을 형성한 것을 특징으로 하는 평판 표시장치.
  16. 제 13 항에 있어서,
    상기 홀 도너 그룹을 갖는 화합물이 2,4,7-트리니트로플루오레논(2,4,7-trinitrofluorenone), 4-니트로아닐린(4-nitroaniline), 2,4-디니트로아닐린(2,4-dinitroaniline), 5-니트로안트라닐로니트릴(5-nitroanthranilonitrile), 2,4-디니트로디페닐아민(2,4-dinitrodiphenylamine), 1,5-디니트로나프탈렌(1,5-dinitronaphthalene), 4-니트로비페닐(4-nitrobiphenyl), 4-디메틸아미노-4'-니트로스틸벤(4-dimethylamino-4'-nitrostilbene), 1,4-디시아노벤젠(1,4-dicyanobenzene), 9,10-디시아노안트라센(9,10-dicyanoanthracene), 1,2,4,5-테트 라시아노벤젠(1,2,4,5-tetracyanobenzene), 3,5-디니트로벤조니트릴(3,5-dinitrobenzonitrile), 3,4,9,10-페릴렌디카르복실릭 디언하이드라이드(3,4,9,10-perylenetetracarboxylic dianhydride), N,N'-비스(2,5-디-t-부틸페닐)-3,4,9,10-페릴렌디카르복시이미드(N,N'-bis(di-t-buytlphenyl)-3,4,9,10-perylenedicarboxyimide)), 테트라클로로프탈릭 언하이드라이드(tetrachlorophthalic anhydride), 테트라클로로프탈로니트릴(tetrachlorophthalonitrile), 테트라플루오로-1,4-벤조퀴논(tetrafluoro-1,4-benzoquinone), 나프토퀴논(naphthoquinone), 안트라퀴논(anthraquinone), 페난트렌퀴논(phenanthrenequinone), 1,10-페난트롤린-5,6-디온(1,10-phenanthroline-5,6-dione), 페나진(phenazine), 퀴녹살린(quinoxaline), 2,3,6,7-테트라클로로퀴녹살린(2,3,6,7-tetrachloroquinoxaline) 및 트리스-8-히드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum : Alq3)으로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 평판 표시장치.
  17. 제 13 항에 있어서,
    상기 유기 반도체층은 P형인 것을 특징으로 하는 평판 표시장치.
  18. 제 13 항에 있어서,
    상기 유기 반도체층은 N형인 것을 특징으로 하는 평판 표시장치.
  19. 게이트 전극과, 상기 게이트 전극과 절연된 유기 반도체층과, 상기 게이트 전극과 절연되고, 상기 유기 반도체층과 전기적으로 연결된 소스 및 드레인 전극과, 상기 게이트 전극과 상기 유기 반도체층 사이에 개재된 게이트 절연층과, 상기 게이트 절연층과 상기 유기 반도체층 사이에 개재되고, 홀 억셉터(hole-acceptor) 그룹을 함유한 화합물을 포함하는 홀 조절층을 포함하는 유기 박막 트랜지스터; 및
    상기 유기 박막 트랜지스터와 전기적으로 연결된 발광 소자;를 포함하는 평판 표시장치.
  20. 제 19 항에 있어서,
    상기 홀 억셉터 그룹을 함유한 화합물이 수소, C1-10알킬기, C5-10아릴기, -NR1R2기, -OR3기 및 -SiR4R5R6기로 이루어진 군으로부터 선택된 하나 이상을 함유하는 방향족 화합물 또는 비닐계 화합물이며, 상기 R1, R2, R3, R4, R5 및 R6는 각각 독립적으로, 수소, C1-10알킬기 또는 C5-10아릴기인 것을 특징으로 하는 평판 표시장치.
  21. 제 20 항에 있어서,
    상기 방향족 화합물은 5원, 6원 및 7원 카보사이클릭 고리 및 헤테로사이클릭 고리로 이루어진 군으로부터 선택된 하나 이상을 가지며, 상기 카보사이클릭 고리 또는 헤테로사이클릭 고리들은 서로 융합되거나, 단일 결합 또는 이중 결합으로 연결된 것을 특징으로 하는 평판 표시장치.
  22. 제 19 항에 있어서,
    상기 홀 억셉터 그룹을 함유함 화합물은 폴리(3,4-에틸렌디옥시티오펜)(poly(3,4-ethylene-dioxythiophene), 테트라페닐에틸렌(tetraphenylethylene), 아줄렌(azulene), 1,2,3,4-테트라페닐-1,3-시클로펜타디엔(1,2,3,4-tetraphenyl-1,3-cyclopentadiene) 및 비스(에틸렌디티오)테트라티아풀발렌(bis(ethylenedithio)tetrathiafulvalene)으로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 평판 표시장치.
  23. 제 19 항에 있어서,
    상기 유기 반도체층은 P형인 것을 특징으로 하는 평판 표시장치.
  24. 제 19 항에 있어서,
    상기 유기 반도체층은 N형인 것을 특징으로 하는 평판 표시장치.
KR1020050099943A 2005-10-22 2005-10-22 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치 KR100719566B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050099943A KR100719566B1 (ko) 2005-10-22 2005-10-22 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치
US11/581,424 US7875877B2 (en) 2005-10-22 2006-10-17 Organic thin film transistor and flat panel display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099943A KR100719566B1 (ko) 2005-10-22 2005-10-22 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20070043907A KR20070043907A (ko) 2007-04-26
KR100719566B1 true KR100719566B1 (ko) 2007-05-17

Family

ID=37984490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099943A KR100719566B1 (ko) 2005-10-22 2005-10-22 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치

Country Status (2)

Country Link
US (1) US7875877B2 (ko)
KR (1) KR100719566B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
DE102008036063B4 (de) * 2008-08-04 2017-08-31 Novaled Gmbh Organischer Feldeffekt-Transistor
KR101547325B1 (ko) * 2008-10-27 2015-08-26 삼성전자주식회사 트랜지스터 및 이를 포함하는 반도체 소자
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR102134383B1 (ko) * 2017-12-12 2020-07-15 주식회사 엘지화학 유기 발광 소자
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050010494A (ko) * 2003-07-17 2005-01-27 세이코 엡슨 가부시키가이샤 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 전자회로, 표시 장치 및 전자 기기

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224829B2 (ja) * 1991-08-15 2001-11-05 株式会社東芝 有機電界効果型素子
US5538827A (en) * 1993-09-30 1996-07-23 Nippon Paint Co., Ltd. Photosensitive printing material
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
ATE289343T1 (de) * 2001-12-10 2005-03-15 Merck Patent Gmbh Reaktive mesogene azulene
CN1282260C (zh) * 2003-01-30 2006-10-25 中国科学院长春应用化学研究所 含有栅绝缘层的异质结型有机半导体场效应晶体管及制作方法
US6855951B2 (en) * 2003-03-19 2005-02-15 Xerox Corporation Fluorinated polythiophenes and devices thereof
DE102004009600B4 (de) * 2004-02-27 2008-04-03 Qimonda Ag Selbstorganisierende organische Dielektrikumsschichten auf der Basis von Phosphonsäure-Derivaten
KR100615216B1 (ko) * 2004-04-29 2006-08-25 삼성에스디아이 주식회사 유기 억셉터막을 구비한 유기 박막 트랜지스터
US7372070B2 (en) * 2004-05-12 2008-05-13 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same
KR101061845B1 (ko) * 2004-06-14 2011-09-02 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050010494A (ko) * 2003-07-17 2005-01-27 세이코 엡슨 가부시키가이샤 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 전자회로, 표시 장치 및 전자 기기

Also Published As

Publication number Publication date
US7875877B2 (en) 2011-01-25
US20070090351A1 (en) 2007-04-26
KR20070043907A (ko) 2007-04-26

Similar Documents

Publication Publication Date Title
JP4486000B2 (ja) 薄膜トランジスタ、その製造方法及びそれを備えた平板表示装置
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
JP4472664B2 (ja) 平板表示装置
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
KR100730159B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
JP4358152B2 (ja) 薄膜トランジスタ及びそれを備えた平板表示装置
JP4455517B2 (ja) 薄膜トランジスタの製造方法
JP2006093652A (ja) 有機薄膜トランジスタ及びこれを備えた平板表示装置
KR100719566B1 (ko) 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치
JP2005340771A (ja) 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法
KR100637210B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
KR100696522B1 (ko) 평판표시장치
JPWO2009044614A1 (ja) 有機半導体装置
KR100696508B1 (ko) 평판표시장치
JP2005286329A (ja) 有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法
JP4635181B2 (ja) 有機半導体装置
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100696518B1 (ko) 평판표시장치
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR20060134582A (ko) 평판표시장치
KR20050110726A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13