JP4076164B2 - アクティブマトリックス基板の製造方法 - Google Patents
アクティブマトリックス基板の製造方法 Download PDFInfo
- Publication number
- JP4076164B2 JP4076164B2 JP2003585054A JP2003585054A JP4076164B2 JP 4076164 B2 JP4076164 B2 JP 4076164B2 JP 2003585054 A JP2003585054 A JP 2003585054A JP 2003585054 A JP2003585054 A JP 2003585054A JP 4076164 B2 JP4076164 B2 JP 4076164B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- electrode
- gate
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 103
- 239000011159 matrix material Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 15
- 230000001681 protective effect Effects 0.000 claims description 58
- 238000005530 etching Methods 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000001312 dry etching Methods 0.000 claims description 23
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 16
- 239000011787 zinc oxide Substances 0.000 claims description 8
- 229910003437 indium oxide Inorganic materials 0.000 claims description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 213
- 239000000463 material Substances 0.000 description 53
- 239000010410 layer Substances 0.000 description 52
- 239000004973 liquid crystal related substance Substances 0.000 description 44
- 239000010409 thin film Substances 0.000 description 36
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 9
- 239000003963 antioxidant agent Substances 0.000 description 5
- 230000003078 antioxidant effect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Description
技術分野
本発明は、基板、その基板を備えた液晶表示装置および基板を製造する方法に関する。
背景技術
液晶表示装置のアクティブマトリックス基板において、薄膜トランジスタのドレイン電極と、ドレイン電極を覆う絶縁膜上に形成された画素電極とを、絶縁膜に形成されたコンタクトホールを介して、電気的に接続させることが従来から知られている。
図１２は、従来のアクティブマトリックス基板の模式的な平面図である。
アクティブマトリックス基板１１０は、マトリックス状に配置された複数の薄膜トランジスタ（以下「ＴＦＴ」ともいう）１２０と、列方向に沿って配置された薄膜トランジスタ１２０に沿って所定の間隔を空けて互いに平行に設けられた複数のソース信号線１１４と、行方向に沿って配置された薄膜トランジスタ１２０に沿って所定の間隔を空けて互いに平行に設けられた複数のゲート信号線１１２とを備えている。
複数のソース信号線１１４には、それぞれ、対応するソースドライバ１１８が接続されており、各ソースドライバ１１８は、対応するソース信号線１１４に、映像信号に対応する電圧を印加する。
複数のゲート信号線１１２には、それぞれ、対応するゲートドライバ１１６が接続されており、各ゲートドライバ１１６は、対応するゲート信号線１１２に、走査信号に対応する電圧を印加する。
複数の薄膜トランジスタ１２０のそれぞれは、対応するゲート信号線１１２から分岐されたゲート電極１２２と、対応するソース信号線１１４から分岐されたソース電極１２４と、ドレイン電極１２６とを有している。
複数のドレイン電極１２６のそれぞれは、対応する画素電極１３０に接続されている。各画素電極１３０は、対応する画素容量１２８の一方の端子となっている。各画素容量１２８の他方の端子は、対向基板１５４（図１４および図１５参照）に設けられた対向電極１３２である。対向電極１３２は、通常、複数の画素電極１３０に共有されている。
アクティブマトリックス基板１１０には、映像の表示に寄与する表示領域１３４と、表示領域１３４の周囲を囲むように配置された端子領域１３６とが設けられている。表示領域１３４内には、複数の画素電極１３０および複数の薄膜トランジスタ１２０が配置されており、端子領域１３６には、複数のゲートドライバ１１６および複数のソースドライバ１１８が配置されている。
従来の液晶表示装置１７０（図１４および図１５参照）は、このようなアクティブマトリックス基板１１０と、このアクティブマトリックス基板１１０に対向する対向基板１５４（図１４および図１５参照）と、アクティブマトリックス基板１１０と対向基板１５４との間に挿入された液晶１５８（図１４参照）とを備える。
ゲートドライバ１１６から印加された信号に対し、複数の薄膜トランジスタ１２０のそれぞれをオンまたはオフにすることによって、ソースドライバ１１８から印加された映像信号に対応する電圧が、対応する画素電極１３０に印加される。画素電極１３０および対向電極１３２に印加された電圧に応じて、液晶の配向は制御され、それによって、液晶表示装置は映像を表示する。
図１３は、従来のアクティブマトリックス基板１１０の平面図である。
図１３に示されるゲートドライバ１１６は、外部から走査信号が入力される信号入力端子部１３８を備える。
画素電極１３０は、コンタクトホール１５０を介してドレイン電極１２６に接続されている。
図１４は、図１３に示す線Ｐ−Ｐに沿った、従来の液晶表示装置の断面図である。
図１４に示される従来の液晶表示装置１７０は、アクティブマトリックス基板１１０と、対向基板１５４と、アクティブマトリックス基板１１０と対向基板１５４との間に挿入された液晶１５８とを備える。
図１４では、アクティブマトリックス基板１１０の表示領域１３４において、薄膜トランジスタ１２０および薄膜トランジスタ１２０のドレイン電極１２６に接続された画素電極１３０の断面構造が示される。
アクティブマトリックス基板１１０は、透明絶縁性基板１３９を備える。ゲート電極１２２は、透明絶縁性基板１３９上に形成されている。ゲート絶縁膜１４０は、ゲート電極１２２を覆うように透明絶縁性基板１３９上に形成されている。
半導体層１４６は、ゲート絶縁膜１４０を介してゲート電極１２２上に形成されている。ｎ＋シリコン（Ｓｉ）層１４８は、半導体層１４６上に、半導体層１４６と整合するように形成されている。
ソース信号線１１４から分岐されたソース電極１２４は、ｎ＋Ｓｉ層１４８の表面の一部とｎ＋Ｓｉ層１４８および半導体層１４６の側面とを覆うように、ゲート絶縁膜１４０の一部の上に形成されている。
ドレイン電極１２６は、ｎ＋Ｓｉ層１４８の表面の他の一部とｎ＋Ｓｉ層１４８および半導体層１４６の他の側面とを覆うように、ゲート絶縁膜１４０の他の一部の上に形成されている。
ソース電極１２４およびドレイン電極１２６は、ｎ＋Ｓｉ層１４８の表面上で互いに所定の間隔離れて、配置されている。
薄膜トランジスタ１２０は、ゲート電極１２２と、半導体層１４６と、ｎ＋Ｓｉ層１４８と、ソース電極１２４と、ドレイン電極１２６とを有する。
液晶表示装置を大型化するか、または、高精細度化するためには、ゲート信号線１１２、ソース信号線１１４、ゲート電極１２２、ソース電極１２４およびドレイン電極１２６の抵抗を低くすることが望ましい。このため、これらの信号線および電極の材料として、通常は、抵抗が低く、加工することが容易な金属が使用される。
ゲート信号線１１２、ソース信号線１１４、ゲート電極１２２、ソース電極１２４およびドレイン電極１２６として使用される一般的な材料は、Ａｌ、Ｍｏ、Ｔｉ、Ｔａ等である。
Ｍｏの比抵抗は比較的低く、かつ、弱酸を用いたエッチングによってＭｏをパターン加工をすることが容易であるため、ソース信号線１１４、ソース電極１２４およびドレイン電極１２６の材料として、しばしば、Ｍｏが使用される。
上述した材料のうちで比抵抗が最も小さい材料はＡｌであるが、Ａｌはｎ＋Ｓｉ層１４８と良好にコンタクトすることができないため、ソース電極１２４およびドレイン電極１２６の材料を単層のＡｌとすることは好ましくない。したがって、Ａｌをソース信号線に用いる場合には、Ａｌ／Ｔｉ、Ａｌ／Ｍｏ等の積層構造が必要となる。
Ｔｉの比抵抗はＡｌおよびＭｏの比抵抗よりも高いので、大型化した液晶表示装置の電極および信号線の材料として単層でＴｉを使用することはあまり好ましくない。
Ｔｉと同様に、Ｔａも比抵抗が高いため、単層で使用することあまり好ましくない。
薄膜トランジスタ１２０を保護するための絶縁膜１５２は、ソース電極１２４とドレイン電極１２６とｎ＋Ｓｉ層１４８の表面のさらに他の一部とを覆うように、ゲート絶縁膜１４０上に形成されている。絶縁膜１５２の材料は、例えば、ＳｉＮＸである。
絶縁膜１５２には、ドレイン電極１２６に達するように絶縁膜１５２を貫通するコンタクトホール１５０が形成されている。
画素電極１３０は、コンタクトホール１５０を介してドレイン電極１２６と接続するように絶縁膜１５２上に形成されている。画素電極１３０の材料は、透明なＩＴＯである。
液晶表示装置、特に透過型ＴＦＴ液晶表示装置では、上述した構成、すなわち、薄膜トランジスタ１２０を形成した後に、薄膜トランジスタ１２０のドレイン電極１２６を覆うように絶縁膜１５２を形成し、絶縁膜１５２に形成されたコンタクトホール１５０を介してドレイン電極１２６と電気的に接続されるように画素電極１３０を形成する構成が、しばしば、使用されている。
その理由は、この構成では、画素電極１３０を形成する面が、ソース信号線１１４を形成する面と同一ではないため、絶縁膜１５２上に形成された画素電極１３０と、絶縁膜１５２の下に形成されたソース電極１２４に接続されたソース信号線１１４とが電気的に短絡することを防ぎつつ、画素電極１３０の面積を広くすることができるからである。
対向基板１５４は、透明絶縁性基板１５６と、透明絶縁性基板１５６上に設けられた対向電極１３２とを有する。
図１５は、図１３に示す線Ｑ−Ｑに沿った従来の液晶表示装置の断面図である。
図１５では、アクティブマトリックス基板１１０の端子領域１３６において、ゲートドライバ１１６内の信号入力端子部１３８の断面構造が示されている。
ゲート信号線１１２は、透明絶縁性基板１３９上に形成されている。ゲート絶縁膜１４０は、ゲート信号線１１２の両端部を覆うように透明絶縁性基板１３９上に形成されている。ゲート絶縁膜１４０上には絶縁膜１５２が形成されている。
ゲート信号線１１２が酸化して抵抗が高くなることを防ぐための酸化防止膜１６０が、ゲート絶縁膜１４０および絶縁膜１５２の側面と、絶縁膜１５２の表面の一部とを覆うように、形成されている。ここで、酸化防止膜１６０の材料は透明なＩＴＯであり、これは、画素電極１３０の材料と同じ材料である。
上述した従来のアクティブマトリックス基板１１０は、以下のようにして製造される。
まず、透明絶縁性基板１３９上にゲート信号線１１２およびゲート電極１２２を構成する材料をスパッタ法等によって成膜する。次いで、成膜した層に対して、マスク露光、現像およびドライエッチングすることにより、所定のパターンのゲート信号線１１２およびゲート電極１２２を形成する。
次いで、ゲート信号線１１２およびゲート電極１２２を覆うように、ゲート絶縁膜１４０を構成する材料を透明絶縁性基板１３９上にＣＶＤ法によって成膜する。
その後、半導体層１４６を構成する材料およびｎ＋Ｓｉ層１４８を構成する材料を、順次、ＣＶＤ法によってゲート絶縁膜１４０を構成する材料上に成膜する。成膜した半導体層１４６を構成する材料およびｎ＋Ｓｉ層１４８を構成する材料に、マスク露光、現像およびドライエッチングすることによって、所定のパターンの半導体層１４６およびｎ＋Ｓｉ層１４８を形成する。
次いで、ソース信号線１１４、ソース電極１２４およびドレイン電極１２６を構成する材料（例えば、Ｍｏ）を、半導体層１４６およびｎ＋Ｓｉ層１４８を覆うようにゲート絶縁膜１４０上に成膜し、次いで、成膜したＭｏをマスク露光、現像およびドライエッチングすることによって、所定のパターンのＭｏを形成する。
次いで、ソース電極１２４とドレイン電極１２６との間のＭｏをウェットエッチングして、薄膜トランジスタ１２０のチャネルを形成することによって、ソース信号線１１４、ソース電極１２４およびドレイン電極１２６を形成する。
次いで、ソース電極１２４とドレイン電極１２６とｎ＋Ｓｉ層１４８の表面のさらに他の一部とを覆うように、絶縁膜１５２を構成する材料をゲート絶縁膜１４０上に形成する。
次いで、ＣＦ４とＯ２との混合ガスを使用したドライエッチングによって、ドレイン電極１２６上の絶縁膜１５２の一部を除去して、絶縁膜１５２にコンタクトホール１５０を形成するとともに、端子領域１３６（図１２）のゲート信号線１１２の上方に形成された絶縁膜１５２の一部およびゲート信号線１１２上に形成されたゲート絶縁膜１４０の一部を連続して除去して、ゲート信号線１１２の表面の一部を露出させる。
次いで、ＩＴＯを成膜し、成膜したＩＴＯをマスク露光、現像およびエッチングすることによって、所定のパターンの画素電極１３０および酸化防止膜１６０を形成する。ここで、画素電極１３０は、コンタクトホール１５０を介してドレイン電極１２６と電気的に接続するように絶縁膜１５２上に形成されており、一方、酸化防止膜１６０は、ゲート信号線１１２の表面の一部と、ゲート絶縁膜１４０および絶縁膜１５２の側面と、絶縁膜１５２の表面の一部とを覆うように形成されている。
上述したように、同一のドライエッチングによって、端子領域１３６の信号入力端子部１３８では、ゲート信号線１１２の上方の絶縁膜１５２を構成する材料の一部を除去し、連続して、ゲート信号線１１２上のゲート絶縁膜１４０を構成する材料の一部を除去することによって、ゲート信号線１１２の表面の一部を露出し、表示領域１３４では、絶縁膜１５２にコンタクトホール１５０を形成するためにドレイン電極１２６上の絶縁膜１５２の一部を除去している。
しかしながら、同一のドライエッチングによって、表示領域１３４において、絶縁膜１５２の一部を除去する一方で、端子領域１３６において、絶縁膜１５２の一部およびゲート絶縁膜１４０の一部を連続して除去するため、表示領域１３４では、絶縁膜１５２の一部だけでなく、絶縁膜１５２の下に配置されたドレイン電極１２６の一部、さらには、ゲート絶縁膜１４０の一部も除去されてしまうおそれがある。
特に、ドライエッチングとしてＣＦ４とＯ２との混合ガスを使用し、絶縁膜１５２の材料としてＳｉＮＸを使用し、ドレイン電極１２６の材料としてＭｏを使用する場合、絶縁膜１５２とドレイン電極１２６とのエッチング選択比が不十分となり、ドレイン電極１２６の一部が除去されてしまう。
図１６は、図１４に示した液晶表示装置のアクティブマトリックス基板において、コンタクトホール１５０Ａが絶縁膜１５２だけでなくドレイン電極１２６を貫通して、ゲート絶縁膜１４０内に達したことを示す、液晶表示装置の断面図である。
図１６に示されるように、液晶表示装置１７０Ａにおいて、絶縁膜１５２だけでなくドレイン電極１２６をも貫通し、ゲート絶縁膜１４０内に達するコンタクトホール１５０Ａが形成されると、画素電極１３０は、ドレイン電極１２６の断面でドレイン電極１２６とコンタクトすることになる。通常、ドレイン電極１２６の断面積は、コンタクトホール１５０Ａの表面積と比較して、極めて小さいため、画素電極１３０とドレイン電極１２６との電気的接続が十分でなくなるという課題が生じる。
上述した課題を克服するために、ドレイン電極１２６を形成した後に、ドレイン電極１２６上にＩＴＯを成膜して、保護膜を形成し、この保護膜の上に絶縁膜１５２を形成して、マスク露光、現像およびドライエッチングによって絶縁膜１５２にコンタクトホール１５０を形成すると、形成した保護膜がドライエッチングに対してドレイン電極１２６を保護するため、ドレイン電極１２６がエッチングされることを防ぐことができる。
しかしながら、ドレイン電極１２６上にＩＴＯを成膜して保護膜を形成すると、コストおよびプロセスが増加するという新たな課題が生じる。
本発明は、上記課題を解決するためになされたものであり、その目的は、コストおよびプロセスを増加させることなく、第１の電極と、第１の電極を覆う絶縁膜上に形成された第２の電極とを、絶縁膜に形成されたコンタクトホールを介して電気的に安定に接続する基板、その基板を備えた液晶表示装置および基板を製造する方法を提供することである。
発明の開示
本発明に係る基板は、第１の電極と、該第１の電極の少なくとも一部を覆う絶縁膜上に形成された第２の電極であって、該絶縁膜に形成されたコンタクトホールを介して該第１の電極と電気的に接続された第２の電極とを備えた、基板であって、該第１の電極は、金属膜と保護膜との積層構造を有しており、該金属膜および該保護膜を形成するための第１のエッチングに対して、該金属膜のエッチングレートは該保護膜のエッチングレートとほぼ等しく、該コンタクトホールを形成するための第２のエッチングに対して、該保護膜のエッチングレートがほぼゼロであり、そのことにより上記目的が達成される。
前記保護膜は、非晶質導電性酸化物であってもよい。
前記非晶質導電性酸化物は、酸化インジウムと酸化亜鉛とを含む酸化物であってもよい。
前記金属膜は、モリブデンを含んでもよい。
前記保護膜は、前記金属膜に対して前記コンタクトホール側に形成されていてもよい。
前記金属膜は、前記保護膜に対して前記コンタクトホール側に形成されていてもよい。
ドレイン電極として機能する前記第１の電極と、ソース電極と、ゲート電極とを含む薄膜トランジスタをさらに備え、前記第２の電極は、該薄膜トランジスタによって制御される画素電極として機能してもよい。
前記薄膜トランジスタの前記ゲート電極に分岐されたゲート信号線と、該ゲート電極および該ゲート信号線の少なくとも一部を覆うゲート絶縁膜と をさらに備え、該薄膜トランジスタの前記ドレイン電極は、該ゲート絶縁膜上に形成されており、前記保護膜は、該ドレイン電極下の該ゲート絶縁膜を、前記第２のエッチングから保護してもよい。
本発明に係る液晶表示装置は、上記に記載の基板と、該基板に対向する対向基板と、該基板と該対向基板との間に挿入された液晶とを備え、そのことにより上記目的が達成される。
本発明に係る基板を製造する方法は、第１の電極を形成する工程と、該第１の電極の少なくとも一部を覆う絶縁膜を形成する工程と、該絶縁膜の一部を除去することにより、該絶縁膜にコンタクトホールを形成する工程と、該絶縁膜上に第２の電極を形成する工程であって、該コンタクトホールを介して該第１の電極と該第２の電極とが電気的に接続される工程とを包含する基板を製造する方法であって、該第１の電極を形成する工程は、金属膜と保護膜とを積層する工程と、該金属膜のエッチングレートが該保護膜のエッチングレートとほぼ等しい第１のエッチングによって、該積層された金属膜および該保護膜をともにパターニングする工程とを包含し、該コンタクトホールを形成する工程は、該保護膜のエッチングレートがほぼゼロである第２のエッチングによって、該絶縁膜に該コンタクトホールを形成する工程を包含し、そのことにより上記目的が達成される。
前記パターニングする工程は、前記弱酸の混合液を用いたウェットエッチングにより、前記金属膜および前記保護膜をパターニングする工程を包含してもよい。
前記第１の電極が薄膜トランジスタのドレイン電極として機能し、前記第２の電極が該薄膜トランジスタによって制御される画素電極として機能する、基板を製造する方法であって、ゲート信号線を形成する工程と、該薄膜トランジスタのゲート電極であって、該ゲート信号線から分岐したゲート電極を形成する工程と、該ゲート信号線の少なくとも一部を覆うゲート絶縁膜を形成する工程と、ソース信号線を形成する工程と、該薄膜トランジスタのソース電極であって、該ソース信号線から分岐したソース電極を形成する工程と、該ゲート信号線上の該ゲート絶縁膜の一部を除去する工程とをさらに包含し、前記第２のエッチングはドライエッチングであり、該ドライエッチングにより、該コンタクトホールを形成するとともに、該ゲート絶縁膜の一部を除去してもよい。
前記保護膜は、記非晶質導電性酸化物であってもよい。
前記非晶質導電性酸化物は、酸化インジウムと酸化亜鉛とを含む酸化物であってもよい。
前記金属膜は、モリブデンを含んでもよい。
発明を実施するための最良の形態
以下の説明では、液晶表示装置、特に、アクティブマトリックス基板を備えた液晶表示装置について説明するが、本発明は、液晶表示装置、および、アクティブマトリックス基板液晶表示装置に限定されるものではない。本発明は、第１の電極と、第１の電極を覆う絶縁膜上に形成された第２の電極とが、絶縁膜に形成されたコンタクトホールを介して電気的に接続される任意の構成に適用可能である。
本発明の１つの実施形態による液晶表示装置は、ドレイン電極と、ドレイン電極を覆う絶縁膜上に形成された画素電極とが、絶縁膜に形成されたコンタクトホールを介して電気的に接続されるアクティブマトリックス基板を備えている。
図１は、本発明の１つの実施形態による液晶表示装置のアクティブマトリックス基板の模式的な平面図である。
アクティブマトリックス基板１０は、マトリックス状に配置された複数の薄膜トランジスタ（以下「ＴＦＴ」ともいう）２０と、列方向に沿って配置された薄膜トランジスタ２０に沿って所定の間隔を空けて互いに平行に設けられた複数のソース信号線１４と、行方向に沿って配置された薄膜トランジスタ２０に沿って所定の間隔を空けて互いに平行に設けられた複数のゲート信号線１２とを備えている。
複数のソース信号線１４には、それぞれ、対応するソースドライバ１８が接続されており、各ソースドライバ１８は、対応するソース信号線１４に、映像信号に対応する電圧を印加する。
複数のゲート信号線１２には、それぞれ、対応するゲートドライバ１６が接続されており、各ゲートドライバ１６は、対応するゲート信号線１２に、走査信号に対応する電圧を印加する。
複数の薄膜トランジスタ２０のそれぞれは、対応するゲート信号線１２から分岐されたゲート電極２２と、対応するソース信号線１４から分岐されたソース電極２４と、ドレイン電極２６とを有している。
複数のドレイン電極２６のそれぞれは、対応する画素電極３０に接続されている。各画素電極３０は、対応する画素容量２８の一方の端子となっている。各画素容量２８の他方の端子は、対向基板５４（図３および図４参照）に設けられた対向電極３２である。対向電極３２は、複数の画素電極３０に共有されている。
アクティブマトリックス基板１０には、映像の表示に寄与する表示領域３４と、表示領域３４の周囲を囲むように配置された端子領域３６とが設けられている。表示領域３４内には、複数の画素電極３０および複数の薄膜トランジスタ２０が配置されており、端子領域３６には、複数のゲートドライバ１６および複数のソースドライバ１８が配置されている。
液晶表示装置７０（図３および図４参照）は、アクティブマトリックス基板１０と、このアクティブマトリックス基板１０に対向する対向基板５４（図３および図４参照）と、アクティブマトリックス基板１０と対向基板５４（図３および図４参照）との間に挿入された液晶５８（図３参照）とを備える。
ゲートドライバ１６から印加された信号に対し、複数の薄膜トランジスタ２０のそれぞれをオンまたはオフにすることによって、ソースドライバ１８から印加された映像信号に対応する電圧が、対応する画素電極３０に印加される。画素電極３０および対向電極３２に印加された電圧に応じて、液晶の配向は制御され、それによって、液晶表示装置７０（図３および図４参照）は、映像を表示する。
図２は、本発明の１つの実施形態によるアクティブマトリックス基板１０の平面図である。
図２に示されるゲートドライバ１６は、外部から走査信号が入力される信号入力端子部３８を有する。
画素電極３０は、コンタクトホール５０を介してドレイン電極２６に接続されている。
図３は、図２に示す線Ｐ−Ｐに沿った、本発明の１つの実施形態による液晶表示装置の断面図である。
図３に示された液晶表示装置７０は、アクティブマトリックス基板１０と、対向基板５４と、アクティブマトリックス基板１０と対向基板５４との間に挿入された液晶５８とを備える。
図３では、アクティブマトリックス基板１０の表示領域３４において、薄膜トランジスタ２０および薄膜トランジスタ２０のドレイン電極２６に接続された画素電極３０の断面構造が示されている。
アクティブマトリックス基板１０は、透明絶縁性基板３９を備える。ゲート電極２２は、透明絶縁性基板３９上に形成されている。ゲート電極２２は、ＴａＮとＴａとＴａＮとの積層構造（ＴａＮ／Ｔａ／ＴａＮ）を有している。
ゲート絶縁膜４０は、ゲート電極２２を覆うように透明絶縁性基板３９上に形成されている。
半導体層４６は、ゲート絶縁膜４０を介してゲート電極２２上に形成されている。ｎ＋シリコン（Ｓｉ）層４８は、半導体層４６上に、半導体層４６と整合するように形成されている。
ソース信号線１４から分岐されたソース電極２４は、ｎ＋Ｓｉ層４８の表面の一部とｎ＋Ｓｉ層４８および半導体層４６の側面とを覆うように、ゲート絶縁膜４０の一部の上に形成されている。
ドレイン電極２６は、ｎ＋Ｓｉ層４８の表面の他の一部とｎ＋Ｓｉ層４８および半導体層４６の他の側面とを覆うように、ゲート絶縁膜４０の他の一部の上に形成されている。
ソース電極２４およびドレイン電極２６は、ｎ＋Ｓｉ層４８の表面上で互いに所定の間隔離れて、配置されている。
ドレイン電極２６は、金属膜４２と保護膜４４との積層構造を有している。
薄膜トランジスタ２０は、ゲート電極２２と、半導体層４６と、ｎ＋Ｓｉ層４８と、ソース電極２４と、ドレイン電極２６とを有する。
アクティブマトリックス基板１０では、ソース電極２４およびソース信号線１４もドレイン電極２６と同様に、金属膜４２と保護膜４４との積層構造を有している。
薄膜トランジスタ２０を保護するための絶縁膜５２は、ソース電極２４とドレイン電極２６とｎ＋Ｓｉ層４８の表面のさらに他の一部とを覆うように、ゲート絶縁膜４０上に形成されている。絶縁膜５２の材料は、例えば、ＳｉＮＸである。
絶縁膜５２には、ドレイン電極２６に達するように絶縁膜５２を貫通するコンタクトホール５０が形成されている。コンタクトホール５０は保護膜４４と接するように形成されており、すなわち、保護膜４４は、金属膜４２に対して、コンタクトホール５０側に形成されている。
画素電極３０は、コンタクトホール５０を介してドレイン電極２６と接続するように絶縁膜５２上に形成されている。画素電極３０の材料は、透明なＩＴＯである。
このような薄膜トランジスタ２０において、ドレイン電極２６の金属膜４２および保護膜４４は、エッチング（第１のエッチング）よって、形成されており、金属膜４２および保護膜４４を形成するためのエッチングに対して、金属膜４２のエッチングレートは保護膜４４のエッチングレートとほぼ等しくなっている。これにより、金属膜４２および保護膜４４を同時にエッチングすることにより、ほぼ同様のパターンを有する金属膜４２および保護膜４４が形成される。なお、金属膜４２のエッチングレートは保護膜４４のエッチングレートとほぼ等しいとは、同時にエッチングされた金属膜４２と保護膜４４との設計誤差が、所望の範囲内に収まることを意味する。
また、絶縁膜５２にコンタクトホール５０を形成するためのエッチング（第２のエッチング）に対して、保護膜４４のエッチングレートがほぼゼロである。
このような特性を満たす金属膜４２の具体的な材料は、例えば、Ｍｏであり、保護膜４４の具体的な材料は、非晶質導電性酸化物である。非晶質導電性酸化物は、例えば、ＩＺＯである。ＩＺＯは、酸化インジウムと酸化亜鉛とを含む酸化物であり、酸化インジウムと酸化亜鉛とを主成分とするＩｎ−Ｚｎ−Ｏである。ここでは、非晶質導電性酸化物としてＩｎ２Ｏ３とＺｎＯとを主成分とする出光興産製のＩＺＯを使用する。
対向基板５４は、透明絶縁性基板５６と、透明絶縁性基板５６上に設けられた対向電極３２とを備えている。
図４は、図２に示す線Ｑ−Ｑに沿った、本発明の１つの実施形態による液晶表示装置の断面図である。
図４では、アクティブマトリックス基板１０の端子領域１３６において、ゲートドライバ１６内の信号入力端子部３８の断面構造が示されている。
ゲート信号線１２は、透明絶縁性基板３９上に形成されている。ゲート信号線１２は、ＴａＮとＴａとＴａＮとの積層構造（ＴａＮ／Ｔａ／ＴａＮ）を有している。ここで、ゲート信号線１２は、ゲート電極２２と同じ材料から構成されている。
ゲート絶縁膜４０は、ゲート信号線１２の両端部を覆うように透明絶縁性基板３９上に形成されている。ゲート絶縁膜４０上には絶縁膜５２が形成されている。
ゲート信号線１２が酸化して抵抗が高くなることを防ぐための酸化防止膜６０が、ゲート絶縁膜４０および絶縁膜５２の側面と、絶縁膜５２の表面の一部とを覆うように、形成されている。ここで、酸化防止膜６０の材料は透明なＩＴＯであり、これは、画素電極３０の材料と同じ材料である。
図５〜図１０は、それぞれ、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図５（ａ）、図６（ａ）、図７（ａ）、図８（ａ）、図９（ａ）および図１０（ａ）は、それぞれ、図２に示す線Ａ−Ａに沿った断面図に対応しており、表示領域３４（図１参照）において、薄膜トランジスタ２０および薄膜トランジスタ２０のドレイン電極２６に接続された画素電極３０が形成される工程を示している。
図５（ｂ）、図６（ｂ）、図７（ｂ）、図８（ｂ）、図９（ｂ）および図１０（ｂ）は、それぞれ、図２に示す線Ｂ−Ｂに沿った断面図に対応しており、端子領域３６（図１参照）において、ゲートドライバ１６の信号入力端子部３８が形成される工程を示している。
まず、図５（ａ）および図５（ｂ）を参照する。透明絶縁性基板３９上に、ゲート信号線１１およびゲート電極６を構成する材料（例えば、ＴａＮ／Ｔａ／ＴａＮ）をスパッタ法等によって約４０００オングストロームの厚さで成膜する。次いで、成膜された材料を、マスク露光、現像およびドライエッチングすることによって、所定のパターンのゲート信号線１１およびゲート電極６を形成する。
次に、図６（ａ）および図６（ｂ）を参照する。ゲート信号線１１およびゲート電極６を覆うように、ゲート絶縁膜４０を構成する材料（例えば、ＳｉＸＮＹ）、半導体層４６を構成する材料およびｎ＋Ｓｉ層４８を構成する材料を、合計の厚さが約５０００オングストローム程度になるようにＣＶＤ法によって連続して成膜する。
次いで、成膜した材料を、マスク露光、現像、ドライエッチングおよび剥離することによって、所定のパターンの半導体層４６およびｎ＋Ｓｉ層４８を形成する。
図６（ａ）および図６（ｂ）から分かるように、表示領域３４（図１参照）では、薄膜トランジスタ２０を形成すべき線Ａ−Ａ（図２参照）に沿った断面における領域でのみ半導体層４６を構成する材料およびｎ＋Ｓｉ層４８を構成する材料を残し、他の領域では半導体層４６を構成する材料およびｎ＋Ｓｉ層４８を構成する材料を除去する。
端子領域３６（図１参照）では、半導体層４６を構成する材料およびｎ＋Ｓｉ層４８を構成する材料を、エッチングによって除去する。
次いで、図７（ａ）および図７（ｂ）を参照する。ゲート絶縁膜４０上に、半導体層４６およびｎ＋Ｓｉ層４８を覆うように、金属膜４２の材料（例えば、Ｍｏ）をスパッタ法によって１５００オングストロームの厚さで成膜し、続いて、保護膜４４の材料（例えば、ＩＺＯ）をスパッタ法によって１００オングストロームの厚さで成膜する。
次いで、マスク露光、現像によってレジストをパターニングする。その後、例えば、硝酸３％、リン酸７３％および酢酸３％の弱酸の混合液を使用したウエットエッチングによって、成膜した金属膜４２の材料および保護膜４４の材料の一部を除去する。
金属膜４２の材料（例えば、Ｍｏ）および保護膜４４の材料（例えば、ＩＺＯ）は、金属膜４２および保護膜４４を形成するためのエッチング（ここでは、ウエットエッチング）に対して、金属膜４２のエッチングレートは保護膜４４のエッチングレートとほぼ等しいので、硝酸、リン酸および酢酸等の弱酸の混合液によってエッチングすることができる。したがって、金属膜４２および保護膜４４を１つのドレイン電極２６として同一のエッチングによってパターニングすることができる。
端子領域３６（図１参照）の信号入力端子部３８では、金属膜４２の材料（例えば、Ｍｏ）および保護膜４４の材料（例えば、ＩＺＯ）の両方ともエッチングによって除去する。
次いで、ソース電極２４とドレイン電極２６との間において、ドライエッチングすることによって、チャネルを形成して、ソース信号線１４、ソース電極２４およびドレイン電極２６を形成する。ここでは、ソース信号線１４、ソース電極２４およびドレイン電極２６は、いずれも、金属膜４２と保護膜４４との積層構造を有している。
次に、図８（ａ）および図８（ｂ）を参照する。ソース電極２４とドレイン電極２６とｎ＋Ｓｉ層４８の表面の一部とを覆うように、絶縁膜５２の材料（例えば、ＳｉＸＮＹ）を、ＣＶＤ法によって、約３５００オングストロームの厚さでゲート絶縁膜４０上に成膜する。次いで、絶縁膜５２の材料をマスク露光、現像することによってレジストをパターンニングする。
次に、図９（ａ）および図９（ｂ）を参照する。ＣＦ４とＯ２との混合ガスを用いたドライエッチングによって、表示領域３４（図１参照）において、ドレイン電極２６の保護膜４４上の絶縁膜５２を除去して、コンタクトホール５０を形成するとともに、端子領域３６（図１参照）において、ゲート信号線１２の上方に形成された絶縁膜５２の一部を除去し、続いて、同じゲート信号線１２上に形成されたゲート絶縁膜４０の一部を除去して、ゲート信号線１２の表面の一部を露出させる。
このとき、絶縁膜５２にコンタクトホール５０を形成するためのエッチング（ここでは、ドライエッチング）に対して、保護膜４４のエッチングレートがほぼゼロであるので、このエッチングによって、保護膜４４を含むドレイン電極２６の一部が除去されることない。
次に、図１０（ａ）および図１０（ｂ）を参照する。コンタクトホール５０と、露出されたゲート信号線１２と、ゲート絶縁膜４０の側面および絶縁膜５２の側面とを覆うように、スパッタ法によって、絶縁膜５２上にＩＴＯを成膜する。
次いで、成膜したＩＴＯを、マスク露光、現像によってレジストパターニングした後、塩化第２鉄によってエッチングし、画素電極３０および酸化防止膜６０を形成する。
本発明の１つの実施形態によるアクティブマトリックス基板１０は、以上のように製造される。
ここで、再び、図９（ａ）および図９（ｂ）を参照すると、表示領域３４では、エッチングする必要があるのは絶縁膜５２のみである一方で、端子領域３６の信号入力端子部３８では、絶縁膜５２だけでなくゲート絶縁膜４０をもエッチングする必要があるため、表示領域３４では、表示領域３４の絶縁膜５２のみをエッチングするのに必要な時間よりも長い時間、エッチングされる。
しかし、本発明によれば、金属膜４２ではなく保護膜４４が絶縁膜５２と接するために、表示領域３４のエッチングに本来必要な時間よりも長い時間エッチングされたとしても、ドレイン電極２６は、ドライエッチングによってダメージを受けず、金属膜４２はエッチングされることなく保護される。
ドライエッチングとしてＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ ｅｔｃｈｉｎｇ）を使用する場合、通常、固体とガスとを反応させ、固体を揮発性の化合物ガスに化学変化させて、エッチングを行う。アクティブマトリックス基板１０を製造するためにドライエッチングとしてＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ ｅｔｃｈｉｎｇ）を使用する場合、インジウムとフッ素の化合物の揮発性が低いため、フッ素系のガスでは、インジウムを含む保護膜４４をエッチングすることができない。したがって、画素電極３０は、コンタクトホール５０を介してドレイン電極２６の表面と接続するので、画素電極３０とドレイン電極２６とが電気的に安定して接続する。
以上のように、本発明の１つの実施形態によれば、画素電極３０は、絶縁膜５２に形成されたコンタクトホール５０を介してドレイン電極２６と接続されており、ドレイン電極２６は、金属膜４２と保護膜４４との積層構造を有している。このとき、保護膜４４は、金属膜４２に対してコンタクトホール５０側に形成されているため、ドレイン電極２６は、ドライエッチングによってダメージを受けず、コンタクトホール５０はドレイン電極２６の内部に延伸するようには形成されない。従って、画素電極３０はドレイン電極２６の表面で接続され、画素電極３０はドレイン電極２６と安定して電気的に接続する。
結果として、本発明によれば、マスク露光数、エッチング回数およびコストを増加させることなく、画素電極３０とドレイン電極２６との間の電気的接続を確実にすることができる。
図１１は、本発明の別の実施形態による液晶表示装置の断面図である。
図１１に示す液晶表示装置７０Ａのアクティブマトリックス基板１０Ａは、図２に示す線Ａ−Ａに沿った断面に対応しており、アクティブマトリックス基板１０の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は省略する。
アクティブマトリックス基板１０Ａは、金属膜４２が保護膜４４に対してコンタクトホール５０Ａ側に形成されたドレイン電極２６Ａおよびソース電極２４Ａを有している点で、上述したアクティブマトリックス基板１０と異なる。
アクティブマトリックス基板１０Ａを製造する場合にも、端子領域３６（図１参照）においては、絶縁膜５２のみならずゲート絶縁膜４０をもエッチングする必要があるために、表示領域３４（図１参照）において、表示領域３４の絶縁膜５２のみをエッチングするのに本来必要な時間よりも長い時間、表示領域３４をエッチングすることになり、絶縁膜５２に接するように形成された金属膜４２もエッチングされる。
しかしながら、この実施形態では、金属膜４２の下に形成された保護膜４４により、ドライエッチングによってダメージを受けず、コンタクトホール５０Ａは保護膜４４内に延伸されない。このため、画素電極３０は、コンタクトホール５０Ａを介して、薄膜トランジスタ２０Ａのドレイン電極２６Ａの保護膜４４の表面と接続するので、画素電極３０はドレイン電極２６Ａと安定して電気的に接続する。
なお、上記説明では、保護膜４４の非晶質導電性酸化物の具体例として、非晶質の酸化インジウムおよび酸化亜鉛を主成分とするＩＺＯ膜を説明したが、非晶質導電性酸化物はＩＺＯ膜に限定されるものではない。非晶質導電性酸化物として、非晶質の酸化インジウムおよび酸化スズを主成分とするＩＴＯ膜を使用しても、ＩＺＯ膜によって得られた効果と同様の効果を得ることができる。
Ｈ２ＯおよびＨ２を添加したＩＴＯ成膜、または、ＩＴＯの結晶化温度以下の温度でＩＴＯを成膜することによって、非晶質のＩＴＯを形成することができる（参考文献：Ｊ、Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ａ８（３），１４０３（１９９０））。
産業上の利用可能性
本発明によれば、コストおよびプロセスを増加させることなく、第１の電極上の絶縁膜を介して第１の電極と第２の電極とを安定して電気的接続させることができる。
【図面の簡単な説明】
図１は、本発明の１つの実施形態による液晶表示装置のアクティブマトリックス基板の模式的な平面図である。
図２は、本発明の１つの実施形態によるアクティブマトリックス基板の平面図である。
図３は、図２に示す線Ｐ−Ｐに沿った、本発明の１つの実施形態による液晶表示装置の断面図である。
図４は、図２に示す線Ｑ−Ｑに沿った、本発明の１つの実施形態による液晶表示装置の断面図である。
図５は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図６は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図７は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図８は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図９は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図１０は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図１１は、本発明の別の実施形態による液晶表示装置の断面図である。
図１２は、従来のアクティブマトリックス基板の模式的な平面図である。
図１３は、従来のアクティブマトリックス基板１１０の平面図である。
図１４は、図１３に示す線Ｐ−Ｐに沿った、従来の液晶表示装置の断面図である。
図１５は、図１３に示す線Ｑ−Ｑに沿った従来の液晶表示装置の断面図である。
図１６は、図１４に示した液晶表示装置のアクティブマトリックス基板において、コンタクトホールが絶縁膜だけでなくドレイン電極を貫通して、ゲート絶縁膜内に達したことを示す、液晶表示装置の断面図である。
本発明は、基板、その基板を備えた液晶表示装置および基板を製造する方法に関する。
背景技術
液晶表示装置のアクティブマトリックス基板において、薄膜トランジスタのドレイン電極と、ドレイン電極を覆う絶縁膜上に形成された画素電極とを、絶縁膜に形成されたコンタクトホールを介して、電気的に接続させることが従来から知られている。
図１２は、従来のアクティブマトリックス基板の模式的な平面図である。
アクティブマトリックス基板１１０は、マトリックス状に配置された複数の薄膜トランジスタ（以下「ＴＦＴ」ともいう）１２０と、列方向に沿って配置された薄膜トランジスタ１２０に沿って所定の間隔を空けて互いに平行に設けられた複数のソース信号線１１４と、行方向に沿って配置された薄膜トランジスタ１２０に沿って所定の間隔を空けて互いに平行に設けられた複数のゲート信号線１１２とを備えている。
複数のソース信号線１１４には、それぞれ、対応するソースドライバ１１８が接続されており、各ソースドライバ１１８は、対応するソース信号線１１４に、映像信号に対応する電圧を印加する。
複数のゲート信号線１１２には、それぞれ、対応するゲートドライバ１１６が接続されており、各ゲートドライバ１１６は、対応するゲート信号線１１２に、走査信号に対応する電圧を印加する。
複数の薄膜トランジスタ１２０のそれぞれは、対応するゲート信号線１１２から分岐されたゲート電極１２２と、対応するソース信号線１１４から分岐されたソース電極１２４と、ドレイン電極１２６とを有している。
複数のドレイン電極１２６のそれぞれは、対応する画素電極１３０に接続されている。各画素電極１３０は、対応する画素容量１２８の一方の端子となっている。各画素容量１２８の他方の端子は、対向基板１５４（図１４および図１５参照）に設けられた対向電極１３２である。対向電極１３２は、通常、複数の画素電極１３０に共有されている。
アクティブマトリックス基板１１０には、映像の表示に寄与する表示領域１３４と、表示領域１３４の周囲を囲むように配置された端子領域１３６とが設けられている。表示領域１３４内には、複数の画素電極１３０および複数の薄膜トランジスタ１２０が配置されており、端子領域１３６には、複数のゲートドライバ１１６および複数のソースドライバ１１８が配置されている。
従来の液晶表示装置１７０（図１４および図１５参照）は、このようなアクティブマトリックス基板１１０と、このアクティブマトリックス基板１１０に対向する対向基板１５４（図１４および図１５参照）と、アクティブマトリックス基板１１０と対向基板１５４との間に挿入された液晶１５８（図１４参照）とを備える。
ゲートドライバ１１６から印加された信号に対し、複数の薄膜トランジスタ１２０のそれぞれをオンまたはオフにすることによって、ソースドライバ１１８から印加された映像信号に対応する電圧が、対応する画素電極１３０に印加される。画素電極１３０および対向電極１３２に印加された電圧に応じて、液晶の配向は制御され、それによって、液晶表示装置は映像を表示する。
図１３は、従来のアクティブマトリックス基板１１０の平面図である。
図１３に示されるゲートドライバ１１６は、外部から走査信号が入力される信号入力端子部１３８を備える。
画素電極１３０は、コンタクトホール１５０を介してドレイン電極１２６に接続されている。
図１４は、図１３に示す線Ｐ−Ｐに沿った、従来の液晶表示装置の断面図である。
図１４に示される従来の液晶表示装置１７０は、アクティブマトリックス基板１１０と、対向基板１５４と、アクティブマトリックス基板１１０と対向基板１５４との間に挿入された液晶１５８とを備える。
図１４では、アクティブマトリックス基板１１０の表示領域１３４において、薄膜トランジスタ１２０および薄膜トランジスタ１２０のドレイン電極１２６に接続された画素電極１３０の断面構造が示される。
アクティブマトリックス基板１１０は、透明絶縁性基板１３９を備える。ゲート電極１２２は、透明絶縁性基板１３９上に形成されている。ゲート絶縁膜１４０は、ゲート電極１２２を覆うように透明絶縁性基板１３９上に形成されている。
半導体層１４６は、ゲート絶縁膜１４０を介してゲート電極１２２上に形成されている。ｎ＋シリコン（Ｓｉ）層１４８は、半導体層１４６上に、半導体層１４６と整合するように形成されている。
ソース信号線１１４から分岐されたソース電極１２４は、ｎ＋Ｓｉ層１４８の表面の一部とｎ＋Ｓｉ層１４８および半導体層１４６の側面とを覆うように、ゲート絶縁膜１４０の一部の上に形成されている。
ドレイン電極１２６は、ｎ＋Ｓｉ層１４８の表面の他の一部とｎ＋Ｓｉ層１４８および半導体層１４６の他の側面とを覆うように、ゲート絶縁膜１４０の他の一部の上に形成されている。
ソース電極１２４およびドレイン電極１２６は、ｎ＋Ｓｉ層１４８の表面上で互いに所定の間隔離れて、配置されている。
薄膜トランジスタ１２０は、ゲート電極１２２と、半導体層１４６と、ｎ＋Ｓｉ層１４８と、ソース電極１２４と、ドレイン電極１２６とを有する。
液晶表示装置を大型化するか、または、高精細度化するためには、ゲート信号線１１２、ソース信号線１１４、ゲート電極１２２、ソース電極１２４およびドレイン電極１２６の抵抗を低くすることが望ましい。このため、これらの信号線および電極の材料として、通常は、抵抗が低く、加工することが容易な金属が使用される。
ゲート信号線１１２、ソース信号線１１４、ゲート電極１２２、ソース電極１２４およびドレイン電極１２６として使用される一般的な材料は、Ａｌ、Ｍｏ、Ｔｉ、Ｔａ等である。
Ｍｏの比抵抗は比較的低く、かつ、弱酸を用いたエッチングによってＭｏをパターン加工をすることが容易であるため、ソース信号線１１４、ソース電極１２４およびドレイン電極１２６の材料として、しばしば、Ｍｏが使用される。
上述した材料のうちで比抵抗が最も小さい材料はＡｌであるが、Ａｌはｎ＋Ｓｉ層１４８と良好にコンタクトすることができないため、ソース電極１２４およびドレイン電極１２６の材料を単層のＡｌとすることは好ましくない。したがって、Ａｌをソース信号線に用いる場合には、Ａｌ／Ｔｉ、Ａｌ／Ｍｏ等の積層構造が必要となる。
Ｔｉの比抵抗はＡｌおよびＭｏの比抵抗よりも高いので、大型化した液晶表示装置の電極および信号線の材料として単層でＴｉを使用することはあまり好ましくない。
Ｔｉと同様に、Ｔａも比抵抗が高いため、単層で使用することあまり好ましくない。
薄膜トランジスタ１２０を保護するための絶縁膜１５２は、ソース電極１２４とドレイン電極１２６とｎ＋Ｓｉ層１４８の表面のさらに他の一部とを覆うように、ゲート絶縁膜１４０上に形成されている。絶縁膜１５２の材料は、例えば、ＳｉＮＸである。
絶縁膜１５２には、ドレイン電極１２６に達するように絶縁膜１５２を貫通するコンタクトホール１５０が形成されている。
画素電極１３０は、コンタクトホール１５０を介してドレイン電極１２６と接続するように絶縁膜１５２上に形成されている。画素電極１３０の材料は、透明なＩＴＯである。
液晶表示装置、特に透過型ＴＦＴ液晶表示装置では、上述した構成、すなわち、薄膜トランジスタ１２０を形成した後に、薄膜トランジスタ１２０のドレイン電極１２６を覆うように絶縁膜１５２を形成し、絶縁膜１５２に形成されたコンタクトホール１５０を介してドレイン電極１２６と電気的に接続されるように画素電極１３０を形成する構成が、しばしば、使用されている。
その理由は、この構成では、画素電極１３０を形成する面が、ソース信号線１１４を形成する面と同一ではないため、絶縁膜１５２上に形成された画素電極１３０と、絶縁膜１５２の下に形成されたソース電極１２４に接続されたソース信号線１１４とが電気的に短絡することを防ぎつつ、画素電極１３０の面積を広くすることができるからである。
対向基板１５４は、透明絶縁性基板１５６と、透明絶縁性基板１５６上に設けられた対向電極１３２とを有する。
図１５は、図１３に示す線Ｑ−Ｑに沿った従来の液晶表示装置の断面図である。
図１５では、アクティブマトリックス基板１１０の端子領域１３６において、ゲートドライバ１１６内の信号入力端子部１３８の断面構造が示されている。
ゲート信号線１１２は、透明絶縁性基板１３９上に形成されている。ゲート絶縁膜１４０は、ゲート信号線１１２の両端部を覆うように透明絶縁性基板１３９上に形成されている。ゲート絶縁膜１４０上には絶縁膜１５２が形成されている。
ゲート信号線１１２が酸化して抵抗が高くなることを防ぐための酸化防止膜１６０が、ゲート絶縁膜１４０および絶縁膜１５２の側面と、絶縁膜１５２の表面の一部とを覆うように、形成されている。ここで、酸化防止膜１６０の材料は透明なＩＴＯであり、これは、画素電極１３０の材料と同じ材料である。
上述した従来のアクティブマトリックス基板１１０は、以下のようにして製造される。
まず、透明絶縁性基板１３９上にゲート信号線１１２およびゲート電極１２２を構成する材料をスパッタ法等によって成膜する。次いで、成膜した層に対して、マスク露光、現像およびドライエッチングすることにより、所定のパターンのゲート信号線１１２およびゲート電極１２２を形成する。
次いで、ゲート信号線１１２およびゲート電極１２２を覆うように、ゲート絶縁膜１４０を構成する材料を透明絶縁性基板１３９上にＣＶＤ法によって成膜する。
その後、半導体層１４６を構成する材料およびｎ＋Ｓｉ層１４８を構成する材料を、順次、ＣＶＤ法によってゲート絶縁膜１４０を構成する材料上に成膜する。成膜した半導体層１４６を構成する材料およびｎ＋Ｓｉ層１４８を構成する材料に、マスク露光、現像およびドライエッチングすることによって、所定のパターンの半導体層１４６およびｎ＋Ｓｉ層１４８を形成する。
次いで、ソース信号線１１４、ソース電極１２４およびドレイン電極１２６を構成する材料（例えば、Ｍｏ）を、半導体層１４６およびｎ＋Ｓｉ層１４８を覆うようにゲート絶縁膜１４０上に成膜し、次いで、成膜したＭｏをマスク露光、現像およびドライエッチングすることによって、所定のパターンのＭｏを形成する。
次いで、ソース電極１２４とドレイン電極１２６との間のＭｏをウェットエッチングして、薄膜トランジスタ１２０のチャネルを形成することによって、ソース信号線１１４、ソース電極１２４およびドレイン電極１２６を形成する。
次いで、ソース電極１２４とドレイン電極１２６とｎ＋Ｓｉ層１４８の表面のさらに他の一部とを覆うように、絶縁膜１５２を構成する材料をゲート絶縁膜１４０上に形成する。
次いで、ＣＦ４とＯ２との混合ガスを使用したドライエッチングによって、ドレイン電極１２６上の絶縁膜１５２の一部を除去して、絶縁膜１５２にコンタクトホール１５０を形成するとともに、端子領域１３６（図１２）のゲート信号線１１２の上方に形成された絶縁膜１５２の一部およびゲート信号線１１２上に形成されたゲート絶縁膜１４０の一部を連続して除去して、ゲート信号線１１２の表面の一部を露出させる。
次いで、ＩＴＯを成膜し、成膜したＩＴＯをマスク露光、現像およびエッチングすることによって、所定のパターンの画素電極１３０および酸化防止膜１６０を形成する。ここで、画素電極１３０は、コンタクトホール１５０を介してドレイン電極１２６と電気的に接続するように絶縁膜１５２上に形成されており、一方、酸化防止膜１６０は、ゲート信号線１１２の表面の一部と、ゲート絶縁膜１４０および絶縁膜１５２の側面と、絶縁膜１５２の表面の一部とを覆うように形成されている。
上述したように、同一のドライエッチングによって、端子領域１３６の信号入力端子部１３８では、ゲート信号線１１２の上方の絶縁膜１５２を構成する材料の一部を除去し、連続して、ゲート信号線１１２上のゲート絶縁膜１４０を構成する材料の一部を除去することによって、ゲート信号線１１２の表面の一部を露出し、表示領域１３４では、絶縁膜１５２にコンタクトホール１５０を形成するためにドレイン電極１２６上の絶縁膜１５２の一部を除去している。
しかしながら、同一のドライエッチングによって、表示領域１３４において、絶縁膜１５２の一部を除去する一方で、端子領域１３６において、絶縁膜１５２の一部およびゲート絶縁膜１４０の一部を連続して除去するため、表示領域１３４では、絶縁膜１５２の一部だけでなく、絶縁膜１５２の下に配置されたドレイン電極１２６の一部、さらには、ゲート絶縁膜１４０の一部も除去されてしまうおそれがある。
特に、ドライエッチングとしてＣＦ４とＯ２との混合ガスを使用し、絶縁膜１５２の材料としてＳｉＮＸを使用し、ドレイン電極１２６の材料としてＭｏを使用する場合、絶縁膜１５２とドレイン電極１２６とのエッチング選択比が不十分となり、ドレイン電極１２６の一部が除去されてしまう。
図１６は、図１４に示した液晶表示装置のアクティブマトリックス基板において、コンタクトホール１５０Ａが絶縁膜１５２だけでなくドレイン電極１２６を貫通して、ゲート絶縁膜１４０内に達したことを示す、液晶表示装置の断面図である。
図１６に示されるように、液晶表示装置１７０Ａにおいて、絶縁膜１５２だけでなくドレイン電極１２６をも貫通し、ゲート絶縁膜１４０内に達するコンタクトホール１５０Ａが形成されると、画素電極１３０は、ドレイン電極１２６の断面でドレイン電極１２６とコンタクトすることになる。通常、ドレイン電極１２６の断面積は、コンタクトホール１５０Ａの表面積と比較して、極めて小さいため、画素電極１３０とドレイン電極１２６との電気的接続が十分でなくなるという課題が生じる。
上述した課題を克服するために、ドレイン電極１２６を形成した後に、ドレイン電極１２６上にＩＴＯを成膜して、保護膜を形成し、この保護膜の上に絶縁膜１５２を形成して、マスク露光、現像およびドライエッチングによって絶縁膜１５２にコンタクトホール１５０を形成すると、形成した保護膜がドライエッチングに対してドレイン電極１２６を保護するため、ドレイン電極１２６がエッチングされることを防ぐことができる。
しかしながら、ドレイン電極１２６上にＩＴＯを成膜して保護膜を形成すると、コストおよびプロセスが増加するという新たな課題が生じる。
本発明は、上記課題を解決するためになされたものであり、その目的は、コストおよびプロセスを増加させることなく、第１の電極と、第１の電極を覆う絶縁膜上に形成された第２の電極とを、絶縁膜に形成されたコンタクトホールを介して電気的に安定に接続する基板、その基板を備えた液晶表示装置および基板を製造する方法を提供することである。
発明の開示
本発明に係る基板は、第１の電極と、該第１の電極の少なくとも一部を覆う絶縁膜上に形成された第２の電極であって、該絶縁膜に形成されたコンタクトホールを介して該第１の電極と電気的に接続された第２の電極とを備えた、基板であって、該第１の電極は、金属膜と保護膜との積層構造を有しており、該金属膜および該保護膜を形成するための第１のエッチングに対して、該金属膜のエッチングレートは該保護膜のエッチングレートとほぼ等しく、該コンタクトホールを形成するための第２のエッチングに対して、該保護膜のエッチングレートがほぼゼロであり、そのことにより上記目的が達成される。
前記保護膜は、非晶質導電性酸化物であってもよい。
前記非晶質導電性酸化物は、酸化インジウムと酸化亜鉛とを含む酸化物であってもよい。
前記金属膜は、モリブデンを含んでもよい。
前記保護膜は、前記金属膜に対して前記コンタクトホール側に形成されていてもよい。
前記金属膜は、前記保護膜に対して前記コンタクトホール側に形成されていてもよい。
ドレイン電極として機能する前記第１の電極と、ソース電極と、ゲート電極とを含む薄膜トランジスタをさらに備え、前記第２の電極は、該薄膜トランジスタによって制御される画素電極として機能してもよい。
前記薄膜トランジスタの前記ゲート電極に分岐されたゲート信号線と、該ゲート電極および該ゲート信号線の少なくとも一部を覆うゲート絶縁膜と をさらに備え、該薄膜トランジスタの前記ドレイン電極は、該ゲート絶縁膜上に形成されており、前記保護膜は、該ドレイン電極下の該ゲート絶縁膜を、前記第２のエッチングから保護してもよい。
本発明に係る液晶表示装置は、上記に記載の基板と、該基板に対向する対向基板と、該基板と該対向基板との間に挿入された液晶とを備え、そのことにより上記目的が達成される。
本発明に係る基板を製造する方法は、第１の電極を形成する工程と、該第１の電極の少なくとも一部を覆う絶縁膜を形成する工程と、該絶縁膜の一部を除去することにより、該絶縁膜にコンタクトホールを形成する工程と、該絶縁膜上に第２の電極を形成する工程であって、該コンタクトホールを介して該第１の電極と該第２の電極とが電気的に接続される工程とを包含する基板を製造する方法であって、該第１の電極を形成する工程は、金属膜と保護膜とを積層する工程と、該金属膜のエッチングレートが該保護膜のエッチングレートとほぼ等しい第１のエッチングによって、該積層された金属膜および該保護膜をともにパターニングする工程とを包含し、該コンタクトホールを形成する工程は、該保護膜のエッチングレートがほぼゼロである第２のエッチングによって、該絶縁膜に該コンタクトホールを形成する工程を包含し、そのことにより上記目的が達成される。
前記パターニングする工程は、前記弱酸の混合液を用いたウェットエッチングにより、前記金属膜および前記保護膜をパターニングする工程を包含してもよい。
前記第１の電極が薄膜トランジスタのドレイン電極として機能し、前記第２の電極が該薄膜トランジスタによって制御される画素電極として機能する、基板を製造する方法であって、ゲート信号線を形成する工程と、該薄膜トランジスタのゲート電極であって、該ゲート信号線から分岐したゲート電極を形成する工程と、該ゲート信号線の少なくとも一部を覆うゲート絶縁膜を形成する工程と、ソース信号線を形成する工程と、該薄膜トランジスタのソース電極であって、該ソース信号線から分岐したソース電極を形成する工程と、該ゲート信号線上の該ゲート絶縁膜の一部を除去する工程とをさらに包含し、前記第２のエッチングはドライエッチングであり、該ドライエッチングにより、該コンタクトホールを形成するとともに、該ゲート絶縁膜の一部を除去してもよい。
前記保護膜は、記非晶質導電性酸化物であってもよい。
前記非晶質導電性酸化物は、酸化インジウムと酸化亜鉛とを含む酸化物であってもよい。
前記金属膜は、モリブデンを含んでもよい。
発明を実施するための最良の形態
以下の説明では、液晶表示装置、特に、アクティブマトリックス基板を備えた液晶表示装置について説明するが、本発明は、液晶表示装置、および、アクティブマトリックス基板液晶表示装置に限定されるものではない。本発明は、第１の電極と、第１の電極を覆う絶縁膜上に形成された第２の電極とが、絶縁膜に形成されたコンタクトホールを介して電気的に接続される任意の構成に適用可能である。
本発明の１つの実施形態による液晶表示装置は、ドレイン電極と、ドレイン電極を覆う絶縁膜上に形成された画素電極とが、絶縁膜に形成されたコンタクトホールを介して電気的に接続されるアクティブマトリックス基板を備えている。
図１は、本発明の１つの実施形態による液晶表示装置のアクティブマトリックス基板の模式的な平面図である。
アクティブマトリックス基板１０は、マトリックス状に配置された複数の薄膜トランジスタ（以下「ＴＦＴ」ともいう）２０と、列方向に沿って配置された薄膜トランジスタ２０に沿って所定の間隔を空けて互いに平行に設けられた複数のソース信号線１４と、行方向に沿って配置された薄膜トランジスタ２０に沿って所定の間隔を空けて互いに平行に設けられた複数のゲート信号線１２とを備えている。
複数のソース信号線１４には、それぞれ、対応するソースドライバ１８が接続されており、各ソースドライバ１８は、対応するソース信号線１４に、映像信号に対応する電圧を印加する。
複数のゲート信号線１２には、それぞれ、対応するゲートドライバ１６が接続されており、各ゲートドライバ１６は、対応するゲート信号線１２に、走査信号に対応する電圧を印加する。
複数の薄膜トランジスタ２０のそれぞれは、対応するゲート信号線１２から分岐されたゲート電極２２と、対応するソース信号線１４から分岐されたソース電極２４と、ドレイン電極２６とを有している。
複数のドレイン電極２６のそれぞれは、対応する画素電極３０に接続されている。各画素電極３０は、対応する画素容量２８の一方の端子となっている。各画素容量２８の他方の端子は、対向基板５４（図３および図４参照）に設けられた対向電極３２である。対向電極３２は、複数の画素電極３０に共有されている。
アクティブマトリックス基板１０には、映像の表示に寄与する表示領域３４と、表示領域３４の周囲を囲むように配置された端子領域３６とが設けられている。表示領域３４内には、複数の画素電極３０および複数の薄膜トランジスタ２０が配置されており、端子領域３６には、複数のゲートドライバ１６および複数のソースドライバ１８が配置されている。
液晶表示装置７０（図３および図４参照）は、アクティブマトリックス基板１０と、このアクティブマトリックス基板１０に対向する対向基板５４（図３および図４参照）と、アクティブマトリックス基板１０と対向基板５４（図３および図４参照）との間に挿入された液晶５８（図３参照）とを備える。
ゲートドライバ１６から印加された信号に対し、複数の薄膜トランジスタ２０のそれぞれをオンまたはオフにすることによって、ソースドライバ１８から印加された映像信号に対応する電圧が、対応する画素電極３０に印加される。画素電極３０および対向電極３２に印加された電圧に応じて、液晶の配向は制御され、それによって、液晶表示装置７０（図３および図４参照）は、映像を表示する。
図２は、本発明の１つの実施形態によるアクティブマトリックス基板１０の平面図である。
図２に示されるゲートドライバ１６は、外部から走査信号が入力される信号入力端子部３８を有する。
画素電極３０は、コンタクトホール５０を介してドレイン電極２６に接続されている。
図３は、図２に示す線Ｐ−Ｐに沿った、本発明の１つの実施形態による液晶表示装置の断面図である。
図３に示された液晶表示装置７０は、アクティブマトリックス基板１０と、対向基板５４と、アクティブマトリックス基板１０と対向基板５４との間に挿入された液晶５８とを備える。
図３では、アクティブマトリックス基板１０の表示領域３４において、薄膜トランジスタ２０および薄膜トランジスタ２０のドレイン電極２６に接続された画素電極３０の断面構造が示されている。
アクティブマトリックス基板１０は、透明絶縁性基板３９を備える。ゲート電極２２は、透明絶縁性基板３９上に形成されている。ゲート電極２２は、ＴａＮとＴａとＴａＮとの積層構造（ＴａＮ／Ｔａ／ＴａＮ）を有している。
ゲート絶縁膜４０は、ゲート電極２２を覆うように透明絶縁性基板３９上に形成されている。
半導体層４６は、ゲート絶縁膜４０を介してゲート電極２２上に形成されている。ｎ＋シリコン（Ｓｉ）層４８は、半導体層４６上に、半導体層４６と整合するように形成されている。
ソース信号線１４から分岐されたソース電極２４は、ｎ＋Ｓｉ層４８の表面の一部とｎ＋Ｓｉ層４８および半導体層４６の側面とを覆うように、ゲート絶縁膜４０の一部の上に形成されている。
ドレイン電極２６は、ｎ＋Ｓｉ層４８の表面の他の一部とｎ＋Ｓｉ層４８および半導体層４６の他の側面とを覆うように、ゲート絶縁膜４０の他の一部の上に形成されている。
ソース電極２４およびドレイン電極２６は、ｎ＋Ｓｉ層４８の表面上で互いに所定の間隔離れて、配置されている。
ドレイン電極２６は、金属膜４２と保護膜４４との積層構造を有している。
薄膜トランジスタ２０は、ゲート電極２２と、半導体層４６と、ｎ＋Ｓｉ層４８と、ソース電極２４と、ドレイン電極２６とを有する。
アクティブマトリックス基板１０では、ソース電極２４およびソース信号線１４もドレイン電極２６と同様に、金属膜４２と保護膜４４との積層構造を有している。
薄膜トランジスタ２０を保護するための絶縁膜５２は、ソース電極２４とドレイン電極２６とｎ＋Ｓｉ層４８の表面のさらに他の一部とを覆うように、ゲート絶縁膜４０上に形成されている。絶縁膜５２の材料は、例えば、ＳｉＮＸである。
絶縁膜５２には、ドレイン電極２６に達するように絶縁膜５２を貫通するコンタクトホール５０が形成されている。コンタクトホール５０は保護膜４４と接するように形成されており、すなわち、保護膜４４は、金属膜４２に対して、コンタクトホール５０側に形成されている。
画素電極３０は、コンタクトホール５０を介してドレイン電極２６と接続するように絶縁膜５２上に形成されている。画素電極３０の材料は、透明なＩＴＯである。
このような薄膜トランジスタ２０において、ドレイン電極２６の金属膜４２および保護膜４４は、エッチング（第１のエッチング）よって、形成されており、金属膜４２および保護膜４４を形成するためのエッチングに対して、金属膜４２のエッチングレートは保護膜４４のエッチングレートとほぼ等しくなっている。これにより、金属膜４２および保護膜４４を同時にエッチングすることにより、ほぼ同様のパターンを有する金属膜４２および保護膜４４が形成される。なお、金属膜４２のエッチングレートは保護膜４４のエッチングレートとほぼ等しいとは、同時にエッチングされた金属膜４２と保護膜４４との設計誤差が、所望の範囲内に収まることを意味する。
また、絶縁膜５２にコンタクトホール５０を形成するためのエッチング（第２のエッチング）に対して、保護膜４４のエッチングレートがほぼゼロである。
このような特性を満たす金属膜４２の具体的な材料は、例えば、Ｍｏであり、保護膜４４の具体的な材料は、非晶質導電性酸化物である。非晶質導電性酸化物は、例えば、ＩＺＯである。ＩＺＯは、酸化インジウムと酸化亜鉛とを含む酸化物であり、酸化インジウムと酸化亜鉛とを主成分とするＩｎ−Ｚｎ−Ｏである。ここでは、非晶質導電性酸化物としてＩｎ２Ｏ３とＺｎＯとを主成分とする出光興産製のＩＺＯを使用する。
対向基板５４は、透明絶縁性基板５６と、透明絶縁性基板５６上に設けられた対向電極３２とを備えている。
図４は、図２に示す線Ｑ−Ｑに沿った、本発明の１つの実施形態による液晶表示装置の断面図である。
図４では、アクティブマトリックス基板１０の端子領域１３６において、ゲートドライバ１６内の信号入力端子部３８の断面構造が示されている。
ゲート信号線１２は、透明絶縁性基板３９上に形成されている。ゲート信号線１２は、ＴａＮとＴａとＴａＮとの積層構造（ＴａＮ／Ｔａ／ＴａＮ）を有している。ここで、ゲート信号線１２は、ゲート電極２２と同じ材料から構成されている。
ゲート絶縁膜４０は、ゲート信号線１２の両端部を覆うように透明絶縁性基板３９上に形成されている。ゲート絶縁膜４０上には絶縁膜５２が形成されている。
ゲート信号線１２が酸化して抵抗が高くなることを防ぐための酸化防止膜６０が、ゲート絶縁膜４０および絶縁膜５２の側面と、絶縁膜５２の表面の一部とを覆うように、形成されている。ここで、酸化防止膜６０の材料は透明なＩＴＯであり、これは、画素電極３０の材料と同じ材料である。
図５〜図１０は、それぞれ、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図５（ａ）、図６（ａ）、図７（ａ）、図８（ａ）、図９（ａ）および図１０（ａ）は、それぞれ、図２に示す線Ａ−Ａに沿った断面図に対応しており、表示領域３４（図１参照）において、薄膜トランジスタ２０および薄膜トランジスタ２０のドレイン電極２６に接続された画素電極３０が形成される工程を示している。
図５（ｂ）、図６（ｂ）、図７（ｂ）、図８（ｂ）、図９（ｂ）および図１０（ｂ）は、それぞれ、図２に示す線Ｂ−Ｂに沿った断面図に対応しており、端子領域３６（図１参照）において、ゲートドライバ１６の信号入力端子部３８が形成される工程を示している。
まず、図５（ａ）および図５（ｂ）を参照する。透明絶縁性基板３９上に、ゲート信号線１１およびゲート電極６を構成する材料（例えば、ＴａＮ／Ｔａ／ＴａＮ）をスパッタ法等によって約４０００オングストロームの厚さで成膜する。次いで、成膜された材料を、マスク露光、現像およびドライエッチングすることによって、所定のパターンのゲート信号線１１およびゲート電極６を形成する。
次に、図６（ａ）および図６（ｂ）を参照する。ゲート信号線１１およびゲート電極６を覆うように、ゲート絶縁膜４０を構成する材料（例えば、ＳｉＸＮＹ）、半導体層４６を構成する材料およびｎ＋Ｓｉ層４８を構成する材料を、合計の厚さが約５０００オングストローム程度になるようにＣＶＤ法によって連続して成膜する。
次いで、成膜した材料を、マスク露光、現像、ドライエッチングおよび剥離することによって、所定のパターンの半導体層４６およびｎ＋Ｓｉ層４８を形成する。
図６（ａ）および図６（ｂ）から分かるように、表示領域３４（図１参照）では、薄膜トランジスタ２０を形成すべき線Ａ−Ａ（図２参照）に沿った断面における領域でのみ半導体層４６を構成する材料およびｎ＋Ｓｉ層４８を構成する材料を残し、他の領域では半導体層４６を構成する材料およびｎ＋Ｓｉ層４８を構成する材料を除去する。
端子領域３６（図１参照）では、半導体層４６を構成する材料およびｎ＋Ｓｉ層４８を構成する材料を、エッチングによって除去する。
次いで、図７（ａ）および図７（ｂ）を参照する。ゲート絶縁膜４０上に、半導体層４６およびｎ＋Ｓｉ層４８を覆うように、金属膜４２の材料（例えば、Ｍｏ）をスパッタ法によって１５００オングストロームの厚さで成膜し、続いて、保護膜４４の材料（例えば、ＩＺＯ）をスパッタ法によって１００オングストロームの厚さで成膜する。
次いで、マスク露光、現像によってレジストをパターニングする。その後、例えば、硝酸３％、リン酸７３％および酢酸３％の弱酸の混合液を使用したウエットエッチングによって、成膜した金属膜４２の材料および保護膜４４の材料の一部を除去する。
金属膜４２の材料（例えば、Ｍｏ）および保護膜４４の材料（例えば、ＩＺＯ）は、金属膜４２および保護膜４４を形成するためのエッチング（ここでは、ウエットエッチング）に対して、金属膜４２のエッチングレートは保護膜４４のエッチングレートとほぼ等しいので、硝酸、リン酸および酢酸等の弱酸の混合液によってエッチングすることができる。したがって、金属膜４２および保護膜４４を１つのドレイン電極２６として同一のエッチングによってパターニングすることができる。
端子領域３６（図１参照）の信号入力端子部３８では、金属膜４２の材料（例えば、Ｍｏ）および保護膜４４の材料（例えば、ＩＺＯ）の両方ともエッチングによって除去する。
次いで、ソース電極２４とドレイン電極２６との間において、ドライエッチングすることによって、チャネルを形成して、ソース信号線１４、ソース電極２４およびドレイン電極２６を形成する。ここでは、ソース信号線１４、ソース電極２４およびドレイン電極２６は、いずれも、金属膜４２と保護膜４４との積層構造を有している。
次に、図８（ａ）および図８（ｂ）を参照する。ソース電極２４とドレイン電極２６とｎ＋Ｓｉ層４８の表面の一部とを覆うように、絶縁膜５２の材料（例えば、ＳｉＸＮＹ）を、ＣＶＤ法によって、約３５００オングストロームの厚さでゲート絶縁膜４０上に成膜する。次いで、絶縁膜５２の材料をマスク露光、現像することによってレジストをパターンニングする。
次に、図９（ａ）および図９（ｂ）を参照する。ＣＦ４とＯ２との混合ガスを用いたドライエッチングによって、表示領域３４（図１参照）において、ドレイン電極２６の保護膜４４上の絶縁膜５２を除去して、コンタクトホール５０を形成するとともに、端子領域３６（図１参照）において、ゲート信号線１２の上方に形成された絶縁膜５２の一部を除去し、続いて、同じゲート信号線１２上に形成されたゲート絶縁膜４０の一部を除去して、ゲート信号線１２の表面の一部を露出させる。
このとき、絶縁膜５２にコンタクトホール５０を形成するためのエッチング（ここでは、ドライエッチング）に対して、保護膜４４のエッチングレートがほぼゼロであるので、このエッチングによって、保護膜４４を含むドレイン電極２６の一部が除去されることない。
次に、図１０（ａ）および図１０（ｂ）を参照する。コンタクトホール５０と、露出されたゲート信号線１２と、ゲート絶縁膜４０の側面および絶縁膜５２の側面とを覆うように、スパッタ法によって、絶縁膜５２上にＩＴＯを成膜する。
次いで、成膜したＩＴＯを、マスク露光、現像によってレジストパターニングした後、塩化第２鉄によってエッチングし、画素電極３０および酸化防止膜６０を形成する。
本発明の１つの実施形態によるアクティブマトリックス基板１０は、以上のように製造される。
ここで、再び、図９（ａ）および図９（ｂ）を参照すると、表示領域３４では、エッチングする必要があるのは絶縁膜５２のみである一方で、端子領域３６の信号入力端子部３８では、絶縁膜５２だけでなくゲート絶縁膜４０をもエッチングする必要があるため、表示領域３４では、表示領域３４の絶縁膜５２のみをエッチングするのに必要な時間よりも長い時間、エッチングされる。
しかし、本発明によれば、金属膜４２ではなく保護膜４４が絶縁膜５２と接するために、表示領域３４のエッチングに本来必要な時間よりも長い時間エッチングされたとしても、ドレイン電極２６は、ドライエッチングによってダメージを受けず、金属膜４２はエッチングされることなく保護される。
ドライエッチングとしてＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ ｅｔｃｈｉｎｇ）を使用する場合、通常、固体とガスとを反応させ、固体を揮発性の化合物ガスに化学変化させて、エッチングを行う。アクティブマトリックス基板１０を製造するためにドライエッチングとしてＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ ｅｔｃｈｉｎｇ）を使用する場合、インジウムとフッ素の化合物の揮発性が低いため、フッ素系のガスでは、インジウムを含む保護膜４４をエッチングすることができない。したがって、画素電極３０は、コンタクトホール５０を介してドレイン電極２６の表面と接続するので、画素電極３０とドレイン電極２６とが電気的に安定して接続する。
以上のように、本発明の１つの実施形態によれば、画素電極３０は、絶縁膜５２に形成されたコンタクトホール５０を介してドレイン電極２６と接続されており、ドレイン電極２６は、金属膜４２と保護膜４４との積層構造を有している。このとき、保護膜４４は、金属膜４２に対してコンタクトホール５０側に形成されているため、ドレイン電極２６は、ドライエッチングによってダメージを受けず、コンタクトホール５０はドレイン電極２６の内部に延伸するようには形成されない。従って、画素電極３０はドレイン電極２６の表面で接続され、画素電極３０はドレイン電極２６と安定して電気的に接続する。
結果として、本発明によれば、マスク露光数、エッチング回数およびコストを増加させることなく、画素電極３０とドレイン電極２６との間の電気的接続を確実にすることができる。
図１１は、本発明の別の実施形態による液晶表示装置の断面図である。
図１１に示す液晶表示装置７０Ａのアクティブマトリックス基板１０Ａは、図２に示す線Ａ−Ａに沿った断面に対応しており、アクティブマトリックス基板１０の構成要素と同一の構成要素には同一の参照符号を付している。これらの構成要素の詳細な説明は省略する。
アクティブマトリックス基板１０Ａは、金属膜４２が保護膜４４に対してコンタクトホール５０Ａ側に形成されたドレイン電極２６Ａおよびソース電極２４Ａを有している点で、上述したアクティブマトリックス基板１０と異なる。
アクティブマトリックス基板１０Ａを製造する場合にも、端子領域３６（図１参照）においては、絶縁膜５２のみならずゲート絶縁膜４０をもエッチングする必要があるために、表示領域３４（図１参照）において、表示領域３４の絶縁膜５２のみをエッチングするのに本来必要な時間よりも長い時間、表示領域３４をエッチングすることになり、絶縁膜５２に接するように形成された金属膜４２もエッチングされる。
しかしながら、この実施形態では、金属膜４２の下に形成された保護膜４４により、ドライエッチングによってダメージを受けず、コンタクトホール５０Ａは保護膜４４内に延伸されない。このため、画素電極３０は、コンタクトホール５０Ａを介して、薄膜トランジスタ２０Ａのドレイン電極２６Ａの保護膜４４の表面と接続するので、画素電極３０はドレイン電極２６Ａと安定して電気的に接続する。
なお、上記説明では、保護膜４４の非晶質導電性酸化物の具体例として、非晶質の酸化インジウムおよび酸化亜鉛を主成分とするＩＺＯ膜を説明したが、非晶質導電性酸化物はＩＺＯ膜に限定されるものではない。非晶質導電性酸化物として、非晶質の酸化インジウムおよび酸化スズを主成分とするＩＴＯ膜を使用しても、ＩＺＯ膜によって得られた効果と同様の効果を得ることができる。
Ｈ２ＯおよびＨ２を添加したＩＴＯ成膜、または、ＩＴＯの結晶化温度以下の温度でＩＴＯを成膜することによって、非晶質のＩＴＯを形成することができる（参考文献：Ｊ、Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ａ８（３），１４０３（１９９０））。
産業上の利用可能性
本発明によれば、コストおよびプロセスを増加させることなく、第１の電極上の絶縁膜を介して第１の電極と第２の電極とを安定して電気的接続させることができる。
【図面の簡単な説明】
図１は、本発明の１つの実施形態による液晶表示装置のアクティブマトリックス基板の模式的な平面図である。
図２は、本発明の１つの実施形態によるアクティブマトリックス基板の平面図である。
図３は、図２に示す線Ｐ−Ｐに沿った、本発明の１つの実施形態による液晶表示装置の断面図である。
図４は、図２に示す線Ｑ−Ｑに沿った、本発明の１つの実施形態による液晶表示装置の断面図である。
図５は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図６は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図７は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図８は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図９は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図１０は、本発明の１つの実施形態によるアクティブマトリックス基板を製造する方法を説明するための断面図である。
図１１は、本発明の別の実施形態による液晶表示装置の断面図である。
図１２は、従来のアクティブマトリックス基板の模式的な平面図である。
図１３は、従来のアクティブマトリックス基板１１０の平面図である。
図１４は、図１３に示す線Ｐ−Ｐに沿った、従来の液晶表示装置の断面図である。
図１５は、図１３に示す線Ｑ−Ｑに沿った従来の液晶表示装置の断面図である。
図１６は、図１４に示した液晶表示装置のアクティブマトリックス基板において、コンタクトホールが絶縁膜だけでなくドレイン電極を貫通して、ゲート絶縁膜内に達したことを示す、液晶表示装置の断面図である。
Claims (6)
- 透明絶縁性基板上における表示領域内および該表示領域を囲む端子領域内にゲート信号線を形成するとともに、前記表示領域内に前記ゲート信号線から分岐したゲート電極を形成する工程と、
前記透明絶縁性基板上に、前記ゲート信号線および前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に、半導体層およびｎ＋Ｓｉ層を順番に積層してエッチングすることにより、前記表示領域において前記半導体層およびｎ＋Ｓｉ層を前記ゲート電極の上方において所定形状にパターニングするとともに、前記端子領域において前記半導体層および前記ｎ＋Ｓｉ層を除去する工程と、
前記ゲート絶縁膜上に、前記ｎ＋Ｓｉ層を覆って、モリブデンによって構成された金属膜と、非晶質導電性酸化物の保護膜とからなる積層構造を形成する工程と、
前記積層構造を、前記金属膜および前記保護膜のエッチングレートがほぼ等しいエッチングにより、前記表示領域においてソース信号線および該ソース信号線から分岐したソース電極とドレイン電極とを形成するとともに、前記端子領域において前記積層構造を除去する工程と、
前記ゲート絶縁膜上に、前記ｎ＋Ｓｉ層を覆って絶縁膜を形成する工程と、
ドライエッチングによって、前記表示領域において前記ドレイン電極上の前記絶縁膜の一部を除去して前記保護膜が内部に露出したコンタクトホールを形成するとともに、前記端子領域において前記ゲート信号線上の前記絶縁膜およびゲート絶縁膜を除去する工程と、
前記絶縁膜上および前記コンタクトホール内にＩＴＯ膜を成膜する工程と、
前記ＩＴＯ膜をエッチングにてパターニングすることにより、前記表示領域において前記コンタクトホールを介して前記保護膜に接続された画素電極を形成するとともに、前記端子領域において前記ゲート信号線に接続された酸化防止膜を形成する工程とを包含し、
前記保護膜は、前記ドライエッチングによるエッチングレートがほぼゼロであることを特徴とするアクティブマトリックス基板の製造方法。 - 前記保護膜は、酸化インジウムと酸化亜鉛とを含む非晶質導電性酸化物である、請求項１に記載のアクティブマトリックス基板の製造方法。
- 前記積層構造のエッチングは、弱酸の混合液を用いたウェットエッチングである、請求項１に記載のアクティブマトリックス基板の製造方法。
- 前記ドライエッチングは、ＣＦ４とＯ２との混合ガスを使用したＲＩＥによって行なわれる、請求項１に記載のアクティブマトリックス基板の製造方法。
- 前記積層構造を形成する工程において、前記金属膜を形成した後に前記保護膜を形成する、請求項１に記載のアクティブマトリックス基板の製造方法。
- 前記積層構造を形成する工程において、前記保護膜を形成した後に前記金属膜を形成する、請求項１に記載のアクティブマトリックス基板の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002113903 | 2002-04-16 | ||
| JP2002113903 | 2002-04-16 | ||
| PCT/JP2003/004727 WO2003088193A1 (fr) | 2002-04-16 | 2003-04-14 | Substrat, affichage a cristaux liquides comprenant ce substrat et procede de production du substrat |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003088193A1 JPWO2003088193A1 (ja) | 2005-08-25 |
| JP4076164B2 true JP4076164B2 (ja) | 2008-04-16 |
Family
ID=29243371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003585054A Expired - Fee Related JP4076164B2 (ja) | 2002-04-16 | 2003-04-14 | アクティブマトリックス基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7476936B2 (ja) |
| JP (1) | JP4076164B2 (ja) |
| KR (1) | KR100688372B1 (ja) |
| CN (1) | CN100367103C (ja) |
| WO (1) | WO2003088193A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070014579A (ko) * | 2005-07-29 | 2007-02-01 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4685154B2 (ja) * | 2006-02-24 | 2011-05-18 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| KR20070101595A (ko) * | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| JP5328083B2 (ja) * | 2006-08-01 | 2013-10-30 | キヤノン株式会社 | 酸化物のエッチング方法 |
| JP5200366B2 (ja) * | 2006-11-29 | 2013-06-05 | カシオ計算機株式会社 | 薄膜トランジスタパネルおよびその製造方法 |
| JP5320746B2 (ja) * | 2007-03-28 | 2013-10-23 | 凸版印刷株式会社 | 薄膜トランジスタ |
| US8748879B2 (en) * | 2007-05-08 | 2014-06-10 | Idemitsu Kosan Co., Ltd. | Semiconductor device, thin film transistor and a method for producing the same |
| US8193045B2 (en) * | 2007-05-31 | 2012-06-05 | Canon Kabushiki Kaisha | Manufacturing method of thin film transistor using oxide semiconductor |
| JP2011054812A (ja) | 2009-09-03 | 2011-03-17 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
| KR101278353B1 (ko) * | 2010-05-11 | 2013-06-25 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 표시패널 |
| KR101229712B1 (ko) * | 2010-05-24 | 2013-02-04 | 샤프 가부시키가이샤 | 박막 트랜지스터 기판 및 그 제조방법 |
| CN205910471U (zh) * | 2016-05-05 | 2017-01-25 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示面板及显示装置 |
| CN107564922B (zh) * | 2017-09-19 | 2020-03-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| JP7208863B2 (ja) * | 2019-05-29 | 2023-01-19 | シャープ株式会社 | 表示装置の製造方法、および表示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818058A (ja) * | 1994-06-27 | 1996-01-19 | Furontetsuku:Kk | 薄膜トランジスタアレイおよび液晶表示装置 |
| JP3274081B2 (ja) | 1997-04-08 | 2002-04-15 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
| KR100243297B1 (ko) * | 1997-07-28 | 2000-02-01 | 윤종용 | 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법 |
| KR20000031459A (ko) | 1998-11-06 | 2000-06-05 | 윤종용 | 반사형 액정표시장치 및 그의 제조방법 |
| JP2000284326A (ja) * | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| JP2000275663A (ja) * | 1999-03-26 | 2000-10-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| TW578028B (en) * | 1999-12-16 | 2004-03-01 | Sharp Kk | Liquid crystal display and manufacturing method thereof |
| JP2001305515A (ja) * | 2000-04-21 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 反射型液晶表示装置の製造方法及び製造装置 |
| KR100393642B1 (ko) * | 2000-09-14 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 광시야각 액정 표시 장치 |
-
2003
- 2003-04-14 CN CNB038114062A patent/CN100367103C/zh not_active Expired - Fee Related
- 2003-04-14 US US10/511,427 patent/US7476936B2/en not_active Expired - Fee Related
- 2003-04-14 JP JP2003585054A patent/JP4076164B2/ja not_active Expired - Fee Related
- 2003-04-14 WO PCT/JP2003/004727 patent/WO2003088193A1/ja active Application Filing
- 2003-04-14 KR KR1020047016603A patent/KR100688372B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100688372B1 (ko) | 2007-03-02 |
| JPWO2003088193A1 (ja) | 2005-08-25 |
| WO2003088193A1 (fr) | 2003-10-23 |
| US7476936B2 (en) | 2009-01-13 |
| CN1653508A (zh) | 2005-08-10 |
| KR20040101510A (ko) | 2004-12-02 |
| US20050255622A1 (en) | 2005-11-17 |
| CN100367103C (zh) | 2008-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7507996B2 (en) | Contact structure of a wiring and a thin film transistor array panel including the same | |
| US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| US6555409B2 (en) | Method for fabricating a thin film transistor array substrate for liquid crystal display | |
| US20070138474A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US20110272696A1 (en) | Thin film transistor panel and fabricating method thereof | |
| US20010032981A1 (en) | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same | |
| JP4076164B2 (ja) | アクティブマトリックス基板の製造方法 | |
| CN102884632A (zh) | 薄膜晶体管、接触结构、基板、显示装置和它们的制造方法 | |
| US7422916B2 (en) | Method of manufacturing thin film transistor panel | |
| JP2009211009A (ja) | 液晶表示装置 | |
| US7428032B2 (en) | Horizontal electric field LCD TFT substrate having gate insulating layer of varying thickness and fabricating method thereof | |
| US6885064B2 (en) | Contact structure of wiring and a method for manufacturing the same | |
| JP5063936B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| US20090117333A1 (en) | Method of manufacturing display device and display device therefrom | |
| US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
| US7253035B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP5329019B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US8698153B2 (en) | Semiconductor device and process for production thereof | |
| WO2012176702A1 (ja) | Ｔｆｔ基板およびその製造方法ならびに表示装置 | |
| JP4667846B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| EP3506368A1 (en) | Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |