CN100367103C - 基片、具有该基片的液晶显示器及其制造方法 - Google Patents
基片、具有该基片的液晶显示器及其制造方法 Download PDFInfo
- Publication number
- CN100367103C CN100367103C CNB038114062A CN03811406A CN100367103C CN 100367103 C CN100367103 C CN 100367103C CN B038114062 A CNB038114062 A CN B038114062A CN 03811406 A CN03811406 A CN 03811406A CN 100367103 C CN100367103 C CN 100367103C
- Authority
- CN
- China
- Prior art keywords
- film
- electrode
- signal line
- substrate
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 title abstract description 96
- 239000004973 liquid crystal related substance Substances 0.000 title description 20
- 238000009413 insulation Methods 0.000 claims abstract description 99
- 230000001681 protective effect Effects 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 41
- 239000010408 film Substances 0.000 claims description 234
- 238000000034 method Methods 0.000 claims description 55
- 239000010409 thin film Substances 0.000 claims description 39
- 229910003437 indium oxide Inorganic materials 0.000 claims description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- RNWHGQJWIACOKP-UHFFFAOYSA-N zinc;oxygen(2-) Chemical compound [O-2].[Zn+2] RNWHGQJWIACOKP-UHFFFAOYSA-N 0.000 claims description 6
- 239000002253 acid Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 60
- 239000011159 matrix material Substances 0.000 description 50
- 239000000463 material Substances 0.000 description 48
- 239000004065 semiconductor Substances 0.000 description 21
- 230000003647 oxidation Effects 0.000 description 13
- 238000007254 oxidation reaction Methods 0.000 description 13
- 238000000151 deposition Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 9
- 238000010276 construction Methods 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000011343 solid material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明的基片(10)包括：第一电极(26)和第二电极(30)。第二电极(30)在至少覆盖部分第一电极(26)的绝缘薄膜(52)上形成，并通过在绝缘薄膜(52)中形成的接触孔(50)与第一电极(26)电连接。所述第一电极(26)包括金属薄膜(42)和保护薄膜(44)的层迭结构。相对用于形成金属薄膜(42)和保护薄膜(44)的第一蚀刻，金属薄膜(42)的蚀刻速率几乎等于保护薄膜(44)的蚀刻速率。相对用于形成接触孔(50)的第二蚀刻，保护薄膜(44)的蚀刻速率几乎为零。
Description
技术领域
本发明涉及基片、具有该基片的液晶显示器及其制造方法。
背景技术
在传统液晶显示器的有源矩阵基片中，已知薄膜晶体管的漏极和象素电极是通过接触孔电连接的。该象素电极是在覆盖漏极的绝缘薄膜上形成的，且接触孔是在绝缘薄膜上形成的。
图12为传统有源矩阵基片的平面示意图。
有源矩阵基片110包括多个薄膜晶体管(以下也称为“TFT”)120、多条源信号线114、及多条栅信号线112。薄膜晶体管120排成矩阵形态。源信号线114是沿以列方向排列的薄膜晶体管120彼此相隔预定距离平行设置的。栅信号线112是沿以排方向排列的薄膜晶体管120彼此相隔预定距离平行设置的。
相应的源驱动器118分别连接至多条源信号线114。各源驱动器118将电压施加到相应的源信号线114，且该电压与视频信号相对应。
相应的源驱动器116分别连接至多条栅信号线112。各源驱动器116将电压施加到相应的栅信号线112，且该电压与扫描信号相对应。
每个薄膜晶体管120都包括栅电极122、源电极124和漏极126。栅电极122是从相应的栅信号线112分支出来的，而源电极124是从相应的源信号线114分支出来的。
每个漏极126都与相应的象素电极130相连。每个象素电极130都是相应象素电容器128的一个终端。各象素电容器128的另一个终端是设置在对基片154上的电容器极板132(见图14和15)。电容器极板132通常由多个象素电极130共享。
有源矩阵基片110包括显示区134和终端区136。显示区134用于视频显示，而将终端区围绕显示区134的外围排列。在显示区134中，排列了多个象素电极130和薄膜晶体管120。在终端区136中，排列了多个栅驱动器116和源驱动器118。
传统液晶显示器170(见图14和15)包括有源矩阵基片110、对基片154(见图14和15)及液晶158(见图14)。对基片154与有源矩阵基片110相对。液晶158插在有源矩阵基片110和对基片154之间。
当各薄膜晶体管120相对于由栅驱动器116施加的信号开或关时，将与由源驱动器118施加的视频信号相对应的电压施加到相应的象素电极130上。液晶的取向受根据施加到象素电极130和电容器极板132上的电压控制。藉此，在液晶显示器上显示图象。
图13为传统有源矩阵基片110的示意平面图。
如图13所示的栅驱动器116包括信号输入终端部分138，其中扫描信号是从外部输入的。
象素电极130通过连接孔150连接至漏极126。
图14为传统液晶显示器沿图13中的线P-P的剖面图。
如图14中所示的传统液晶显示器170包括有源矩阵基片110、对基片154、和液晶158。液晶158插在有源矩阵基片110和对基片154之间。
图14示出象素电极130的剖面结构。在有源矩阵基片110的显示区134中，象素电极130与薄膜晶体管120和薄膜晶体管120的漏极126相连。
有源矩阵基片110包括透明绝缘基片139。栅电极122是在透明绝缘基片139上形成的。栅绝缘薄膜140是在透明绝缘基片139上形成的，以覆盖栅电极122。
半导体层146是通过栅绝缘薄膜140在栅电极122上形成的。n+硅(Si)层148是在半导体层146上形成的，以与半导体层146对齐。
从源信号线114分支出来的源电极124在部分栅绝缘薄膜140上形成，以覆盖n+Si层148的部分表面，及n+Si层148和半导体层146的侧面。
漏极126在栅绝缘薄膜140的其它部分上形成，以覆盖n+Si层148的表面的其它部分，及n+Si层148和半导体层146的其它侧面。
源电极124和漏极126相隔预定距离排列在n+Si层148的表面。
薄膜晶体管120包括栅电极122、半导体层146、n+Si层148、源电极124和漏极126。
为了增加液晶显示器的尺寸或提高其分辨率，最好减少栅信号线112、源信号线114、栅电极122、源电极124及漏极126的阻抗。因此，通常将易于加工的具有低阻抗的金属用作这些信号线和电极的材料。
用于栅信号线112、源信号线114、栅电极122、源电极124及漏极126的一般材料是Al、Mo、Ti、Ta等等。
Mo具有较低的电阻系数，而且易于通过用弱酸蚀刻形成图形。因此，Mo最好用作源信号线114、源电极124及漏极126的材料。
虽然在上述材料中，Al的电阻系数最低，但Al最好不与n+Si层148接触，因此最好不要将单层Al用作源电极124及漏极126的材料。因此，当将Al用于源信号线时，需要诸如Al/Ti、Al/Mo之类的层迭结构。
因为Ti的阻抗比Al和Mo高，最好不要将单层Ti用作尺寸增加了的液晶显示器的电极和信号线的材料。
因为Ta同Ti一样也具有高电阻系数，最好不要使用单层Ta。
在栅绝缘薄膜140上形成用于保护薄膜晶体管120的绝缘薄膜152，以覆盖源电极124、漏极126和n+Si层148的的其它部分。绝缘薄膜152的材料是，例如：SiNx。
绝缘薄膜152包括穿过绝缘薄膜152并延伸到漏极126的接触孔150。
在绝缘薄膜152上形成象素电极130，以通过接触孔150与漏电极126相连。象素电极的材料是透明ITO。
在液晶显示器中，特别是透明的TFT液晶显示器，最好使用上述结构，即，包括形成薄膜晶体管120和绝缘薄膜152以覆盖薄膜晶体管120的漏极126，并形成象素电极130以通过在绝缘薄膜152中形成的接触孔150与漏极126电连接的结构。
为何最好使用该结构的原因如下。即，在该结构中，因为用象素电极130形成的表面与用源信号线114形成的表面不一样，可以增加象素电极130的表面面积，同时防止象素电极130和源信号线114之间的短路。象素电极130是在绝缘薄膜152上形成的，且源信号线114与在绝缘薄膜152下形成的源电极124相连。
对基片154包括透明绝缘基片156和设置在透明绝缘基片156上的电容器极板132。
图15为传统液晶显示器沿图13中的线Q-Q的剖面图。
在图15中，在有源矩阵基片110的终端区136中示出栅驱动器116中信号输入终端区138的剖面结构。
栅信号线112是在透明绝缘基片139上形成的。在透明绝缘基片139上形成栅绝缘薄膜140以覆盖栅信号线112的两端。在栅绝缘薄膜140上形成绝缘薄膜152。
形成抗氧化薄膜160以覆盖栅绝缘薄膜140和绝缘薄膜152的侧面及绝缘薄膜152的部分表面。抗氧化薄膜160用于防止栅信号线112氧化，氧化会增加阻抗。此时，抗氧化薄膜160的材料是透明的ITO，并且此ITO是与象素电极130相同的材料。
上述传统的有源矩阵基片110是通过以下过程制造的。
通过溅射法之类的方法沉积用于在透明绝缘基片139上形成栅信号线112和栅电极122的材料。然后形成的层经掩模曝光、显影和干蚀刻后形成具有规定图案的栅信号线112和栅电极122。
接着，通过CVD法将用于形成栅绝缘薄膜140的材料沉积在透明绝缘基片139上以覆盖栅信号线112和栅电极122。
接着，通过CVD法将用于形成半导体层146的材料和用于形成n+Si层148的材料沉积在用于形成栅绝缘薄膜140的材料上。用于形成半导体层146和n+Si层148的沉积的材料经掩模曝光、显影和干蚀刻后形成具有规定图案的半导体层146和n+Si层148。
接着，将用于形成源信号线114、源电极124和漏极126的材料(例如：Mo)沉积在栅绝缘薄膜140上以覆盖半导体层146和n+Si层148。然后形成的Mo层经掩模曝光、显影和干蚀刻后形成具有规定图案的Mo。
接着，湿蚀刻源电极124和漏极126之间的M9以形成薄膜晶体管120的沟道。然后形成源信号线114、源电极124和漏极126。
接着，将用于形成绝缘薄膜152的材料沉积在栅绝缘薄膜140上以覆盖源电极124、漏极126和n+Si层148的表面其它部分。
接着，用CF4和O2的混合气体通过干蚀刻去除在漏极126上的部分绝缘薄膜152以在绝缘薄膜152中形成接触孔150。连续去除部分绝缘薄膜152和部分栅绝缘薄膜140以使栅信号线112的部分表面曝光。在终端区136栅信号线112的上部形成绝缘薄膜152(图12)，并在栅信号线112上形成栅绝缘薄膜140。
接着，沉积ITO，并在沉积的ITO经掩模曝光、显影和干蚀刻后形成具有规定图案的象素电极130和抗氧化薄膜160。此时，在绝缘薄膜152上形成象素电极130以通过接触孔150与漏极126电连接。另一方面，形成抗氧化薄膜160以覆盖栅信号线112的部分表面、栅绝缘薄膜140和绝缘薄膜152的侧面及绝缘薄膜152的部分表面。
在终端区136的信号输入终端部分138中，通过去除用于在栅信号线112的上部形成绝缘薄膜152的材料的一部分而曝光栅信号线112的部分表面，并继续地去除用于在栅信号线112上形成栅绝缘薄膜140的材料的一部分。在显示区134中，通过去除在漏极126上的部分绝缘薄膜152在绝缘薄膜152中形成接触孔150。这些过程由同样的干蚀刻完成。
然而，因为同样的干蚀刻连续地去除显示区134中的部分绝缘薄膜152和终端区136中的部分栅绝缘薄膜140，除了显示区134中的部分绝缘薄膜152之外，还可以去除部分排列在绝缘薄膜152下的漏极126和部分栅绝缘薄膜140。
特别是当将CF4和O2的混合气体用于干蚀刻，将SiNx用作绝缘薄膜152的材料并将Mo用作漏极126的材料时，绝缘薄膜152和漏极126之间的蚀刻选择比就变得不够了。藉此，去除漏极126的一部分。
图16为液晶显示器的剖面图，其中接触孔150A不仅穿过绝缘薄膜152还穿过漏极126到达栅绝缘薄膜140中。
如图16的所示，在液晶显示器170A中，当接触孔150A形成时，象素电极130在漏极126的剖面与漏极126接触。接触孔150A不仅穿过绝缘薄膜152还穿过漏极126到达栅绝缘薄膜140中。与接触孔150A的表面面积相比，漏极126的剖面面积非常小，这样就存在象素电极130和漏极126之间的电连接不足的问题。
为了解决以上问题，在形成漏极126后，在漏极126上沉积ITO以形成保护膜。在该保护薄膜上形成绝缘薄膜152，并通过掩模曝光、显影和干蚀刻在绝缘薄膜152中形成接触孔150。形成的保护薄膜保护漏极126不被干蚀刻，从而防止漏极126被蚀刻。
然而，如果将ITO沉积在漏极126上形成保护薄膜，就会出现增加成本和加工的新问题。
本发明的目的是缓解和/或消除这些问题，且本发明的主要目的是提供一种基片、具有该基片的液晶显示器及其制造方法，同时不增加成本和加工。在基片中，第一电极和第二电极通过接触孔稳定地连接。在覆盖第一电极的绝缘薄膜上形成第二电极，且接触孔是在绝缘薄膜中形成的。
发明内容
根据本发明的基片包括第一电极和第二电极。在至少覆盖了部分第一电极的绝缘薄膜上形成第二电极，且第一电极和第二电极通过在绝缘薄膜上形成的接触孔电连接。第一电极具有金属薄膜和保护薄膜的层迭结构。对于形成金属薄膜和保护薄膜的第一蚀刻而言，金属薄膜的蚀刻速率几乎和保护薄膜的蚀刻速率相等。对于形成接触孔的第二蚀刻而言，保护薄膜的蚀刻速率几乎为0。从而实现了本发明的目的。
所述保护薄膜可以是非晶传导性氧化物。
非晶传导性氧化物可以是包含氧化铟和氧化锌的氧化物。
金属薄膜可以包含钼。
可以相对于保护薄膜在接触孔的一侧形成金属薄膜。
根据本发明的基片还可以包含具有用作漏极的第一电极、源电极和栅电极的薄膜晶体管。第二电极可以用作由薄膜晶体管控制的象素电极。
根据本发明的基片还可以包括栅信号线和栅绝缘薄膜。栅信号线是从薄膜晶体管的栅电极分支出来的，且栅绝缘薄膜覆盖至少部分栅电极和栅信号线。在栅绝缘薄膜上形成薄膜晶体管的漏极，且保护薄膜可以保护漏极下的栅绝缘薄膜不受第二蚀刻。
根据本发明的液晶显示器包括上述基片、与基片相对的对基片、及插在基片和对基片之间的液晶。从而实现了本发明的目的。
根据本发明的制造基片的方法包括以下过程，用于形成第一电极的过程，用于形成绝缘薄膜以覆盖至少部分第一电极的过程，通过去除部分绝缘薄膜在绝缘薄膜中形成接触孔的过程，在绝缘薄膜上形成第二电极以使第一电极和第二电极通过接触孔电连接的过程。用于形成第一电极的过程包括迭加金属薄膜和保护薄膜的过程，且通过第一蚀刻使层迭的金属薄膜和保护薄膜图案化的过程。形成接触孔的过程包括通过第二蚀刻在绝缘薄膜中形成接触孔的过程。第二蚀刻中保护薄膜的蚀刻速率几乎为零。从而实现了本发明的目的。
用于图案化的过程包括用混合的弱酸溶液通过湿蚀刻使金属薄膜和保护薄膜图案化的过程。
根据本发明的制造方法是用于制造基片的方法，其中第一电极用作薄膜晶体管的漏极，而第二电极用作由薄膜晶体管控制的象素电极。该制造方法还包括形成栅信号线，形成薄膜晶体管的栅电极，形成至少覆盖部分栅信号线的栅绝缘薄膜，形成源信号线，和去除在栅信号线上的部分栅绝缘薄膜的过程。栅电极是从栅信号线分支出来的。源电极是从源信号线分支出来的。第二蚀刻为干蚀刻。通过干蚀刻，可以去除部分栅绝缘薄膜，同时形成接触孔。
所述保护薄膜可以是非晶传导性氧化物。
非晶传导性氧化物可以是包含氧化铟和氧化锌的氧化物。
金属薄膜可以包含钼。
附图说明
图1为本发明的一个例子中的液晶显示器的有源矩阵基片的平面示意图。
图2为本发明的一个例子中有源矩阵基片的平面图。
图3为在本发明的一个例子中的液晶显示器沿图2中的线P-P的剖面图。
图4为在本发明的一个例子中的液晶显示器沿图2中的线Q-Q的剖面图。
图5为用于说明本发明的一个例子中有源矩阵基片的制造方法的剖面图。
图6为用于说明本发明的一个例子中有源矩阵基片的制造方法的剖面图。
图7为用于说明本发明的一个例子中有源矩阵基片的制造方法的剖面图。
图8为用于说明本发明的一个例子中有源矩阵基片的制造方法的剖面图。
图9为用于说明本发明的一个例子中有源矩阵基片的制造方法的剖面图。
图10为用于说明本发明的一个例子中有源矩阵基片的制造方法的剖面图。
图11为在本发明的另一例子中液晶显示器剖面图。
图12为传统有源矩阵基片的平面示意图。
图13为传统有源矩阵基片110的剖面图。
图14为传统液晶显示器沿图13中的线P-P的剖面图。
图15为传统液晶显示器沿图13中的线Q-Q的剖面图。
图16为图14中的液晶显示器的剖面图，其中接触孔不仅穿过绝缘薄膜还穿过漏极到达栅绝缘薄膜中。
具体实施方式
以下对液晶显示器，特别是具有有源矩阵基片的液晶显示器进行说明。本发明不限于这些液晶显示器及具有有源矩阵基片的液晶显示器。可以将本发明用于一任意的结构，其中第一电极和第二电极通过接触孔电连接。在覆盖第一电极的绝缘薄膜上形成第二电极，并且在绝缘薄膜中形成接触孔。
在本发明的一个例子中的液晶显示器包括有源矩阵基片，其中漏极和象素电极通过接触孔电连接。象素电极是在覆盖漏极的绝缘薄膜上形成的，而接触孔是在绝缘薄膜中形成的。
图1为本发明的一个例子中的液晶显示器的有源矩阵基片的平面示意图。
有源矩阵基片10包括多个薄膜晶体管(以下也称为“TFT”)20、多条源信号线14、及多条栅信号线12。薄膜晶体管20排成矩阵形态。源信号线14是沿以列方向排列的薄膜晶体管20彼此相隔预定距离平行设置的。栅信号线12是沿以排方向排列的薄膜晶体管20彼此相隔预定距离平行设置的。
相应的源驱动器18分别连接至各条源信号线14。各源驱动器18将电压施加到相应的源信号线14，且该电压与视频信号相对应。
相应的源驱动器16分别连接至各条栅信号线12。各源驱动器16将电压施加到相应的栅信号线12，且该电压与扫描信号相对应。
每个薄膜晶体管20都包括栅电极22、源电极24和栅电极26。栅电极22是从相应的栅信号线12分支出来的，而源电极24是从相应的源信号线14分支出来的。
每个漏极26都与相应的象素电极30相连。每个象素电极30都是相应象素电容器28的一个终端。各象素电容器的另一个终端是设置在对基片54上的电容器极板32(见图3和4)。电容器极板32通常被多个象素电极30共享。
有源矩阵基片10包括显示区34和终端区36。显示区34用于视频显示，而将终端区围绕显示区34的外围排列。在显示区34中，排列了多个象素电极30和薄膜晶体管20。在终端区36中，排列了多个栅驱动器16和源驱动器18。
液晶显示器70(见图3和4)包括有源矩阵10、对基片53(见图3和4)及液晶58(见图3)。对基片54与有源矩阵10相对。液晶58插在有源矩阵10和对基片54之间(见图3和4)。
当各薄膜晶体管20相对于由栅驱动器16施加的信号开或关时，将与由源驱动器18施加的视频信号相对应的电压施加到相应的象素电极30上。液晶的取向是根据施加到象素电极30和电容器极板32上的电压控制的。藉此，在液晶显示器上显示图象(见图3和4)。
图2为本发明的一个例子中有源矩阵基片的平面图。
如图2所示的栅驱动器16包括信号输入终端部分38，其中扫描信号是从外部输入的。
象素电极30通过连接孔50与漏极26连接。
图3为本发明的一个例子中的液晶显示器沿图2中的线A-A的剖面图。
如图3中所示的传统液晶显示器70包括有源矩阵基片10、对基片54、和液晶58。液晶58插在有源矩阵基片10和对基片54之间。
图3示出象素电极30的剖面结构。在有源矩阵基片10的显示区34中，象素电极30与薄膜晶体管20和薄膜晶体管20的漏极26相连。
有源矩阵结构包括透明绝缘基片39。栅电极22是在透明绝缘基片39上形成的。栅电极22包括TaN、Ta和TaN的层迭结构(TaN/Ta/TaN)。
栅绝缘薄膜40是在透明绝缘基片39上形成的，以覆盖栅电极22。
半导体层46是通过栅绝缘薄膜40在栅电极22上形成的。n+硅(Si)层48是在半导体层46上形成的，以与半导体层46对齐。
从源信号线14分支出来的源电极24在部分栅绝缘薄膜40上形成，以覆盖n+Si层48的部分表面，及n+Si层48和半导体层46的侧面。
漏极26在栅绝缘薄膜40的其它部分形成，以覆盖n+Si层48的表面的其它部分，及n+Si层48和半导体层46的其它侧面。
源电极24和漏极26相隔预定距离排列在n+Si层48的表面。
漏极26包括金属薄膜42和保护薄膜44的层迭结构。
薄膜晶体管20包括栅电极22、半导体层46、n+Si层48、源电极24和漏极26。
在有源矩阵基片10中，源电极24和源信号线14还包括和漏极26一样的金属薄膜42和保护薄膜44的层迭结构。
在栅绝缘薄膜40上形成用于保护薄膜晶体管20的绝缘薄膜52，以覆盖源电极24、漏极26和n+Si层48的其它部分的表面。绝缘薄膜52的材料为，例如：SiNx。
在绝缘薄膜52中形成接触孔50。接触孔50穿过绝缘薄膜52到达漏极26。形成接触孔以连接保护薄膜44。即，相对于金属薄膜42在接触孔的一侧形成保护薄膜44。
在绝缘薄膜52上形成象素电极30以通过接触孔50与漏极26相连。象素电极30的材料是透明的ITO。
在薄膜晶体管20中，通过蚀刻(第一蚀刻)形成漏极26的金属薄膜42和保护薄膜44。就用于形成金属薄膜42和保护薄膜44的蚀刻而言，金属薄膜42的蚀刻速率几乎与保护薄膜44的相等。藉此，通过同时蚀刻金属薄膜42和保护薄膜44，形成具有几乎相同图案的金属薄膜42和保护薄膜44。在此情况下，金属薄膜42的蚀刻速率几乎与保护薄膜44的相等的意义在于同时蚀刻的金属薄膜42和保护薄膜44之间的设计误差变成在理想的范围之内。
相对用于在绝缘薄膜52中形成接触孔50的蚀刻(第二蚀刻)，保护薄膜44的蚀刻速率几乎为零。
满足这些属性的金属薄膜42的材料是，例如，Mo。保护薄膜44的是，例如，非晶传导性氧化物。非晶传导性氧化物是，例如，IZO。IZO是包含氧化铟和氧化锌的氧化物，和主要由氧化铟和氧化锌组成的In-Zn-O。在此情况下，由IdemitsuKosan股份有限公司制造的，主要由InO2O3和ZnO组成的IZO被用作非晶传导性氧化物。
对基片54包括透明绝缘基片56和设置在透明绝缘基片56上的电容器极板32。
图4为在本发明的一个例子中的液晶显示器沿图2中的线B-B的剖面图。
图4示出在有源矩阵基片10的终端区136中，栅驱动器16中信号输入终端部分38的剖面结构。
在透明绝缘基片39上形成栅信号线12。栅信号线12包括TaN、Ta和TaN的层迭结构(TaN/Ta/TaN)。此时，栅信号线12是用与栅电极22相同的材料形成的。
在透明绝缘基片39上形成栅绝缘薄膜40以覆盖栅信号线12的两端。在栅绝缘薄膜40上形成绝缘薄膜52。
形成抗氧化薄膜60以覆盖栅绝缘薄膜40和绝缘薄膜52的侧面及绝缘薄膜52的部分表面。抗氧化薄膜60用于防止栅信号线12氧化，氧化会增加阻抗。此时，抗氧化薄膜60的材料是透明的ITO，并且此ITO是与象素电极30相同的材料。
图5-10是用于说明本发明的一个例子中有源矩阵基片的制造方法的剖面图。
图5(a)、图6(a)、图7(a)、图8(a)、图9(a)、图10(a)与沿图2中的线A-A的剖面图相对应，并示出形成象素电极30的过程。在显示区34中象素电极30与薄膜晶体管20以及薄膜晶体管20的漏极26相连(见图1)。
图5(b)、图6(b)、图7(b)、图8(b)、图9(b)、图10(b)与沿图2中的线B-B的剖面图相对应，并示出在终端区36形成栅驱动器16的信号输入终端部分38的过程。(见图1)。
首先，参见图5(a)和(b)。通过溅射法之类的方法将用于形成栅信号线12和栅电极22的材料(例如：TaN/Ta/TaN)沉积在厚度为4000埃的透明绝缘基片39上。然后，将沉积的材料掩模曝光、显影和干蚀刻以形成具有规定图案的栅信号线12和栅电极22。
然后参见图6(a)和(b)。连续地沉积用于形成栅绝缘薄膜40的材料(例如：SiXNY)、用于形成半导体层46的材料和用于形成n+Si层48的材料，以覆盖栅信号线12和栅电极6。这些材料是通过CVD法沉积的，以具有约5000埃的总厚度。
然后，将沉积的材料曝光、显影、干蚀刻并剥离以形成具有预定图形的半导体层46和n+Si层48。
如图图6(a)和(b)所示，在显示区34中(见图1)，用于形成半导体层46和N+Si层48的材料仅保留在沿线A-A的剖面中的区域中，用于形成薄膜晶体管20(见图2)。在另一区域去除用于形成半导体层46和N+Si层48的材料。
在终端区36中(见图1)，通过蚀刻去除用于形成半导体层46和N+Si层48的材料。
然后参见图7(a)和(b)。在栅绝缘薄膜40上，沉积了厚度为1500埃的金属薄膜42材料(例如：Mo)，并连续地通过溅射法沉积了厚度为100埃的保护薄膜44材料(例如：IZO)。
然后，通过掩模曝光和显影使光刻胶形成图案。然后，用混合的弱酸溶液(例如：3％硝酸、73％磷酸和3％醋酸的混合溶液)通过湿蚀刻去除部分沉积的金属薄膜42和保护薄膜44的材料。
可以用硝酸、磷酸和醋酸等弱酸的混合溶液蚀刻金属薄膜42的材料(例如：Mo)和保护薄膜44材料(例如：IZO)，因为对于用于形成金属薄膜42和保护薄膜44的蚀刻(在此处为湿蚀刻)，金属薄膜42的蚀刻速率几乎与保护薄膜44的相等。因此，可以通过与一个漏极26相同的蚀刻使金属薄膜42和保护薄膜44形成图案。
在终端区36的信号输入终端区38中(见图1)，金属薄膜42的材料(例如：Mo)和保护薄膜44材料(例如：IZO)都是通过蚀刻去除的。
接着，通过干蚀刻在源电极24和漏极26之间形成沟道，并形成源信号线14、源电极24和漏极26。在此情况下，各源信号线14、源电极24和漏极26都包括金属薄膜42和保护薄膜44的层迭结构。
然后参见图8(a)和(b)。在栅绝缘薄膜40上沉积绝缘薄膜52的材料(例如：SiXNY)以覆盖源电极24、漏极26和n+Si层48的部分表面。通过CVD法沉积厚度约为3500埃的此种材料。然后对绝缘薄膜52的材料进行掩模曝光和显影以使光刻胶形成图案。
然后，参见图9(a)和(b)。在显示区34中(见图1)，去除在漏极26的保护薄膜44上的绝缘薄膜52以形成接触孔50。在终端区36中(见图1)，去除了在栅信号线12的上部形成的绝缘薄膜52的一部分，并连续地去除在同一栅信号线12上形成的栅绝缘薄膜40的一部分。这些过程是用CF4和O2的混合气体通过干蚀刻完成的。
此时，因为相对于在绝缘薄膜52中形成接触孔50的蚀刻(这里为干蚀刻)，保护薄膜44的蚀刻速率几乎为零，包括保护薄膜44的部分漏极不会通过此蚀刻去除。
然后，参见图10(a)和(b)。通过溅射法在绝缘薄膜52上沉积ITO以覆盖接触孔50、曝光的栅信号线12、和栅绝缘薄膜40和绝缘薄膜52的侧面。
然后，沉积的ITO是通过掩模曝光和显影而图形化光刻胶，并且由氯化铁蚀刻形成象素电极30和抗氧化薄膜60。
如上所述制造成本发明的一个例子中的有源矩阵基片10。
再参见图9(a)和(b)。在显示区34中仅需要蚀刻绝缘薄膜52。然而，在终端区36的信号输入终端区38不仅要蚀刻绝缘薄膜52还要蚀刻栅绝缘薄膜40。因此，在显示区34中，蚀刻显示区34的时间比仅蚀刻显示区34的绝缘薄膜52所需的时间长。
然而，根据本发明，除了绝缘薄膜52之外，保护薄膜44不与金属薄膜42接触。因此，当蚀刻显示区34的时间超过蚀刻一般所需的时间，漏极26不受干蚀刻的伤害而且保护金属薄膜42不被蚀刻。
当将RIE(反应离子蚀刻)用作干蚀刻时，蚀刻过程执行如下：使固体材料和气体起反应，使固体材料起化学反应后变成挥发性气体而蚀刻。当将RIE(反应离子蚀刻)用于制造有源矩阵基片10时，不能用基于氟的气体蚀刻包含铟的保护薄膜44，因为铟和氟的化合物具有低挥发性。因此，因为象素电极30通过接触孔50与漏极26的表面相连，象素电极30和漏极26稳定地电连接。
如上所述，根据本发明的一个例子，象素电极30通过在绝缘薄膜52中形成的接触孔50与漏极26相连，且漏极26包括金属薄膜42和保护薄膜44的层迭结构。此时，因为保护薄膜44是接触孔50相对金属薄膜42的一侧形成的，漏极26不被干蚀刻损伤，且不形成接触孔50以扩展到漏极26的内部。因此，象素电极30与漏极26的表面相连，且象素电极30和漏极26稳定地电连接。
结果，根据本发明，可以不必增加掩模曝光、蚀刻和成本地电连接象素电极30和漏极26。
图11为在本发明的另一例子中液晶显示器剖面图。
如图11所示的液晶显示器70A的有源矩阵基片10A与沿图2中线A-A的剖面图相对应。相同组件使用与有源矩阵基片10中相同的参考号。省略对这些组件的具体说明。
有源矩阵基片10A与有源矩阵基片10不同，因为它包括漏极26A和源极24A，其中金属薄膜42是在接触孔50A相对于保护薄膜44的一侧形成的。
在制造有源矩阵基片10A时，不仅要蚀刻绝缘层52还要蚀刻终端区36中的栅绝缘薄膜40(见图1)。因此，在显示区34(见图1)，蚀刻显示区34的时间比仅蚀刻显示区的绝缘薄膜52所需的时间长，从而还蚀刻了为了与绝缘薄膜52相连而形成的金属薄膜42。
然而，在此例中，因为保护薄膜44是在金属薄膜42下形成的，金属薄膜42不被干蚀刻所损伤，且接触孔50A不延伸到保护薄膜44的内部。藉此，象素电极30与薄膜晶体管20A的漏极26A的保护薄膜44相连，从而象素电极30和漏极26A稳定地电连接。
在以上说明中，虽然将主要由非晶氧化铟和氧化锌组成的IZO薄膜作为保护薄膜44的非晶传导性氧化物的例子进行说明，非晶传导性氧化物并不限于IZO薄膜。如果将主要由非晶氧化铟和氧化锡组成的ITO薄膜用作非晶传导性氧化物，可以得到与由IZO薄膜得到的相同的效果。
可以用H2O和H2通过沉积ITO或在低于ITO的结晶温度的温度下形成非晶ITO(参见J，Vac.Sci.Technol.，A8(3)，1403(1990))。
工业实用性
根据本发明，在不增加成本和加工的情况下，第一电极和第二电极通过在第一电极上的绝缘薄膜稳定地电连接。
Claims (3)
1.一种显示设备的制造方法，其特征在于，包括：
用于形成栅信号线的过程，
用于形成薄膜晶体管的栅电极的过程，其中，所述栅电极是从所述栅信号线分支出来的，
用于形成至少覆盖部分所述栅信号线的栅绝缘薄膜的过程，
用于形成源信号线的过程，
用于形成所述薄膜晶体管的漏电极和源电极的过程，其中，所述源电极是从所述源信号线分支出来的，
用于形成绝缘薄膜以覆盖至少部分所述漏电极的过程，
通过去除所述绝缘薄膜的一部分在所述绝缘薄膜中形成接触孔的过程，和
用于去除所述栅信号线上的所述栅绝缘薄膜的一部分的过程，
在所述绝缘薄膜上形成由所述薄膜晶体管控制的像素电极的过程，其中，所述漏电极和所述像素电极通过所述接触孔电连接，
其中
所述用于形成所述漏电极的过程包括层迭金属薄膜和保护薄膜的过程，其中所述保护薄膜是非晶传导性薄膜，而所述非晶传导性薄膜为包含氧化铟和氧化锌的氧化物，和
通过第一蚀刻使所述层迭的金属薄膜和保护薄膜图案化的过程，其中，所述金属薄膜的蚀刻速率与所述保护薄膜的蚀刻速率几乎相等，和
所述用于形成接触孔的过程包括：
通过干蚀刻在所述绝缘薄膜中形成所述接触孔的过程，其中，所述保护薄膜的蚀刻速率几乎为零，和
通过所述干蚀刻在终端区中去除所述栅绝缘薄膜的一部分的过程。
2.如权利要求1所述的显示设备的制造方法，其特征在于，
所述用于图案化的过程包括用混合的弱酸溶液通过湿蚀刻使金属薄膜和保护薄膜图案化的过程。
3.根据权利要求1所述的显示设备的制造方法，其特征在于，所述金属薄膜包含钼。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP113903/2002 | 2002-04-16 | ||
| JP2002113903 | 2002-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1653508A CN1653508A (zh) | 2005-08-10 |
| CN100367103C true CN100367103C (zh) | 2008-02-06 |
Family
ID=29243371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038114062A Expired - Fee Related CN100367103C (zh) | 2002-04-16 | 2003-04-14 | 基片、具有该基片的液晶显示器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7476936B2 (zh) |
| JP (1) | JP4076164B2 (zh) |
| KR (1) | KR100688372B1 (zh) |
| CN (1) | CN100367103C (zh) |
| WO (1) | WO2003088193A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070014579A (ko) * | 2005-07-29 | 2007-02-01 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| WO2007097078A1 (ja) * | 2006-02-24 | 2007-08-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
| KR20070101595A (ko) * | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| JP5328083B2 (ja) * | 2006-08-01 | 2013-10-30 | キヤノン株式会社 | 酸化物のエッチング方法 |
| JP5200366B2 (ja) * | 2006-11-29 | 2013-06-05 | カシオ計算機株式会社 | 薄膜トランジスタパネルおよびその製造方法 |
| JP5320746B2 (ja) * | 2007-03-28 | 2013-10-23 | 凸版印刷株式会社 | 薄膜トランジスタ |
| US8748879B2 (en) * | 2007-05-08 | 2014-06-10 | Idemitsu Kosan Co., Ltd. | Semiconductor device, thin film transistor and a method for producing the same |
| ATE490560T1 (de) * | 2007-05-31 | 2010-12-15 | Canon Kk | Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter |
| JP2011054812A (ja) | 2009-09-03 | 2011-03-17 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
| CN102893315B (zh) * | 2010-05-11 | 2014-01-22 | 夏普株式会社 | 有源矩阵基板和显示面板 |
| CN102906804B (zh) * | 2010-05-24 | 2014-03-12 | 夏普株式会社 | 薄膜晶体管基板及其制造方法 |
| CN205910471U (zh) * | 2016-05-05 | 2017-01-25 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示面板及显示装置 |
| CN107564922B (zh) * | 2017-09-19 | 2020-03-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| JP7208863B2 (ja) * | 2019-05-29 | 2023-01-19 | シャープ株式会社 | 表示装置の製造方法、および表示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818058A (ja) * | 1994-06-27 | 1996-01-19 | Furontetsuku:Kk | 薄膜トランジスタアレイおよび液晶表示装置 |
| JP2000275663A (ja) * | 1999-03-26 | 2000-10-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| JP2000284326A (ja) * | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| CN1299984A (zh) * | 1999-12-16 | 2001-06-20 | 夏普公司 | 液晶表示装置及其制造方法 |
| JP2001305515A (ja) * | 2000-04-21 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 反射型液晶表示装置の製造方法及び製造装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3274081B2 (ja) | 1997-04-08 | 2002-04-15 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
| KR100243297B1 (ko) * | 1997-07-28 | 2000-02-01 | 윤종용 | 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법 |
| KR20000031459A (ko) | 1998-11-06 | 2000-06-05 | 윤종용 | 반사형 액정표시장치 및 그의 제조방법 |
| KR100393642B1 (ko) * | 2000-09-14 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 광시야각 액정 표시 장치 |
-
2003
- 2003-04-14 WO PCT/JP2003/004727 patent/WO2003088193A1/ja active Application Filing
- 2003-04-14 CN CNB038114062A patent/CN100367103C/zh not_active Expired - Fee Related
- 2003-04-14 KR KR1020047016603A patent/KR100688372B1/ko not_active IP Right Cessation
- 2003-04-14 JP JP2003585054A patent/JP4076164B2/ja not_active Expired - Fee Related
- 2003-04-14 US US10/511,427 patent/US7476936B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818058A (ja) * | 1994-06-27 | 1996-01-19 | Furontetsuku:Kk | 薄膜トランジスタアレイおよび液晶表示装置 |
| JP2000275663A (ja) * | 1999-03-26 | 2000-10-06 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| JP2000284326A (ja) * | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| CN1299984A (zh) * | 1999-12-16 | 2001-06-20 | 夏普公司 | 液晶表示装置及其制造方法 |
| JP2001305515A (ja) * | 2000-04-21 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 反射型液晶表示装置の製造方法及び製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050255622A1 (en) | 2005-11-17 |
| WO2003088193A1 (fr) | 2003-10-23 |
| CN1653508A (zh) | 2005-08-10 |
| KR100688372B1 (ko) | 2007-03-02 |
| US7476936B2 (en) | 2009-01-13 |
| JPWO2003088193A1 (ja) | 2005-08-25 |
| JP4076164B2 (ja) | 2008-04-16 |
| KR20040101510A (ko) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100371810C (zh) | 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法 | |
| US6566686B2 (en) | Thin-film transistor display devices | |
| JP4580890B2 (ja) | 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法 | |
| CN100367103C (zh) | 基片、具有该基片的液晶显示器及其制造方法 | |
| JPH0219840A (ja) | アクティブマトリクスパネル及びその製造方法 | |
| US5943559A (en) | Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| KR20020083249A (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| US5995174A (en) | Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material | |
| KR100840333B1 (ko) | 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR20030016051A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN113299559A (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| US5396083A (en) | Thin film transistor and method of making the same | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN106575062A (zh) | 有源矩阵基板及其制造方法 | |
| CN1052111C (zh) | 半导体器件电容器及其制造方法 | |
| KR100601175B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100471773B1 (ko) | 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법 | |
| JP3962800B2 (ja) | 液晶表示装置の製造方法 | |
| KR100750913B1 (ko) | 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2570255B2 (ja) | 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法 | |
| KR100796757B1 (ko) | 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판 | |
| KR100750919B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2000105390A (ja) | 表示パネル及びその製造方法 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080206 Termination date: 20130414 |