CN102893315B - 有源矩阵基板和显示面板 - Google Patents

有源矩阵基板和显示面板 Download PDF

Info

Publication number
CN102893315B
CN102893315B CN201180022972.5A CN201180022972A CN102893315B CN 102893315 B CN102893315 B CN 102893315B CN 201180022972 A CN201180022972 A CN 201180022972A CN 102893315 B CN102893315 B CN 102893315B
Authority
CN
China
Prior art keywords
contact hole
interlayer dielectric
semiconductor layer
active
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180022972.5A
Other languages
English (en)
Other versions
CN102893315A (zh
Inventor
铃木正彦
近间义雅
水野裕二
太田纯史
吉田德生
中川兴史
春本祥征
宫本惠信
山下彻也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102893315A publication Critical patent/CN102893315A/zh
Application granted granted Critical
Publication of CN102893315B publication Critical patent/CN102893315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

一种有源矩阵基板(20a)，包括：呈矩阵状设置的多个像素电极(18a)；和多个TFT(5)，该多个TFT(5)与各像素电极(18a)分别连接且包括设置于绝缘基板(10a)的栅极电极(11a)、以覆盖栅极电极(11a)的方式设置的栅极绝缘膜(12a)、在栅极绝缘膜(12a)上以与栅极电极(11a)重叠的方式设置有沟道区域(C)的半导体层(16a)、和在栅极绝缘膜(12a)上以隔着半导体层(16a)的沟道区域(C)彼此分离的方式利用铜或铜合金设置的源极电极(15aa)和漏极电极(15b)，半导体层(16a)利用氧化物半导体以覆盖源极电极(15aa)和漏极电极(15b)的方式设置。

Description

有源矩阵基板和显示面板
技术领域
本发明涉及有源矩阵基板和显示面板，特别涉及使用了铜配线的有源矩阵基板和具有该有源矩阵基板的显示面板。
背景技术
构成液晶显示面板等显示面板的有源矩阵基板，具有：以彼此平行延伸的方式设置的多个栅极配线；和在与各栅极配线正交的方向上以彼此平行延伸的方式设置的多个源极配线等显示用配线。
该有源矩阵基板中，近年来，提出了与半导体器件同样地使用电阻比现有的铝配线低的铜配线作为上述显示用配线的配线结构。
此处，具有使用铜配线的有源矩阵基板的液晶显示面板中，如上所述，因为铜配线的电阻比较低，所以使用铜配线的配线结构有利于液晶显示面板的大画面化、高精细化、倍速驱动显示化和低耗电化等，但在其制造工序或高温高湿气氛下的动作中，铜配线中的铜容易扩散到非晶硅膜或氧化硅膜中，例如在铜扩散到TFT的背沟道一侧的情况下，会产生TFT的阈值电压(Vth)发生变动的问题，而在铜扩散到液晶材料中时，会产生液晶材料发生劣化的问题。
例如，专利文献1中公开了一种显示装置，在显示元件所使用的电极层中，将对显示元件中使用的液晶材料或发光材料等造成污染的离子性杂质的浓度降低至100ppm以下。
现有技术文献
专利文献
专利文献1：特开2009-15316号公报
发明内容
发明要解决的问题
在使用铜配线的配线结构中，为了防止上述铜的扩散，在与铜配线的界面设置阻挡层(屏障层)成为常用的手段。不过，在有源矩阵基板中，在使用了铜配线的显示用配线的表面形成阻挡层的情况下，需要进行形成用于构成阻挡层的薄膜的工序和对该薄膜进行图案化的工序，制造工序会增加。
本发明鉴于上述问题，其目的在于抑制制造工序的增加，并抑制铜的扩散。
解决问题的手段
为了实现上述目的，本发明使用包括氧化物半导体的半导体层覆盖包括铜或铜合金的源极电极和漏极电极。
具体而言，本发明的有源矩阵基板的特征在于，包括：呈矩阵状设置的多个像素电极；和多个薄膜晶体管，该多个薄膜晶体管与上述各像素电极分别连接，且分别包括：设置于绝缘基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与上述栅极电极重叠的方式设置有沟道区域的半导体层；和在该栅极绝缘膜上以隔着该半导体层的沟道区域彼此分离的方式利用铜或铜合金设置的源极电极和漏极电极，上述半导体层利用氧化物半导体以覆盖上述源极电极和漏极电极的方式设置。
根据上述结构，由于栅极绝缘膜上的源极电极和漏极电极包括铜或铜合金，所以对铜的扩散有所顾虑，但因为源极电极和漏极电极被包括氧化物半导体的半导体层覆盖，所以能够抑制铜向上层扩散。此处，作为用于抑制铜向上层扩散的半导体层，使用氧化物半导体来代替一直以来使用的非晶硅，通过覆盖源极电极和漏极电极而形成，因此能够抑制制造工序的增加，并使铜的扩散得到抑制。另外，由于铜的扩散得到抑制，因此薄膜晶体管的阈值电压(Vth)的变动得到抑制。
在上述源极电极和漏极电极的上述栅极绝缘膜一侧，可以设置有用于抑制来自该源极电极和漏极电极的铜的扩散的阻挡层。
根据上述结构，由于在源极电极和漏极电极的栅极绝缘膜一侧设置有阻挡层，因此能够抑制铜向下层扩散。
上述栅极绝缘膜可以包括氧化硅膜。
根据上述结构，由于栅极绝缘膜包括氧化硅膜，因此能够抑制例如在氮化硅膜的情况下令人担心的因膜中的氢脱离而导致(包括氧化物半导体的)半导体层发生氧缺失的问题。此外，由于栅极绝缘膜包括氧化硅膜，因此有铜从源极电极和漏极电极向下层扩散的顾虑，但在源极电极和漏极电极的栅极绝缘膜一侧设置有阻挡层的情况下，能够有效地抑制铜向下层扩散。
也可以以覆盖上述各薄膜晶体管的方式设置有包括氧化硅膜的层间绝缘膜。
根据上述结构，由于以覆盖各薄膜晶体管的方式设置有包括氧化硅膜的层间绝缘膜，因此能够抑制例如在氮化硅膜的情况下令人担心的因膜中的氢脱离而导致(包括氧化物半导体的)半导体层发生氧缺失的问题。此外，由于以覆盖各薄膜晶体管的方式设置有包括氧化硅膜的层间绝缘膜，因此有铜从源极电极和漏极电极向上层扩散的顾虑，但因为以覆盖源极电极和漏极电极的方式设置有包括氧化物半导体的半导体层，所以能够有效地抑制铜向上层扩散。
也可以是，上述各像素电极设置在上述层间绝缘膜上，经形成于该层间绝缘膜的接触孔和形成于上述半导体层的接触孔，与上述各薄膜晶体管的漏极电极连接，在俯视时形成于上述层间绝缘膜的接触孔比形成于上述半导体层的接触孔大，在形成于该层间绝缘膜的接触孔的内壁与形成于该半导体层的接触孔的内壁之间设置有台阶。
根据上述结构，由于像素电极与漏极电极经层间绝缘膜和半导体层的各接触孔彼此连接，并且在俯视时层间绝缘膜的接触孔比半导体层的接触孔大，在层间绝缘膜的接触孔的内壁与半导体层的接触孔的内壁之间设置有台阶，因此，相比于例如在层间绝缘膜的接触孔的内壁与半导体层的接触孔的内壁相连、两者之间没有设置台阶的情况，能够使接触孔的内壁的整体的倾斜度缓和台阶的量。由此，用于形成像素电极的透明导电膜能够容易地形成在接触孔的内壁的整个表面上，能够更可靠地连接像素电极与薄膜晶体管(的漏极电极)。
也可以是，包括：在与上述栅极电极相同的层利用与上述栅极电极相同的材料设置的下层配线；和在与上述各像素电极相同的层利用与上述各像素电极相同的材料设置且与上述下层配线连接的配线端子层，上述下层配线和配线端子层，经形成于上述层间绝缘膜的接触孔和形成于上述栅极绝缘膜的接触孔彼此连接，在上述栅极绝缘膜与层间绝缘膜之间，以包围形成于上述栅极绝缘膜的接触孔，并从形成于上述层间绝缘膜的接触孔露出的方式，利用与上述半导体层相同的材料呈环状设置有其它的半导体层。
根据上述结构，由于下层配线与配线端子层经层间绝缘膜和栅极绝缘膜的各接触孔而彼此连接，在栅极绝缘膜与层间绝缘膜之间，以包围栅极绝缘膜的接触孔并从层间绝缘膜的接触孔露出的方式呈环状设置有其它的半导体层，因此包括氧化物半导体的其它的半导体层作为在层间绝缘膜上形成接触孔时的蚀刻阻挡层发挥作用，由此，在俯视时层间绝缘膜的接触孔比栅极绝缘膜的接触孔大，在层间绝缘膜的接触孔的内壁与栅极绝缘膜的接触孔的内壁之间设置有台阶。因此，相比于例如在层间绝缘膜的接触孔的内壁与栅极绝缘膜的接触孔的内壁相连、两者之间没有设置台阶的情况，能够使接触孔的内壁的整体的倾斜度缓和台阶的量。由此，用于形成配线端子层的透明导电膜能够容易地形成在接触孔的内壁的整个表面上，能够更可靠地连接配线端子层与下层配线。
上述下层配线可以是与上述栅极电极连接的栅极配线。
根据上述结构，由于下层配线是与栅极电极连接的栅极配线，所以能够更加可靠地连接配线端子层与栅极配线。
也可以是，在与上述源极电极的漏极电极相同的层利用与上述源极电极的漏极电极相同的材料设置、被上述半导体层覆盖且与该源极电极连接的源极配线；和在与上述各像素电极相同的层利用与上述各像素电极相同的材料设置且用于将上述下层配线和源极配线彼此连接的配线连接层，上述源极配线与配线连接层，经形成于上述层间绝缘膜的接触孔和形成于上述半导体层的接触孔彼此连接，在上述源极配线与配线连接层的连接部分，在俯视时形成于上述层间绝缘膜的接触孔比形成于上述半导体层的接触孔大，在形成于该层间绝缘膜的接触孔的内壁与形成于该半导体层的接触孔的内壁之间设置有台阶，上述下层配线和配线连接层，经形成于上述层间绝缘膜的接触孔和形成于上述栅极绝缘膜的接触孔彼此连接，在上述下层配线和配线连接层的连接部分，在上述栅极绝缘膜与层间绝缘膜之间，上述半导体层以包围形成于上述栅极绝缘膜的接触孔，并从形成于上述层间绝缘膜的接触孔露出的方式设置。
根据上述结构，由于源极配线与配线连接层，经层间绝缘膜和半导体层的各接触孔彼此连接，并且在俯视时层间绝缘膜的接触孔比半导体层的接触孔大，在层间绝缘膜的接触孔的内壁与半导体层的接触孔的内壁之间设置有台阶，因此，相比于例如在层间绝缘膜的接触孔的内壁与半导体层的接触孔的内壁相连、两者之间没有设置台阶的情况，能够使接触孔的内壁的整体的倾斜度缓和台阶的量。此外，由于下层配线与配线连接层，经层间绝缘膜和栅极绝缘膜的各接触孔彼此连接，在下层配线与配线连接层的连接部分，在栅极绝缘膜与层间绝缘膜之间，以包围栅极绝缘膜的接触孔并从层间绝缘膜的接触孔露出的方式设置有半导体层，因此包括氧化物半导体的半导体层作为在层间绝缘膜上形成接触孔时的蚀刻阻挡层发挥作用，由此，在俯视时层间绝缘膜的接触孔比栅极绝缘膜的接触孔大，在层间绝缘膜的接触孔的内壁与栅极绝缘膜的接触孔的内壁之间设置有台阶。因此，相比于例如在层间绝缘膜的接触孔的内壁与栅极绝缘膜的接触孔的内壁相连、两者之间没有设置台阶的情况，能够使接触孔的内壁的整体的倾斜度缓和台阶的量。由此，用于形成配线连接层的透明导电膜能够容易地形成在各接触孔的内壁的整个表面上，能够更可靠地连接源极配线与下层配线。
此外，本发明的显示面板，其特征在于，包括：以彼此相对的方式设置的有源矩阵基板和对置基板；和设置在上述有源矩阵基板与对置基板之间的显示介质层，上述有源矩阵基板包括：呈矩阵状设置的多个像素电极；和多个薄膜晶体管，该多个薄膜晶体管与上述各像素电极分别连接，且分别包括：设置于绝缘基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与上述栅极电极重叠的方式设置有沟道区域的半导体层；和在该栅极绝缘膜上以隔着该半导体层的沟道区域彼此分离的方式利用铜或铜合金设置的源极电极和漏极电极，上述半导体层利用氧化物半导体以覆盖上述源极电极和漏极电极的方式设置。
根据上述结构，在有源矩阵基板中，由于栅极绝缘膜上的源极电极和漏极电极包括铜或铜合金，所以对铜的扩散有所顾虑，但因为源极电极和漏极电极被包括氧化物半导体的半导体层覆盖，所以能够抑制铜向上层扩散。此处，作为用于抑制铜向上层扩散的半导体层，使用氧化物半导体代替一直以来使用的非晶硅，由于其通过覆盖源极电极和漏极电极而形成，因此在具有有源矩阵基板的显示面板中，能够抑制制造工序的增加，并使铜的扩散得到抑制。另外，由于铜的扩散得到抑制，因此薄膜晶体管的阈值电压(Vth)的变动得到抑制，并且构成显示介质层的显示介质材料的劣化得到抑制。
发明的效果
根据本发明，由于包括铜或铜合金的源极电极和漏极电极被包括氧化物半导体的半导体层覆盖，所以能够抑制制造工序的增加，并抑制铜的扩散。
附图说明
图1是实施方式1的有源矩阵基板的俯视图。
图2是沿着图1中的II-II线的有源矩阵基板和具有该有源矩阵基板的液晶显示面板的截面图。
图3是沿着图1中的III-III线的有源矩阵基板的截面图。
图4是实施方式1的有源矩阵基板的配线端子部的俯视图。
图5是沿着图4中的V-V线的有源矩阵基板的配线端子部的截面图。
图6是实施方式1的有源矩阵基板的配线连接部的俯视图。
图7是沿着图6中的VII-VII线的有源矩阵基板的配线连接部的截面图。
图8是以像素部的截面来表示实施方式1的有源矩阵基板的制造方法的说明图。
图9是以配线端子部的截面来表示实施方式1的有源矩阵基板的制造方法的说明图。
图10是以配线连接部的截面来表示实施方式1的有源矩阵基板的制造方法的说明图。
图11是实施方式2的具有有源矩阵基板的液晶显示面板的截面图。
图12是实施方式2的有源矩阵基板的配线端子部的俯视图。
图13是沿着图12中的XIII-XIII线的有源矩阵基板的配线端子部的截面图。
图14是实施方式2的有源矩阵基板的配线连接部的俯视图。
图15是沿着图14中的XV-XV线的有源矩阵基板的配线连接部的截面图。
图16是以像素部的截面来表示实施方式2的有源矩阵基板的制造方法的说明图。
图17是以配线端子部的截面来表示实施方式2的有源矩阵基板的制造方法的说明图。
图18是以配线连接部的截面来表示实施方式2的有源矩阵基板的制造方法的说明图。
具体实施方式
以下基于附图对本发明的实施方式详细地进行说明。另外，本发明不限于以下各实施方式。
《发明的实施方式1》
图1～图10表示本发明的有源矩阵基板和显示面板的实施方式1。具体而言，图1是本实施方式的有源矩阵基板20a的俯视图，图2是沿着图1中的II-II线的有源矩阵基板20a和具有该有源矩阵基板的液晶显示面板50a的截面图，图3是沿着图1中的III-III线的有源矩阵基板20a的截面图。另外，图4是有源矩阵基板20a的配线端子部的俯视图，图5是沿着图4中的V-V线的配线端子部的截面图。另外，图6是有源矩阵基板20a的配线连接部的俯视图，图7是沿着图6中的VII-VII线的配线连接部的截面图。
液晶显示面板50a如图2所示，包括：以彼此相对的方式设置的有源矩阵基板20a和对置基板30；在有源矩阵基板20a和对置基板30之间作为显示介质层设置的液晶层40；和用于将有源矩阵基板20a与对置基板30彼此粘接、并在有源矩阵基板20a与对置基板30之间封入液晶层40的设置为框状的密封件(未图示)。
有源矩阵基板20a如图1和图2所示，包括：绝缘基板10a；在绝缘基板10a上以彼此平行延伸的方式作为下层配线设置的多个栅极配线11a；在与各栅极配线11a正交的方向上以彼此平行延伸的方式设置的多个源极配线15a；按各栅极配线11a和各源极配线15a的交叉部分即按每个像素分别设置的多个TFT5；以覆盖各TFT5的方式设置的层间绝缘膜17a；在层间绝缘膜17a上呈矩阵状设置的多个像素电极18a；和以覆盖各像素电极18a的方式设置的取向膜(未图示)。
TFT5如图1和图2所示，包括：设置在绝缘基板10a上的栅极电极(11a)；以覆盖栅极电极(11a)的方式设置的栅极绝缘膜12a；在栅极绝缘膜12a上以与栅极电极(11a)重叠的方式设置有沟道区域C的半导体层16a；和在栅极绝缘膜12a上以与栅极电极(11a)重叠、并隔着半导体层16a的沟道区域C彼此分离的方式设置的源极电极15aa和漏极电极15b。
栅极电极(11a)如图1所示是各栅极配线11a的一部分。
源极电极15aa如图1所示是各源极配线15a向侧面L字状突出的部分。另外，源极配线15a和源极电极15aa如图2所示，包括设置在栅极绝缘膜12a上的阻挡层13a和层叠在阻挡层13a上的包括铜的配线层14a。
漏极电极15b如图1和图2所示，经形成于半导体层16a的接触孔Ha和形成于层间绝缘膜17a的接触孔Hb与像素电极18a连接。另外，漏极电极15b如图2所示，包括设置在栅极绝缘膜12a上的阻挡层13b和层叠在阻挡层13b上的包括铜的配线层14b。此处，如图1和图2所示，在俯视时，形成于层间绝缘膜17a的接触孔Hb比形成于半导体层16a的接触孔Ha大，在形成于层间绝缘膜17a的接触孔Hb的内壁与形成于半导体层16a的接触孔Ha的内壁之间设置有台阶S。
半导体层16a例如包括In-Ga-Zn-O类等氧化物半导体，如图2所示，在源极电极15aa和漏极电极15b之间具有沟道区域C。另外，半导体层16a如图1～图3所示，以覆盖源极配线15a、源极电极15aa和漏极电极15b的方式设置。
栅极配线11a被引出至进行图像显示的区域的外侧，如图4和图5所示，在其端部，经形成于栅极绝缘膜12a的接触孔Hc和形成于层间绝缘膜17a的接触孔Hd，与沿着源极配线15a的延伸方向排列的各配线端子层18b连接。此处，在栅极配线11a与配线端子层18b的连接部分，在栅极绝缘膜12a与层间绝缘膜17a之间，以包围形成于栅极绝缘膜12a的接触孔Hc，并从形成于层间绝缘膜17a的接触孔Hd露出的方式，呈环状设置有半导体层16b。即，如图4和图5所示，在俯视时，在形成于层间绝缘膜17a的接触孔Hd的内壁与形成于栅极绝缘膜12a的接触孔Hc的内壁之间设置有台阶S。
源极配线15a被引出至显示区域的外侧，如图6和图7所示，在其端部经配线连接层18c与作为其它的下层配线设置的源极引出配线11b连接，该源极引出配线11b与栅极配线11a同样地，与沿着栅极配线11a的延伸方向排列的各配线端子层18b连接(参照图4和图5)。此处，源极配线15a如图6和图7所示，经形成于半导体层16a的接触孔He和形成于层间绝缘膜17a的接触孔Hf，与配线连接层18c连接。并且，如图6和图7所示，在俯视时，形成于层间绝缘膜17a的接触孔Hf比形成于半导体层16a的接触孔He大，在形成于层间绝缘膜17a的接触孔Hf的内壁与形成于半导体层16a的接触孔He的内壁之间设置有台阶S。另外，源极引出配线11b如图6和图7所示，经形成于栅极绝缘膜12a的接触孔Hg和形成于层间绝缘膜17a的接触孔Hh，与配线连接层18c连接。并且，在源极引出配线11b与配线连接层18c的连接部分，如图6和图7所示，在栅极绝缘膜12a与层间绝缘膜17a之间，以包围形成于栅极绝缘膜12a的接触孔Hg，并从形成于层间绝缘膜17a的接触孔Hh露出的方式设置有半导体层16a。即，如图6和图7所示，在俯视时，在形成于层间绝缘膜17a的接触孔Hh的内壁与形成于栅极绝缘膜12a的接触孔Hg的内壁之间设置有台阶S。
对置基板30如图2所示，包括：绝缘基板10b；具有呈格子状设置在绝缘基板10b上的黑矩阵和在黑矩阵的各格子间分别设置的红色层、绿色层和蓝色层等多个着色层的彩色滤光片21，以覆盖彩色滤光片21的方式设置的共用电极22；和以覆盖共用电极22的方式设置的取向膜(未图示)。
液晶层40由具有电光学特性的向列型液晶材料等构成。
上述结构的液晶显示面板50a，对配置在有源矩阵基板20a上的各像素电极18a与对置基板30上的共用电极22之间的液晶层40，按各像素施加规定的电压，改变液晶层40的取向状态，由此按各像素调整在面板内透射的光的透射率以显示图像。
接着，使用图8～图10对本实施方式的液晶显示面板50a的制造方法进行说明。此处，图8、图9和图10是以像素部、配线端子部和配线连接部的截面来分别表示有源矩阵基板20a的制造方法的说明图。另外，本实施方式的制造方法中，包括有源矩阵基板制造工序、对置基板制造工序和液晶注入工序。
<有源矩阵基板制造工序>
首先，对玻璃基板等绝缘基板10a的基板整体，利用溅射法依次形成例如钛膜、铝膜和钛膜等，在形成Ti/Al/Ti膜(厚度100nm～500nm左右)等的金属层叠膜后，对该金属层叠膜进行光刻、湿式蚀刻或干式蚀刻和抗蚀剂的剥离清洗，由此如图8(a)、图9(a)和图10(a)所示，形成栅极配线11a和源极引出配线11b。
接着，对形成有栅极配线11a和源极引出配线11b的基板整体，利用CVD(Chemical Vapor Deposition，化学气相沉积)法，形成例如氧化硅膜(厚度200nm～500nm左右)等无机绝缘膜12(参照图8(b)、图9(b)和图10(b))，并进一步利用溅射法依次形成例如钛膜(厚度10nm～100nm左右)等阻挡膜和铜膜(厚度100nm～300nm左右)，然后对该阻挡膜和铜膜的层叠膜进行光刻、湿式蚀刻或干式蚀刻和抗蚀剂的剥离清洗，由此如图8(b)和图10(b)所示，形成源极配线15a、源极电极15aa和漏极电极15b。
接着，对形成有源极配线15a、源极电极15aa和漏极电极15b的基板整体，利用溅射法形成例如InGaZnO4等In-Ga-Zn-O类的氧化物半导体膜(厚度20nm～200nm左右)，然后对该氧化物半导体膜进行光刻、湿式蚀刻和抗蚀剂的剥离清洗，由此如图8(c)、图9(c)和图10(c)所示，形成具有接触孔Ha、He和Hg的半导体层16a，以及具有接触孔Hc的半导体层16b。
接着，对形成有半导体层16a和16b的基板整体，利用CVD法形成例如氧化硅膜(厚度100nm～300nm左右)等无机绝缘膜，然后对该无机绝缘膜和之前形成的无机绝缘膜12进行光刻、湿式蚀刻或干式蚀刻和抗蚀剂的剥离清洗，由此如图8(d)、图9(d)和图10(d)所示，形成具有接触孔Hc和Hg的栅极绝缘膜12a，以及具有接触孔Hb、Hd、Hf和Hh的层间绝缘膜17a。此处，在对无机绝缘膜12进行蚀刻而形成栅极绝缘膜12a时，半导体层16a和16b作为蚀刻阻挡层(etchingstopper)发挥作用。
最后，对形成有栅极绝缘膜12a和层间绝缘膜17a的基板整体，利用溅射法形成例如ITO(Indium Tin Oxide，铟锡氧化物)膜(厚度50nm～200nm左右)等透明导电膜，然后对该透明导电膜进行光刻、湿式蚀刻和抗蚀剂的剥离清洗，由此如图2、图5和图7所示，形成像素电极18a、配线端子层18b和配线连接层18c。
通过以上工序，能够制造有源矩阵基板20a。
<对置基板制造工序>
首先，对玻璃基板等绝缘基板10b的基板整体，利用旋转涂敷法或狭缝涂敷法涂敷例如着色为黑色的感光性树脂，然后对该涂敷膜进行曝光和显影，由此将黑矩阵形成为厚度1.0μm左右。
接着，对形成有上述黑矩阵的基板整体，利用旋转涂敷法或狭缝涂敷法涂敷例如着色为红色、绿色或蓝色的感光性树脂，然后对该涂敷膜进行曝光和显影，由此将选择的颜色的着色层(例如红色层)形成为厚度2.0μm左右。然后，对其它2种颜色也重复同样的工序，将其它2种颜色的着色层(例如绿色层和蓝色层)也形成为厚度2.0μm左右，由此形成彩色滤光片21。
最后，在形成有彩色滤光片21的基板上，利用溅射法形成例如ITO膜(厚度50nm～200nm左右)等透明导电膜，由此形成共用电极22。
通过以上工序，能够制造对置基板30。
<液晶注入工序>
首先，对上述有源矩阵基板制造工序中制造的有源矩阵基板20a和上述对置基板制造工序中制造的对置基板30的各表面，通过印刷法涂敷聚酰亚胺的树脂膜，然后对该涂敷膜进行烧制和摩擦处理(rubbingprocess)，由此形成取向膜。
接着，例如在形成有上述取向膜的对置基板30的表面，呈框状印刷由UV(ultraviolet，紫外线)硬化和热硬化兼用型树脂等构成的密封件，然后在密封件的内侧滴下液晶材料。
进一步，将滴下了上述液晶材料的对置基板30与形成有上述取向膜的有源矩阵基板20a在减压状态下贴合，然后将贴合而得的贴合体敞开到大气压中，从而对该贴合体的表面和背面加压。
接着，对夹在上述贴合体中的密封件照射UV光，然后将该贴合体加热从而使密封件硬化，在有源矩阵基板20a和对置基板30之间封入液晶层40。
最后，将封入了液晶层40的贴合体，例如利用划片机(dicing)进行分割，除去其不需要的部分。
通过以上工序，能够制造本实施方式的液晶显示面板50a。
如以上说明，根据本实施方式的有源矩阵基板20a和具有该有源矩阵基板的液晶显示面板50a，由于栅极绝缘膜12a上的源极电极15aa和漏极电极15b包括铜，对铜的扩散有所顾虑，但因为源极电极15aa和漏极电极15b被包括氧化物半导体的半导体层16a覆盖，所以能够抑制铜向上层扩散。此处，作为用于抑制铜向上层扩散的半导体层16a，使用氧化物半导体代替一直以来使用的非晶硅，通过覆盖源极电极15aa和漏极电极15b而形成，因此能够抑制制造工序的增加，并抑制铜的扩散。另外，由于能够抑制铜的扩散，所以能够抑制TFT5的阈值电极(Vth)的变动，并抑制构成液晶层40的液晶材料的劣化，即使使用铜配线也能够实现高可靠性的显示面板。
此外，根据本实施方式的有源矩阵基板20a和具有该有源矩阵基板的液晶显示面板50a，由于在源极电极15aa和漏极电极15b的栅极绝缘膜12a一侧设置有阻挡层13a和13b，因此能够抑制铜向下层扩散。
此外，根据本实施方式的有源矩阵基板20a和具有该有源矩阵基板的液晶显示面板50a，由于栅极绝缘膜12a包括氧化硅膜，因此能够抑制例如在氮化硅膜的情况下令人担心的因膜中的氢脱离而导致半导体层13a发生氧缺失的问题。
此外，根据本实施方式的有源矩阵基板20a和具有该有源矩阵基板的液晶显示面板50a，由于以覆盖各TFT5的方式设置有包括氧化硅膜的层间绝缘膜17a，因此能够抑制例如在氮化硅膜的情况下令人担心的因膜中的氢脱离而导致半导体层16a发生氧缺失的问题。
此外，根据本实施方式的有源矩阵基板20a和具有该有源矩阵基板的液晶显示面板50a，由于像素电极18a与漏极电极15b经层间绝缘膜17a和半导体层16a的各接触孔Hb和Ha彼此连接，并且在俯视时层间绝缘膜17a的接触孔Hb比半导体层16a的接触孔Ha大，在层间绝缘膜17a的接触孔Hb的内壁与半导体层16a的接触孔Ha的内壁之间设置有台阶S，因此，相比于例如在层间绝缘膜的接触孔的内壁与半导体层的接触孔的内壁相连、两者之间没有设置台阶的情况，能够使具有接触孔Ha和Hb的接触孔的内壁的整体的倾斜度缓和台阶S的量。由此，用于形成像素电极18a的透明导电膜能够容易地形成在各接触孔Ha和Hb的内壁的整个表面上，能够更可靠地连接像素电极18a和TFT5的漏极电极15b。
此外，根据本实施方式的有源矩阵基板20a和具有该有源矩阵基板的液晶显示面板50a，由于下层配线(栅极配线11a或源极引出配线11b)与配线端子层18b经层间绝缘膜17a和栅极绝缘膜12a的各接触孔Hd和Hc彼此连接，并且在栅极绝缘膜12a与层间绝缘膜17a之间，以包围栅极绝缘膜12a的接触孔Hc、并从层间绝缘膜17a的接触孔Hd露出的方式呈环状设置有半导体层16b，因此包括氧化物半导体的半导体层16b作为在层间绝缘膜17a形成接触孔Hd时的蚀刻阻挡层发挥作用，由此，在俯视时层间绝缘膜17a的接触孔Hd比栅极绝缘膜12a的接触孔Hc大，在层间绝缘膜17a的接触孔Hd的内壁与栅极绝缘膜12a的接触孔Hc的内壁之间设置有台阶S。因此，相比于例如在层间绝缘膜的接触孔的内壁与栅极绝缘膜的接触孔的内壁相连、两者之间没有设置台阶的情况，能够使具有接触孔Hc和Hd的接触孔的内壁的整体的倾斜度缓和台阶S的量。由此，用于形成配线端子层18b的透明导电膜能够容易地形成在各接触孔Hc和Hd的内壁的整个表面上，能够更可靠地连接配线端子层18b和下层配线(栅极配线11a或源极引出配线11b)。
此外，根据本实施方式的有源矩阵基板20a和具有该有源矩阵基板的液晶显示面板50a，由于源极配线15a与配线连接层18c经层间绝缘膜17a和半导体层16a的各接触孔Hf和He彼此连接，并且在俯视时层间绝缘膜17a的接触孔Hf比半导体层16a的接触孔He大，在层间绝缘膜17a的接触孔Hf的内壁与半导体层16a的接触孔He的内壁之间设置有台阶S，因此，相比于例如在层间绝缘膜的接触孔的内壁与半导体层的接触孔的内壁相连、两者之间没有设置台阶的情况，能够使具有接触孔He和Hf的接触孔的内壁的整体的倾斜度缓和台阶S的量。此外，源极引出配线11b与配线连接层18c经层间绝缘膜17a和栅极绝缘膜12a的各接触孔Hh和Hg彼此连接，在源极引出配线11b与配线连接层18c的连接部分，在栅极绝缘膜12a与层间绝缘膜17a之间，以包围栅极绝缘膜12a的接触孔Hg、并从层间绝缘膜17a的接触孔Hh露出的方式设置有半导体层16a，因此半导体层16a作为在层间绝缘膜17a上形成接触孔时的蚀刻阻挡层发挥作用，由此，在俯视时层间绝缘膜17a的接触孔Hh比栅极绝缘膜12a的接触孔Hg大，在层间绝缘膜17a的接触孔Hh的内壁与栅极绝缘膜12a的接触孔Hg的内壁之间设置有台阶S。因此，相比于例如在层间绝缘膜的接触孔的内壁与栅极绝缘膜的接触孔的内壁相连、两者之间没有设置台阶的情况，能够使具有接触孔Hg和Hh的接触孔的内壁的整体的倾斜度缓和台阶S的量。由此，用于形成配线连接层18c的透明导电膜能够容易地形成在各接触孔He、Hf、Hg和Hh的内壁的整个表面上，能够更可靠地连接源极配线15a和源极引出配线11b。
此外，根据本实施方式的有源矩阵基板20a和具有该有源矩阵基板的液晶显示面板50a，由于作为沟道设置有包括氧化物半导体的半导体层16a，因此能够实现具有高迁移率、高可靠性和低关断电流等良好特性的TFT5。
此外，根据本实施方式的有源矩阵基板20a和具有该有源矩阵基板的液晶显示面板50a，由于使用了包括铜的配线层14a和14b，因此能够有效地实现显示面板的大画面化、高精细化、倍速驱动显示化和低耗电化。
《发明的实施方式2》
图11～图18表示本发明的有源矩阵基板和显示面板的实施方式2。具体而言，图11是本实施方式的具有有源矩阵基板20b的液晶显示面板50b的截面图。另外，图12是有源矩阵基板20b的配线端子部的俯视图，图13是沿着图12中的XIII-XIII线的配线端子部的截面图。另外，图14是有源矩阵基板20b的配线连接部的俯视图，图15是沿着图14中的XV-XV线的配线连接部的截面图。另外，以下实施方式中，对与图1～图10相同的部分标注相同的标记，省略其详细说明。
上述实施方式1中，以包括设置有单层层间绝缘膜17a的有源矩阵基板20a的液晶显示面板为例进行了说明，但本实施方式中，以包括设置有多层层间绝缘膜17b和19的有源矩阵基板20b的液晶显示面板50b为例进行说明。
液晶显示面板50b如图11所示，包括：以彼此相对的方式设置的有源矩阵基板20b和对置基板30；在有源矩阵基板20b和对置基板30之间作为显示介质层设置的液晶层40；和用于将有源矩阵基板20b与对置基板30彼此粘接、并在有源矩阵基板20b与对置基板30之间封入液晶层40的设置为框状的密封件(未图示)。
有源矩阵基板20b中，如图11所示，以覆盖各TFT5的方式依次层叠有第一层间绝缘膜17b和第二层间绝缘膜19，在第二层间绝缘膜19上呈矩阵状设置有多个像素电极18a。
漏极电极15b如图11所示，经形成于半导体层16a的接触孔Ha、(形成于第一层间绝缘膜17a的接触孔Hb)和形成于第二层间绝缘膜19的接触孔Hi与像素电极18a连接。此处，第二层间绝缘膜19的接触孔Hi的内壁如图11所示，其上层部分设置为缓缓地倾斜。
栅极配线11a被引出至显示区域的外侧，如图12和图13所示，在其端部，经(形成于栅极绝缘膜12a和第一层间绝缘膜17a的层叠膜的接触孔Hj和)形成于第二层间绝缘膜19的接触孔Hk，与沿着源极配线15a的延伸方向排列的各配线端子层18b连接。此处，第二层间绝缘膜19的接触孔Hk的内壁如图13所示，其上层部分设置为缓缓地倾斜。
源极配线15a被引出至显示区域的外侧，如图14和图15所示，在其端部经配线连接层18c与作为其它的下层配线设置的源极引出配线11b连接，该源极引出配线11b与栅极配线11a同样地，与沿着栅极配线11a的延伸方向排列的各配线端子层18b连接(参照图12和图13)。此处，源极配线15a如图14和图15所示，经形成于半导体层16a的接触孔Hl、(形成于第一层间绝缘膜17b的接触孔Hm)和形成于第二层间绝缘膜19的接触孔Hn与配线连接层18c连接。并且，第二层间绝缘膜19的接触孔Hk的内壁如图15所示，其上层部分设置为缓缓地倾斜。另外，源极引出配线11b如图14和图15所示，经(形成于栅极绝缘膜12a和第一层间绝缘膜17b的层叠膜的接触孔Ho和)形成于第二层间绝缘膜19的接触孔Hp与配线连接层18c连接。并且，第二层间绝缘膜19的接触孔Hp的内壁如图15所示，其上层部分设置为缓缓地倾斜。
上述结构的液晶显示面板50b，对配置在有源矩阵基板20b上的各像素电极18a与对置基板30上的共用电极22之间的液晶层40，按各像素施加规定的电压，改变液晶层40的取向状态，由此按各像素调整在面板内透射的光的透射率以显示图像。
接着，使用图16～图18对本实施方式的液晶显示面板50b的制造方法进行说明。此处，图16、图17和图18是以像素部、配线端子部和配线连接部的截面来分别表示有源矩阵基板20b的制造方法的说明图。另外，本实施方式的制造方法包括有源矩阵基板制造工序、对置基板制造工序和液晶注入工序，但关于对置基板制造工序和液晶注入工序，由于与上述实施方式1实质上相同，因此以下针对有源矩阵基板制造工序进行说明。
首先，对玻璃基板等绝缘基板10a的基板整体，利用溅射法依次形成例如钛膜、铝膜和钛膜等，在形成Ti/Al/Ti膜(厚度100nm～500nm左右)等的金属层叠膜后，对该金属层叠膜进行光刻、湿式蚀刻或干式蚀刻和抗蚀剂的剥离清洗，由此如图16(a)、图17(a)和图18(a)所示，形成栅极配线11a和源极引出配线11b。
接着，对形成有栅极配线11a和源极引出配线11b的基板整体，利用CVD法形成例如氧化硅膜(厚度200nm～500nm左右)等无机绝缘膜12(参照图16(b)、图16(b)和图16(b))，并进一步利用溅射法依次形成例如钛膜(厚度10nm～100nm左右)等阻挡膜和铜膜(厚度100nm～300nm左右)，然后对该屏蔽膜和铜膜的层叠膜进行光刻、湿式蚀刻或干式蚀刻和抗蚀剂的剥离清洗，由此如图16(b)和图18(b)所示，形成源极配线15a、源极电极15aa和漏极电极15b。
接着，对形成有源极配线15a、源极电极15aa和漏极电极15b的基板整体，利用溅射法形成例如InGaZnO4等In-Ga-Zn-O类的氧化物半导体膜(厚度20nm～200nm左右)，然后对该氧化物半导体膜进行光刻、湿式蚀刻和抗蚀剂的剥离清洗，由此如图16(c)、图17(c)和图18(c)所示，形成具有接触孔Ha和Hl的半导体层16a。
接着，对形成有半导体层16a的基板整体，利用CVD法形成例如氧化硅膜(厚度100nm～300nm左右)等无机绝缘膜，然后对该无机绝缘膜和之前形成的无机绝缘膜12进行光刻、湿式蚀刻或干式蚀刻和抗蚀剂的剥离清洗，由此形成具有接触孔Hb、Hj、Hm和Ho的栅极绝缘膜12a和第一层间绝缘膜17b(参照图16(d)、图17(d)和图18(d))。
进一步，在形成有栅极绝缘膜12a和第一层间绝缘膜17b的基板整体，利用旋转涂敷法或狭缝涂敷法涂敷例如感光性树脂，然后对该涂敷膜进行曝光、显影和烘烤，由此如图16(d)、图17(d)和图18(d)所示，将具有接触孔Hi、Hk、Hn和Hp的第二层间绝缘膜19形成为厚度2.0μm左右。此处，第二层间绝缘膜19的各接触孔Hi、Hk、Hn和Hp的内壁经上述烘烤工序，其上层部分变得缓缓地倾斜。
最后，对形成有第二层间绝缘膜19的基板整体，利用溅射法形成例如ITO膜(厚度50nm～200nm左右)等透明导电膜，然后对该透明导电膜进行光刻、湿式蚀刻和抗蚀剂的剥离清洗，由此如图11、图13和图15所示，形成像素电极18a、配线端子层18b和配线连接层18c。
通过以上工序，能够制造有源矩阵基板20b。
如以上说明，根据本实施方式的有源矩阵基板20b和具有该有源矩阵基板的液晶显示面板50b，与上述实施方式1同样地，由于包括铜的源极电极15aa和漏极电极15b被包括氧化物半导体的半导体层16a覆盖，因此能够抑制制造工序的增加，并抑制铜的扩散。
另外，上述各实施方式中，作为显示面板以液晶显示面板为例进行了说明，但本发明也能够应用于有机EL(Electro Luminescence，电致发光)面板、无机EL显示面板、电泳显示面板等其它的显示面板。
另外，上述实施方式中，作为构成源极配线、源极电极和漏极电极的配线层，以铜为例进行了说明，但也可以是Cu-Mn类、Cu-Ca类、Cu-Mg类等铜合金。
另外，上述各实施方式中，作为源极配线、源极电极和漏极电极，以Cu/Ti的双层结构为例进行了说明，但也可以是3层以上的结构。
另外，上述各实施方式中，作为与源极配线、源极电极和漏极电极之间的阻挡层以Ti为例进行了说明，但也可以是其它的金属。
另外，上述各实施方式中，以包括氧化硅膜的栅极绝缘膜和(第一)层间绝缘膜为例进行了说明，但栅极绝缘膜和(第一)层间绝缘膜也可以是半导体层一侧包括氧化硅膜、且为例如与氮化硅膜等的层叠膜。
另外，上述各实施方式中，作为构成像素电极和共用电极的透明导电膜，以ITO膜为例进行了说明，但也可以是IZO(Indium Zinc Oxide，铟锌氧化物)膜等。
另外，上述各实施方式中，以彩色滤光片设置在对置基板上的液晶显示面板为例进行了说明，但本发明也能够应用于彩色滤光片设置在有源矩阵基板上的彩色滤光片阵列结构的液晶显示面板。
另外，上述各实施方式中，以使用ODF(One Drop Fill，滴下式注入)法制造的液晶显示面板为例进行了说明，本发明也能够应用于在常压下制成空单元后利用真空注入法在空单元的基板间注入液晶材料而制造的液晶显示面板。
另外，上述各实施方式中，以In-Ga-Zn-O类的氧化物半导体层为例进行了说明，但本发明也能够应用于In-Si-Zn-O类、In-Al-Zn-O类、Sn-Si-Zn-O类、Sn-Al-Zn-O类、Sn-Ga-Zn-O类、Ga-Si-Zn-O类、Ga-Al-Zn-O类、In-Cu-Zn-O类、Sn-Cu-Zn-O类、Zn-O类、In-O类等氧化物半导体层。
另外，上述各实施方式中，以与像素电极连接的TFT的电极作为漏极电极的有源矩阵基板为例进行了说明，但本发明也能够应用于将与像素电极连接的TFT的电极称作源极电极的有源矩阵基板。
另外，上述各实施方式中，以各像素没有配置构成辅助电容的电容线的有源矩阵基板为例进行了说明，但本发明也能够应用于在各像素配置有构成辅助电容的电容线的有源矩阵基板。
工业可利用性
如以上说明的那样，本发明能够抑制制造工序的增加，并抑制铜的扩散，所以对于具有使用铜配线的有源矩阵基板的显示面板是有用的。
附图标记说明
C         沟道区域
Ha～Hn    接触孔
S         台阶
5         TFT
10a       绝缘基板
11a       栅极配线(栅极电极)
11b       源极引出配线(下层配线)
12a       栅极绝缘膜
13a、13b  阻挡层
15a       源极配线
15aa      源极电极
15b       漏极电极
16a、16b  半导体层
17a       层间绝缘膜
18a       像素电极
18b       配线端子层
18c       配线连接层
20a，20b  有源矩阵基板
30        对置基板
40        液晶层(显示介质层)
50a、50b  液晶显示面板

Claims (4)

1.一种有源矩阵基板，其特征在于，包括：
呈矩阵状设置的多个像素电极；和
多个薄膜晶体管，该多个薄膜晶体管与所述各像素电极分别连接，且分别包括：设置于绝缘基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与所述栅极电极重叠的方式设置有沟道区域的半导体层；和在该栅极绝缘膜上以隔着该半导体层的沟道区域彼此分离的方式利用铜或铜合金设置的源极电极和漏极电极，
所述半导体层利用氧化物半导体以覆盖所述源极电极和漏极电极的方式设置，
以覆盖所述各薄膜晶体管的方式设置有包括氧化硅膜的层间绝缘膜，
所述各像素电极设置在所述层间绝缘膜上，经形成于该层间绝缘膜的接触孔和形成于所述半导体层的接触孔，与所述各薄膜晶体管的漏极电极连接，
在俯视时形成于所述层间绝缘膜的接触孔比形成于所述半导体层的接触孔大，在形成于该层间绝缘膜的接触孔的内壁与形成于该半导体层的接触孔的内壁之间设置有台阶。
2.如权利要求1所述的有源矩阵基板，其特征在于：
所述氧化物半导体为In-Ga-Zn-O类。
3.一种显示面板，其特征在于，包括：
以彼此相对的方式设置的有源矩阵基板和对置基板；和
设置在所述有源矩阵基板与对置基板之间的显示介质层，
所述有源矩阵基板包括：
呈矩阵状设置的多个像素电极；和
多个薄膜晶体管，该多个薄膜晶体管与所述各像素电极分别连接，且分别包括：设置于绝缘基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与所述栅极电极重叠的方式设置有沟道区域的半导体层；和在该栅极绝缘膜上以隔着该半导体层的沟道区域彼此分离的方式利用铜或铜合金设置的源极电极和漏极电极，
所述半导体层利用氧化物半导体以覆盖所述源极电极和漏极电极的方式设置，
以覆盖所述各薄膜晶体管的方式设置有包括氧化硅膜的层间绝缘膜，
所述各像素电极设置在所述层间绝缘膜上，经形成于该层间绝缘膜的接触孔和形成于所述半导体层的接触孔，与所述各薄膜晶体管的漏极电极连接，
在俯视时形成于所述层间绝缘膜的接触孔比形成于所述半导体层的接触孔大，在形成于该层间绝缘膜的接触孔的内壁与形成于该半导体层的接触孔的内壁之间设置有台阶。
4.如权利要求3所述的显示面板，其特征在于：
所述氧化物半导体为In-Ga-Zn-O类。
CN201180022972.5A 2010-05-11 2011-02-14 有源矩阵基板和显示面板 Active CN102893315B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010109411 2010-05-11
JP2010-109411 2010-05-11
PCT/JP2011/000808 WO2011142064A1 (ja) 2010-05-11 2011-02-14 アクティブマトリクス基板及び表示パネル

Publications (2)

Publication Number Publication Date
CN102893315A CN102893315A (zh) 2013-01-23
CN102893315B true CN102893315B (zh) 2014-01-22

Family

ID=44914127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180022972.5A Active CN102893315B (zh) 2010-05-11 2011-02-14 有源矩阵基板和显示面板

Country Status (5)

Country Link
US (1) US8592811B2 (zh)
JP (1) JP5133467B2 (zh)
KR (1) KR101278353B1 (zh)
CN (1) CN102893315B (zh)
WO (1) WO2011142064A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103765597B (zh) * 2012-11-02 2016-09-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
WO2014067463A1 (zh) * 2012-11-02 2014-05-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN103456740B (zh) * 2013-08-22 2016-02-24 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
CN103794651A (zh) 2014-01-23 2014-05-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104733475A (zh) * 2015-03-26 2015-06-24 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN104867985A (zh) * 2015-05-18 2015-08-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
WO2017014252A1 (ja) * 2015-07-22 2017-01-26 シャープ株式会社 タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法
KR20170080320A (ko) 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
CN108701720B (zh) * 2016-02-24 2021-09-21 夏普株式会社 薄膜晶体管基板和显示面板
WO2018003633A1 (ja) * 2016-06-28 2018-01-04 シャープ株式会社 アクティブマトリクス基板、光シャッタ基板、表示装置、アクティブマトリクス基板の製造方法
CN109661701A (zh) * 2016-09-01 2019-04-19 夏普株式会社 有源矩阵基板和显示装置
WO2018061851A1 (ja) * 2016-09-27 2018-04-05 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP6781051B2 (ja) * 2017-01-12 2020-11-04 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
US11107845B2 (en) * 2017-03-29 2021-08-31 Sharp Kabushiki Kaisha TFT substrate, TFT substrate production method, and display device
JP6855564B2 (ja) * 2017-03-31 2021-04-07 シャープ株式会社 アクティブマトリクス基板、液晶表示装置
US10847733B2 (en) * 2017-08-04 2020-11-24 Sharp Kabushiki Kaisha Display device
CN110190028A (zh) * 2019-06-10 2019-08-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051463A (ja) * 2001-05-29 2003-02-21 Sharp Corp 金属配線の製造方法およびその方法を用いた金属配線基板
CN1906650A (zh) * 2003-11-14 2007-01-31 株式会社半导体能源研究所 显示装置及其制造方法
JP2010056136A (ja) * 2008-08-26 2010-03-11 Toshiba Mobile Display Co Ltd 配線、その製造方法、薄膜トランジスタおよび表示素子
JP2010103360A (ja) * 2008-10-24 2010-05-06 Semiconductor Energy Lab Co Ltd 酸化物半導体、薄膜トランジスタ並びに表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4076164B2 (ja) * 2002-04-16 2008-04-16 シャープ株式会社 アクティブマトリックス基板の製造方法
JP4831954B2 (ja) * 2003-11-14 2011-12-07 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101158903B1 (ko) * 2005-08-05 2012-06-25 삼성전자주식회사 표시장치용 기판, 그 제조방법 및 이를 갖는 표시장치
KR20100020514A (ko) 2007-06-08 2010-02-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN103972246B (zh) 2009-07-27 2017-05-31 株式会社神户制钢所 布线结构以及具备布线结构的显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051463A (ja) * 2001-05-29 2003-02-21 Sharp Corp 金属配線の製造方法およびその方法を用いた金属配線基板
CN1906650A (zh) * 2003-11-14 2007-01-31 株式会社半导体能源研究所 显示装置及其制造方法
JP2010056136A (ja) * 2008-08-26 2010-03-11 Toshiba Mobile Display Co Ltd 配線、その製造方法、薄膜トランジスタおよび表示素子
JP2010103360A (ja) * 2008-10-24 2010-05-06 Semiconductor Energy Lab Co Ltd 酸化物半導体、薄膜トランジスタ並びに表示装置

Also Published As

Publication number Publication date
US20130207114A1 (en) 2013-08-15
KR101278353B1 (ko) 2013-06-25
US8592811B2 (en) 2013-11-26
JPWO2011142064A1 (ja) 2013-07-22
JP5133467B2 (ja) 2013-01-30
WO2011142064A1 (ja) 2011-11-17
CN102893315A (zh) 2013-01-23
KR20130000430A (ko) 2013-01-02

Similar Documents

Publication Publication Date Title
CN102893315B (zh) 有源矩阵基板和显示面板
US10714557B2 (en) Substrate for display device and display device including the same
TWI629796B (zh) Semiconductor device, display device, and the like
US9356052B2 (en) Thin film transistor with integrated connecting portion
CN102422426B (zh) 半导体装置的制造方法
US8957418B2 (en) Semiconductor device and display apparatus
CN102696112A (zh) 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
US9680122B1 (en) Organic light emitting display device and method of manufacturing the same
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
CN106898551A (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
CN103477441A (zh) 薄膜晶体管、显示面板和薄膜晶体管的制造方法
CN103201843A (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
WO2016098651A1 (ja) 半導体装置、その製造方法、および半導体装置を備えた表示装置
WO2014034617A1 (ja) 回路基板及び表示装置
US9595549B2 (en) Display device comprising a plurality of microcavities and an encapsulation layer that seals the plurality of microcavities and method of manufacturing the same
WO2013008403A1 (ja) 薄膜トランジスタ基板及びその製造方法
WO2013080516A1 (ja) 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
JP6917779B2 (ja) 表示装置
JP2022159307A (ja) 表示装置
US20160351601A1 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
CN111199982B (zh) 薄膜晶体管基板及其制造方法、具备其的液晶显示装置
JP5243310B2 (ja) 液晶表示パネル及びその製造方法
KR20130012741A (ko) 트랜지스터 어레이 기판 및 그의 제조방법
KR20140111527A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant