CN110190028A - 薄膜晶体管阵列基板制备方法 - Google Patents
薄膜晶体管阵列基板制备方法 Download PDFInfo
- Publication number
- CN110190028A CN110190028A CN201910494699.4A CN201910494699A CN110190028A CN 110190028 A CN110190028 A CN 110190028A CN 201910494699 A CN201910494699 A CN 201910494699A CN 110190028 A CN110190028 A CN 110190028A
- Authority
- CN
- China
- Prior art keywords
- metal
- grid
- mos
- oxide semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000010409 thin film Substances 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 70
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 70
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 230000002378 acidificating effect Effects 0.000 claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 230000002708 enhancing effect Effects 0.000 claims abstract description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052725 zinc Inorganic materials 0.000 claims 1
- 239000011701 zinc Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请涉及一种TFT阵列基板制备方法，包括：在基底上形成栅极和覆盖栅极的绝缘层；在绝缘层上形成源极和漏极，源极与栅极的正投影不重叠，漏极与栅极的正投影不重叠；形成金属氧化物半导体，金属氧化物半导体覆盖源极和漏极之间的绝缘层并向两侧延伸至相邻的源极和漏极上；在金属氧化物半导体上形成光阻，光阻与栅极的正投影重叠，且栅极在金属氧化物半导体上的正投影的边界与光阻的正投影的边界重合；使金属氧化物半导体与酸性刻蚀剂反应，增强未被光阻覆盖的金属氧化物半导体的导电能力；去除光阻形成钝化层。通过上述制备方法形成的TFT阵列基板，源栅之间和漏栅之间不会产生寄生电容，且源漏之间的阻抗较小，保证了TFT的开态电流。
Description
技术领域
本申请涉及显示领域，特别是涉及一种薄膜晶体管阵列基板制备方法。
背景技术
在显示装置中，薄膜晶体管(Thin Film Transistor，TFT)阵列基板采用底栅结构，其中，栅极位于第一金属层，源极和漏极位于第二金属层，第一金属层和第二金属层之间具有绝缘层。为了提高TFT的开态电流，设置源极与栅极的正投影相交叠，并设置漏极与栅极的正投影相交叠。然而，上述源栅之间的交叠部分以及漏栅之间的交叠部分又会形成寄生电容，影响显示装置的性能。因此，目前，在提高开态电流和减小栅源及栅漏寄生电容之间存在矛盾。
发明内容
基于此，有必要针对在TFT阵列基板中，不能兼顾提高开态电流和减小寄生电容的技术问题，提出一种新的TFT阵列基板制备方法。
一种薄膜晶体管阵列基板制备方法，包括：
提供基底，在所述基底上形成栅极，并形成覆盖所述栅极的绝缘层；
在所述绝缘层上形成源极和漏极，所述源极和所述漏极分别位于所述栅极的两侧，且所述源极与所述栅极的正投影不重叠，所述漏极与所述栅极的正投影不重叠；
在所述源极、所述漏极和所述绝缘层上形成金属氧化物半导体，所述金属氧化物半导体覆盖所述源极和所述漏极之间的绝缘层并向两侧延伸至相邻的所述源极和所述漏极上；
在所述金属氧化物半导体上形成光阻，所述光阻与所述栅极的正投影重叠，且所述栅极在所述金属氧化物半导体上的正投影的边界与所述光阻的正投影的边界重合；
使所述金属氧化物半导体与酸性刻蚀剂反应，增强未被所述光阻覆盖的所述金属氧化物半导体的导电能力；
去除所述光阻并形成覆盖所述金属氧化物半导体的钝化层，在所述钝化层上形成像素电极。
在其中一个实施例中，所述金属氧化物半导体为铟镓锌氧化物。
在其中一个实施例中，所述酸性刻蚀剂为铜刻蚀剂，所述铜刻蚀剂包括过氧化氢。
在其中一个实施例中，所述酸性刻蚀剂为铝刻蚀剂，所述铝刻蚀剂包括磷酸、硝酸和醋酸。
在其中一个实施例中，所述在所述基底上形成栅极的步骤具体包括：在所述基底上形成第一金属层，图形化所述第一金属层，形成所述栅极；
所述在在所述绝缘层上形成源极和漏极的步骤具体包括：在所述绝缘层上形成第二金属层，图形化所述第二金属层，形成所述源极和所述漏极。
在其中一个实施例中，图形化所述第一金属层，在形成所述栅极的同时，还形成第一公共电极；
图形化所述第二金属层，在形成所述源极和所述漏极的同时，还形成第二公共电极；所述第一公共电极和所述第二公共电极通过所述绝缘层隔离，所述第一公共电极与所述第二公共电极的正投影重叠。
在其中一个实施例中，在所述源极、所述漏极和所述绝缘层上形成金属氧化物半导体的同时，在所述第二公共电极上也形成金属氧化物半导体。
在其中一个实施例中，所述在所述金属氧化物半导体上形成光阻的步骤具体包括：
在所述基板的正面涂布一层正性光阻层，从所述基板的背面对所述正性光阻层进行曝光，显影以去除接收曝光的正性光阻层，形成与所述栅极的正投影重叠的所述光阻。
在其中一个实施例中，所述使所述金属氧化物半导体与酸性刻蚀剂反应的步骤具体包括：在45℃455℃的反应温度下使所述金属氧化物半导体与酸性刻蚀剂充分反应。
在其中一个实施例中，所述源极和所述栅极的正投影之间的间距与所述漏极与所述栅极的正投影之间的间距相等。
上述TFT阵列基板的制备方法，具有至少以下几点有益效果：
第一，源极与栅极的正投影不重叠且漏极与栅极的正投影不重叠，从而可以避免源栅之间的寄生电容以及漏栅之间的寄生电容；
第二，利用金属氧化物半导体作为有源层，使得有源层具有较高的迁移率，提高了TFT沟道区的电子传输能力，保证了TFT的开态电流；
第三，在制备有源层的过程中，先形成覆盖源漏之间的绝缘层并延伸至源极和漏极上的金属氧化物半导体，然后在该金属氧化物半导体上与栅极正投影重叠的区域设置光阻，栅极在金属氧化物半导体上的正投影的边界与光阻的正投影的边界重合，之后再使金属氧化物半导体与酸性刻蚀剂反应，消耗金属氧化物中的氧元素，增强金属氧化物半导体的导电性能，使得被光阻覆盖的金属氧化物半导体保持原本的半导体导电性能，作为有源层沟道区，而未被光阻覆盖的金属氧化物半导体具有接近导体的导电性能，其阻抗较小，从而使得从源极到漏极之间的整体阻抗较小，提升了TFT的开态电流。
附图说明
图1为本申请一实施例中TFT阵列基板制备方法的步骤流程图；
图2a-2f为本申请TFT阵列基板制备方法中相关步骤生成的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
在一实施例中，如图1示为TFT阵列基板制备方法的步骤流程图，其包括：
步骤S100：提供基底，在所述基底上形成栅极，并形成覆盖所述栅极的绝缘层。
如图2a所示，提供基底110，基底110为透明或半透明材质，可为玻璃基底。在基110上形成栅极121，栅极121可为金属，形成栅极121的工艺过程具体可包括：先在基底110上形成一层第一金属层(图中未示出)，然后图形化第一金属层，形成栅极121。在栅极121上形成绝缘层130，绝缘层130覆盖栅极 121。
步骤S200：在所述绝缘层上形成源极和漏极，所述源极和所述漏极分别位于所述栅极的两侧，所述源极与所述栅极的正投影不重叠，所述漏极与所述栅极的正投影不重叠。
如图2b所示，在绝缘层130上形成源极141和漏极142，源极141和漏极 142分别位于栅极121的两侧。源极141与栅极121的正投影不重叠，漏极142 与栅极121的正投影不重叠，即源极141和栅极121的正投影之间的间距大于或等于零，漏极142与栅极121的正投影之间的间距大于或等于零，如此设置可避免在源栅之间和漏栅之间产生寄生电容。受光刻精度的限制，上述间距很难达到零，因此，上述间距通常会大于零。在一实施例中，源极141和栅极121 的正投影之间的间距与漏极142与栅极121的正投影之间的间距相等，均为L，如此可使得TFT结构对称，有利于降低TFT的阻抗。在一实施例中，源极141 和漏极142均为金属，形成源极141和漏极142的工艺过程具体包括：在绝缘层130上形成第二金属层(图中未示出)，图形化第二金属层，形成源极141和漏极142。
在一实施例中，上述图形化第一金属层形成栅极121的同时，还形成第一公共电极122，第一公共电极122与栅极121间隔设置；形成绝缘层130覆盖栅极121的同时，绝缘层130还覆盖第一公共电极122；且上述图形化第二金属层形成源极141和漏极142的同时，还形成第二公共电极143，第二公共电极143 与第一公共电极122的正投影重叠。在本实施例中，第二公共电极143可与漏极142连接，第一公共电极122和第二公共电极143形成存储电容，改善显示画质。
步骤S300：在所述源极、所述漏极和所述绝缘层上形成金属氧化物半导体，所述金属氧化物半导体覆盖所述源极和所述漏极之间的绝缘层并向两侧延伸至相邻的所述源极和所述漏极上。
如图2c所示，继续在源极141、漏极142和绝缘层130上沉积一层金属氧化物半导体150，金属氧化物半导体150覆盖源漏之间的绝缘层并向两侧延伸至源极141和漏极142上以分别与源极141和漏极142连接。在一实施例中，金属氧化物150延伸至源极141和漏极142上并覆盖源极141和漏极142。在本申请中，以金属氧化物半导体作为有源层，相对于多晶硅，金属氧化物半导体具有更高的迁移率，因此可获取较大的开态电流。在一实施例中，上述金属氧化物半导体具体可为铟镓锌氧化物，铟镓锌氧化物具有迁移率高、均一性好且透明等优点，利用铟镓锌氧化物作为有源层能提升TFT的电阻传输能力，继而提高其开态电流。在一实施例中，铟镓锌氧化物的厚度范围为50nm480nm。在其他实施例中，上述金属氧化物半导体也可为氧化锌、氧化铟或氧化铝等其他金属氧化物半导体层。
在一实施例中，当形成有第一公共电极122和第二公共电极143时，在源极141、漏极142和源漏之间的绝缘层上形成金属氧化物半导体的同时，在第二公共电极143上也形成金属氧化物半导体。在一实施例中，形成上述金属氧化物半导体的工艺具体包括：在基板的正面沉积一层金属氧化物半导体层，图形化该金属氧化物半导体层，仅保留源极141、漏极142、第二公共电极143以及源漏之间绝缘层上的金属氧化物半导体。
步骤S400：在所述金属氧化物半导体上形成光阻，所述光阻与所述栅极的正投影重叠，且所述栅极在所述金属氧化物半导体上的正投影的边界与所述光阻的正投影的边界重合。
如图2d所示，在金属氧化物半导体150上形成光阻160，光阻160与栅极 121的正投影重叠，且栅极121在金属氧化物半导体150上的正投影的边界与光阻160的正投影的边界重合。在一实施例中，光阻160刚好与栅极121的正投影重合。在一实施例中，形成上述光阻160的工艺具体包括：在基板的正面涂布一层正性光阻层，从基板的背面对正面光阻层进行曝光，此曝光过程利用栅极121作为掩膜，因此不需要使用额外的掩膜板，被栅极121遮挡的光阻未接受曝光，未被栅极121遮挡的光阻接受曝光，通过显影去除曝光部分的光阻，形成上述与栅极121的正投影完全重合的光阻160。在一实施例中，当形成有第一公共电极122和第二公共电极143时，通过上述曝光，由于第一公共电极122 也会遮挡曝光，因此在第二公共电极143上的金属氧化物半导体层上的光阻也会被保留下来。在其他实施例中，也可以从基板的正面进行曝光，此时，需要用到额外的掩膜板实现光阻层的图形化。
步骤S500：使所述金属氧化物半导体与酸性刻蚀剂反应，增强未被所述光阻覆盖的所述金属氧化物半导体的导电能力。
如图2e所示，使金属氧化物半导体150与酸性刻蚀剂反应，酸性刻蚀剂消耗金属氧化物半导体中的氧元素，增强金属氧化物半导体的导电性能，使金属氧化物半导体的导电性能接近于导体。与酸性刻蚀剂反应后，受光阻160保护的金属氧化物半导体导电性能不变，可作为有源层，而未受光阻保护的金属氧化物的导电性能接近导体，即在TFT中，源极141和栅极121正投影之间以及漏极142和栅极121正投影之间的区域内的金属氧化物半导体阻抗十分小，从源极141至漏极142之间的整体阻抗较低，有利于提高TFT的开态电流。在一实施例中，上述酸性刻蚀剂可为铜刻蚀剂，该铜刻蚀剂中包括过氧化氢成分和添加剂。在另一实施例中，上述酸性刻蚀剂也可为铝刻蚀剂，该铝刻蚀剂包括磷酸、硝酸和醋酸以及添加剂。上述铜刻蚀剂和铝刻蚀剂是显示面板行业刻蚀第一金属层和第二金属层常用的酸性刻蚀剂，在对金属氧化物半导体进行处理时，可直接使用该刻蚀剂，无需另外配置。在一实施例中，为加速金属氧化物半导体150与酸性刻蚀剂的反应速度，可设置反应温度为45℃455℃。在一实施例中，未使金属氧化物半导体150与酸性刻蚀剂充分接触，可将基板置于刻蚀剂溶液内或者采用喷淋方式将刻蚀剂喷与金属氧化物半导体150上。
步骤S600：去除所述光阻并形成覆盖所述金属氧化物半导体的钝化层，在所述钝化层上形成像素电极。
如图2f所示，去除光阻160，形成覆盖金属氧化物半导体150的钝化层170，钝化层170对应漏极142位置处开设有过孔171，在钝化层170上形成像素电极 180，像素电极180通过过孔171与漏极连接。在一实施例中，像素电极180可为铟锡氧化物。可以理解的，上述TFT基板还包形成有数据线和扫描线，其中，数据线与源极141位于同一层，扫描线与栅极121处于同一层，TFT结构中的源极141与数据线连接，栅极121与扫描线连接。由于钝化层与金属的接触力较差，再两者接触面处容易出现鼓包，影响产品良率，在本申请中，钝化层170 叠设于金属氧化物半导体150上，钝化层与金属氧化物半导体层具有较好的接触力，可以较少鼓包现象，提高产品良率。
通过上述实施例形成的TFT阵列基板，在避免源栅和漏栅之间产生寄生电容的同时，源漏之间还具有较小的阻抗，保证TFT的开态电流，且钝化层叠设与金属氧化物半导体上，使两者保持良好接触，即本申请中形成的TFT阵列基板，产品良率高且性能较好。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种薄膜晶体管阵列基板制备方法，其特征在于，包括：
提供基底，在所述基底上形成栅极，并形成覆盖所述栅极的绝缘层；
在所述绝缘层上形成源极和漏极，所述源极和所述漏极分别位于所述栅极的两侧，且所述源极与所述栅极的正投影不重叠，所述漏极与所述栅极的正投影不重叠；
在所述源极、所述漏极和所述绝缘层上形成金属氧化物半导体，所述金属氧化物半导体覆盖所述源极和所述漏极之间的绝缘层并向两侧延伸至相邻的所述源极和所述漏极上；
在所述金属氧化物半导体上形成光阻，所述光阻与所述栅极的正投影重叠，且所述栅极在所述金属氧化物半导体上的正投影的边界与所述光阻的正投影的边界重合；
使所述金属氧化物半导体与酸性刻蚀剂反应，增强未被所述光阻覆盖的所述金属氧化物半导体的导电能力；
去除所述光阻并形成覆盖所述金属氧化物半导体的钝化层，在所述钝化层上形成像素电极。
2.如权利要求1所述的制备方法，其特征在于，所述金属氧化物半导体为铟镓锌氧化物。
3.如权利要求1所述的制备方法，其特征在于，所述酸性刻蚀剂为铜刻蚀剂，所述铜刻蚀剂包括过氧化氢。
4.如权利要求1所述的制备方法，其特征在于，所述酸性刻蚀剂为铝刻蚀剂，所述铝刻蚀剂包括磷酸、硝酸和醋酸。
5.如权利要求1所述的制备方法，其特征在于，
所述在所述基底上形成栅极的步骤具体包括：在所述基底上形成第一金属层，图形化所述第一金属层，形成所述栅极；
所述在在所述绝缘层上形成源极和漏极的步骤具体包括：在所述绝缘层上形成第二金属层，图形化所述第二金属层，形成所述源极和所述漏极。
6.如权利要求5所述的制备方法，其特征在于，
图形化所述第一金属层，在形成所述栅极的同时，还形成第一公共电极；
图形化所述第二金属层，在形成所述源极和所述漏极的同时，还形成第二公共电极；所述第一公共电极和所述第二公共电极通过所述绝缘层隔离，所述第一公共电极与所述第二公共电极的正投影重叠。
7.如权利要求6所述的制备方法，其特征在于，
在所述源极、所述漏极和所述绝缘层上形成金属氧化物半导体的同时，在所述第二公共电极上也形成金属氧化物半导体。
8.如权利要求1或7所述的制备方法，其特征在于，所述在所述金属氧化物半导体上形成光阻的步骤具体包括：
在所述基板的正面涂布一层正性光阻层，从所述基板的背面对所述正性光阻层进行曝光，显影以去除接收曝光的正性光阻层，形成与所述栅极的正投影重叠的所述光阻。
9.如权利要求1所述的制备方法，其特征在于，所述使所述金属氧化物半导体与酸性刻蚀剂反应的步骤具体包括：在45℃455℃的反应温度下使所述金属氧化物半导体与酸性刻蚀剂充分反应。
10.如权利要求1所述的制备方法，其特征在于，所述源极和所述栅极的正投影之间的间距与所述漏极与所述栅极的正投影之间的间距相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910494699.4A CN110190028A (zh) | 2019-06-10 | 2019-06-10 | 薄膜晶体管阵列基板制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910494699.4A CN110190028A (zh) | 2019-06-10 | 2019-06-10 | 薄膜晶体管阵列基板制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110190028A true CN110190028A (zh) | 2019-08-30 |
Family
ID=67720903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910494699.4A Pending CN110190028A (zh) | 2019-06-10 | 2019-06-10 | 薄膜晶体管阵列基板制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110190028A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634418A (zh) * | 2019-11-05 | 2019-12-31 | 京东方科技集团股份有限公司 | 驱动背板及其制备方法、驱动背板母板、显示面板和液晶天线的制备方法 |
| CN112992930A (zh) * | 2021-02-03 | 2021-06-18 | Tcl华星光电技术有限公司 | 阵列基板的制作方法、阵列基板以及显示装置 |
| CN112993041A (zh) * | 2021-02-03 | 2021-06-18 | 重庆先进光电显示技术研究院 | 一种液晶显示面板、薄膜晶体管及其制作方法 |
| CN113589612A (zh) * | 2021-07-07 | 2021-11-02 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101814530A (zh) * | 2009-02-25 | 2010-08-25 | 株式会社半导体能源研究所 | 半导体装置以及其制造方法 |
| US20110024740A1 (en) * | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN101996989A (zh) * | 2009-08-07 | 2011-03-30 | 株式会社半导体能源研究所 | 发光装置以及该发光装置的制造方法 |
| US20110210325A1 (en) * | 2009-09-04 | 2011-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102893315A (zh) * | 2010-05-11 | 2013-01-23 | 夏普株式会社 | 有源矩阵基板和显示面板 |
| US20160204270A1 (en) * | 2008-11-07 | 2016-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN105845693A (zh) * | 2016-03-28 | 2016-08-10 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板 |
| CN106024608A (zh) * | 2016-05-26 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、衬底基板及显示装置 |
| CN107452808A (zh) * | 2017-07-04 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
-
2019
- 2019-06-10 CN CN201910494699.4A patent/CN110190028A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160204270A1 (en) * | 2008-11-07 | 2016-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN101814530A (zh) * | 2009-02-25 | 2010-08-25 | 株式会社半导体能源研究所 | 半导体装置以及其制造方法 |
| US20110024740A1 (en) * | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011013502A1 (en) * | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN101996989A (zh) * | 2009-08-07 | 2011-03-30 | 株式会社半导体能源研究所 | 发光装置以及该发光装置的制造方法 |
| US20110210325A1 (en) * | 2009-09-04 | 2011-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102893315A (zh) * | 2010-05-11 | 2013-01-23 | 夏普株式会社 | 有源矩阵基板和显示面板 |
| CN105845693A (zh) * | 2016-03-28 | 2016-08-10 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板 |
| CN106024608A (zh) * | 2016-05-26 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、衬底基板及显示装置 |
| CN107452808A (zh) * | 2017-07-04 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634418A (zh) * | 2019-11-05 | 2019-12-31 | 京东方科技集团股份有限公司 | 驱动背板及其制备方法、驱动背板母板、显示面板和液晶天线的制备方法 |
| CN110634418B (zh) * | 2019-11-05 | 2022-11-11 | 京东方科技集团股份有限公司 | 驱动背板及其制备方法、驱动背板母板、显示面板和液晶天线的制备方法 |
| CN112992930A (zh) * | 2021-02-03 | 2021-06-18 | Tcl华星光电技术有限公司 | 阵列基板的制作方法、阵列基板以及显示装置 |
| CN112993041A (zh) * | 2021-02-03 | 2021-06-18 | 重庆先进光电显示技术研究院 | 一种液晶显示面板、薄膜晶体管及其制作方法 |
| CN113589612A (zh) * | 2021-07-07 | 2021-11-02 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
| CN113589612B (zh) * | 2021-07-07 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190028A (zh) | 薄膜晶体管阵列基板制备方法 | |
| CN102270644B (zh) | 薄膜晶体管显示面板及其制造方法 | |
| CN106252217B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US9812472B2 (en) | Preparation method of oxide thin-film transistor | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US11362114B2 (en) | Array substrate and method for manufacturing the same and display device | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103474471A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN108573956A (zh) | 阵列基板及其制作方法、显示装置 | |
| US20190088784A1 (en) | Thin film transistor, method for manufacturing the same, base substrate and display device | |
| WO2022267554A1 (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| CN109686794A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN106449653B (zh) | 一种显示基板及其制备方法、显示面板、显示装置 | |
| CN103500738A (zh) | 含刻蚀阻挡层的半导体器件及其制造方法和应用 | |
| CN106847830A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN113345837A (zh) | 一种显示面板的制作方法及显示面板 | |
| CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| CN109712993A (zh) | 阵列基板及制造方法及显示装置 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN106449521B (zh) | 显示基板及其制备方法、显示装置 | |
| CN103235456B (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2023024256A1 (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| CN108538725B (zh) | 薄膜晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190830 |
|
| RJ01 | Rejection of invention patent application after publication |