CN101814530A - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN101814530A
CN101814530A CN201010126485A CN201010126485A CN101814530A CN 101814530 A CN101814530 A CN 101814530A CN 201010126485 A CN201010126485 A CN 201010126485A CN 201010126485 A CN201010126485 A CN 201010126485A CN 101814530 A CN101814530 A CN 101814530A
Authority
CN
China
Prior art keywords
layer
electrode
electrode layer
wiring
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010126485A
Other languages
English (en)
Other versions
CN101814530B (zh
Inventor
秋元健吾
津吹将志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101814530A publication Critical patent/CN101814530A/zh
Application granted granted Critical
Publication of CN101814530B publication Critical patent/CN101814530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体装置以及其制造方法，提供薄膜晶体管的包括形成沟道的区域的半导体层和源电极层之间以及半导体层和漏电极层之间的接触电阻小的薄膜晶体管。还提供布线的电阻小的薄膜晶体管。另外，还提供具备在覆盖产生在源电极层及漏电极层的端部的台阶的至少一部分的半导体层中载流子没有阻碍地移动的结构的薄膜晶体管。形成薄膜晶体管时，在第一电极层上设置第一布线层，在第二电极层上设置第二布线层，第一电极层从第一布线层的端部延伸，第二电极层从第二布线层的端部延伸，并且与第一电极层的侧面及上表面和第二电极层的侧面及上表面电连接地设置半导体层。

Description

半导体装置以及其制造方法
技术领域
本发明涉及半导体装置、使用该半导体装置的显示装置及其制造方法。
背景技术
多样地存在的金属氧化物用于各种各样的用途。氧化铟是公知材料，它用作液晶显示器等所需要的透明电极材料。
在金属氧化物中存在呈现半导体特性的金属氧化物。作为呈现半导体特性的金属氧化物，例如有氧化钨、氧化锡、氧化铟、氧化锌等，已知将这种呈现半导体特性的金属氧化物用作沟道形成区的薄膜晶体管(专利文献1至4、非专利文献1)。
另外，作为金属氧化物不仅已知一元氧化物，还已知多元氧化物。例如，已知具有同系物(homologous compound)相的InGaO3(ZnO)m(m为自然数)作为具有In、Ga及Zn的多元氧化物半导体(非专利文献2至4)。
此外，已确认到可以将包括如上所述的In-Ga-Zn类氧化物的氧化物半导体用作薄膜晶体管的沟道层(专利文献5、非专利文献5和6)。
现有的设置在有源矩阵型液晶显示器的各像素中的薄膜晶体管(TFT)使用非晶硅或多晶硅，但是使用如上述那样的金属氧化物半导体代替这些硅材料来制造薄膜晶体管的技术引人瞩目。例如，在专利文献6至专利文献9中公开作为金属氧化物半导体膜使用氧化锌、In-Ga-Zn-O类氧化物半导体来制造薄膜晶体管，并将该薄膜晶体管用于图像显示装置的开关元件等的技术。此外，已知包括硅以外的14族元素的半导体或上述氧化物半导体以外的化合物半导体也可以用作薄膜晶体管的沟道层。
此外，通过溅射法等在300℃以下的温度中可以形成氧化物半导体膜，并且可以容易地在大型衬底的广范围内形成使用氧化物半导体来设置沟道形成区的薄膜晶体管。因此，可以期待将氧化物半导体膜应用于有源矩阵型的显示装置。
[专利文献1]日本专利特开昭60-198861号公报
[专利文献2]日本专利特开平8-264794号公报
[专利文献3]日本专利特表平11-505377号公报
[专利文献4]日本专利特开2000-150900号公报
[专利文献5]日本专利特开2004-103957号公报
[专利文献6]日本专利特开2007-123861号公报
[专利文献7]日本专利特开2007-96055号公报
[专利文献8]日本专利特开2007-81362号公报
[专利文献9]日本专利特开2007-123700号公报
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，和R.M.Wolf，″A ferroelectric transparent thin-film transistor″(透明铁电薄膜晶体管)，Appl.Phys.Lett.，1996年6月17日，第68卷第3650-3652页
[非专利文献2]M.Nakamura，N.Kimizuka，和T.Mohri，″ThePhase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃″(In2O3-Ga2ZnO4-ZnO类在1350℃下的相位关系)，J.Solid State Chem.，1991，第93卷，第298-315页
[非专利文献3]N.Kimizuka，M.Isobe，和M.Nakamura，″Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System″(同系物的合成和单晶数据，In2O3-ZnGa2O4-ZnO类的In2O3(ZnO)m(m＝3，4和5)，InGaO3(ZnO)3和Ga2O3(ZnO)m(m＝7，8，9和16))，J.Solid State Chem.，1995，第116卷，第170-178页
[非专利文献4]中村真佐樹、君塚昇、毛利尚彦、磯部光正，″ホモロガス相、In FeO3(ZnO)m(m：自然数)とその同型化合物の合成おょび结晶構造″(同系物、铟铁锌氧化物(InFeO3(ZnO)m)(m为自然数)及其同型化合物的合成以及结晶结构)，固体物理(SOLID STATE PHYSICS)，1993，第28卷，No.5，第317-327页
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，和H.Hosono，″Thin-film transistor fabricated insingle-crystalline transparent oxide semiconductor″(由单晶透明氧化物半导体制造的薄膜晶体管)，科学(SCIENCE)，2003，第300卷，第1269-1272页
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，和H.Hosono，″Room-temperature fabrication oftransparent flexible thin-film transistors using amorphousoxide semiconductors″(室温下的使用非晶氧化物半导体的透明柔性薄膜晶体管的制造)，自然(NATURE)，2004，第432卷，第488-492页。
有源矩阵型液晶显示装置和发光显示装置需要较大的驱动电流。例如，液晶显示装置由于在较短的栅极开关时间内对液晶层施加电压并进行保持电容的充电，所以需要较大的驱动电流。尤其是，使屏幕大型化或高清晰化的液晶显示装置需要更大的驱动电流。从而，用作开关元件的薄膜晶体管优选是其场效应迁移率高的薄膜晶体管，此外，优选是包括形成沟道的区域的半导体层和源电极层的接触电阻以及该半导体层和漏电极层的接触电阻小的薄膜晶体管。此外，根据同样的理由，薄膜晶体管的布线优选是电阻小的布线。
此外，在由半导体层覆盖源电极层及漏电极层的端部以及产生在该端部的台阶中的至少一部分的结构中，优选载流子在覆盖该台阶的一部分的半导体层中没有阻碍地移动。加上，由于晶体管特性的不均匀引起显示不均匀，所以优选使用不容易产生晶体管的场效应迁移率和接触电阻的不均匀的结构或材料。
发明内容
于是，本发明的一个方式的目的之一在于提供薄膜晶体管的包括形成沟道的区域的半导体层和源电极层之间以及半导体层和漏电极层之间的接触电阻小的薄膜晶体管。此外，本发明的一个方式的目的之一还在于提供布线的电阻小的薄膜晶体管。另外，本发明的一个方式的目的之一还在于提供在覆盖产生在源电极层及漏电极层的端部的台阶的至少一部分的半导体层中载流子没有阻碍地移动的结构。此外，本发明的一个方式的目的之一还在于提供不容易产生包括形成沟道的区域的半导体层和源电极层的接触电阻以及该半导体层和漏电极层的接触电阻的不均匀的薄膜晶体管。另外，本发明的一个方式的目的之一还在于提供具有使用该半导体的薄膜晶体管的显示装置。
在形成薄膜晶体管时，在第一电极层上设置第一布线层，在第二电极层上设置第二布线层，第一电极层从第一布线层的端部延伸，第二电极层从第二布线层的端部延伸，与第一电极层的侧面及上表面以及第二电极层的侧面及上表面电连接地设置半导体层。
所公开的发明的一例是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘膜；栅极绝缘膜上的、其端部与栅电极层重叠的第一电极层及第二电极层；以及第一电极层上的第一布线层，第二电极层上的第二布线层，与栅电极层重叠的区域中的氧化物半导体层。在该半导体装置中，第一电极层从第一布线层的端部延伸，第二电极层从第二布线层的端部延伸，第一电极层的侧面及上表面以及第二电极层的侧面及上表面与氧化物半导体层电连接，以及栅电极层上的栅极绝缘膜在与第一电极层接触的区域和与第二电极层接触的区域之间具有与氧化物半导体层接触的区域。
此外，本发明的一个方式是上述半导体装置，其中，第一电极层从第一布线层的端部延伸的宽度(d1)或第二电极层从第二布线层的端部延伸的宽度(d2)为0.2μm以上且5μm以下。
此外，本发明的一个方式是上述半导体装置，其中，氧化物半导体层的厚度为5nm以上且200nm以下，优选为20nm以上且60nm以下，并且第一电极层或第二电极层的厚度为5nm以上且200nm以下，优选为5nm以上且氧化物半导体层厚度的一半以下。
所公开的发明的另一个例子是一种半导体装置，包括：第一电极层及第二电极层；第一电极层上的第一布线层；第二电极层上的第二布线层；第一电极层及第二电极层上的氧化物半导体层；氧化物半导体层上的栅极绝缘膜；以及隔着所述栅极绝缘膜与所述第一电极层及所述第二电极层的端部重叠的栅电极层。在该半导体装置中，所述第一电极层从所述第一布线层的端部延伸，所述第二电极层从所述第二布线层的端部延伸，以及氧化物半导体层电连接于第一电极层的侧面及上表面以及第二电极层的侧面及上表面。
此外，本发明的一个方式是上述半导体装置，其中，第一电极层从第一布线层的端部延伸的宽度(d1)或第二电极层从第二布线层的端部延伸的宽度(d2)为0.2μm以上且5μm以下。
此外，本发明的一个方式是上述半导体装置，其中，氧化物半导体层的厚度为5nm以上且200nm以下，优选为20nm以上且60nm以下，第一电极层或第二电极层的厚度为5nm以上且200nm以下，优选为5nm以上且氧化物半导体层厚度的一半以下。
所公开的发明的另一个例子是一种半导体装置的制造方法，包括如下步骤：在衬底上形成栅电极层；在栅电极层上形成栅极绝缘膜；在栅极绝缘膜上形成其端部与栅电极层重叠的第一电极层及第二电极层；以第一电极层从第一布线层的端部延伸的方式在第一电极层上形成第一布线层，并且以第二电极层从第二布线层的端部延伸的方式在第二电极层上形成第二布线层；以在重叠于栅电极层的区域与第一电极层的侧面及上表面以及第二电极层的侧面及上表面电连接，并且以在栅电极层上的栅极绝缘膜的接触于第一电极层的区域和接触于第二电极层的区域之间的区域与栅极绝缘膜接触的方式形成氧化物半导体层。
所公开的发明的另一个例子是一种半导体装置的制造方法，包括如下步骤：在衬底上形成第一电极层及第二电极层；以第一电极层从第一布线层的端部延伸的方式在第一电极层上形成第一布线层，并且以第二电极层从第二布线层的端部延伸的方式在第二电极层上形成第二布线层；与第一电极层的侧面及上表面以及第二电极层的侧面及上表面电连接地形成氧化物半导体层；在氧化物半导体层上形成栅极绝缘膜；隔着栅极绝缘膜与第一电极层及第二电极层的端部重叠地形成栅电极层。
此外，为了方便起见附加第一、第二等序数词，但其并不表示工序顺序或层叠顺序。另外，本说明书中的序数词不表示用来特定发明的事项的固有名词。
此外，在本说明书中半导体装置是指能够通过利用半导体特性而工作的所有装置，因此利用半导体电路及半导体特性的电光装置以及电子设备都是半导体装置。
在薄膜晶体管中，通过在第一电极层上设置第一布线层，在第二电极层上设置第二布线层，所述第一电极层从所述第一布线层的端部延伸，所述第二电极层从所述第二布线层的端部延伸，半导体层电连接于第一电极层的侧面及上表面，且半导体层电连接于第二电极层的侧面及上表面，可以使包括形成沟道的区域的半导体层和源电极层及漏电极层的接触电阻变小。此外，由于可以使布线的厚度变厚，所以可以使布线的电阻变小。另外，可以在覆盖源电极层及漏电极层的端部和产生在该端部的台阶的至少一部分的半导体层中载流子没有阻碍地移动。另外，可以提供包括形成沟道的区域的半导体层和源电极层之间及半导体层和漏电极层之间的接触电阻不容易产生不均匀，并且特性的不均匀小的薄膜晶体管。
此外，通过将该薄膜晶体管用于显示装置的像素部及驱动电路部，可以提供电特性高且可靠性高的显示装置。
附图说明
图1是说明实施方式的半导体装置的图；
图2是说明实施方式的半导体装置的制造方法的图；
图3是说明实施方式的半导体装置的制造方法的图；
图4是说明实施方式的半导体装置的制造方法的图；
图5是说明实施方式的半导体装置的制造方法的图；
图6是说明实施方式的半导体装置的制造方法的图；
图7是说明实施方式的半导体装置的制造方法的图；
图8是说明实施方式的半导体装置的图；
图9是说明实施方式的半导体装置的图；
图10是说明实施方式的半导体装置的图；
图11是说明实施方式的半导体装置的图；
图12是说明半导体装置的框图的图；
图13是说明信号线驱动电路的结构的图；
图14是说明信号线驱动电路的工作的时序图；
图15是说明信号线驱动电路的工作的时序图；
图16是说明移位寄存器的结构的图；
图17是说明实施方式的触发器的连接结构的图；
图18是说明实施方式的半导体装置的图；
图19是说明实施方式的半导体装置的图；
图20是说明实施方式的半导体装置的图；
图21是说明实施方式的像素等效电路的图；
图22是说明实施方式的半导体装置的图；
图23是说明实施方式的半导体装置的图；
图24是说明电子纸的使用方式的例子的图；
图25是示出电子书籍的一例的外观图；
图26是示出电视装置及数码相框的例子的外观图；
图27是示出游戏机的例子的外观图；
图28是示出移动电话机的一例的外观图。
符号说明：
100··衬底，102··栅极绝缘膜，103··半导体膜，109··保护绝缘层，111··栅电极层，113··半导体层，114a··电极层，114b··电极层，115a··布线层，115b··布线层，118··端子，120··连接电极，122··端子，123··电容布线，124··接触孔，125··接触孔，126··接触孔，127··透明导电膜，128··像素电极层，129··透明导电膜，131··抗蚀剂掩模，132··抗蚀剂掩模，141··薄膜晶体管，144··薄膜晶体管，150··端子，151··端子，152··栅极绝缘膜，153··连接电极，154··保护绝缘膜，155··透明导电膜，156··电极，400··衬底，401a··栅电极层，401b··栅电极层，402··栅极绝缘膜，403a··半导体层，403b··半导体层，404a··电极层，404b··电极层，404c··电极层，405a··布线层，405b··布线层，405c··布线层，406··接触孔，430a··薄膜晶体管，430b··薄膜晶体管，581··薄膜晶体管，585··绝缘层，587··电极层，588··电极层，589··球形粒子，590a··黑色区，590b··白色区，594··空洞，595··填料，1000··移动电话机，1001··框体，1002··显示部，1003··操作按钮，1004··外部连接端口，1005··扬声器，1006··传声器，2600··TFT衬底，2601··对置衬底，2602··密封材料，2603··像素部，2604··显示元件，2605··着色层，2606··偏振片，2607··偏振片，2608··布线电路部，2609··柔性线路板，2610··冷阴极管，2611··反射板，2612··电路衬底，2613··扩散板，2631··招贴，2632··车箱广告，2700··电子书籍，2701··框体，2703··框体，2705··显示部，2707··显示部，2711··轴部，2721··电源，2723··操作键，2725··扬声器，4001··衬底，4002··像素部，4003··信号线驱动电路，4004··扫描线驱动电路，4005··密封材料，4006··衬底，4008··液晶层，4010··薄膜晶体管，4011··薄膜晶体管，4013··液晶元件，4015··连接端子电极，4016··端子电极，4018··FPC，4019各向异性导电膜，4020··绝缘层，4021··绝缘层，4030··像素电极层，4031··对置电极层，4032··绝缘层，4033··绝缘层，4035··柱状间隔物，4501··衬底，4502··像素部，4503a··信号线驱动电路，4503b··信号线驱动电路，4504a··扫描线驱动电路，4504b··扫描线驱动电路，4505··密封材料，4506··衬底，4507··填料，4509··薄膜晶体管，4510··薄膜晶体管，4511··发光元件，4512··电场发光层，4513··电极层，4515··连接端子电极，4516··端子电极，4517··电极层，4518a··FPC，4518b··FPC，4519··各向异性导电膜，4520··分隔壁，5300··衬底，5301··像素部，5302··扫描线驱动电路，5303··信号线驱动电路，5400··衬底，5401··像素部，5402··扫描线驱动电路，5403··信号线驱动电路，5404··扫描线驱动电路，5501··布线，5502··布线，5503··布线，5504··布线，5505··布线，5506··布线，5543··节点，5544··节点，5571··薄膜晶体管，5572··薄膜晶体管，5573··薄膜晶体管，5574··薄膜晶体管，5575··薄膜晶体管，5576··薄膜晶体管，5577··薄膜晶体管，5578··薄膜晶体管，5601··驱动器IC，5602··开关组，5603a··薄膜晶体管，5603b··薄膜晶体管，5603c··薄膜晶体管，5611··布线，5612··布线，5613··布线，5621··布线，5701··触发器，5703a··时序，5703b··时序，5703c··时序，5711··布线，5712··布线，5713··布线，5714··布线，5715··布线，5716··布线，5717··布线，5721··信号，5803a··时序，5803b··时序，5803c··时序，5821··信号，6400··像素，6401··开关晶体管，6402··驱动晶体管，6403··电容元件，6404··发光元件，6405··信号线，6406··扫描线，6407··电源线，6408··共同电极，7001··驱动TFT，7002··发光元件，7003··阴极，7004··发光层，7005··阳极，7011··驱动TFT，7012··发光元件，7013··阴极，7014··发光层，7015··阳极，7016··屏蔽膜，7017··导电膜，7021··驱动TFT，7022··发光元件，7023··阴极，7024··发光层，7025··阳极，7027··导电膜，9600··电视装置，9601··框体，9603··显示部，9605··支架，9607··显示部，9609··操作键，9610··遥控操作机，9700··数码相框，9701··框体，9703··显示部，9881··框体，9882··显示部，9883··显示部，9884··扬声器部，9885··操作键，9886··记录媒体插入部，9887··连接端子，9888··传感器，9889··麦克风，9890··LED灯，9891··框体，9893··连接部，9900··投币机，9901··框体，9903··显示部。
具体实施方式
下面，参照附图详细说明实施方式。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。在以下说明的发明结构中，在不同附图中使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略重复说明。
实施方式1
在本实施方式中，对半导体装置的一个方式的薄膜晶体管的结构进行说明。
图1示出本实施方式的底栅结构的薄膜晶体管。图1A是俯视图，图1B是截面图。图1B是沿着图1A中的虚线A1-A2及B1-B2截断的截面图。图1C是放大图1B所示的薄膜晶体管的电极层与半导体层接触的部分的截面图。
在图1所示的薄膜晶体管141中，在衬底100上设置栅电极层111，在栅电极层111上设置栅极绝缘膜102，在栅极绝缘膜102上设置成为源电极层及漏电极层的第一电极层114a及第二电极层114b，使其端部重叠于栅电极层111。在第一电极层114a上设置第一布线层115a，在第二电极层114b上设置第二布线层115b，第一电极层114a及第二电极层114b分别从第一布线层115a及第二布线层115b的端部向外侧延伸。半导体层113与栅电极层111重叠，与第一电极层114a及第二电极层114b的侧面部和上表面部接触地设置该半导体层113。此外，栅电极层111上的栅极绝缘膜102在与第一电极层114a接触的区域和与第二电极层114b接触的区域之间具有与半导体层113接触的区域。
在图1B中，作为衬底100，可以使用通过熔化法或浮法制造的无碱玻璃衬底例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等；或陶瓷衬底，还可以使用具有可承受该半导体装置的制造工序的处理温度的耐热性的塑料衬底等。例如，优选使用氧化钡(BaO)含量大于氧化硼(B2O3)，并应变点为730℃以上的玻璃衬底。这是因为当在700℃左右的高温下对形成半导体层的氧化物半导体层进行热处理时，玻璃衬底不会发生形变的缘故。
此外，还可以使用在不锈钢合金等金属衬底表面设置有绝缘膜的衬底。在衬底100为母玻璃的情况下，衬底的尺寸可以采用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。
此外，还可以在衬底100上形成绝缘膜作为基底膜。作为基底膜，可以利用CVD法或溅射法等由氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜的单层或叠层来形成即可。
栅电极层111使用铝(Al)、铜(Cu)、金(Au)、银(Ag)、铂(Pt)、钼(Mo)、钛(Ti)、铬(Cr)、钽(Ta)、钨(W)、钕(Nd)、钪(Sc)等金属材料、以这些金属材料为主要成分的合金材料或以这些金属材料为成分的氮化物以单层或叠层形成。栅电极层111优选使用铝或铜等低电阻导电材料形成，但是由于具有耐热性低或容易腐蚀的问题，所以优选与耐热性导电材料组合使用。作为耐热性导电材料，使用钼、钛、铬、钽、钨、钕、钪等。
作为以铝为第一成分的导电膜，优选使用添加了钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、碳(C)或硅(Si)等元素、以这些元素为主要成分的合金材料或化合物的铝合金。
此外，当在低电阻的导电膜上层叠由耐热性导电材料构成的导电膜时，例如优选采用在铝层上层叠钼层的两层结构、在铜层上层叠钼层的两层结构、在铜层上层叠氮化钛层或氮化钽层的两层结构、层叠氮化钛层和钼层的两层结构。作为三层的叠层结构，优选采用钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层与氮化钛层或钛层的叠层结构。
此外，还可以使用透明导电膜，作为其材料可以使用氧化铟氧化锡合金(In2O3-SnO2，简称为ITO)、含有硅或氧化硅的铟锡氧化物、铟锌氧化物、氧化锌、添加有铝或镓的氧化锌(AZO、GZO)等。
作为可用作栅极绝缘膜102的绝缘膜，例如可以举出氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧化镁膜、氧化钇膜、氧化铪膜、氧化钽膜。由这些材料构成的单层或叠层结构可形成栅极绝缘膜102。
本说明书中，氧氮化物是指在其组成中氧原子多于氮原子的物质，而氮氧化物是指在其组成中氮原子多于氧原子的物质。例如，氧氮化硅膜是指在其组成中氧原子多于氮原子的膜，并且当利用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)以及氢前方散射法(HFS：Hydrogen Forward Scattering)进行测量时，作为浓度范围，其包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅、0.1原子％至10原子％的氢。另外，氮氧化硅膜是指在其组成中氮原子多于氧原子的膜，并且当利用RBS及HFS进行测量时，作为浓度范围，其包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、10原子％至30原子％的氢。将构成氧氮化硅或氮氧化硅的原子的总计设为100原子％时，氮、氧、硅及氢的含有比率包含在上述范围内。
栅极绝缘膜既可以由单层形成，又可以由两层或三层的绝缘膜叠层形成。例如，通过使用氮化硅膜或氮氧化硅膜形成与衬底连接的栅极绝缘膜，衬底和栅极绝缘膜的密接性提高，并且使用玻璃衬底时，可以防止来自衬底的杂质扩散到半导体层，而且可以防止栅电极层的氧化。换言之，可以防止膜剥离，并可以提高之后形成的薄膜晶体管的电特性。
第一电极层114a及第二电极层114b使用导电膜形成。尤其是，在构成半导体层113的元素或成膜气氛中含有的元素扩散到所述电极层和半导体层的界面而产生混合层时，优选采用导电膜材料和半导体材料的组合，使得混合层显示导电性。例如，在作为半导体层使用氧化物半导体时，若在第一电极层114a及第二电极层114b使用钼(Mo)、钛(Ti)、钨(W)，则生成的氧化膜具有导电性，因此是优选的。此外，还可以使用显示高导电性的氧化物诸如氧化铟氧化锡合金、含有硅或氧化硅的铟锡氧化物、铟锌氧化物、氧化锌、添加有铝或镓的氧化锌(AZO、GZO)等。
此外，第一电极层114a及第二电极层114b的厚度优选为5nm以上且200nm以下，更优选为半导体层113所具有的厚度的一半以下。第一电极层114a及第二电极层114b越薄，产生在栅极绝缘膜上的台阶越小，半导体层越易于与栅极绝缘膜的上表面、第一电极层114a的侧面、第二电极层114b的侧面、第一电极层114a的上表面及第二电极层114b的上表面中的至少一个连接而越过台阶。其结果是，在与台阶部连接的半导体层中不产生空隙等阻碍载流子的移动的结构，可以形成包括形成沟道的区域的半导体层。此外，第一电极层114a和第二电极层114b的端部的截面形状分别为楔形(即，第一电极层114a和第二电极层114b的端部的厚度从基底直线地增加)、向下的弓形(向下突出的形状的弓)、向上的弓形(向上突出的形状的弓)或S字形。此时，在第一电极层114a和第二电极层114b的端部产生的台阶更小，因此是优选的。另一方面，在电极层太薄时加工变得困难，并且电阻升高，而损失电极的功能。将第一电极层114a及第二电极层114b用作源电极层及漏电极层的薄膜晶体管的沟道长度L相当于第一电极层114a和第二电极层114b之间的距离。
此外，图1C示出放大第一电极层114a及第二电极层114b接触于半导体层113的部分的截面图。从第一电极层114a与基底(在此，栅极绝缘膜102)开始彼此接触的第一电极层114a的端部到第一布线层115a与第一电极层114a开始彼此接触的第一布线层115a的端部的宽度d1，或者从第二电极层114b与基底(在此，栅极绝缘膜102)开始彼此接触的第二电极层114b的端部到第二布线层115b与第二电极层114b开始彼此接触的第二布线层115b的端部的宽度d2优选为0.2μm以上且5μm以下。在电极层从布线层的端部向外延伸的宽度(d1或d2)太窄时，与半导体层的接触面积小而导致缺陷，在其宽度太宽时加工变得复杂。此外，第一布线层115a或第二布线层115b的端部的锥形角(θ)优选为小于90°，即使形成为90°以上的倒锥形，若电极层从布线层的端部向外延伸的宽度(d1或d2)为0.2μm以上，则可以良好地电连接电极层和半导体层。
第一布线层115a及第二布线层115b可以使用与栅电极层111同样的材料，尤其优选使用铝，因为铝的电阻低，加工性良好，并便宜。此外，第一布线层115a及第二布线层115b的厚度优选为5nm以上且1000nm以下。布线层越厚布线电阻越低，但是如果太厚，则在成膜时需要很长时间，并增大膜的应力而导致膜剥离等。此外，布线层的端部的截面形状为楔形(即，该端部的厚度从基底直线地增加)、向下的弓形(像向下突出的形状的弓)、向上的弓形(像向上突出的形状的弓)或S字形，使得形成半导体层的氧化物半导体层容易覆盖布线层的端部。
此外，越过第一电极层114a的端部和第一布线层115a的端部的膜，或者越过第二电极层114b的端部和第二布线层115b的端部的膜由于电极层从布线层的端部延伸至外侧而缓和台阶，因此不容易断开。
作为在本说明书中使用的半导体，例如可以举出包含以Si、Ge、SiC为代表的第14族元素的半导体，GaAs、InP、ZnSe、CdS、CuAlOS等化合物半导体，GaN、AlN、InN等氮化物半导体以及ZnO、CuAlO2等氧化物半导体。此外，它们可以是非晶半导体，也可以是含微晶的半导体，还可以是多晶半导体或者单晶半导体。
在本实施方式中作为形成半导体层113的氧化物半导体，优选使用表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体，特别优选使用In-Ga-Zn-O类氧化物半导体。另外，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，作为M，有时采用Ga，有时包含Ga和Ga以外的上述金属元素诸如Ga和Ni或Ga和Fe等。此外，在上述氧化物半导体中有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、Ni等其他过渡金属元素或该过渡金属的氧化物的氧化物半导体。在本说明书中，在表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体中，将具有作为M至少包含Ga的结构的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，将该薄膜也称为In-Ga-Zn-O类非单晶膜。
通过XRD(X射线分析)分析在In-Ga-Zn-O类非单晶膜的结晶结构中观察到非晶态结构。另外，In-Ga-Zn-O类非单晶膜在使用溅射法进行成膜之后以200℃至500℃，典型地以300℃至400℃进行10分钟至100分钟的热处理。
然而，形成半导体层113的氧化物半导体层不局限于具有表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体层。例如，也可以使用由氧化铟(InOx)、氧化锌(ZnOx)、氧化锡(SnO)、氧化铟锌(IZO)、氧化铟锡(ITO)、包含氧化硅的氧化铟锡(ITSO)、包含氧化硅的氧化铟锌(包含SiOx的IZO)、包含氧化硅的氧化锌(ZSO)、包含氧化硅和氧化锡的氧化锌(TSZO)、添加有镓的氧化锌(GZO)等构成的氧化物半导体层。
半导体层113的厚度为5nm以上且200nm以下，优选为20nm以上且60nm以下。
半导体层113的载流子浓度范围优选低于1×1017/cm3(更优选为1×1011/cm3以上)。在半导体层113的载流子浓度范围超过上述范围时，有薄膜晶体管成为常开启状态(normally-on)的忧虑。
作为用于半导体层113的氧化物半导体，除了上述材料之外，还可以应用In-Sn-Zn-O类、Sn-Ga-Zn-O类、In-Zn-O类、Sn-Zn-O类、Ga-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体。换言之，通过使这些氧化物半导体包含绝缘性的杂质，可以抑制该半导体层113的晶化，并且使薄膜晶体管的特性稳定。
也可以使半导体层113包含绝缘性的杂质。作为该杂质，应用以氧化硅、氧化锗等为代表的绝缘氧化物；以氮化硅等为代表的绝缘氮化物；或者氧氮化硅等绝缘氧氮化物。
以不降低氧化物半导体的导电性的浓度添加这些绝缘氧化物或绝缘氮化物。
通过使半导体层113包含绝缘性的杂质，可以抑制该半导体层113的晶化。通过抑制半导体层113的晶化，可以使薄膜晶体管的特性稳定。
此外，通过使In-Ga-Zn-O类氧化物半导体包含氧化硅等杂质，即使进行300℃至600℃的热处理，也可以防止该氧化物半导体的晶化或微晶的生成。
在将In-Ga-Zn-O类氧化物半导体用作沟道形成区的薄膜晶体管的制造步骤中，通过进行热处理可以提高S值(subthreshold swingvalue)、场效应迁移率，即使在这种情况下也可以防止薄膜晶体管成为常开启状态。另外，即使在对该薄膜晶体管施加热压力、偏压力的情况下，也可以防止阈值电压的变动。
通过采用上述结构，可以在覆盖源电极层及漏电极层的端部和产生在该端部的台阶的至少一部分的半导体层中载流子没有阻碍地移动。此外，由于源电极层和包括形成沟道的区域的半导体层之间以及漏电极层和该半导体层之间的接触区具有充分的面积，所以可以减小接触电阻，并不容易产生接触电阻的不均匀。因此，可以提供因接触电阻的不均匀而产生的特性的不均匀较少发生的薄膜晶体管。另外，由于可以使与源电极层及漏电极层连接的布线变厚，所以可以减小布线的电阻。
本实施方式所示的结构可以与其他实施方式所例示的结构适当地组合使用。
实施方式2
下面，参照图2至图3说明图1A和1B的薄膜晶体管141的制造方法。具体而言，对具有薄膜晶体管的显示装置的像素部的制造工序进行说明。
衬底100使用与实施方式1所说明的衬底同样的衬底，并通过溅射法或真空蒸镀法在衬底100的整个表面上形成实施方式1所述的用于栅电极层的导电膜材料。接着，进行第一光刻工序形成抗蚀剂掩模，并且通过蚀刻去除不需要的部分来形成包括栅电极层111的栅极布线、电容布线123以及第一端子118。此时，优选通过蚀刻至少将栅电极层111的端部形成为锥形以防止断开。
接着，在栅电极层111的整个表面上形成栅极绝缘膜102。栅极绝缘膜102利用CVD法或溅射法等形成，将其膜厚度设定为50nm至250nm。
例如，通过CVD法或溅射法使用氧化硅膜以100nm的厚度形成栅极绝缘膜102。当然，栅极绝缘膜102不局限于这样的氧化硅膜，可以使用实施方式1所举出的各种材料的单层或叠层结构。
此外，作为栅极绝缘膜102，还可以通过使用有机硅烷气体的CVD法而形成氧化硅层。作为有机硅烷气体，可以使用如正硅酸乙酯(TEOS：化学式为Si(OC2H5)4)、四甲基硅烷(TMS：化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲基氨基)硅烷(SiH(N(CH3)2)3)等含硅化合物。
接着，进行第二光刻工序形成抗蚀剂掩模，通过蚀刻去除栅极绝缘膜102的不需要的部分形成到达与栅电极层111相同材料的布线或电极层的未图示的接触孔。为用来与后面形成的导电膜和栅极布线或电极层直接连接而设置该接触孔。例如，在驱动电路部中，在形成与栅电极层和源电极层或漏电极层直接接触的薄膜晶体管、与端子部的栅极布线电连接的端子的情况下形成接触孔。
接着，将成为第一电极层114a及第二电极层114b的下部导电膜形成在栅极绝缘膜102上。此外，在所述下部导电膜上层叠形成成为第一布线层115a及第二布线层115b的上部导电膜。另外，可以利用溅射法或真空蒸镀法形成下部导电膜及上部导电膜。
成为第一电极层114a及第二电极层114b的下部导电膜使用实施方式1所述的导电材料形成。此外，成为第一布线层115a及第二布线层115b的上部导电膜如实施方式1所述那样，可以使用与栅电极层111同样的材料。另外，下部导电膜和上部导电膜都可以以单层或叠层形成。
此外，使用同一抗蚀剂掩模去除下部导电膜和上部导电膜的不需要的部分，在第一电极层上设置第一布线层，在第二电极层上设置第二布线层，所述第一电极层从所述第一布线层的端部延伸而形成，所述第二电极层从第二布线层的端部延伸而形成，这样可以使工序简化，因此是优选的。
为了使用同一抗蚀剂掩模去除下部导电膜和上部导电膜的不需要的部分，优选采用与下部导电膜的材料相比上部导电膜的材料的蚀刻速度充分快的条件的组合。
在本实施方式中，作为下部导电膜使用20nm厚的钛膜，作为上部导电膜使用150nm厚的铝膜。钛是不仅具有耐热性还可以与In-Ga-Zn-O类氧化物半导体良好地电连接的导电材料。此外，铝是布线电阻低的材料。通过采用这种结构，既可以使产生在栅极绝缘膜上的台阶较小，形成布线电阻得到抑制的电极层及布线层，又可以使用同一抗蚀剂掩模去除下部导电膜和上部导电膜的不需要的部分，因此可以使工序简化。
接着，进行第三光刻工序形成抗蚀剂掩模131，通过第一蚀刻对上部导电膜及下部导电膜进行蚀刻，形成第一电极层114a、第二电极层114b、第一布线层115a、第二布线层115b以及第二端子部。作为此时的蚀刻方法使用湿蚀刻或干蚀刻。
例如，在下部导电膜使用钛而上部导电膜使用铝时，可以将过氧化氢水溶液或加热盐酸或包含氟化铵的硝酸水溶液用作蚀刻剂来进行湿蚀刻。此外，例如使用KSMF-240(日本关东化学株式会社制造)，可以对下部导电膜(钛)和上部导电膜(铝)一同进行蚀刻。另外，也可以使用干蚀刻对下部导电膜(钛)和上部导电膜(铝)一同进行蚀刻。
在对上部导电膜和下部导电膜一同进行蚀刻时，第一电极层114a与第一布线层115a的端部一致，第二电极层114b与第二电极层115b的端部一致，分别可以形成连续的结构。此外，在使用湿蚀刻时，进行各向同性的蚀刻，第一布线层115a及第二布线层115b的端部比抗蚀剂掩模131更后退。图2(A)示出这个阶段的截面图，而图4示出去除抗蚀剂掩模131的俯视图。
接着，使用同一抗蚀剂掩模通过第二蚀刻，使第一布线层115a从第一电极层114a的外周后退，而第二布线层115b从第二电极层114a的外周后退。作为此时的蚀刻方法使用湿蚀刻。
例如，当对在由20nm的钛膜构成的下部导电膜上形成的150nm的作为上部导电膜的铝膜进行蚀刻并使上部导电膜从下部电极的端部后退时，使用将以磷酸、醋酸、硝酸和纯水为85∶5∶5∶5的体积比混合的药液(在本说明书中以下称为混酸铝液)加热到45℃的第二蚀刻液进行2分钟的蚀刻。通过该第二蚀刻，可以使上部导电膜从下部电极的端部后退大约2μm。
通过上述那样蚀刻，第一布线层115a的端部从第一电极层114a的端部后退，而第二布线层115b的端部从第二电极层114b的端部后退。其结果是，可以形成从第一布线层115a的端部向外侧延伸的第一电极层114a以及从第二布线层115b的端部向外侧延伸的第二电极层114b。此外，为了省略工序，使用抗蚀剂掩模131进行第一蚀刻和第二蚀刻，但是也可以另行制造用来第二蚀刻的抗蚀剂掩模。第一电极层114a及第二电极层114b成为薄膜晶体管的源电极层及漏电极层，而第一布线层115a及第二布线层115b成为信号线。图2(B)示出这个阶段的截面图。此外，图5相当于这个阶段的俯视图。
此外，在该第三光刻工序中，第二端子122留在端子部。另外，第二端子122使用源极布线的一部分形成，并与信号线电连接。
此外，在端子部连接电极120通过形成在栅极绝缘膜中的接触孔与端子部的第一端子118连接。此外，在此未图示，经过与上述工序相同的工序，驱动电路的薄膜晶体管的源电极或漏电极与栅电极直接连接。
在形成包括形成沟道的区域的氧化物半导体膜103之前，最好在设置有衬底100的处理室内引入氩气来进行产生等离子体的反溅射，以去除附着于栅极绝缘膜表面的尘屑。另外，通过进行反溅射，也可以提高栅极绝缘膜102表面的平坦性。反溅射是指不对靶材侧施加电压，而在氩气氛下使用RF电源对衬底侧施加电压并在衬底上产生等离子体来对表面进行改性的方法。此外，也可以使用氮、氦等代替氩气氛。另外，也可以在对氩气氛中加入氧、N2O等的气氛下进行。另外，也可以对氩气氛中加入Cl2、CF4等的气氛下进行。在反溅射处理之后，通过不暴露于大气地形成氧化物半导体膜103，可以防止在栅极绝缘膜102和氧化物半导体膜103的界面上附着尘屑或水分。
接着，在栅极绝缘膜102的表面不暴露于大气的情况下，在氩等稀有气体和氧气的气氛下通过溅射法形成成为半导体层113的氧化物半导体膜103。作为氧化物半导体膜103可以使用实施方式1所示的氧化物半导体，优选使用In-Ga-Zn-O类氧化物半导体。
作为具体条件的例子，使用直径为8英寸的包含In、Ga以及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，衬底和靶材之间的距离为170mm，压力为0.4Pa，直流(DC)电源为0.5kW，成膜气体Ar∶O2＝50∶5(sccm)，将成膜温度设定为室温来进行溅射成膜。另外，可以在包括In2O3的直径为8英寸的圆盘上配置颗粒状的Ga2O3和ZnO作为靶材。此外，通过使用脉冲直流(DC)电源，可以减少尘屑，膜厚度分布也变得均匀，所以这是优选的。将In-Ga-Zn-O类非单晶膜的厚度设定为5nm以上且200nm以下，优选为20nm以上且60nm以下。图2(C)示出这个阶段的截面图。
在通过溅射法形成In-Ga-Zn-O类非单晶膜的情况下，也可以使包含In、Ga及Zn的氧化物半导体靶材包含绝缘性的杂质。该杂质是以氧化硅、氧化锗等为代表的绝缘氧化物、以氮化硅为代表的绝缘氮化物或氧氮化硅等的绝缘氧氮化物等。例如，优选使氧化物半导体靶材包含0.1重量％以上且10重量％以下的SiO2，更优选包含1重量％以上且6重量％以下的SiO2。
通过使氧化物半导体包含绝缘性的杂质，可以容易使形成的氧化物半导体非晶化。另外，在对半导体层113进行热处理的情况下，可以抑制半导体层113的晶化。
除了In-Ga-Zn-O类氧化物半导体之外，还可以使In-Sn-Zn-O类、Sn-Ga-Zn-O类、In-Zn-O类、Sn-Zn-O类、Ga-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体包含绝缘性的杂质来获得同样的效果。
例如，在通过溅射法形成添加有氧化硅的In-Sn-Zn-O类氧化物半导体的情况下，作为靶材使用以预定的比率烧结In2O3、SnO2、ZnO、SiO2而得的靶材。另外，在采用添加有氧化硅的In-Zn-O类氧化物半导体的情况下，作为靶材使用以预定的比率烧结In2O3、ZnO、SiO2而得的靶材。另外，在通过溅射法形成添加有氧化硅的Sn-Zn-O类氧化物半导体的情况下，使用如下靶材：以预定的比率混合SnO2和ZnO，以SnO2和ZnO的总计的1wt％以上且10wt％以下，优选为2wt％以上且8wt％以下的比率添加SiO2，并且进行烧结而得的靶材。
当形成In-Ga-Zn-O类非单晶膜时，既可以使用与前面进行反溅射的处理室相同的处理室，也可以使用与前面进行反溅射的处理室不同的处理室。
在溅射法中，有作为溅射电源使用高频电源的RF溅射法、DC溅射法，还有以脉冲方法施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的形成，而DC溅射法主要用于金属膜的形成。
此外，还有可以设置多个不同材料的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同材料的膜，也可以在同一处理室中同时对多种材料进行放电成膜。
此外，有利用如下溅射法的溅射装置：在处理室内具备磁石机构的磁控管溅射法；不使用辉光放电而利用使用微波来产生的等离子体的ECR溅射法。
此外，作为使用溅射法的成膜方法，还有在成膜时使靶材物质和溅射气体成分起化学反应而形成它们的化合物薄膜的反应溅射法，以及在成膜时对衬底也施加电压的偏压溅射法。
接着，进行第四光刻工序形成抗蚀剂掩模132，并且对In-Ga-Zn-O类非单晶膜进行蚀刻。可以将柠檬酸或草酸等有机酸用作蚀刻剂进行蚀刻。在本实施方式中，通过使用ITO-07N(日本关东化学公司制造)的湿蚀刻去除不需要的部分来使In-Ga-Zn-O类非单晶膜成为岛状，而形成作为In-Ga-Zn-O类非单晶膜的半导体层113。通过将半导体层113的端部蚀刻为锥形，可以防止因台阶形状导致的布线的断开。
此外，此时的蚀刻不局限于湿蚀刻，也可以利用干蚀刻。作为用于干蚀刻的蚀刻装置，可以使用如下装置：利用反应性离子蚀刻法(RIE法)的蚀刻装置；利用ECR(Electron Cyclotron Resonance；电子回旋加速器谐振)或ICP(Inductively Coupled Plasma；感应耦合等离子体)等高密度等离子体源的干蚀刻装置。另外，作为与ICP蚀刻装置相比容易得到在较大面积上的均匀放电的干蚀刻装置，有ECCP(Enhanced Capacitively Coupled Plasma：增大电容耦合等离子体)模式的蚀刻装置，在该ECCP模式的蚀刻装置中，上部电极接地，下部电极连接到13.56MHz的高频电源，并且下部电极还连接到3.2MHz的低频电源。该ECCP模式的蚀刻装置可以对应作为衬底例如使用超过第十代的一边大约为3m的尺寸的衬底的情况。
通过上述步骤，可以制造将半导体层113用作沟道形成区的薄膜晶体管141。图3(A)示出这个阶段的截面图。此外，图6相当于这个阶段的俯视图。
在去除抗蚀剂掩模132之后，优选以200℃至600℃，典型的是以250℃至500℃进行热处理。本实施方式中，在炉中于氮气氛下以350℃进行1小时的热处理。通过该热处理，进行In-Ga-Zn-O类非单晶膜的原子级的重新排列。由于通过该热处理而释放阻碍载流子迁移的应变，所以在此的热处理(还包括光退火)是有效的。另外，进行热处理的时序只要在形成In-Ga-Zn-O类非单晶膜之后，就没有特别的限制，例如也可以在形成像素电极之后进行。
再者，也可以对半导体层113的沟道形成区的背面，所谓形成背沟道的面进行氧自由基处理。通过进行氧自由基处理，可以使薄膜晶体管成为常截止状态(normally-off)。另外，通过进行自由基处理，可以恢复半导体层113的露出的面的损伤。自由基处理在O2、N2O气氛下，或优选为包含氧的N2、He、Ar气氛下进行。另外，还可以在对上述气氛添加Cl2、CF4的气氛下进行自由基处理。自由基处理优选不加偏置(bias)地进行。
接着，形成覆盖薄膜晶体管141的保护绝缘层109。作为保护绝缘层109，可以使用利用溅射法等而得到的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等。
接着，进行第五光刻工序形成抗蚀剂掩模，并通过对保护绝缘层109的蚀刻来形成到达第二布线层115b的接触孔125。此外，通过该蚀刻，形成到达第二端子122的接触孔124、到达连接电极120的接触孔126。图3(B)示出去除抗蚀剂掩模之后的截面图。
接着，形成透明导电膜。作为透明导电膜的材料，通过溅射法、真空蒸镀法等形成氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2、简称为ITO)等。使用盐酸之类的溶液对这些材料进行蚀刻处理。然而，由于对ITO的蚀刻特别容易产生残渣，因此也可以使用氧化铟氧化锌合金(In2O3-ZnO)以改善蚀刻加工性。
接着，进行第六光刻工序形成抗蚀剂掩模，并通过蚀刻去除不需要的部分来形成像素电极层128。
此外，在该第六光刻工序中，以栅极绝缘膜102及保护绝缘层109为电介质，在电容部中使用电容布线123和像素电极层128形成存储电容(storage capacitor)。
另外，在该第六光刻工序中，使用抗蚀剂掩模覆盖第一端子及第二端子并使形成在端子部的透明导电膜127、129残留。透明导电膜127、129成为用来与FPC连接的电极或布线。形成在与第一端子118直接连接的连接电极120上的透明导电膜129是用作栅极布线的输入端子的用于连接的端子电极。形成在第二端子122上的透明导电膜127是用作信号线的输入端子的用于连接的端子电极。
接着，去除抗蚀剂掩模。图3(C)示出这个阶段的截面图。另外，图7相当于这个阶段的俯视图。
此外，图8(A)和图8(B)分别示出这个阶段的栅极布线端子部的截面图及俯视图。图8(A)相当于沿着图8(B)中的线C1-C2的截面图。在图8(A)中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的用于连接的端子电极。另外，在图8(A)中，端子部中使用与栅极布线相同的材料形成的第一端子151和使用与信号线相同的材料形成的连接电极153通过栅极绝缘层152的开口部互相重叠，并直接连接实现导通。另外，连接电极153与透明导电膜155通过设置在保护绝缘膜154的接触孔直接连接触实现导通。
另外，图8(C)及图8(D)分别示出信号线端子部的截面图及俯视图。此外，图8(C)相当于沿着图8(D)中的线D1-D2的截面图。在图8(C)中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的用于连接的端子电极。另外，在图8(C)中，端子部中使用与栅极布线相同的材料形成的电极156隔着栅极绝缘层152重叠于与信号线电连接的第二端子150的下方。电极156不与第二端子150电连接，通过将电极156设定为与第二端子150不同的电位，例如浮动状态、GND、0V等，可以形成用于应对杂波的电容或用于应对静电的电容。此外，第二端子150隔着保护绝缘膜154与透明导电膜155电连接。
根据像素密度设置多个栅极布线、信号线及电容布线。此外，在端子部中，排列配置多个具有与栅极布线相同的电位的第一端子、多个具有与信号线相同的电位的第二端子、多个具有与电容布线相同的电位的第三端子等。各端子的数量可以是任意的，实施者适当地决定各端子的数量即可。
像这样，通过六次的光刻工序，使用六个光掩模可以完成包括作为底栅型的n沟道型薄膜晶体管的薄膜晶体管141的像素薄膜晶体管部、存储电容。而且，通过对应于每一个像素将该像素薄膜晶体管部、存储电容配置为矩阵状来构成像素部，这样可以将其用作用来制造有源矩阵型显示装置的一个衬底。在本说明书中，为方便起见将这种衬底称为有源矩阵衬底。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层，以固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置与设置在对置衬底上的对置电极电连接的共同电极，并且在端子部中设置与共同电极电连接的第四端子。该第四端子是用来将共同电极设定为固定电位，例如GND、0V等的端子。
此外，本实施方式不局限于图7的像素结构。图9示出与图7不同的俯视图的例子。图9示出一例，其中不设置电容布线，并隔着保护绝缘膜及栅极绝缘层重叠像素电极与相邻的像素的栅极布线来形成存储电容。在此情况下，可以省略电容布线及与电容布线连接的第三端子。另外，在图9中，使用相同的附图标记说明与图7相同的部分。
在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在画面上形成显示图案。详细地说，通过在被选择的像素电极和对应于该像素电极的对置电极之间施加电压，进行配置在像素电极和对置电极之间的液晶层的光学调制，该光学调制被观察者识别为显示图案。
当液晶显示装置显示动态图像时，由于液晶分子本身的响应慢，所以有产生余象或动态图像模糊的问题。有一种被称为黑插入的驱动技术，在该驱动技术中为了改善液晶显示装置的动态图像特性，每隔一帧进行整个画面的黑显示。
此外，还有被称为倍速驱动的驱动技术，该技术通过将垂直同步频率设定为1.5倍以上，优选设定为2倍以上来改善动态特性。
另外，还有如下驱动技术：为了改善液晶显示装置的动态图像特性，作为背光灯使用多个LED(发光二极管)光源或多个EL光源等构成面光源，并使构成面光源的各光源独立地在一帧期间内进行间歇发光驱动。作为面光源，可以使用三种以上的LED或白色发光LED。由于可以独立地控制多个LED，因此也可以按照液晶层的光学调制的切换时序使LED的发光时序同步。因为在这种驱动技术中可以部分地关闭LED，所以尤其是在进行一个画面中的黑色显示区所占的比率高的图像显示的情况下，可以得到耗电量的减少效果。
通过组合这些驱动技术，可以比现有的液晶显示装置进一步改善液晶显示装置的动态图像特性等显示特性。
此外，在制造发光显示装置的情况下，因为将有机发光元件的一方电极(也称为阴极)设定为低电源电位，例如GND、0V等，所以在端子部中设置用来将阴极设定为低电源电位，例如GND、0V等的第四端子。此外，在制造发光显示装置的情况下，除了信号线及栅极布线之外还设置电源供给线。由此，在端子部中设置与电源供给线电连接的第五端子。
通过采用上述结构，可以在覆盖源电极层及漏电极层的端部和产生在该端部的台阶的至少一部分的半导体层中载流子没有阻碍地移动。此外，由于源电极层和包括形成沟道的区域的半导体层之间以及漏电极层和该半导体层之间的接触区具有充分的面积，所以可以减小接触电阻，还不容易产生接触电阻的不均匀。因此，可以提供因接触电阻的不均匀而产生的特性不均匀较少发生的薄膜晶体管。另外，由于可以使与源电极层及漏电极层连接的布线变厚，所以可以减小布线的电阻。
此外，本实施方式所得到的薄膜晶体管由于具有良好的特性，所以可以用于液晶显示装置或发光显示装置的像素部及驱动电路部。另外，通过与液晶显示元件、发光显示元件组合，可以提供电特性高且可靠性高的显示装置。
本实施方式所示的结构可以与其他实施方式所例示的结构适当地组合使用。
实施方式3
在本实施方式中，说明半导体装置的薄膜晶体管。具体而言，说明具有顶栅型薄膜晶体管的显示装置的像素部。
图10示出本实施方式的薄膜晶体管。图10(A)是俯视图，图10(B)是沿着图10(A)中的A1-A2及B1-B2截断的截面图。
在图10(A)和10(B)所示的薄膜晶体管144中，在衬底100上形成有成为源电极层及漏电极层的第一电极层114a及第二电极层114b。在第一电极层114a上设置有第一布线层115a，第二电极层114b上设置有第二布线层115b，第一电极层114a及第二电极层114b分别从第一布线层115a及第二布线层115b的端部向外侧延伸。此外，与第一电极层114a及第二电极层114b的侧面部和上表面部接触地形成半导体层113。另外，在半导体层113上形成栅极绝缘膜102，隔着栅极绝缘膜102与第一电极层114a及第二电极层114b的端部重叠形成栅电极层111。
第一电极层114a及第二电极层114b使用实施方式1和实施方式2所述的导电膜而同样地形成。在本实施方式中，形成20nm厚的钛膜作为下部导电膜，将该膜用于第一电极层114a及第二电极层114b。
此外，第一布线层115a及第二布线层115b也使用实施方式1和实施方式2所述的导电膜而同样地形成。在本实施方式中，形成150nm厚的铝膜作为上部导电膜，将该膜用于第一布线层115a及第二布线层115b。
半导体层113使用实施方式1和实施方式2所述的半导体膜而同样地形成。在本实施方式中，使用50nm厚的In-Ga-Zn-O类氧化物半导体。具有20nm的厚度的第一电极层114a及第二电极层114b足够薄，产生在衬底上的台阶较小。此外，台阶为具有50nm的厚度的半导体层113的厚度的一半以下，由此半导体层113可以很好地覆盖第一电极层114a及第二电极层114b的端部。其结果是，在越过台阶部的半导体层113中不产生空隙等阻碍载流子的移动的结构。
形成在半导体层113上的栅极绝缘膜102以及隔着栅极绝缘膜102与第一电极层114a及第二电极层114b的端部重叠而形成的栅电极层111分别使用实施方式1和实施方式2所述的材料而同样地形成。
通过采用上述结构，可以在覆盖源电极层及漏电极层的端部和产生在该端部的台阶的至少一部分的半导体层中载流子没有阻碍地移动。此外，由于源电极层和包括形成沟道的区域的半导体层之间以及漏电极层和该半导体层之间的接触区具有充分的面积，所以可以减小接触电阻，并不容易产生接触电阻的不均匀。因此，可以提供因接触电阻的不均匀而产生的特性的不均匀较少发生的薄膜晶体管。另外，由于可以使与源电极层及漏电极层连接的布线变厚，所以可以减小布线的电阻。本实施方式所示的结构可以与其他实施方式所例示的结构适当地组合使用。
实施方式4
在本实施方式中，说明使用两个实施方式1所述的薄膜晶体管的反相器电路。
使用反相器电路、电容、电阻等构成用来驱动像素部的驱动电路。在组合两个n沟道型TFT形成反相器电路的情况下，有组合增强型晶体管和耗尽型晶体管形成反相器电路的情况(以下称为EDMOS电路)以及使用两个增强型TFT形成反相器电路的情况(以下称为EEMOS电路)。在n沟道型TFT的阈值电压是正的情况下，定义为增强型晶体管，而在n沟道型TFT的阈值电压是负的情况下，定义为耗尽型晶体管。在本说明书中按照该定义进行描述。
将像素部和驱动电路形成在同一衬底上，并且在像素部中使用配置为矩阵状的增强型晶体管来切换对像素电极的电压施加的导通和截止。在本实施方式中，在配置于该像素部的增强型晶体管中形成具有在源电极层及漏电极层上的台阶部中载流子没有阻碍地移动的结构的半导体层，此外，由于源电极层和包括形成沟道的区域的半导体层之间以及漏电极层和该半导体层之间的接触区具有充分的面积，所以可以减小接触电阻，并不容易产生接触电阻的不均匀。因此，可以提供因接触电阻的不均匀而产生的特性的不均匀较少发生的薄膜晶体管。另外，由于可以使与源电极层及漏电极层连接的布线变厚，所以可以减小布线的电阻，其结果是可以以低耗电量驱动薄膜晶体管。
图11(A)示出EDMOS电路的等效电路。图11(B)及图11(C)所示的电路连接相当于图11(A)，并且它是第一薄膜晶体管430a是增强型n沟道型晶体管，而第二薄膜晶体管430b是耗尽型n沟道型晶体管的例子。
作为在同一衬底上制造增强型n沟道型晶体管和耗尽型n沟道型晶体管的方法，例如使用不同的材料及不同的成膜条件制造第一半导体层403a和第二半导体层403b。此外，也可以作为半导体使用氧化物半导体，在氧化物半导体层的上下设置栅电极控制阈值，对栅电极施加电压以使得一方TFT成为常开启状态，并使得另一方TFT成为常截止状态而构成EDMOS电路。
另外，不局限于EDMOS电路，通过作为第一薄膜晶体管430a及第二薄膜晶体管430b采用增强型n沟道型晶体管，可以制造EEMOS电路。在此情况下，将第三电极层404c、第三布线层405c与第二栅电极层401b连接以代替将第二电极层404b、第二布线层405b与第二栅电极层401b连接。
图11(B)示出驱动电路的反相器电路的俯视图。图11(B)中的虚线Z1-Z2截断的截面相当于图11(C)。图11所示的第一薄膜晶体管430a、第二薄膜晶体管430b是本发明的一个方式的反交错型薄膜晶体管。
图11(C)所示的第一薄膜晶体管430a中，在衬底400上设置有第一栅电极层401a，在第一栅电极层401a上设置有栅极绝缘层402，在栅极绝缘层402上形成有成为源电极层及漏电极层的第一电极层404a及第二电极层404b。在第一电极层404a上设置有第一布线层405a，在第二电极层404b上设置有第二布线层405b，第一电极层404a及第二电极层404b分别从第一布线层405a和第二布线层405b的端部向外侧延伸。第一半导体层403a与第一电极层404a及第二电极层404b的侧面部和上表面部接触地形成。
同样地，在第二薄膜晶体管430b中，在衬底400上设置有第二栅电极层401b，在第二栅电极层401b上设置有栅极绝缘膜402，在栅极绝缘膜402上形成成为源电极层及漏电极层的第二电极层404b及第三电极层404c。在第二电极层404b上设置有第二布线层405b，第三电极层404c上设置有第三布线层405c，第二电极层404b及第三电极层404c分别从第二布线层405b和第三布线层405c的端部向外侧延伸。第二半导体层403b与第二电极层404b及第三电极层404c的侧面部和上表面部接触地形成。
在此，电极层404b通过形成在栅极绝缘膜402中的接触孔406直接与第二栅电极层401b连接。第一半导体层403a及第二半导体层403b的至少一部分接触于栅极绝缘膜402的上表面而设置。每个部分的结构和材料参照实施方式2的薄膜晶体管。
第一布线层405a是接地电位的电源线(接地电源线)。该接地电位的电源线也可以是被施加负电压VDL的电源线(负电源线)。第三布线层405c是被施加正电压VDD的电源线(正电源线)。
如图11(C)所示那样，电连接到第一半导体层403a和第二半导体层403b的双方的第二电极层404b通过形成在栅极绝缘膜402中的接触孔406与第二薄膜晶体管430b的第二栅电极层401b直接连接。通过第二电极层404b与第二栅电极层401b直接连接，与隔着其他导电膜，例如透明导电膜连接的情况相比，可以缩小连接界面，并降低连接电阻。此外，由于可以实现接触孔数的减少，所以可以使接触孔所占面积缩小。
通过采用上述结构，可以在覆盖源电极层及漏电极层的端部和产生在该端部的台阶的至少一部分的半导体层中载流子没有阻碍地移动。此外，由于源电极层和包括形成沟道的区域的半导体层之间以及漏电极层和该半导体层之间的接触区具有充分的面积，所以可以减小接触电阻，并不容易产生接触电阻的不均匀。因此，可以提供因接触电阻的不均匀而产生的特性的不均匀较少发生的薄膜晶体管。另外，由于可以使与源电极层及漏电极层连接的布线变厚，所以可以减小布线的电阻。
能够以高可靠性且低耗电量驱动使用两个具有上述结构的薄膜晶体管的反相器电路。
本实施方式所示的结构可以与其他实施方式所例示的结构适当地组合使用。
实施方式5
本实施方式中，使用图12A至图17对作为半导体装置的一例的显示装置中，在同一衬底上至少制作驱动电路的一部分和配置在像素部中的薄膜晶体管的例子进行如下说明。
此外，在本实施方式中将In-Ga-Zn-O类氧化物用于半导体层，与其他实施方式例示的方法同样地在与驱动电路的至少一部分同一衬底上配置、形成薄膜晶体管。将驱动电路中可以由n沟道型TFT构成的驱动电路的一部分与像素部的薄膜晶体管形成在同一衬底上。
图12(A)示出作为半导体装置的一例的有源矩阵型液晶显示装置的框图的一例。图12(A)所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择了的像素输入视频信号的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303在列方向上延伸而配置的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接，并通过从扫描线驱动电路5302在行方向上延伸而配置的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接，并具有对应于信号线S1-Sm以及扫描线G1-Gn配置为矩阵形的多个像素(未图示)。并且，各像素与信号线Sj(信号线S1-Sm中的任一个)、扫描线Gi(扫描线G1-Gn中的任一个)连接。
此外，参照图13说明包括实施方式1至实施方式3所例示的n沟道型TFT的信号线驱动电路。
图13所示的信号线驱动电路包括：驱动器IC5601；开关组5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关组5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关组5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关组5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线(信号线Sm-2、信号线Sm-1、信号线Sm(m＝3M))。例如，第J列的布线5621_J(布线5621_1至布线5621_M中的任一个)分别通过开关组5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj(j＝3J)。
对第一布线5611、第二布线5612、第三布线5613分别输入信号。
驱动器IC5601优选使用单晶半导体形成。再者，开关组5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选通过FPC等连接驱动器IC5601和开关组5602_1至5602_M。或者，也可以通过与像素部贴合在同一衬底上等地设置单晶半导体层，来形成驱动器IC5601。
接着，参照图14的时序图说明图13所示的信号线驱动电路的工作。图14的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图13的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图14相同的工作。
图14的时序图示出第J列的布线5621_J分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj的情况。
图14的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通/截止的时序5703a、第二薄膜晶体管5603b的导通/截止的时序5703b、第三薄膜晶体管5603c的导通/截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，分别对布线5621_1至布线5621_M输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号被输入到信号线Sj-2，在第二子选择期间T2中输入到布线5621_J的视频信号被输入到信号线Sj-1，在第三子选择期间T3中输入到布线5621_J的视频信号被输入到信号线Sj。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为数据_j-2、数据_j-1、数据_j。
如图14所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的数据_j-2通过第一薄膜晶体管5603a被输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的数据_j-1通过第二薄膜晶体管5603b被输入到信号线Sj-1。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的数据_j通过第三薄膜晶体管5603c被输入到信号线Sj。
据此，图13的信号线驱动电路通过将一个栅极选择期间分割为三个从而可以在一个栅极选择期间中从一个布线5621将视频信号输入到三个信号线。因此，图13的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，可以提高图13的信号线驱动电路的可靠性、成品率等。
只要能够如图13所示，将一个栅极选择期间分割为多个子选择期间，并在各多个子选择期间中从任一个布线向多个信号线分别输入视频信号，就对于薄膜晶体管的配置、数量及驱动方法等没有限制。
例如，当在三个以上的子选择期间的每个中从一个布线将视频信号分别输入到三个以上的信号线时，可追加薄膜晶体管及用来控制薄膜晶体管的布线。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，一个子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一例，也可以如图15的时序图所示，将一个栅极选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图15的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止的时序5803a、第二薄膜晶体管5603b的导通/截止的时序5803b、第三薄膜晶体管5603c的导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图15所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c被分别输入到信号线Sj-2、信号线Sj-1、信号线Sj。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的数据_j-2通过第一薄膜晶体管5603a被输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的数据_j-1通过第二薄膜晶体管5603b被输入到信号线Sj-1。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的数据_j通过第三薄膜晶体管5603c被输入到信号线Sj。
据此，因为采用了图15的时序图的图13的信号线驱动电路可以通过在子选择期间之前提供预充电期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。在图15中，使用相同的附图标记来表示与图14相同的部分，并省略对于同一部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接到一行的像素的晶体管的栅电极。而且，由于需要将一行上的像素的晶体管同时导通，因此使用能够产生大电流的缓冲器。
参照图16和图17说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图16示出移位寄存器的电路结构。图16所示的移位寄存器由触发器5701_1至5701_n的多个触发器构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图16的移位寄存器的连接关系。第一级触发器5701_1连接到第一布线5711、第二布线5712、第四布线5714、第五布线5715、第七布线5717_1及第七布线5717_2。另外，第二级触发器5701_2连接到第三布线5713、第四布线5714、第五布线5715、第七布线5717_1、第七布线5717_2及第七布线5717_3。
与此同样，第i级触发器5701_i(触发器5701_1至5701_n中的任一个)连接到第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_i-1、第七布线5717_i及第七布线5717_i+1。在此，在i为奇数的情况下，第i级触发器5701_i连接到第二布线5712，在i为偶数的情况下，第i级触发器5701_i连接到第三布线5713。
另外，第n级触发器5701_n连接到第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_n-1、第七布线5717_n及第六布线5716。
第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，使用图17说明图16所示的触发器的详细结构。图17所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅极-源极间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。
另外，图17所示的触发器具有第一布线5501、第二布线5502、第三布线5503、第四布线5504、第五布线5505及第六布线5506。
在本实施方式中示出所有薄膜晶体管采用增强型n沟道型晶体管的例子，但是没有特别的限制，例如即使使用耗尽型n沟道型晶体管也可以驱动驱动电路。
接着，示出图17所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。
第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极的连接部为节点5544。
第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
在第i级触发器5701_i中，图17中的第一布线5501和图16中的第七布线5717_i-1连接。另外，图17中的第二布线5502和图16中的第七布线5717_i+1连接。另外，图17中的第三布线5503和第七布线5717_i连接。而且，图17中的第六布线5506和第五布线5715连接。
在i为奇数的情况下，图17中的第四布线5504连接到图16中的第二布线5712，在i为偶数的情况下，图17中的第四布线5504连接到图16中的第三布线5713。另外，图17中的第五布线5505和图16中的第四布线5714连接。
在第一级触发器5701_1中，图17中的第一布线5501连接到图16中的第一布线5711。另外，在第n级触发器5701_n中，图17中的第二布线5502连接到图16中的第六布线5716。
此外，也可以仅使用实施方式1至实施方式3例示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为实施方式1至实施方式3例示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，由于实施方式1至实施方式3例示的n沟道型TFT利用In-Ga-Zn-O类非单晶膜的源区或漏区减少寄生电容，因此频率特性(称为f特性)高。例如，由于可以使用实施方式1至实施方式3例示的n沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率或实现黑屏插入等。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。此外，通过使用多个扫描线驱动电路对同一扫描线输出信号，有利于显示装置的大型化。
此外，在制造作为半导体装置的一例的有源矩阵型发光显示装置的情况下，因为至少在一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图12(B)示出有源矩阵型发光显示装置的框图的一例。
图12(B)所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素输入视频信号的信号线驱动电路5403。
在输入到图12(B)所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用面积灰度法或时间灰度法进行灰度显示。面积灰度法是一种通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素来进行灰度显示的驱动法。此外，时间灰度法是一种通过控制像素发光的期间来进行灰度显示的驱动法。
因为发光元件的响应速度比液晶元件等高，所以与液晶元件相比更适合于时间灰度法。具体而言，在采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长度，并可以进行灰度显示。
在图12(B)所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个开关TFT时，使用第一扫描线驱动电路5402生成输入到作为一方的开关TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到作为另一方的开关TFT的栅极布线的第二扫描线的信号。但是，也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关TFT的数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，又可以使用多个扫描线驱动电路生成输入到多个扫描线的所有信号。
此外，在发光显示装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外，也可以仅使用实施方式1至实施方式3例示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路除了液晶显示装置及发光显示装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性、其耗电量比其他显示装置小、可形成为薄且轻的形状。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有包含具有正电荷的第一粒子和具有负电荷的第二粒子的多个微囊，并且通过对微囊施加电场使微囊中的粒子向相互相反的方向移动，以仅显示集中在一方的粒子的颜色。第一粒子或第二粒子包含染料，并且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
电泳显示器是利用所谓的介电泳效应的显示器。在该介电泳效应中，介电常数高的物质移动到高电场区。电泳显示器不需要液晶显示装置所需的偏振片，因此可以使其厚度和重量减少一半。
将在溶剂中分散有上述微囊的材料称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊，使得微囊夹在两个电极之间就制得了有源矩阵型显示装置，若对微囊施加电场，则可以进行显示。例如，可以使用利用与其他实施方式例示的方法同样地形成的薄膜晶体管来得到的有源矩阵衬底。
此外，作为微囊中的第一粒子及第二粒子，可采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的复合材料。
本实施方式例示的显示装置安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
本实施方式所示的结构可以与其他实施方式所例示的结构适当地组合使用。
实施方式6
通过制造实施方式1至实施方式3例示的薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路，从而可以制造具有显示功能的半导体装置(也称为显示装置)。此外，可以将使用了实施方式1至实施方式3例示的薄膜晶体管的驱动电路的一部分或全部与像素部一体地形成在同一衬底上，从而形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)元件、有机EL元件等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示媒体。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，本发明的一个方式涉及一种元件衬底，该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一个方式，并且该元件衬底在多个各像素中分别具备用于将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，而可以采用各种方式。
本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。另外，显示装置还包括安装有连接器，诸如FPC(FlexiblePrinted Circuit；柔性印刷电路)、TAB(Tape Automated Bonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板固定到TAB带或TCP端部的模块；通过COG(Chip OnGlass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，参照图18说明相当于半导体装置的一个方式的液晶显示面板的外观及截面。图18(A)、18(B)是一种面板的俯视图，其中利用密封材料4005将包括用作氧化物半导体层的形成在第一衬底4001上的其他实施方式例示的In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001和第二衬底4006之间。图18(C)相当于沿着图18(A)、18(B)的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001和第二衬底4006密封。此外，在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
对于另行形成的驱动电路的连接方法没有特别的限制，可以采用COG方法、引线键合方法或TAB方法等。图18(A)是通过COG方法安装信号线驱动电路4003的例子，而图18(B)是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图18(C)中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
薄膜晶体管4010、4011可以应用其他实施方式例示的包括用作氧化物半导体层的In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，并且隔着绝缘层4032、4033夹有液晶层4008。
作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF膜之间或聚酯膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。还可以使用球状间隔物。另外，对置电极层4031与设置在与薄膜晶体管4010同一衬底上的共同电位线电连接。使用共同连接部，可以通过配置在一对衬底之间的导电性粒子电连接对置电极层4031和共同电位线。此外，将导电性粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾醇型液晶的温度上升时即将从胆甾醇相转变到各向同性相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围，使用混合有5重量％以上的手性试剂的液晶组合物而形成液晶层4008。包含显示蓝相的液晶和手性试剂的液晶组合物的响应速度慢，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理，从而视角依赖小。
另外，虽然本实施方式示出透射型液晶显示装置的例子，但是本发明的一个方式也可以应用于反射型液晶显示装置或半透射型液晶显示装置。
另外，虽然在本实施方式的液晶显示装置中示出在衬底的外侧(可见的一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑底的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖其他实施方式例示的薄膜晶体管，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等污染杂质的侵入，所以优选采用致密的膜。利用溅射法由氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层形成保护膜即可。虽然在本实施方式中示出利用溅射法形成保护膜的例子，但是并不局限于此，可使用各种方法形成保护膜。
在本实施方式中，作为保护膜形成叠层结构的绝缘层4020。在本实施方式中，作为绝缘层4020的第一层，利用溅射法形成氧化硅膜。当作为保护膜使用氧化硅膜时，对用作源电极层及漏电极层的铝膜的小丘防止有效。
利用溅射法形成氮化硅膜作为绝缘层4020的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等可动离子侵入到半导体区中而使TFT的电特性变化。
另外，也可以在形成保护膜之后进行对氧化物半导体层的退火(300℃至400℃)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、聚硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜来形成绝缘层4021。
另外，聚硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。聚硅氧烷类树脂也可以使用有机基(例如烷基或芳基)或氟基作为取代基。另外，有机基也可以具有氟基。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等。在使用材料液形成绝缘层4021的情况下，也可以在进行焙烧的工序中同时进行对氧化物半导体层的退火(300℃至400℃)。通过兼作绝缘层4021的焙烧工序和对氧化物半导体层的退火，可以高效地制造半导体装置。
作为像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(下面表示为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组合物来形成像素电极层4030、对置电极层4031。使用导电组合物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组合物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004、像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子电极4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图18中示出另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图19示出使用应用本发明的一个方式制造的TFT衬底2600来构成液晶显示模块作为半导体装置的一例。
图19是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、扩散板2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，并且其中安装有控制电路及电源电路等外部电路。此外，也能够以在偏振片和液晶层之间具有相位差板的状态层叠。
作为液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向排列；Patterned Vertical Alignment)模式、ASM(轴对称排列微胞；AxiallySymmetric aligned Micro-cell)模式、OCB(光学补偿双折射；Optically Compensated Birefringence)模式、FLC(铁电性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反铁电性液晶；AntiFerroelectric Liquid Crystal)模式等。
本实施方式例示的液晶显示面板安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。
实施方式7
在本实施方式中，作为应用了其他实施方式例示的薄膜晶体管的半导体装置示出电子纸的例子。
在图20中，作为半导体装置的例子示出有源矩阵型电子纸。作为用于半导体装置的薄膜晶体管581，可以应用其他实施方式例示的薄膜晶体管。
图20的电子纸是采用扭转球显示方式(twist ball type)的显示装置的例子。扭转球显示方式是将分别涂成白色和黑色的球形粒子配置在作为用于显示元件的电极层的第一电极层及第二电极层之间，并使在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，藉此进行显示的方法。
配置在衬底580和衬底596之间的薄膜晶体管581是顶栅结构的薄膜晶体管，其源电极层或漏电极层通过在绝缘层583、584和585中形成的开口与第一电极层587接触，从而使薄膜晶体管581与第一电极层587电连接。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a、白色区590b，并且其周围包括充满了液体的空洞594，球形粒子589的周围充满有树脂等填料595(参照图20)。在本实施方式中，第一电极层587相当于像素电极，第二电极层588相当于共同电极。第二电极层588与设置在与薄膜晶体管581同一衬底上的共同电位线电连接。可使用其他实施方式例示的任一个共同连接部通过配置在一对衬底之间的导电性粒子将第二电极层588和共同电位线电连接。
此外，还可以使用电泳元件代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒向相反方向移动，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助光源。此外，耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像，因此即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发送源，也能够储存显示过的图像。
本实施方式例示的电子纸安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。
实施方式8
在本实施方式中，作为应用其他实施方式例示的薄膜晶体管的半导体装置示出发光显示装置的例子。在本实施方式中，通过利用使用电致发光的发光元件来示出显示装置所具有的显示元件。根据其发光材料是有机化合物还是无机化合物来区分利用电致发光的发光元件，一般来说，前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以使电流流过。然后，由于这些载流子(电子和空穴)的重结合，发光有机化合物形成激发态，并且当该激发态恢复到基态时得以发光。根据这种机制，该发光元件称为电流激励型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，并且其发光机制是利用施主能级和受主能级的施主-受主重结合型发光。薄膜型无机EL元件具有利用电介质层夹住发光层并还利用电极夹住该夹有发光层的电介质层的结构，并且其发光机制是利用金属离子的内壳电子跃迁的局部型发光。在本实施方式中使用有机EL元件作为发光元件来进行说明。
图21是作为应用本发明的一个实施方式的半导体装置的例子，示出能够应用数字时间灰度级驱动(digital time grayscale driving)的像素结构的一例的图。
以下对能够应用数字时间灰度级驱动的像素的结构及像素的工作进行说明。在本实施方式中示出在一个像素中使用两个n沟道型晶体管的例子，在该n沟道型晶体管中将实施方式1至实施方式3例示的氧化物半导体层(In-Ga-Zn-O类非单晶膜)用作沟道形成区。
像素6400包括：开关晶体管6401、驱动晶体管6402、发光元件6404以及电容元件6403。在开关晶体管6401中，栅极连接于扫描线6406，第一电极(源电极及漏电极中的一方)连接于信号线6405，第二电极(源电极及漏电极中的另一方)连接于驱动晶体管6402的栅极。在驱动晶体管6402中，栅极通过电容元件6403连接于电源线6407，第一电极连接于电源线6407，第二电极连接于发光元件6404的第一电极(像素电极)。发光元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位线电连接，将该连接部分用作共同连接部，并且具有图1(A)、图2(A)或图3(A)所示的结构即可。
此外，将发光元件6404的第二电极(共同电极6408)设置为低电源电位。另外，低电源电位是指以电源线6407所设定的高电源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404上，为了使电流流过发光元件6404以使发光元件6404发光，以使高电源电位与低电源电位的电位差成为发光元件6404的正向阈值电压以上的方式分别设定其电位。
另外，还可以使用驱动晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成有电容。
在此，在采用电压输入电压驱动方式的情况下，对驱动晶体管6402的栅极输入能够使驱动晶体管6402充分成为导通或截止的两个状态的视频信号。即，驱动晶体管6402在线形区域进行工作。由于驱动晶体管6402在线形区域进行工作，将比电源线6407的电压高的电压施加到驱动晶体管6402的栅极上。另外，对信号线6405施加(电源线电压+驱动晶体管6402的Vth)以上的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图21相同的像素结构。
当进行模拟灰度级驱动时，对驱动晶体管6402的栅极施加(发光元件6404的正向电压+驱动晶体管6402的Vth)以上的电压。发光元件6404的正向电压是指得到所希望的亮度时的电压，至少包括正向阈值电压。此外，通过输入使驱动晶体管6402在饱和区域中工作的视频信号，可以使电流流过发光元件6404。为了使驱动晶体管6402在饱和区域中工作，使电源线6407的电位高于驱动晶体管6402的栅极电位。当以视频信号为模拟信号时，可以使对应于该视频信号的电流流过发光元件6404，以进行模拟灰度级驱动。
此外，图21所示的像素结构不局限于此。例如，也可以对图21所示的像素另外添加开关、电阻元件、电容元件、晶体管或逻辑电路等。
接着，参照图22说明发光元件的结构。在本实施方式中，以驱动TFT是n型的情况为例子来说明像素的截面结构。用于图22(A)、22(B)和22(C)的半导体装置的驱动TFT7001、7011、7021可以与实施方式1至3例示的薄膜晶体管同样地制造，其是包括用作氧化物半导体层的In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管。
发光元件的阳极及阴极中的至少一方是透明的得以发光即可。而且，有如下结构的发光元件，即在衬底上形成薄膜晶体管及发光元件，并从与衬底相反的面发光的顶部发射、从衬底一侧的面发光的底部发射、以及从衬底一侧的面及与衬底相反的面发光的双面发射。本发明的像素结构可以应用于任何发射结构的发光元件。
参照图22(A)说明顶部发射结构的发光元件。
在图22(A)中示出当驱动TFT7001是n型，并且在发光元件7002中产生的光从发光层7004发射到阳极7005一侧(与衬底相反一侧)时的像素的截面图。在图22(A)中，发光元件7002的阴极7003和驱动TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。作为阴极7003，只要是功函数小且反射光的导电材料就可以使用各种材料。例如，优选采用Ca、Al、MgAg、AlLi等。而且，发光层7004可以由单层或多个层的叠层构成。在由多个层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。不需要设置上述的所有层。使用具有透射光的透光性的导电材料形成阳极7005，也可以使用具有透光性的导电材料例如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(下面，表示为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
使用阴极7003及阳极7005夹住发光层7004的区域相当于发光元件7002。在图22(A)所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图22(B)说明底部发射结构的发光元件。图22B示出在驱动TFT7011是n型，并且在发光元件7012中产生的光从发光层发射到阴极7013一侧(衬底侧)的情况下的像素的截面图。在图22(B)中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用于反射光或进行遮光的屏蔽膜7016。与图22(A)的情况同样地，阴极7013只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透射光的程度(优选为5nm至30nm左右)。例如，也可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图22(A)同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透射光，但是可以与图22(A)同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色颜料的树脂等。
由阴极7013及阳极7015夹住发光层7014的区域相当于发光元件7012。在图22(B)所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图22(C)说明双面发射结构的发光元件。在图22(C)中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，而在阴极7023上按顺序层叠有发光层7024、阳极7025。与图22(A)的情况同样地，作为阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透射光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图22(A)同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图22(A)同样地使用具有透射光的透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图22(C)所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧双方。
虽然在本实施方式中描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
本实施方式所示的半导体装置不局限于图22所示的结构而可以根据本发明的技术思想进行各种变形。
接着，参照图23说明相当于应用其他实施方式例示的薄膜晶体管的半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图23(A)是一种面板的俯视图，其中利用密封材料在第一衬底与第二衬底之间密封有形成在第一衬底上的薄膜晶体管及发光元件。图23(B)相当于沿着图23(A)的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样，发光显示面板优选使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)及覆盖材料进行封装(密封)以不暴露于空气。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图23(B)中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
作为薄膜晶体管4509、4510可以应用包括用作氧化物半导体层的In-Ga-Zn-O类非单晶膜的可靠性高的其他实施方式例示的薄膜晶体管。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。虽然发光元件4511的结构是第一电极层4517、电场发光层4512、第二电极层4513的叠层结构，但是不局限于本实施方式所示的结构。可以根据从发光元件4511发光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使用感光材料在第一电极层4517上形成开口部，并将其开口部的侧壁形成为具有连续的曲率的倾斜面。
电场发光层4512既可以由单层构成，又可以由多个层的叠层构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519与FPC4518a所具有的端子电连接。
位于从发光元件4511发光的方向上的第二衬底4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。
此外，作为填料4507，除了氮及氩等惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料4507使用氮。
另外，若有需要，也可以在发光元件的光射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是可利用表面的凹凸来扩散反射光以降低眩光的处理。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路安装。此外，也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分安装。本实施方式不局限于图23的结构。
本实施方式例示的发光显示装置安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。
实施方式9
本发明的一个方式的显示装置可以应用于电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等交通工具的车厢广告、信用卡等各种卡片中的显示等。图24以及图25示出电子设备的一例。
图24A示出使用电子纸制造的招贴2631。在广告媒体是纸印刷物的情况下用手进行广告的交换，但是如果使用应用本发明的一个方式的电子纸，则可以在短时间内改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。招贴也可以采用以无线的方式收发信息的结构。
此外，图24(B)示出电车等交通工具的车厢广告2632。在广告媒体是纸印刷物的情况下用手进行广告的交换，但是如果使用应用本发明的一个方式的电子纸，则可以在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以得到稳定的图像。车厢广告也可以采用以无线的方式收发信息的结构。
另外，图25示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，并且能够以该轴部2711为轴进行开闭工作。通过这种结构，可以进行如纸书籍那样的工作。
框体2701安装有显示部2705，而框体2703安装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图25中的显示部2705)中可以显示文章，而在左边的显示部(图25中的显示部2707)中可以显示图像。
此外，在图25中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。也可以采用在与框体的显示部同一个面具备键盘及定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等各种电缆连接的端子等)、记录媒体插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等后下载的结构。
本实施方式例示的显示装置安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。
实施方式10
根据本发明的一个方式的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、影像拍摄装置如数码相机及数码摄像机等、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等大型游戏机等。
图26(A)示出电视装置9600的一例。在电视装置9600中，框体9601安装有显示部9603。利用显示部9603可以显示图像。此外，在本实施方式中示出利用支架9605支撑框体9601的结构。
可以通过框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。通过遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
电视装置9600采用具备接收机及调制解调器等的结构。可以通过接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图26(B)示出数码相框9700的一例。例如，在数码相框9700中，框体9701安装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等各种电缆连接的端子等)、记录媒体插入部等的结构。这种结构也可以安装到与显示部同一个面，但是通过将它设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数码相框9700既可以采用以无线的方式收发信息的结构，又能够以无线的方式提取所希望的图像数据并进行显示的结构。
图27(A)示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图27(A)所示的便携式游戏机还具备扬声器部9884、记录媒体插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(即，具有测定如下因素的功能的器件：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用如下结构即可：至少具备根据本发明的一个方式的半导体装置。因此，可以采用适当地设置有其它附属设备的结构。图27(A)所示的便携式游戏机具有如下功能：读出储存在记录媒体中的程序或数据并将它显示在显示部上；以及通过与其他便携式游戏机进行无线通信而共享信息。图27(A)所示的便携式游戏机所具有的功能不局限于此，还可以具有各种各样的功能。
图27(B)示出作为大型游戏机的投币机9900的一例。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900还具备如起动手柄或停止开关等操作单元、投币口、扬声器等。当然，投币机9900的结构不局限于此，只要采用如下结构即可：至少具备根据本发明的一个方式的半导体装置。因此，可以采用适当地设置有其它附属设备的结构。
图28示出移动电话机1000的一例。移动电话机1000除了安装在框体1001中的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、传声器1006等。
图28所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来进行打电话或输入电子邮件等操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示与输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作即可。在此情况下，优选的是在显示部1002的画面的大多部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，能够判断移动电话机1000的方向(竖向还是横向)而对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作来切换画面模式。此外，还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也能够以将画面模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002来拍摄掌纹、指纹等，从而可以进行身份识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的传感用光源，可以拍摄手指静脉、手掌静脉等。
本实施方式例示的电子设备安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。

Claims (11)

1.一种半导体装置，包括：
栅电极层；
所述栅电极层上的栅极绝缘膜；
所述栅极绝缘膜上的、其端部与所述栅电极层重叠的第一电极层及第二电极层；
所述第一电极层上的第一布线层；
所述第二电极层上的第二布线层；以及
所述栅电极层上的氧化物半导体层，
其中，所述第一电极层延伸超过所述第一布线层的端部，
所述第二电极层延伸超过所述第二布线层的端部，
所述第一电极层的侧面及上表面以及所述第二电极层的侧面及上表面与所述氧化物半导体层电连接，
并且，所述栅电极层上的所述栅极绝缘膜在与所述第一电极层接触的区域和与所述第二电极层接触的区域之间具有与所述氧化物半导体层接触的区域。
2.根据权利要求1所述的半导体装置，其中，从所述第一电极层的端部到所述第一布线层的端部的宽度或从所述第二电极层的端部到所述第二布线层的端部的宽度为0.2μm-5μm。
3.根据权利要求1所述的半导体装置，其中，所述氧化物半导体层的厚度为5nm-200nm；
并且所述第一电极层或所述第二电极层的厚度为5nm-200nm。
4.根据权利要求1所述的半导体装置，其中，所述第一布线层的侧面及上表面以及所述第二布线层的侧面及上表面与所述氧化物半导体层电连接。
5.一种半导体装置，包括：
第一电极层及第二电极层；
所述第一电极层上的第一布线层；
所述第二电极层上的第二布线层；
所述第一电极层及所述第二电极层上的氧化物半导体层；
所述氧化物半导体层上的栅极绝缘膜；以及
隔着所述栅极绝缘膜与所述第一电极层及所述第二电极层的端部重叠的栅电极层，
其中，所述第一电极层延伸超过所述第一布线层的端部，
所述第二电极层延伸超过所述第二布线层的端部，
并且，所述第一电极层的侧面及上表面以及所述第二电极层的侧面及上表面与所述氧化物半导体层电连接。
6.根据权利要求5所述的半导体装置，其中，从所述第一电极层的端部到所述第一布线层的端部的宽度或从所述第二电极层的端部到所述第二布线层的端部的宽度为0.2μm-5μm。
7.根据权利要求5所述的半导体装置，
其中，所述氧化物半导体层的厚度为5nm-200nm；
并且所述第一电极层或所述第二电极层的厚度为5nm-200nm。
8.根据权利要求5所述的半导体装置，其中，所述第一布线层的侧面及上表面以及所述第二布线层的侧面及上表面与所述氧化物半导体层电连接。
9.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘膜；
在所述栅极绝缘膜上形成其端部与所述栅电极层重叠的第一电极层及第二电极层；
在所述第一电极层上形成第一布线层，使得所述第一电极层延伸超过所述第一布线层的端部，并且在所述第二电极层上形成第二布线层，使得所述第二电极层延伸超过所述第二布线层的端部；以及
形成氧化物半导体层，以与所述第一电极层的侧面及上表面以及所述第二电极层的侧面及上表面电连接，
其中，所述栅极绝缘膜在与所述第一电极层接触的区域和与所述第二电极层接触的区域之间具有与所述氧化物半导体层接触的区域。
10.根据权利要求9所述的半导体装置的制造方法，其中，所述栅极绝缘膜上与所述氧化物半导体层接触的区域与所述栅电极层重叠。
11.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成第一电极层及第二电极层；
在所述第一电极层上形成第一布线层，使得所述第一电极层延伸超过所述第一布线层的端部，并且在所述第二电极层上形成第二布线层，使得所述第二电极层延伸超过所述第二布线层的端部；
形成氧化物半导体层，以与所述第一电极层的侧面及上表面以及所述第二电极层的侧面及上表面电连接；
在所述氧化物半导体层上形成栅极绝缘膜；以及
隔着所述栅极绝缘膜与所述第一电极层及所述第二电极层的端部重叠地形成栅电极层。
CN201010126485.0A 2009-02-25 2010-02-23 半导体装置以及其制造方法 Active CN101814530B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009042575 2009-02-25
JP2009-042575 2009-02-25

Publications (2)

Publication Number Publication Date
CN101814530A true CN101814530A (zh) 2010-08-25
CN101814530B CN101814530B (zh) 2015-05-06

Family

ID=42621714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010126485.0A Active CN101814530B (zh) 2009-02-25 2010-02-23 半导体装置以及其制造方法

Country Status (5)

Country Link
US (1) US8841661B2 (zh)
JP (7) JP5651347B2 (zh)
KR (2) KR101669608B1 (zh)
CN (1) CN101814530B (zh)
TW (1) TWI487106B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477440A (zh) * 2011-09-26 2013-12-25 松下电器产业株式会社 有机薄膜晶体管
CN103762247A (zh) * 2014-01-10 2014-04-30 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及有机发光显示面板
CN104733491A (zh) * 2013-12-20 2015-06-24 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN105917471A (zh) * 2013-11-15 2016-08-31 赢创德固赛有限公司 低接触电阻薄膜晶体管
CN107273973A (zh) * 2015-10-23 2017-10-20 株式会社半导体能源研究所 半导体装置及电子设备
CN109545822A (zh) * 2017-09-22 2019-03-29 三星电子株式会社 显示面板以及具有所述显示面板的显示装置
CN110190028A (zh) * 2019-06-10 2019-08-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板制备方法
CN113314545A (zh) * 2015-04-20 2021-08-27 株式会社半导体能源研究所 半导体装置及电子设备
CN114823916A (zh) * 2022-04-22 2022-07-29 北海惠科光电技术有限公司 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI485851B (zh) * 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101391964B1 (ko) 2010-04-02 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011129227A1 (ja) * 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
KR20180135118A (ko) 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5745838B2 (ja) * 2010-12-28 2015-07-08 三菱電機株式会社 薄膜トランジスタ及びその製造方法
DE112012000601T5 (de) 2011-01-28 2014-01-30 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
US8809854B2 (en) * 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
TWI718330B (zh) 2016-08-24 2021-02-11 日商半導體能源硏究所股份有限公司 半導體裝置及其製造方法
JP6768462B2 (ja) * 2016-11-17 2020-10-14 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタの製造方法
CN109037273B (zh) * 2017-06-08 2020-06-09 京东方科技集团股份有限公司 有机发光二极管阵列基板及其制备方法、显示装置
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
TWI703370B (zh) * 2019-02-22 2020-09-01 友達光電股份有限公司 畫素陣列基板
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783458A (zh) * 2004-11-26 2006-06-07 Nec液晶技术株式会社 制造显示设备的方法和形成图案的方法
US20070187760A1 (en) * 2006-02-02 2007-08-16 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
CN101226901A (zh) * 2006-12-14 2008-07-23 三星电子株式会社 薄膜晶体管、薄膜晶体管基板及其制造方法

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63190385A (ja) * 1987-02-02 1988-08-05 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
KR950003235B1 (ko) * 1991-12-30 1995-04-06 주식회사 금성사 반도체 소자의 구조
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05326553A (ja) 1992-05-25 1993-12-10 Fujitsu Ltd スタガ型薄膜トランジスタ及びその製造方法
JP3136193B2 (ja) * 1992-06-05 2001-02-19 富士通株式会社 薄膜トランジスタ及びその製造方法
US5470768A (en) 1992-08-07 1995-11-28 Fujitsu Limited Method for fabricating a thin-film transistor
JP3281044B2 (ja) 1992-08-07 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JPH06104439A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH112835A (ja) * 1997-06-13 1999-01-06 Sharp Corp アクティブマトリクス基板
JPH1152425A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp Ｔｆｔアレイ基板とその製造方法及びｔｆｔ液晶表示装置
JP2817737B2 (ja) * 1997-10-06 1998-10-30 株式会社日立製作所 液晶表示装置
KR100301803B1 (ko) * 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002341373A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4360519B2 (ja) 2002-07-18 2009-11-11 シャープ株式会社 薄膜トランジスタの製造方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4578826B2 (ja) * 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP4777203B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2007027773A (ja) * 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5145676B2 (ja) * 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783458A (zh) * 2004-11-26 2006-06-07 Nec液晶技术株式会社 制造显示设备的方法和形成图案的方法
US20070187760A1 (en) * 2006-02-02 2007-08-16 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
CN101226901A (zh) * 2006-12-14 2008-07-23 三星电子株式会社 薄膜晶体管、薄膜晶体管基板及其制造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477440A (zh) * 2011-09-26 2013-12-25 松下电器产业株式会社 有机薄膜晶体管
CN103477440B (zh) * 2011-09-26 2016-07-20 松下电器产业株式会社 有机薄膜晶体管
CN105917471A (zh) * 2013-11-15 2016-08-31 赢创德固赛有限公司 低接触电阻薄膜晶体管
CN104733491A (zh) * 2013-12-20 2015-06-24 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
CN104733491B (zh) * 2013-12-20 2017-12-15 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
US10186562B2 (en) 2014-01-10 2019-01-22 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and organic light emitting display panel
CN103762247B (zh) * 2014-01-10 2016-07-06 北京京东方光电科技有限公司 薄膜晶体管、阵列基板及其制作方法及有机发光显示面板
CN103762247A (zh) * 2014-01-10 2014-04-30 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及有机发光显示面板
CN113314545A (zh) * 2015-04-20 2021-08-27 株式会社半导体能源研究所 半导体装置及电子设备
CN107273973A (zh) * 2015-10-23 2017-10-20 株式会社半导体能源研究所 半导体装置及电子设备
US10922605B2 (en) 2015-10-23 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11893474B2 (en) 2015-10-23 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN109545822A (zh) * 2017-09-22 2019-03-29 三星电子株式会社 显示面板以及具有所述显示面板的显示装置
CN109545822B (zh) * 2017-09-22 2024-03-15 三星电子株式会社 显示面板以及具有所述显示面板的显示装置
CN110190028A (zh) * 2019-06-10 2019-08-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板制备方法
CN114823916A (zh) * 2022-04-22 2022-07-29 北海惠科光电技术有限公司 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Also Published As

Publication number Publication date
US8841661B2 (en) 2014-09-23
JP6856718B2 (ja) 2021-04-07
KR20100097053A (ko) 2010-09-02
JP2022091807A (ja) 2022-06-21
JP2018037665A (ja) 2018-03-08
KR101669608B1 (ko) 2016-10-26
JP7041766B2 (ja) 2022-03-24
KR20160127702A (ko) 2016-11-04
TW201044583A (en) 2010-12-16
JP2016174155A (ja) 2016-09-29
JP2021103784A (ja) 2021-07-15
CN101814530B (zh) 2015-05-06
JP6225209B2 (ja) 2017-11-01
JP7280990B2 (ja) 2023-05-24
JP2015029109A (ja) 2015-02-12
JP2019204972A (ja) 2019-11-28
US20100213461A1 (en) 2010-08-26
JP5917628B2 (ja) 2016-05-18
JP2023116450A (ja) 2023-08-22
JP5651347B2 (ja) 2015-01-14
JP2010226097A (ja) 2010-10-07
TWI487106B (zh) 2015-06-01

Similar Documents

Publication Publication Date Title
CN101814530B (zh) 半导体装置以及其制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN101794822B (zh) 半导体装置及其制造方法
CN101752425B (zh) 半导体装置及其制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN102779844B (zh) 半导体装置及其制造方法
CN101740632B (zh) 半导体装置及其制造方法
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN101866952B (zh) 半导体装置及其制造方法
CN101640220B (zh) 半导体装置及其制造方法
CN101714547B (zh) 显示装置
CN101901768B (zh) 半导体装置以及半导体装置的制造方法
CN101859798B (zh) 半导体装置以及其制造方法
CN101901838B (zh) 半导体装置及该半导体装置的制造方法
CN101794818B (zh) 半导体器件及其制造方法
CN102169906B (zh) 半导体装置
CN101859799A (zh) 半导体装置及该半导体装置的制造方法
CN101901839A (zh) 半导体装置及其制造方法
CN101740398A (zh) 半导体装置及该半导体装置的制造方法
CN101789451A (zh) 半导体装置及其制造方法
CN101826558A (zh) 半导体装置及半导体装置的制造方法
CN101847661A (zh) 半导体装置及其制造方法
CN101783368A (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN101800250A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant