DE112012000601T5 - Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung Download PDF

Info

Publication number
DE112012000601T5
DE112012000601T5 DE112012000601.1T DE112012000601T DE112012000601T5 DE 112012000601 T5 DE112012000601 T5 DE 112012000601T5 DE 112012000601 T DE112012000601 T DE 112012000601T DE 112012000601 T5 DE112012000601 T5 DE 112012000601T5
Authority
DE
Germany
Prior art keywords
layer
electrode
transistor
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112012000601.1T
Other languages
English (en)
Inventor
Shinya Sasagawa
Motomu Kurata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112012000601T5 publication Critical patent/DE112012000601T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Aufgabe besteht in der Bereitstellung einer Halbleitervorrichtung, bei der Defekte verringert sind und eine Miniaturisierung erreicht wird, während günstige Eigenschaften erhalten bleiben. Es wird eine Halbleiterschicht gebildet; es wird eine erste leitfähige Schicht über der Halbleiterschicht gebildet; es wird die erste leitfähige Schicht unter Verwendung einer ersten Resistmaske zur Bildung einer zweiten leitfähigen Schicht geätzt, die einen zurückgenommenen Abschnitt aufweist; es wird die erste Resistmaske der Größe nach zur Bildung einer zweiten Resistmaske verringert; es wird die zweite leitfähige Schicht unter Verwendung der zweiten Resistmaske zur Bildung von Source- und Drainelektroden geätzt, die jeweils einen vorstehenden Abschnitt mit einer verjüngten Form an den Umfängen aufweisen; es wird eine Gateisolierschicht über den Source- und Drainelektroden in Kontakt mit einem Teil der Halbleiterschicht gebildet; und es wird eine Gateelektrode in einem Abschnitt über der Gateisolierschicht und in Überlappung mit der Halbleiterschicht gebildet.

Description

  • Technisches Gebiet
  • Das technische Gebiet der zu offenbarenden Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Hintergrund
  • Zunehmend in den Fokus gerückt ist eine Technik, mit der Transistoren unter Verwendung von Halbleiterdünnfilmen gebildet werden, die über einem Substrat mit einer isolierenden Oberfläche gebildet werden. Der Transistor kommt in einem weiten Bereich von elektronischen Vorrichtungen zum Einsatz, so beispielsweise bei einer integrierten Schaltung (IC) oder einer Bildanzeigevorrichtung (Anzeigevorrichtung). Als bekannte Halbleiterdünnfilme, die für Transistoren verwendet werden können, werden ein siliziumbasiertes Halbleitermaterial, ein Oxidhalbleiter und dergleichen verwendet.
  • Um eine hohe Betriebsgeschwindigkeit eines Transistors zu erreichen, ist eine Miniaturisierung des Transistors von Nöten. In Patentdruckschrift 1 ist beispielsweise ein Dünnfilmtransistor offenbart, der einen Oxidhalbleiter beinhaltet, der für eine Kanalschicht mit einer Dicke von etwa 10 nm oder kleiner verwendet wird. In Nichtpatentdruckschrift 1 ist ein Dünnfilmtransistor offenbart, der einen Oxidhalbleiter beinhaltet, dessen Kanallänge gleich 2 μm bis 100 μm ist.
  • Verweis
  • Patentdruckschrift
    • Patentdruckschrift 1: veröffentlichte japanische Patentanmeldung Nr. 2010-021170
  • Nichtpatentdruckschrift
    • Nichtpatentdruckschrift 1: T. Kawamura, H. Uchiyama, S. Saito, H. Wakana, T. Mine und M. Hatano: „Low-Voltage Operating Amorphous Oxide TFTs”, IDW '09, Seiten 1689 bis 1692
  • Offenbarung der Erfindung
  • In demjenigen Fall, in dem ein Transistor miniaturisiert wird, werden Defekte, die beim Herstellungsprozess erzeugt werden, zu einem beträchtlichen Problem. Bei einem Transistor beispielsweise, bei dem eine Halbleiterschicht oder eine Gateisolierschicht über einer Verdrahtung mit Funktion eienr Source- oder Drainelektrode, einer Gateelektrode oder dergleichen gebildet wird, weist die Verdrahtung eine größere Dicke als die Halbleiterschicht auf, was eine schlechte Abdeckung mit der Halbleiterschicht oder der Gateisolierschicht bedingt, wenn die Dicke der Halbleiterschicht oder der Gateisolierschicht bei der Miniaturisierung verringert wird. Im Ergebnis können eine Fehlverbindung, eine fehlerhafte Verbindung oder dergleichen auftreten.
  • Insbesondere in einem Fall, in dem ein miniaturisierter Transistor, dessen Kanallänge (L) kleiner ist, hergestellt wird, wird vorzugsweise Licht mit einer kurzen Wellenlänge von kleiner oder gleich 365 nm (i-Linie) als Lichtquelle bei der Fotolithografie verwendet, um die Auflösung des Musters zu verbessern. In dem Fall der Verwendung der i-Linie als Lichtquelle bei der Fotolithografie ist jedoch wahrscheinlicher, dass die Abdeckung mit einem über der Verdrahtung gebildeten Dünnfilm schlechter wird, weil es schwierig ist, einen Endabschnitt des Musters in einer verjüngten Form zu bilden, im Vergleich zum Fall der Verwendung von Licht mit einer längeren Wellenlänge von beispielsweise 436 nm (g-Linie).
  • Eine Aufgabe der vorliegenden Erfindung besteht daher in der Bereitstellung einer Halbleitervorrichtung, die eine Miniaturisierung erreicht, während Defekte unterdrückt werden. Des Weiteren besteht eine weitere Aufgabe in der Bereitstellung einer Halbleitervorrichtung, die eine Miniaturisierung erreicht, während günstige Eigenschaften erhalten bleiben.
  • Bei einer Halbleitervorrichtung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung ist ein vorstehender Abschnitt am Umfang einer Verdrahtung mit einer großen Dicke (Gateelektrode oder Source- oder Drainelektrode) vorgesehen. Des Weiteren werden beim Herstellungsprozess der Verdrahtung ein Halbätzen einer leitfähigen Schicht, eine Größenverringerung einer Resistmaske und ein Ätzen unter Verwendung der verringerten Resistmaske durchgeführt, wodurch der Umfang der Verdrahtung derart ausgebildet werden kann, dass er eine verjüngte Form aufweist, und dies sogar dann, wenn Licht mit einer kurzen Wellenlänge von kleiner oder gleich 365 nm als Lichtquelle bei der Fotolithografie verwendet wird. Insbesondere kann beispielsweise die nachfolgende Struktur verwendet werden.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, das die nachfolgenden Schritte umfasst: Bilden einer Halbleiterschicht; Bilden einer ersten leitfähigen Schicht einer einzelnen Schicht über der Halbleiterschicht; Bilden einer ersten Resistmaske über der ersten leitfähigen Schicht unter Verwendung von Licht mit einer Wellenlänge von kleiner oder gleich 365 nm; Ätzen der ersten leitfähigen Schicht unter Verwendung der ersten Resistmaske zur Bildung einer zweiten leitfähigen Schicht, die einen zurückgenommenen Abschnitt aufweist; der Größe nach erfolgendes Verringern der ersten Resistmaske zur Bildung einer zweiten Resistmaske; Ätzen der zweiten leitfähigen Schicht unter Verwendung der zweiten Resistmaske zur Bildung einer Sourceelektrode und einer Drainelektrode, die jeweils einen vorstehenden Abschnitt mit einer verjüngten Form an Umfängen der Sourceelektrode und der Drainelektrode aufweisen; Bilden einer Gateisolierschicht über der Sourceelektrode und der Drainelektrode und in Kontakt mit einem Teil der Halbleiterschicht; und Bilden einer Gateelektrode in einem Abschnitt, der über der Gateisolierschicht ist und mit der Halbleiterschicht überlappt.
  • Des Weiteren ist ein Ausführungsbeispiel der vorliegenden Erfindung ein Verfahren zum Herstellen einer Halbleitervorrichtung, das die nachfolgenden Schritte beinhaltet: Bilden einer ersten leitfähigen Schicht; Bilden einer ersten Resistmaske über der ersten leitfähigen Schicht unter Verwendung von Licht mit einer Wellenlänge von kleiner oder gleich 365 nm; Ätzen der ersten leitfähigen Schicht unter Verwendung der ersten Resistmaske zur Bildung einer zweiten leitfähigen Schicht, die einen zurückgenommenen Abschnitt aufweist; der Größe nach erfolgendes Verringern der ersten Resistmaske zur Bildung einer zweiten Resistmaske; Ätzen der zweiten leitfähigen Schicht unter Verwendung der zweiten Resistmaske zur Bildung einer Sourceelektrode und einer Drainelektrode, die jeweils einen vorstehenden Abschnitt mit einer verjüngten Form an Umfängen der Sourceelektrode und der Drainelektrode aufweisen; Bilden einer Halbleiterschicht über der Sourceelektrode und der Drainelektrode; Bilden einer Gateisolierschicht über der Halbleiterschicht; und Bilden einer Gateelektrode in einem Abschnitt, der über der Gateisolierschicht ist und mit der Halbleiterschicht überlappt.
  • Bei dem vorstehenden Verfahren zum Herstellen einer Halbleitervorrichtung wird die Verwendung einer Oxidhalbleiterschicht als Halbleiterschicht vorgezogen.
  • Des Weiteren ist ein weiteres Ausführungsbeispiel der vorliegenden Erfindung eine Halbleitervorrichtung, die beinhaltet: eine Halbleiterschicht, die wenigstens einen Kanalbildungsbereich beinhaltet; eine Sourceelektrode und eine Drainelektrode mit Bildung aus einer einzelnen Schicht und teilweise in Kontakt mit der Halbleiterschicht; eine Gateisolierschicht über der Sourceelektrode und der Drainelektrode und in Kontakt mit der Kanalbildungsschicht; und eine Gateelektrode in Überlappung mit dem Kanalbildungsbereich, wobei die Gateisolierschicht dazwischen positioniert ist. Eine Kanallänge in dem Kanalbildungsbereich ist kleiner als 2 μm. Die Sourceelektrode und die Drainelektrode weisen jeweils einen vorstehenden Abschnitt an Umfängen der Sourceelektrode und der Drainelektrode auf, und der vorstehende Abschnitt weist eine verjüngte Form auf.
  • In der vorstehenden Halbleitervorrichtung kann die Gateisolierschicht in Kontakt mit der Sourceelektrode und der Drainelektrode wenigstens in den vorstehenden Abschnitten sein.
  • Des Weiteren kann bei der vorstehenden Halbleitervorrichtung die Halbleiterschicht in Kontakt mit der Sourceelektrode und der Drainelektrode wenigstens in den vorstehenden Abschnitten sein.
  • Bei einer beliebigen der Halbleitervorrichtungen kann der vorstehende Abschnitt in der Sourceelektrode dieselbe Breite und dieselbe Dicke wie der vorstehende Abschnitt in der Drainelektrode aufweisen.
  • Des Weiteren ist ein weiteres Ausführungsbeispiel der vorliegenden Erfindung eine Halbleitervorrichtung, die beinhaltet: eine Gateeektrode mit Bildung aus einer einzelnen Schicht; eine Gateisolierschicht über und in Kontakt mit der Gateelektrode; eine Halbleiterschicht, die wenigstens einen Kanalbildungsbereich beinhaltet, wobei die Halbleiterschicht mit der Gateelektrode überlappt, wobei die Gateisolierschicht dazwischen angeordnet ist; und eine Sourceelektrode und eine Drainelektrode teilweise in Kontakt mit der Halbleiterschicht. In dem Kanalbildungsbereich ist eine Länge in einer Richtung, in der ein Träger fließt, kleiner als 2 μm. Die Gateelektrode weist einen vorstehenden Abschnitt an einem Umfang der Gateelektrode auf, und der vorstehende Abschnitt weist eine verjüngte Form auf.
  • Bei der vorstehenden Halbleitervorrichtung kann die Gateisolierschicht in Kontakt mit der Gateelektrode wenigstens in dem vorstehenden Abschnitt sein.
  • Bei einer beliebigen der vorstehenden Halbleitervorrichtungen wird vorgezogen, wenn die Halbleiterschicht eine Oxidhalbleiterschicht ist.
  • Man beachte, dass Halbleitervorrichtungen hier allgemeine Vorrichtungen betreffen, die unter Verwendung von Halbleitereigenschaften arbeiten. Eine Anzeigevorrichtung, eine Speichervorrichtung, eine integrierte Schaltung und dergleichen sind beispielsweise in der Kategorie der Halbleitervorrichtung beinhaltet.
  • In der vorliegenden Beschreibung und dergleichen bedeuten die Begriffe „über” und „unter” nicht notwendigerweise „direkt auf” beziehungsweise „direkt unter” bei der Beschreibung einer Positionsbeziehung zwischen Komponenten. Der Ausdruck „eine Gateelektrode über einer Gateisolierschicht” schließt beispielsweise nicht den Fall aus, in dem eine Komponente zwischen der Gateisolierschicht und der Gateelektrode platziert ist.
  • Darüber hinaus begrenzt in der vorliegenden Beschreibung und dergleichen ein Begriff wie „Elektrode” oder „Verdrahtung” keine Funktion der Komponente. So wird beispielsweise eine „Elektrode” bisweilen als Teil einer „Verdrahtung” verwendet, und umgekehrt. Des Weiteren kann der Begriff „Elektrode” oder „Verdrahtung” denjenigen Fall beinhalten, in dem eine Mehrzahl von „Elektroden” oder „Verdrahtungen” auf integrierte Weise gebildet sind.
  • Funktionen einer „Source” und einer „Drain” werden bisweilen gegeneinander ausgetauscht, wenn beispielsweise ein Transistor von entgegengesetzter Polarität verwendet wird oder wenn die Richtung des Stromflusses im Schaltungsbetrieb geändert wird. Daher können die Begriffe „Source” und „Drain” verwendet werden, um Drain beziehungsweise Source in dieser Beschreibung zu bezeichnen.
  • Man beachte, dass in der vorliegenden Beschreibung und dergleichen der Begriff „elektrisch verbunden” denjenigen Fall beinhaltet, in dem Komponenten durch ein Objekt verbunden sind, das eine beliebige elektrische Funktion aufweist. Es ist keine besondere Beschränkung hinsichtlich eines Objektes vorhanden, das eine beliebige elektrische Funktion aufweist, solange nur elektrische Signale zwischen Komponenten, die durch das Objekt verbunden sind, gesendet und empfangen werden können. Beispiele für ein „Objekt, das eine beliebige elektrische Funktion aufweist”, sind ein Schaltelement, so beispielsweise ein Transistor, ein Widerstand, ein Induktor, ein Kondensator und ein Element mit einer Vielzahl von Funktionen wie auch eine Elektrode und eine Verdrahtung.
  • Man beachte, dass in der vorliegenden Beschreibung und dergleichen der Begriff „derselbe/dieselbe/dasselbe” bzw. „der gleiche/die gleiche/das gleiche” einen geeigneten Grad der Abweichung des Begriffes derart beinhaltet, dass das Endergebnis nicht merklich geändert wird. So weisen beispielsweise Filme, die in demselben Schritt gebildet werden, dieselbe Dicke auf, und es ist eine Schwankung während des Filmbildungsschrittes zulässig.
  • Wie vorstehend beschrieben worden ist, kann bei einem Ausführungsbeispiel der offenbarten Erfindung eine Halbleitervorrichtung vorgesehen werden, bei der eine Miniaturisierung erreicht wird, während Defekte unterdrückt werden oder geeignete Eigenschaften erhalten bleiben.
  • Entsprechend einem Ausführungsbeispiel der offenbarten Erfindung kann ein Problem gelöst werden, das durch Miniaturisierung bedingt ist. Im Ergebnis kann die Größe des Transistors merklich verringert werden. Durch merkliche Verringerung der Größe des Transistors wird die Fläche einer Halbleitervorrichtung, die den Transistor beinhaltet, verkleinert, und es wird die Anzahl der Halbleitervorrichtungen, die aus einem Substrat hergestellt werden, vergrößert. Damit können die Kosten zum Herstellen von Halbleitervorrichtungen verringert werden. Des Weiteren können Effekte des Hochgeschwindigkeitsbetriebes, des niedrigen Energieverbrauchs und dergleichen eines Transistors entsprechend einer Verringerung der Kanallänge erhalten werden.
  • Kurzbeschreibung der Zeichnung
  • 1A ist eine Planansicht und 1B und 1C sind Querschnittsansichten zur Darstellung eines Beispiels für eine Struktur einer Halbleitervorrichtung.
  • 2A ist eine Planansicht und 2B und 2C sind Querschnittsansichten zur Darstellung eines Beispiels einer Struktur einer Halbleitervorrichtung.
  • 3A bis 3E sind Querschnittsansichten zur Darstellung eines Herstellungsprozesses einer Halbleitervorrichtung.
  • 4A bis 4E sind Querschnittsansichten zur Darstellung eines Herstellungsprozesses einer Halbleitervorrichtung.
  • 5A und 5B sind Querschnittsansichten jeweils zur Darstellung eines Beispiels für eine Struktur einer Halbleitervorrichtung.
  • 6A bis 6C sind Diagramme zur Darstellung eines Beispiels für eine Anwendung einer Halbleitervorrichtung.
  • 7 ist ein Diagramm zur Darstellung eines Beispiels für eine Anwendung einer Halbleitervorrichtung.
  • 8A nach 8B sind Diagramme zur Darstellung eines Beispiels für eine Anwendung einer Halbleitervorrichtung.
  • 9A bis 9F sind Diagramme jeweils zur Darstellung einer elektronischen Vorrichtung unter Verwendung einer Halbleitervorrichtung.
  • 10A, 10B1 und 10B2, 10C1 und 10C2 sowie 10D1 sind Querschnittsansichten zur Darstellung eines Herstellungsprozesses von bei dem Beispiel hergestellten Proben.
  • 11A und 11B sind STEM-Bilder einer bei dem Beispiel gebildeten leitfähigen Schicht.
  • Optimale Ausführung der Erfindung
  • Nachstehend werden Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die begleitende Zeichnung detailliert beschrieben. Man beachte, dass die Erfindung nicht auf die nachfolgende Beschreibung beschränkt ist, wobei einem Fachmann auf dem einschlägigen Gebiet sofort einleuchtet, dass verschiedenartige Änderungen und Abwandlungen vorgenommen werden können, ohne vom Wesen und Umfang der Erfindung abzugehen. Daher soll die Erfindung nicht als auf die Beschreibung in den nachfolgenden Ausführungsbeispielen beschränkt betrachtet werden. Des Weiteren können Strukturen entsprechend verschiedenen Ausführungsbeispielen und einem Beispiel je nach Bedarf in Kombination implementiert werden. Man beachte, dass bei der Struktur der vorliegenden Erfindung gemäß nachfolgender Beschreibung Bezugszeichen, die dieselben Abschnitte und Abschnitte mit ähnlicher Funktion bezeichnen, in verschiedenen Figuren gleich verwendet werden, wobei eine wiederholte Beschreibung hiervon unterbleibt.
  • Man beachte, dass Position, Größe, Bereich oder dergleichen einer jeden in der Zeichnung und dergleichen dargestellten Komponente in einigen Fällen zum leichteren Verständnis nicht genau dargestellt sind. Daher ist die offenbarte Erfindung nicht notwendigerweise auf Position, Größe, Bereich oder dergleichen gemäß Offenbarung in der Zeichnung und dergleichen beschränkt.
  • In der vorliegenden Beschreibung und dergleichen werden Ordnungszahlen wie „erster”, „zweiter” und „dritter” verwendet, um eine Verwechselung von Komponenten zu vermeiden, wobei diese Begriffe die Komponenten nummerisch nicht einschränken sollen.
  • Ausführungsbeispiel 1
  • Bei diesem Ausführungsbeispiel werden die Struktur und das Herstellungsverfahren einer Halbleitervorrichtung entsprechend einem Ausführungsbeispiel der offenbarten Erfindung anhand der Zeichnung beschrieben.
  • Strukturbeispiel einer Halbleitervorrichtung
  • 1A bis 1C sowie 2A bis 2C zeigen strukturelle Beispiele von Halbleitervorrichtungen.
  • Als Halbleitervorrichtung, die in einem bei diesem Ausführungsbeispiel beschriebenen Transistor beinhaltet ist, können ein amorpher Halbleiter, ein polykristalliner Halbleiter, ein mikrokristalliner Halbleiter (der auch als semiamorph bezeichnet wird) oder dergleichen verwendet werden. Bei diesem Ausführungsbeispiel wird nachstehend ein Beispiel der Verwendung einer Oxidhalbleiterschicht als Halbleiterschicht beschrieben. Ist ein Oxidhalbleiter in dem Transistor beinhaltet, so kann der Aus-Zustandsstrom (off-state current) des Transistors verringert werden. Des Weiteren können der Ein-Zustandstrom (on-state current) und die Feldeffektmobilität des Transistors, der einen Oxidhalbleiter beinhaltet, im Vergleich zu einem Transistor, der amorphes Silizium oder dergleichen beinhaltet, vergrößert werden. Des Weiteren kann die Verschlechterung des Transistors unterdrückt werden. Damit können ein niedriger Energieverbrauch und eine hohe Betriebsgeschwindigkeit des Transistors erreicht werden. Gleichwohl sind Ausführungsbeispiele der vorliegenden Erfindung nicht auf die vorstehende Struktur beschränkt.
  • 1A ist eine Planansicht eines Transistors 160, während 1B eine Querschnittsansicht entlang einer Linie A1–B1 in 1A ist. 1C ist eine Querschnittsansicht entlang der Linie C1–D1 in 1A.
  • Der Transistor 160, der in 1A bis 1C dargestellt ist, beinhaltet über einem Substrat 100 mit einer Oberfläche, über der Komponenten ausgebildet sind, eine Oxidhalbleiterschicht 144, beinhaltend wenigstens einen Kanalbildungsbereich, eine Sourceelektrode 142a und eine Drainelektrode 142b, die teilweise in Kontakt mit der Oxidhalbleiterschicht 144 sind, eine Gateisolierschicht 146, die über der Sourceelektrode 142a und der Drainelektrode 142b vorgesehen und in Kontakt mit dem Kanalbildungsbereich der Oxidhalbleiterschicht 144 ist, und eine Gateelektrode 148 in Überlappung mit dem Kanalbildungsbereich der Oxidhalbleiterschicht 144, wobei die Gateisolierschicht 146 dazwischen positioniert ist. Die Sourceelektrode 142a und die Drainelektrode 142b weisen jeweils Stufenform an den Umfängen auf.
  • Man beachte, dass eine Isolierschicht vorgesehen sein kann, um die Gateelektrode 148 und dergleichen abzudecken, wobei die Isolierschicht in Komponenten des Transistors 160 beinhaltet sein kann.
  • Man beachte, dass die Kanallänge L des Transistors 160 vorzugsweise kleiner als 2 μm, besonders bevorzugt von 10 nm bis einschließlich 350 nm (0,35 μm) ist. Die Dicke der Oxidhalbleiterschicht 144 ist in dem Bereich von 1 nm bis einschließlich 50 nm, vorzugsweise 2 nm bis einschließlich 20 nm, weiter bevorzugt 3 nm bis einschließlich 15 nm. Mit einer derartigen Struktur kann eine Halbleitervorrichtung, die bei hoher Geschwindigkeit arbeitet und weniger Energie verbraucht, hergestellt werden.
  • In einem Querschnitt des Transistors 160 in einer Richtung parallel zu einer Kanallänge weist, wie in 1B dargestellt ist, die Sourceelektrode 142a in einem Bereich in Kontakt mit der Oxidhalbleiterschicht 144 (an einem Umfang der Sourceelektrode 142a) einen vorstehenden Abschnitt 145a mit einer kleineren Dicke als der andere Bereich der Sourceelektrode 142a (der andere Bereich ist in Kontakt mit dem Substrat 100) auf. Der vorstehende Abschnitt 145a weist verjüngte Form auf. Die Drainelektrode 142b weist in einem Bereich in Kontakt mit der Oxidhalbleiterschicht 144 (an einem Umfang der Drainelektrode 142b) auf ähnliche Weise einen vorstehenden Abschnitt 145b mit einer kleineren Dicke als der andere Bereich der Drainelektrode 142b (der andere Bereich ist in Kontakt mit dem Substrat 100) auf. Der vorstehende Abschnitt 145b weist verjüngte Form auf. Mit anderen Worten, die Endabschnitte der Sourceelektrode 142a und der Drainelektrode 142b weisen jeweils Stufenform auf, wobei ein Querschnitt hiervon verjüngte Form aufweist.
  • In jedem von dem vorstehenden Abschnitt 145a und dem vorstehenden Abschnitt 145b kann der Verjüngungswinkel beispielsweise von 30° bis einschließlich 60° reichen. Man beachte, dass der „Verjüngungswinkel” einen Winkel bezeichnet, der durch die Seitenoberfläche und die untere Oberfläche einer Schicht mit verjüngter Form (beispielsweise der Sourceelektrode 142a) bei Betrachtung aus einer Richtung senkrecht zu einen Querschnitt hiervon (Ebene senkrecht zu einer Oberfläche des Substrates 100) gebildet wird.
  • Bei einem allgemeinen Top-Gate-Transistor weist die Gateisolierschicht Stufen (Abdeckung) auf, die durch die Dicke der Source- und Drainelektroden in Bereichen bedingt ist, in denen die Gateisolierschicht Endabschnitte der Source- und Drainelektroden abdeckt, wobei die Dicke der Gateisolierschicht in dem Stufenabschnitt lokal klein im Vergleich zu derjenigen des anderen Bereiches ist. Da die Stehspannung (withstand voltage) in einem derartigen dünnen Bereich niedrig ist, kann sich ein elektrisches Feld in dem Bereich konzentrieren, wodurch ein Durchschlag des Transistors bedingt werden kann. Darüber hinaus kann der dünne Bereich eine Gateleckage (gate leakage) bewirken.
  • Gleichwohl sind für den Fall des Transistors 160 gemäß Darstellung in 1A bis 1C der vorstehende Abschnitt 145a und der vorstehende Abschnitt 145b, die eine kleine Dicke aufweisen, an den Umfängen der Sourceelektrode 142a und der Drainelektrode 142b vorgesehen, wodurch die Dicke schrittweise bzw. stufenweise an den Umfängen abnimmt. Damit wird die Abdeckung mit der Gateisolierschicht 146 verbessert, und es kann verhindert werden, dass eine Fehlverbindung und eine schlechte Verbindung auftreten. Des Weiteren kann bei einer derartigen Struktur die Bildung eines Bereiches mit einer kleinen Dicke lokal in der Gateisolierschicht 146 unterdrückt werden. Damit kann die Stehspannung (withstand voltage) des Transistors 160 vergrößert werden, und es kann die Erzeugung einer Gateleckage unterdrückt werden.
  • Des Weiteren ist bei dem Transistor 160 die Dicke des vorstehenden Abschnittes 145a kleiner als diejenige des anderen Bereiches in der Sourceelektrode 142a, und es ist die Dicke des vorstehenden Bereiches 145b kleiner als diejenige des anderen Bereiches in der Drainelektrode 142b. Dies bedeutet, dass in jedem von dem vorstehenden Abschnitt 145a und dem vorstehenden Abschnitt 145b die Fläche eines Querschnittes, der senkrecht zu der Richtung ist, in der die elektrische Ladung fließt, kleiner ist. Da der Widerstand umgekehrt proportional zur Fläche des Querschnittes ist, weisen der vorstehende Abschnitt 145a und der vorstehende Abschnitt 145b einen größeren Widerstand als die anderen Bereiche in der Sourceelektrode 142a und der Drainelektrode 142b auf. In dem Transistor 160 ist der Hochwiderstandsbereich in der Sourceelektrode 142a oder der Drainelektrode 142b in Kontakt mit dem Kanalbildungsbereich in der Oxidhalbleiterschicht 144, wodurch ein elektrisches Feld zwischen Source und Drain entspannt (relaxed) werden kann, wodurch ein Kurzkanaleffekt, der infolge der Miniaturisierung des Transistors auftritt, unterdrückt werden kann.
  • Die Oxidhalbleiterschicht 144 wird vorzugsweise durch eine ausreichende Entfernung von Verunreinigungen, so beispielsweise von Wasserstoff, oder durch eine ausreichende Zusetzung von Sauerstoff stark gereinigt. Insbesondere ist die Wasserstoffkonzentration der Oxidhalbleiterschicht 144 gleich 5 × 1019 Atome pro Kubikzentimeter oder weniger, vorzugsweise 5 × 1018 Atome pro Kubikzentimeter oder weniger, besonders bevorzugt 5 × 1017 Atome pro Kubikzentimeter oder weniger. Man beachte, dass die Wasserstoffkonzentration der Oxidhalbleiterschicht 144 durch Sekundärionenmassenspektroskopie (SIMS) gemessen wird.
  • Die Konzentration der Träger, die infolge eines Donors, so beispielsweise von Wasserstoff, in der Oxidhalbleiterschicht 144 erzeugt werden, in der Wasserstoff auf eine ausreichend niedrige Konzentration verringert wird, sodass die Oxidhalbleiterschicht gereinigt wird, und worin Defektzustände in einer Energielücke infolge des Sauerstoffmangels durch ausreichendes Zuleiten von Sauerstoff, wie vorstehend beschrieben worden ist, verringert werden, ist kleiner als 1 × 1012/cm3, vorzugsweise kleiner als 1 × 1011 cm3, besonders bevorzugt kleiner als 1,45 × 1010/cm3. Darüber hinaus ist beispielsweise der Aus-Zustandstrom (hier pro Einheitskanalbreite (1 μm)) bei Raumtemperatur (25°C) gleich 100 zA (1 zA (Zeptoampere) ist gleich 1 × 10–21 A) oder weniger oder 10 zA oder weniger. Auf diese Weise kann durch Verwenden eines vom 1-Typ (intrinsisch) oder im Wesentlichen vom i-Typ seienden Oxidhalbleiters der Transistor 160, der extrem günstige Aus-Zustandstromeigenschaften aufweist, hergestellt werden.
  • Man beachte, dass gemäß Offenbarung in Nichtpatentdruckschrift 1 und dergleichen ein vergleichsweise groß bemessener Transistor, dessen Kanallänge gleich 2 μm bis 100 μm ist, unter Verwendung eines vom n-Typ seienden Oxidhalbleiters hergestellt werden kann, der eine hohe Trägerdichte von 2 × 1019/cm3 aufweist. Wenn jedoch ein derartiges Material bei einem miniaturisierten Transistor eingesetzt wird, dessen Kanallänge kleiner als 2 μm ist, verschiebt sich die Schwellenspannung drastisch negativ, und es ist schwierig, einen Normally-Off-Transistor (im Normalzustand aus) zu verwirklichen. Demgegenüber weist ein intrinsischer oder im Wesentlichen intrinsischer Oxidhalbleiter, der gereinigt ist, eine Trägerdichte von höchstens kleiner als als 1 × 1014/cm3 auf, was kein Problem hinsichtlich eines Normally-Off darstellt. Daher kann unter Verwendung eines derartigen intrinsischen oder im Wesentlichen intrinsischen Oxidhalbleiters ein Transistor, dessen Kanallänge kleiner als 2 μm ist, leicht verwirklicht werden.
  • Die Oxidhalbleiterschicht 144 ist ein Einkristallzustand, ein polykristalliner Zustand (der auch als Polykristallzustand bezeichnet wird), ein amorpher Zustand oder dergleichen. Die Oxidhalbleiterschicht 144 ist vorzugsweise ein CAAC-OS-Film (c-Achsen-ausgerichteter kristalliner Oxidhalbleiter).
  • Der CAAC-OS-Film ist kein vollständiger Einkristall, noch ist er vollständig amorph. Der CAAC-OS-Film ist ein Oxidhalbleiterfilm mit einer kristallamorphen gemischten Phasenstruktur, bei der Kristallteile in einer amorphen Phase beinhaltet sind. Man beachte, dass in den meisten Fällen der Kristallteil in einen Kubus passt, dessen eine Seite kleiner als 100 nm ist. In einem Beobachtungsbild, das man durch ein Transmissionselektronenmikroskop (TEM) erhält, ist die Grenze zwischen einem amorphen Teil und einem Kristallteil in dem CAAC-OS-Film nicht eindeutig. Des Weiteren findet man bei dem TEM keine Korngrenze in dem CAAC-OS-Film. Damit wird in dem CAAC-OS-Film eine Verringerung der Elektronenmobilität infolge der Korngrenze unterdrückt.
  • In jedem der Kristallteile, die in dem CAAC-OS-Film beinhaltet sind, ist eine c-Achse in einer Richtung parallel zu einem Normalvektor einer Oberfläche, wo der CAAC-OS-Film gebildet ist, oder einem Normalvektor einer Oberfläche des CAAC-OS-Filmes, einer dreieckigen oder sechseckigen atomaren Anordnung, die aus einer Richtung senkrecht zu der a-b-Ebene betrachtet wird, ausgerichtet, und es sind Metallatome auf geschichtete Weise angeordnet, oder Metallatome und Sauerstoffatome sind auf geschichtete Weise bei einer Betrachtung aus der Richtung senkrecht zur c-Achse angeordnet. Man beachte, dass bei Kristallteilen die Richtungen der a-Achse und der b-Achse eines Kristallteiles von denjenigen eines anderen Kristallteiles verschieden sein können. In der Beschreibung beinhaltet der einfache Begriff „senkrecht” einen Bereich von 85° bis 95°. Darüber hinaus beinhaltet der einfache Begriff „parallel” einen Bereich von –5° bis 5°.
  • In dem CAAC-OS-Film ist die Verteilung von Kristallteilen nicht notwendigerweise gleichmäßig. Beim Bildungsprozess des CAAC-OS-Filmes ist beispielsweise in demjenigen Fall, in dem ein Kristallwachstum von einer Oberflächenseite des Oxidhalbleiterfilmes aus auftritt, der Anteil der Kristallteile in der Umgebung der Oberfläche des Oxidhalbleiterfilmes in einigen Fällen höher als derjenige in der Umgebung der Oberfläche, wo der Oxidhalbleiterfilm ausgebildet ist. Wenn darüber hinaus eine Verunreinigung zu dem CAAC-OS-Film hinzugefügt wird, wird der Kristallteil in einem Bereich, zu dem die Verunreinigung hinzugefügt wird, in einigen Fällen amorph.
  • Da die c-Achsen der Kristallteile, die in dem CAAC-OS-Film beinhaltet sind, in der Richtung parallel zu einem Normalvektor einer Oberfläche, wo der CAAC-OS-Film gebildet ist, oder einem Normalvektor einer Oberfläche des CAAC-OS-Filmes ausgerichtet sind, können die Richtungen der c-Achsen in Abhängigkeit von der Form des CAAC-OS-Filmes voneinander verschieden sein (die Querschnittsform der Oberfläche, wo der CAAC-OS-Film gebildet ist, oder die Querschnittsform der Oberfläche des CAAC-OS-Filmes). Man beachte, dass dann, wenn der CAAC-OS-Film gebildet wird, die Richtung der c-Achse des Kristallteiles die Richtung parallel zu einem Normalvektor der Oberfläche, wo der CAAC-OS-Film gebildet ist, oder einem Normalvektor der Oberfläche des CAAC-OS-Filmes ist. Der Kristallteil wird durch Filmbildung oder mittels Durchführen einer Behandlung zur Kristallisierung, so beispielsweise einer Wärmebehandlung, nach der Filmbildung gebildet.
  • Unter Verwendung des CAAC-OS-Filmes in einem Transistor kann die Änderung der elektrischen Eigenschaften des Transistors infolge der Bestrahlung mit sichtbarem Licht oder Ultraviolettlicht verringert werden. Damit weist der Transistor eine hohe Zuverlässigkeit auf.
  • Ein Transistor 162 gemäß Darstellung in 2A bis 2C ist ein abgewandeltes Beispiel des Transistors 160 und weist eine Struktur ähnlich zu derjenigen des Transistors 160 auf. 2A ist eine Planansicht des Transistors 162, während 2B eine Querschnittsansicht entlang der Linie A2–B2 in 2A ist. 2C ist eine Querschnittsansicht entlang der Linie C2–D2 in 2A.
  • Der Transistor 162 beinhaltet über dem Substrat 100 mit einer Oberfläche, über der Komponenten gebildet sind, die Oxidhalbleiterschicht 144, beinhaltend wenigstens einen Kanalbildungsbereich, die Sourceelektrode 142a und die Drainelektrode 142b, die teilweise in Kontakt mit der Oxidhalbleiterschicht 144 sind, die Gateiolierschicht 146, die über der Sourceelektrode 142a und der Drainelektrode 142b und in Kontakt mit dem Kanalbildungsbereich der Oxidhalbleiterschicht 144 ist, und die Gateelektrode 148 in Überlappung mit dem Kanalbildungsbereich der Oxidhalbleiterschicht 144, wobei die Gateisolierschicht 146 dazwischen positioniert ist. Die Sourceelektrode 142a und die Drainelektrode 142b weisen jeweils Stufenform an den Umfängen auf.
  • Des Weiteren weist ähnlich zu dem Fall des Querschnittes des Transistors 160 in der Richtung parallel zur Kanallänge gemäß Darstellung in 1B in einen Querschnitt des Transistors 162 in einer Richtung parallel zur Kanallänge gemäß Darstellung in 2B die Sourceelektrode 142a in einem Bereich in Kontakt mit der unteren Oberfläche der Oxidhalbleiterschicht 144 (an einem Umfang der Sourceelektrode 142a) den vorstehenden Abschnitt 145a mit einer kleineren Dicke als der andere Bereich der Sourceelektrode 142a auf (der andere Bereich ist nicht in Kontakt mit der Oxidhalbleiterschicht 144), und der vorstehende Abschnitt 145a weist verjüngte Form auf. Darüber hinaus weist die Drainelektrode 142b in einem Bereich in Kontakt mit der unteren Oberfläche der Oxidhalbleiterschicht 144 (an einem Umfang der Drainelektrode 142b) den vorstehenden Abschnitt 145b mit einer kleineren Dicke als der andere Bereich der Drainelektrode 142b auf (der andere Bereich ist nicht in Kontakt mit der Oxidhalbleiterschicht 144), und der vorstehende Abschnitt 145b weist verjüngte Form auf.
  • Da des Weiteren die Sourceelektrode 142a oder die Drainelektrode 142b eine Stufe als vorstehenden Abschnitt 145a oder vorstehenden Abschnitt 145b am Umfang hiervon aufweist, weist die Oxidhalbleiterschicht 144, die über und in Kontakt mit der Sourceelektrode 142a und der Drainelektrode 142b vorgesehen ist, ebenfalls eine Stufe auf.
  • Man beachte, dass die Kanallänge L des Transistors 162 vorzugsweise kleiner als 2 μm, weiter bevorzugt von 10 nm bis einschließlich 350 nm (0,35 μm) ist. Die Dicke der Oxidhalbleiterschicht 144 ist in dem Bereich von 1 nm bis einschließlich 50 nm, 2 nm bis einschließlich 20 nm, weiter bevorzugt 3 nm bis einschließlich 15 nm. Bei einer derartigen Struktur kann eine Halbleitervorrichtung hergestellt werden, die bei hoher Geschwindigkeit arbeitet und weniger Energie verbraucht.
  • Der Unterschied zwischen dem Transistor 162 von 2A bis 2C und dem Transistor 160 von 1A bis 1C liegt in der Anordnung der Sourceelektrode und der Drainelektrode. Bei dem Transistor 160 sind ein Teil der oberen Oberfläche und die Seitenoberflächen der Oxidhalbleiterschicht 144 in Kontakt mit der Sourceelektrode 142a und der Drainelektrode 142b. Demgegenüber ist bei dem Transistor 162 ein Teil der unteren Oberfläche der Oxidhalbleiterschicht 144 in Kontakt mit der Sourceelektrode 142a und der Drainelektrode 142b.
  • Bei dem Transistor 162 gemäß Darstellung in 2A bis 2C sind der vorstehende Abschnitt 145a und der vorstehende Abschnitt 145b, die eine kleine Dicke aufweisen, an den Umfängen der Sourceelektrode 142a und der Drainelektrode 142b vorgesehen, sodass die Dicke des Endabschnittes stufenweise an den Umfängen abnimmt. Daher werden die Abdeckung mit der Oxidhalbleiterschicht 144 und die Abdeckung mit der Gateisolierschicht 146 verbessert, und es kann verhindert werden, dass eine Fehlverbindung und eine schlechte Verbindung auftreten. Des Weiteren können bei einer derartigen Struktur die Bildung eines Bereiches mit einer kleinen Dicke lokal in der Oxidhalbleiterschicht 144 und der Gateisolierschicht 146 unterdrückt werden; weshalb die Stehspannung (withstand voltage) des Transistors 162 verbessert und die Erzeugung einer Gateleckage unterdrückt werden kann.
  • Des Weiteren ist bei dem Transistor 162 die Dicke des vorstehenden Abschnittes 145a kleiner als diejenige des anderen Abschnittes in der Sourceelektrode 142a, und die Dicke des vorstehenden Abschnittes 145b ist kleiner als diejenige des anderen Abschnittes in der Drainelektrode 142b. Damit weisen der vorstehende Abschnitt 145a und der vorstehende Abschnitt 145b einen höheren Widerstand als die anderen Bereiche in der Sourceelektrode 142a und der Drainelektrode 142b auf. In dem Transistor 162 ist der einen hohen Widerstand aufweisende Bereich in der Sourceelektrode 142a oder der Drainelektrode 142b in Kontakt mit dem Kanalbildungsbereich der Oxidhalbleiterschicht 144, wodurch ein elektrisches Feld zwischen Source und Drain entspannt werden kann, und ein Kurzkanaleffekt, der infolge der Miniaturisierung des Transistors auftritt, unterdrückt werden kann.
  • Beispiel für einen Herstellungsprozesses des Transistors
  • Nachstehend wird ein Herstellungsprozess eines Transistors entsprechend diesem Ausführungsbeispiel anhand 3A bis 3E und 4A bis 4E beschrieben.
  • Herstellungsprozess des Transistors 160
  • Ein Beispiel für ein Verfahren zum Herstellen des Transistors 160 gemäß Darstellung in 1 bis 1C wird anhand 3A bis 3E beschrieben.
  • Zunächst wird eine Oxidhalbleiterschicht über dem Substrat 100 mit einer Oberfläche gebildet, über der Komponenten gebildet werden, und es wird die Oxidhalbleiterschicht bearbeitet, sodass die Oxidhalbleiterschicht 144 gebildet wird.
  • Man beachte, dass keine bestimmte Beschränkung hinsichtlich des Substrates besteht, das als Substrat 100 verwendet werden kann, solange dieses nur wenigstens einen Wärmewiderstand aufweist, um einer späteren Wärmebehandlung standzuhalten. Ein Substrat, so beispielsweise ein Glassubstrat, ein keramisches Substrat, ein Quarzsubstrat oder ein Saphirsubstrat, können verwendet werden. Solange das Substrat 100 eine isolierende Oberfläche aufweist, können ein Einkristallhalbleitersubstrat oder ein Polykristallinhalbleitersubstrat aus Silizium, Kohlenstoff-Silizium oder dergleichen; ein Verbindungshalbleitersubstrat aus Silizium-Germanium oder dergleichen; ein SOI-Substrat oder dergleichen verwendet werden, und es kann ein Halbleiterelement über dem Substrat vorgesehen werden. Des Weiteren kann ein Basisfilm über dem Substrat 100 vorgesehen werden.
  • Die Oxidhalbleiterschicht 144 enthält wenigstens ein Element, das unter In, Ga, Sn und Zn ausgewählt ist. Es kann beispielsweise das nachfolgende Oxid verwendet werden: ein Oxid aus vier Metallelementen, so beispielsweise ein In-Sn-Ga-Zn-O-basierter Oxidhalbleiter; ein Oxid aus drei Metallelementen, so beispielsweise ein In-Ga-Zn-O-basierter Oxidhalbleiter, ein In-Sn-Zn-O-basierter Oxidhalbleiter, ein In-Al-Zn-O-basierter Oxidhalbleiter, ein Sn-Ga-Zn-O-basierter Oxidhalbleiter, ein Al-Ga-Zn-O-basierter Oxidhalbleiter oder ein Sn-Al-Zn-O-basierter Oxidhalbleiter; ein Oxid aus zwei Metallelementen, so beispielsweise ein In-Zn-O-basierter Oxidhalbleiter, ein Sn-Zn-O-basierter Oxidhalbleiter, ein Al-Zn-O-basierter Oxidhalbleiter, ein Zn-Mg-O-basierter Oxidhalbleiter, ein Sn-Mg-O-basierter Oxidhalbleiter, ein In-Mg-O-basierter Oxidhalbleiter oder ein In-Ga-O-basiertes Material; oder ein Oxid aus einem Metallelement, so beispielsweise ein In-O-basierter Oxidhalbleiter, ein Sn-O-basierter Oxidhalbleiter oder ein Zn-O-basierter Oxidhalbleiter. Darüber hinaus kann ein beliebiger der vorstehenden Oxidhalbleiter ein Element enthalten, das nicht In, Ga, Sn und Zn ist, wo beispielsweise SiO2.
  • Man beachte, dass beispielsweise ein In-Ga-Zn-O-basierter Oxidhalbleiter einen Oxidhalbleiter bezeichnet, der Indium (In), Gallium (Ga) und Zink (Zn) enthält, wobei keine Beschränkung hinsichtlich des Zusammensetzungsverhältnisses hiervon besteht.
  • Für die Oxidhalbleiterschicht kann ein Dünnfilm verwendet werden, der durch die chemische Formel InMO3(ZnO)m (m > 0) ausgedrückt wird. Hierbei bezeichnet M ein oder mehrere Metallelemente, die unter Zn, Ga, Al, Mn und Co ausgewählt sind. So kann M beispielsweise Ga, Ga und Al, Ga und Mn, Ga und Co oder dergleichen sein.
  • In demjenigen Fall, in dem ein In-Zn-O-basiertes Material als Oxidhalbleiter verwendet wird, weist das Target einen Zusammensetzungsverhältnis auf, bei dem gilt: In:Zn = 50:1 bis 1:2 im Atomverhältnis (In2O3:ZnO = 25:1 bis 1:4 im molaren Verhältnis), vorzugsweise In:Zn = 20:1 bis 1:1 im Atomverhältnis (In2O3:ZnO = 10:1 bis 1:2 im molaren Verhältnis), weiter bevorzugt In:Zn = 15:1 bis 1,5:1 im Atomverhältnis (In2O3:ZnO = 15:2 bis 3:4 im molaren Verhältnis). Bei einem Target beispielsweise, das zur Bildung eines In-Zn-O-basierten Oxidhalbleiters verwendet wird, der ein Atomverhältnis mit In:Zn:O = X:Y:Z aufweist, ist die Beziehung Z > 1,5X + Y erfüllt.
  • Die Füllrate des Oxidtargets ist größer oder gleich 90% und kleiner oder gleich 100%, vorzugsweise größer oder gleich 95% und kleiner oder gleich 99,9%. Dies rührt daher, dass bei Verwendung des Targets mit hoher Füllrate eine dichte Oxidhalbleiterschicht gebildet werden kann.
  • Die Dicke der Oxidhalbleiterschicht 144 ist vorzugsweise größer oder gleich 3 nm und kleiner oder gleich 30 nm. Der Transistor kann gegebenenfalls Normally-On sein, wenn der Oxidhalbleiter 144 zu dick ist (wenn die Dicke beispielsweise größer oder gleich 50 nm ist).
  • Die Oxidhalbleiterschicht wird vorzugsweise durch ein Verfahren gebildet, bei dem Verunreinigungen, so beispielsweise Wasserstoff, Wasser, eine Hydroxylgruppe oder ein Hydrid nicht in die Oxidhalbleiterschicht eintreten. Es kann beispielsweise ein Sputterverfahren verwendet werden.
  • Die Aufbringatmosphäre kann eine Edelgasatmosphäre (typischerweise Argon), eine Sauerstoffatmosphäre oder eine Mischatmosphäre, die ein Edelgas und Sauerstoff enthält, sein. Eine Atmosphäre aus einem hochreinen Gas, aus dem eine Verunreinigung, so beispielsweise Wasserstoff, Wasser, eine Hydroxylgruppe oder ein Hydrid entfernt sind, wird bevorzugt, um zu verhindern, dass Wasserstoff, Wasser, eine Hydroxylgruppe, ein Hydrid oder dergleichen in die Oxidhalbleiterschicht eintreten.
  • Die Oxidhalbleiterschicht kann beispielsweise folgendermaßen gebildet werden.
  • Zuerst wird das Substrat in einer Aufbringkammer gehalten, in der ein verringerter Druck herrscht, und wird sodann erwärmt, sodass die Substrattemperatur eine Temperatur von größer als 200°C und kleiner oder gleich 500°C, vorzugsweise größer als 300°C und kleiner oder gleich 500°C, weiter bevorzugt von größer oder gleich 350°C und kleiner oder gleich 450°C erreicht.
  • Sodann wird ein hochreines Gas, in dem Verunreinigungen wie beispielsweise Wasserstoff, Wasser, eine Hydroxylgruppe oder ein Hydrid in ausreichendem Umfang entfernt sind, in die Aufbringkammer eingebracht, aus der die verbleibende Feuchtigkeit entfernt wird, und es wird die Oxidhalbleiterschicht über dem Substrat unter Verwendung des Targets gebildet. Zur Entfernung der Feuchtigkeit, die in der Aufbringkammer verbleibt, wird wünschenswerterweise eine Einfangvakuumpumpe (entrapment vacuum pump), so beispielsweise eine Kryopumpe, eine Ionenpumpe oder eine Titansublimationspumpe, verwendet. Des Weiteren kann eine Evakuierungseinheit eine Turbopumpe sein, die mit einer Kaltfalle (cold trap) versehen ist. In der Aufbringkammer, die beispielsweise mit der Kryopumpe evakuiert wird, sind Verunreinigungen, so beispielsweise Wasserstoff, Wasser, eine Hydroxylgruppe oder ein Hydrid (vorzugsweise zudem eine Verbindung, die ein Kohlenstoffatom enthält) oder dergleichen entfernt, wodurch die Konzentration der Verunreinigungen wie Wasserstoff, Wasser, einer Hydroxylgruppe oder eines Hydrids in der Oxidhalbleiterschicht mit Bildung in der Aufbringkammer verringert werden kann.
  • In demjenigen Fall, in dem die Substrattemperatur während der Aufbringung niedrig ist (beispielsweise 100°C oder weniger), kann eine Substanz, die ein Wasserstoffatom enthält, in den Oxidhalbleiter eintreten. Daher wird bevorzugt, wenn das Substrat auf eine Temperatur in dem vorstehenden Bereich erwärmt wird. Wird die Oxidhalbleiterschicht unter der Bedingung gebildet, dass das Substrat auf die vorstehende Temperatur erwärmt wird, so wird die Substrattemperatur erhöht, sodass die Wasserstoffbindungen durch Wärme getrennt und weniger wahrscheinlich in die Oxidhalbleiterschicht aufgenommen werden. Daher wird die Oxidhalbleiterschicht unter der Bedingung gebildet, dass das Substrat auf die Temperatur erwärmt wird, wodurch die Konzentration von Verunreinigungen wie Wasserstoff, Wasser, einer Hydroxylgruppe oder eines Hydrids in der Oxidhalbleiterschicht in ausreichendem Umfang verringert werden kann. Darüber hinaus kann eine Beschädigung infolge des Sputterns verringert werden.
  • Man beachte, dass vor der Bildung der Oxidhalbleiterschicht durch ein Sputterverfahren, pulverartige Substanzen (die auch als Partikel oder Staub bezeichnet werden), die an einer Bildungsoberfläche der Oxidhalbleiterschicht anhaften, vorzugsweise durch inverses Sputtern (reverse sputtering) entfernt werden, bei dem Argongas eingeleitet und ein Plasma erzeugt wird. Das inverse Sputtern bezeichnet ein Verfahren, bei dem eine Spannung an einer Substratseite angelegt wird, um ein Plasma in der Umgebung des Substrates zur Modifizierung einer Oberfläche zu erzeugen. Man beachte, dass anstelle von Argon auch ein Gas aus Stickstoff, Helium, Sauerstoff oder dergleichen verwendet werden kann.
  • Die Oxidhalbleiterschicht kann durch Ätzung bearbeitet werden, nachdem eine Maske mit geeigneter Form über der Oxidhalbleiterschicht gebildet ist. Die Maske kann durch ein Verfahren, so beispielsweise Fotolithografie oder Tintenstrahldruck, gebildet werden. Zum Ätzen der Oxidhalbleiterschicht kann entweder ein Nassätzen oder ein Trockenätzen eingesetzt werden. Es ist überflüssig herauszustellen, dass auch beides in Kombination zum Einsatz kommen kann.
  • Des Weiteren wird bevorzugt, eine Wärmebehandlung (erste Wärmebehandlung) an der Oxidhalbleiterschicht 144 (oder der Oxidhalbleiterschicht, die nicht zu einer inselförmigen Oxidhalbleiterschicht verarbeitet worden ist) vorzunehmen. Die Vornahme der Wärmebehandlung kann Substanzen eliminieren, die Wasserstoffatome in der Oxidhalbleiterschicht 144 beinhaltet. Die Wärmebehandlung wird in einer Inertgasatmosphäre bei größer oder gleich 250°C und kleiner oder gleich 700°C, vorzugsweise größer oder gleich 450°C und kleiner oder gleich 600°C oder kleiner als ein Belastungspunkt (strain point) des Substrates durchgeführt. Die Inertgasatmosphäre ist vorzugsweise eine Atmosphäre, die Stickstoff oder ein Edelgas, beispielsweise Helium, Neon oder Argon, als Hauptkomponente und kein Wasser, keinen Wasserstoff oder dergleichen enthält. Die Reinheit von Stickstoff oder eines Edelgases wie Helium, Neon oder Argon, die in eine Wärmebehandlungsvorrichtung eingeleitet werden, ist größer oder gleich 6 N (99,9999%), vorzugsweise größer oder gleich 7 N (99,99999%) (das heißt, die Konzentration der Verunreinigungen ist kleiner oder gleich 1 ppm, vorzugsweise kleiner oder gleich 0,1 ppm).
  • Die Verunreinigungen werden durch die Wärmebehandlung verringert. Entsprechend kann durch eine derartige Oxidhalbleitervorrichtung ein Transistor mit äußerst herausragenden Eigenschaften verwirklicht werden.
  • Die vorstehende Wärmebehandlung weist den Effekt einer Entfernung von Wasserstoff, Wasser und dergleichen auf und kann als Dehydrationsbehandlung, Dehydrogenierungsbehandlung oder dergleichen bezeichnet werden. Die Wärmebehandlung kann beispielsweise zu einem Zeitpunkt durchgeführt werden, bevor die Oxidhalbleiterschicht zur Inselform verarbeitet wird, nachdem der Gateisolierfilm gebildet ist, oder dergleichen. Die Dehydrationsbehandlung oder Dehydrogenierungsbehandlung kann ein oder mehrere Male durchgeführt werden.
  • Als Nächstes wird eine leitfähige Schicht 140 mit einer Einzelschichtstruktur, die zum Bilden einer Sourceelektrode und einer Drainelektrode (wie auch einer Verdrahtung, die in derselben Schicht wie die leitfähige Schicht 140 gebildet wird) über der Oxidhalbleiterschicht 144 (siehe 3A) gebildet.
  • Die leitfähige Schicht 140 kann durch ein PVD-Verfahren oder ein CVD-Verfahren gebildet werden. Als Material der leitfähigen Schicht 140 kann ein Element verwendet werden, das unter Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram, einer Legierung, die ein beliebiges dieser Elemente als Komponente enthält, oder dergleichen, gewählt ist. Des Weiteren können ein oder mehrere Materialien verwendet werden, die unter Mangan, Magnesium, Zirkon, Beryllium, Neodym und Skandium ausgewählt sind.
  • Die leitfähige Schicht 140 kann unter Verwendung eines leitfähigen Metalloxids gebildet werden. Als leitfähiges Metalloxid können Indiumoxid, Zinnoxid, Zinkoxid, eine Legierung aus Indiumoxid und Zinnoxid oder eine Legierung aus Indiumoxid und Zinkoxid oder ein beliebiges der vorerwähnten Metalloxidmaterialien, zu denen Silizium oder Siliziumoxid hinzugefügt werden, verwendet werden.
  • Sodann werden eine Resistmaske 150a und eine Resistmaske 150b über der leitfähigen Schicht 140 (siehe 3B) gebildet. Nachdem beispielsweise die leitfähige Schicht 140 mit einem Resist beschichtet ist, wird eine Fotomaske in ein Lichtbestrahlungsgerät eingelegt, und es wird Licht auf den Resist projiziert, sodass der Resist mit dem Licht bestrahlt wird. Sodann wird der Resist entwickelt, damit die Resistmaske 150a und die Resistmaske 150b gebildet werden können.
  • Um eine Kanallänge des Transistors 160 genau zu bilden, kann Licht mit einer Wellenlänge von kleiner oder gleich 365 nm als Lichtquelle des Lichtbestrahlungsgerätes verwendet werden. So kann Licht mit einem Spektrum einer Hochdruckquecksilberlampe, so beispielsweise die i-Linie (mit einer Wellenlänge von 365 nm), oder Licht mit einer Wellenlänge in dem Bereich von einem Ultraviolettlichtbereich zu einem sichtbaren Lichtbereich, so beispielsweise KrF-Laserlicht (mit einer Wellenlänge von 248 nm) oder ArF-Laserlicht (mit einer Wellenlänge von 193 nm) vorzugsweise verwendet werden.
  • Nach der Bildung der Resistmaske 150a und der Resistmaske 150b wird die leitfähige Schicht 140 einem Halbätzen (das Ätzen wird angehalten, sodass die leitfähige Schicht 140 übrig bleibt, um das Substrat zu bedecken) unter Verwendung der Masken unterzogen, sodass eine leitfähige Schicht 141 mit einem zurückgenommenen Abschnitt gebildet wird.
  • Sodann werden die Resistmaske 150a und die Resistmaske 150b verringert (der Größe nach verkleinert), wodurch eine Resistmaske 152a und eine Resistmaske 152b gebildet werden (siehe 3C). Um die Resistmasken der Größe nach zu verringern, kann ein Aschen (ashing) unter Verwendung eines Sauerstoffplasmas oder dergleichen durchgeführt werden. Werden die Resistmasken verringert (der Größe nach verkleinert), so wird ein Teil der leitfähigen Schicht 141 bestrahlt bzw. freigelegt.
  • Als Nächstes wird die leitfähige Schicht 141 unter Verwendung der Resistmaske 152a und der Resistmaske 152b geätzt, wodurch die Sourceelektrode 142a und die Drainelektrode 142b gebildet werden (siehe 3D). Durch Ätzen des bestrahlten Teiles der leitfähigen Schicht 141 ohne Abdeckung durch die Resistmaske 152a und die Resistmaske 152b werden der vorstehende Abschnitt 145a und der vorstehende Abschnitt 145b an den Umfängen der Sourceelektrode 142a und der Drainelektrode 142b gebildet.
  • Man beachte, dass, wie vorstehend beschrieben worden ist, in einem Fall, in dem ein miniaturisierter Transistor hergestellt wird, dessen Kanallänge kleiner als 2 μm ist, Licht mit einer kurzen Wellelänge von kleiner oder gleich 365 nm vorzugsweise als Lichtquelle bei der Fotolithografie verwendet wird, um die Auflösung des Musters zu verbessern. Es ist jedoch für den Fall der Verwendung von Licht mit einer Wellenlänge von kleiner oder gleich 365 nm zur Belichtung bei der Fotolithografie schwierig, eine verjüngte Form in einem Endabschnitt des Musters zu bilden. Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß Beschreibung bei diesem Ausführungsbeispiel wird der Prozess des Ätzens der leitfähigen Schicht in mehrere Schritte unterteilt und durchgeführt, sodass der vorstehende Abschnitt 145a und der vorstehende Abschnitt 145b in der Sourceelektrode 142a und der Drainelektrode 142b in verjüngter Form gebildet werden können.
  • Man beachte, dass der vorstehende Abschnitt 145a in der Sourceelektrode 142a dieselbe Breite und dieselbe Dicke wie der vorstehende Abschnitt 145b in der Drainelektrode 142b aufweist.
  • Als Nächstes wird die Gateisolierschicht 146 derart gebildet, dass sie die Sourceelektrode 142a und die Drainelektrode 142b abdeckt und in Kontakt mit einem Teil der Oxidhalbleiterschicht 144 ist.
  • Es ist vorzuziehen, die Gateisolierschicht 146 unter Verwendung einer Oxidisolierschicht zu bilden, aus der heraus ein Teil des enthaltenen Sauerstoffs durch Erwärmung freigesetzt ist. Die Oxidisolierschicht, die Sauerstoff in einer Menge enthält, die die Menge des Sauerstoffs in der stöchiometrischen Zusammensetzung hiervon übersteigt, wird vorzugsweise als Oxidisolierschicht verwendet, aus der heraus ein Teil des enthaltenen Sauerstoffes durch Erwärmung freigesetzt ist. Die Oxidisolierschicht, aus der heraus ein Teil des enthaltenen Sauerstoffs durch Erwärmung freigesetzt ist, ermöglicht eine Diffusion des Sauerstoffes in die Oxidhalbleiterschicht 144 durch Erwärmung. Typische Beispiele der Oxidhalbleiterschicht, die für die Gateisolierschicht 146 verwendet werden können, beinhalten eine Siliziumoxidschicht, eine Siliziumoxynitridschicht, eine Siliziumnitridoxidschicht, eine Aluminiumoxidschicht, eine Aluminiumoxynitridschicht, eine Galliumoxidschicht, eine Hafniumoxidschicht und eine Yttriumoxidschicht.
  • Nachdem die Gateisolierschicht 146 gebildet ist, wird wünschenswerterweise eine zweite Wärmebehandlung in einer Inertgasatmosphäre oder einer Sauerstoffatmosphäre durchgeführt. Die Temperatur der Wärmebehandlung wird in dem Bereich von 200°C bis einschließlich 450°C, vorzugsweise 250°C bis einschließlich 350°C eingestellt. Die Wärmebehandlung kann beispielsweise bei 250°C für eine Stunde in einer Stickstoffatmosphäre durchgeführt werden. Die zweite Wärmebehandlung ermöglicht eine Veränderung der elektrischen Eigenschaften des zu verringernden Transistors. Des Weiteren wird in dem Fall, in dem die Gateisolierschicht 146 Sauerstoff enthält, Sauerstoff der Oxidhalbleiterschicht 144 zugeführt, um einen Sauerstoffmangel in der Oxidhalbleiterschicht 144 abzudecken, sodass eine vom i-Typ (intrinsischer Halbleiter) oder im Wesentlichen vom i-Typ seiende Oxidhalbleiterschicht gebildet werden kann.
  • Man beachte bei diesem Ausführungsbeispiel, dass die zweite Wärmebehandlung durchgeführt wird, nachdem die Gateisolierschicht 146 gebildet ist. Der Zeitpunkt der zweiten Wärmebehandlung ist nicht hierauf beschränkt. Die zweite Wärmebehandlung kann beispielsweise durchgeführt werden, nachdem die Gateelektrode gebildet ist. Alternativ kann die zweite Wärmebehandlung auch als erste Wärmebehandlung dienen.
  • Mittels Durchführen der ersten Wärmebehandlung und der zweiten Wärmebehandlung gemäß vorstehender Beschreibung kann die Oxidhalbleiterschicht 144 stark gereinigt werden, damit sie eine Substanz beinhaltet, die so wenig wie möglich Wasserstoffatome beinhaltet.
  • Als Nächstes wird eine leitfähige Schicht zur Bildung einer Gateelektrode (wie auch einer Verdrahtung, die in derselben Schicht wie die Gateelektrode gebildet ist) gebildet und bearbeitet, sodass die Gateelektrode 148 gebildet wird (siehe 3E).
  • Die Gateelektrode 148 kann unter Verwendung eines beliebigen der Metallmaterialien gebildet werden, so beispielsweise Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Neodym und Skandium, und ein Legierungsmaterial, das ein beliebiges dieser Materialien als Hauptkomponente enthält. Man beachte, dass die Gateelektrode 148 eine Einzelschichtstruktur oder eine gestapelte Struktur aufweisen kann.
  • Durch die vorbeschriebenen Schritte wird der Transistor 160 fertiggestellt.
  • Herstellungsprozess des Transistors 162
  • Ein Beispiel für einen Herstellungsprozesses des Transistors 162 gemäß Darstellung in 2A bis 2C wird anhand 4A bis 4E beschrieben. Man beachte, dass der Herstellungsprozess des Transistors 162 sehr viel mit demjenigen des Transistors 160 gemeinsam hat. Daher unterbleibt nachstehend eine Beschreibung derselben Teile.
  • Zunächst wird die leitfähige Schicht 140 über dem Substrat 100 mit einer Oberfläche, über der Komponenten gebildet werden, gebildet (siehe 4A).
  • Als Nächstes werden die Resistmaske 150a und die Resistmaske 150b über der leitfähigen Schicht 140 gebildet. Sodann wird unter Verwendung der Masken die leitfähige Schicht 140 einem Halbätzen unterzogen (das Ätzen wird angehalten, sodass die leitfähige Schicht 140 übrigbleibt, um das Substrat abzudecken), sodass die leitfähige Schicht 141 mit einem zurückgenommenen Abschnitt gebildet wird (siehe 4B).
  • Sodann werden die Resistmaske 150a und die Resistmaske 150b verringert (der Größe nach verkleinert), wodurch die Resistmaske 152a und die Resistmaske 152b gebildet werden (siehe 4C). Durch Ätzen der leitfähigen Schicht 141 unter Verwendung der Resistmaske 152a und der Resistmaske 152b werden die Sourceelektrode 142a, die mit dem vorstehenden Abschnitt 145a am Umfang versehen ist, und die Drainelektrode 142b, die mit dem vorstehenden Abschnitt 145b am Umfang versehen ist, gebildet (siehe 4D).
  • Nachdem die Resistmaske 152a und die Resistmaske 152b entfernt sind, wird eine Oxidhalbleiterschicht gebildet und sodann bearbeitet, damit die inselförmige Oxidhalbleiterschicht 144 gebildet wird. Man beachte, dass vor der Bildung der Oxidhalbleiterschicht eine Plasmabehandlung unter Verwendung eines Gases wie N2O, N2 oder Ar durchgeführt werden kann, damit Feuchtigkeit oder dergleichen, die an der Oberfläche, wo die Oxidhalbleiterschicht gebildet wird, anhaftet, entfernt werden kann. Darüber hinaus können bei dieser Plasmabehandlung die Stufen, die an den Umfangen der Sourceelektrode 142a und der Drainelektrode 142b gebildet sind, weiter der Größe nach verkleinert werden. Damit kann die Abdeckung mit der Oxidhalbleiterschicht 144, der Gateisolierschicht 146 und dergleichen mit Bildung über der Sourceelektrode 142a und der Drainelektrode 142b weiter verbessert werden. In einem Fall, in dem eine Plasmabehandlung durchgeführt wird, wird die Oxidhalbleiterschicht vorzugsweise im Anschluss an die Plasmabehandlung ohne Einwirkung von Luft gebildet.
  • Als Nächstes wird die Gateisolierschicht 146 derart gebildet, dass sie die Sourceelektrode 142a und die Drainelektrode 142b bedeckt und in Kontakt mit einem Teil der Oxidhalbleiterschicht 144 ist. Als Nächstes wird eine leitfähige Schicht zum Bilden einer Gateelektrode (wie auch einer Verdrahtung, die in derselben Schicht wie die Gateelektrode gebildet ist) gebildet und bearbeitet, sodass die Gateelektrode 148 gebildet wird (siehe 4E).
  • Durch die vorbeschriebene Schritte wird der Transistor 162 fertiggestellt.
  • Man beachte, dass sowohl in dem Transistor 160 wie auch dem Transistor 162 die Sourceelektrode 142a und die Drainelektrode 142b jeweils einen vorstehenden Abschnitt aufweisen. Die Ausführungsbeispiele der vorliegenden Erfindung sind jedoch nicht auf die vorbeschriebene Struktur beschränkt.
  • So kann beispielsweise eine Mehrzahl von vorstehenden Abschnitten mit verschiedenen Dicken derart gebildet werden, dass sich eine gestufte Form an den Umfängen der Sourceelektrode 142a und der Drainelektrode 142b ergibt, indem das der Größe nach erfolgende Verringern der Resistmaske und das Ätzen unter Verwendung der verringerten (der Größe nach verkleinerten) Resistmasken mehrere Male durchgeführt werden. In demjenigen Fall, in dem eine Mehrzahl von vorstehenden Abschnitten mit verschiedenen Dicken derart gebildet wird, dass sich eine gestufte Form ergibt, weist der vorstehende Abschnitt im n-ten Schritt (n ≥ 1, es wird davon ausgegangen, dass ein vorstehender Abschnitt mit der kleinsten Dicke ein vorstehender Abschnitt beim ersten Schritt ist) in der Sourceelektrode 142a dieselbe Dicke und dieselbe Breite wie der vorstehende Abschnitt im n-ten Schritt in der Drainelektrode 142b auf. Man beachte, dass die Stufenform eine Form beinhaltet, in der eine Mehrzahl von gekrümmten Oberfläche verbunden ist. Des Weiteren weist in dem Fall, in dem eine Mehrzahl von vorstehenden Abschnitten mit verschiedenen Dicken gebildet wird, jeder aus der Mehrzahl von vorstehenden Abschnitten vorzugsweise eine verjüngte Form auf.
  • Des Weiteren kann ein vorstehender Abschnitt am Umfang der Gateelektrode 148 gebildet werden. Durch Bereitstellen des vorstehenden Abschnittes am Umfang der Gateelektrode 148 kann die Abdeckung mit einer Isolierschicht, die über der Gateelektrode 148 gebildet ist, verbessert werden. Damit kann eine Konzentration eines elektrischen Feldes an der Isolierschicht, die infolge der Gateelektrode 148 und einer Verdrahtung mit Bereitstellung über der Gateelektrode 148 auftritt, verhindert werden, und es kann eine Verschlechterung oder eine Beschädigung an dem Transistor weiter verhindert werden. Man beachte, dass für den Fall der Bereitstellung eines vorstehenden Abschnittes am Umfang der Gateelektrode 148 die Gateelektrode 148 als Einzelschicht unter Verwendung eines beliebigen der vorstehenden Materialien gebildet wird.
  • Die Struktur gemäß Beschreibung bei diesem Ausführungsbeispiel kann bei einem Bottom-Gate-Transistor eingesetzt werden. 5A und 5B zeigen Strukturbeispiele für Bottom-Gate-Transistoren.
  • Ein Transistor 170 gemäß Darstellung in 5A beinhaltet über dem Substrat 100 eine Gateelektrode 149, die Gateisolierschicht 146, die in Kontakt mit der Gateelektrode 149 bereitgestellt wird, die Sourceelektrode 142a und die Drainelektrode 142b mit Bereitstellung über der Gateisolierschicht 146 und die Oxidhalbleiterschicht 144, die teilweise in Kontakt mit der Sourceelektrode 142a und der Drainelektrode 142b ist und mit der Gateelektrode 149 überlappt, wobei die Gateisolierschicht 146 dazwischen positioniert ist.
  • Man beachte, dass die Kanallänge L des Transistors 170 vorzugsweise kleiner als 2 μm, weiter bevorzugt von 10 nm bis einschließlich 350 nm (0,35 μm) ist. Die Dicke der Oxidhalbleiterschicht 144 ist im Bereich von 1 nm bis einschließlich 50 nm, vorzugsweise 2 nm bis einschließlich 20 nm, besonders bevorzugt 3 nm bis einschließlich 15 nm. Mit dieser Struktur kann eine Halbleitervorrichtung hergestellt werden, die bei hoher Geschwindigkeit arbeitet und weniger Leistung verbraucht.
  • Ein Transistor 172 gemäß Darstellung in 5B beinhaltet über dem Substrat 100 die Gateelektrode 149, die Gateisolierschicht 146 in Kontakt mit der Gateelektrode 149, die Oxidhalbleiterschicht 144 in Überlappung mit der Gateelektrode 149, wobei die Gateisolierschicht 146 dazwischen positioniert ist, und die Sourceelektrode 142a und die Drainelektrode 142b teilweise in Kontakt mit der Oxidhalbleiterschicht 144.
  • Bei jedem von dem Transistor 170 und dem Transistor 172 ist die Gateelektrode 149 derart gebildet, dass sie eine Einzelschichtstruktur aufweist, und zwar unter Verwendung eines beliebigen der vorerwähnten Materialien, und am Umfang hiervon einen vorstehenden Abschnitt 147 mit einer kleineren Dicke als der andere Bereich aufweist. Bei dieser Struktur wird die Abdeckung mit der Gateisolierschicht 146 verbessert, weshalb das Auftreten einer Fehlverbindung oder einer schlechten Verbindung verhindert werden kann. Des Weiteren kann die Bildung eines Bereiches mit einer kleinen Dicke lokal in der Gateisolierschicht 146 unterdrückt werden; damit kann die Stehspannung des Transistors 170 und des Transistors 172 vergrößert werden, und es kann die Erzeugung einer Gateleckage unterdrückt werden. Man beachte, dass der vorstehende Abschnitt 147 auf eine Weise ähnlich zu derjenigen des vorstehenden Abschnittes 145a und des vorstehenden Abschnittes 145b gebildet werden kann. Alternativ kann eine Mehrzahl von vorstehenden Abschnitten mit verschiedenen Dicken derart gebildet werden, dass sich eine gestufte Form ergibt.
  • Darüber hinaus sind in dem Transistor 170 der vorstehende Abschnitt 145a und der vorstehende Abschnitt 145b an den Umfängen der Sourceelektrode 142a und der Drainelektrode 142b vorgesehen. Damit kann die Abdeckung mit der Oxidhalbleiterschicht 144 verbessert werden.
  • Man beachte, dass in dem Transistor 172 der vorstehende Abschnitt 145a und der vorstehende Abschnitt 145b nicht notwendigerweise an den Umfängen der Sourceelektrode 142a und der Drainelektrode 142b vorgesehen sind. Es kann demgegenüber bevorzugt sein, den vorstehenden Abschnitt 145a und den vorstehenden Abschnitt 145b vorzusehen, da die Abdeckung mit einer Isolierschicht (nicht gezeigt), die über der Oxidhalbleiterschicht 144 gebildet ist, verbessert werden kann.
  • Bei jedem von dem Transistor 160, dem Transistor 162, dem Transistor 170 und dem Transistor 172 aus der Beschreibung bei diesem Ausführungsbeispiel ist ein vorstehender Abschnitt am Umfang einer Verdrahtung mit einer großen Dicke (die Gateelektrode oder die Source- oder Drainelektrode) gebildet, sodass eine schlechte Abdeckung mit einer Isolierschicht, die in Kontakt mit der Verdrahtung vorgesehen ist, verhindert wird. Damit wird nicht örtlich ein dünner Bereich in der Isolierschicht gebildet, und es kann eine Beschädigung an dem Transistor infolge einer Konzentration eines elektrischen Feldes an dem dünnen Bereich verhindert werden.
  • Des Weiteren kann bei einem Herstellungsprozess eines miniaturisierten Transistors, dessen Kanallänge kleiner als 2 μm ist, sogar in dem Fall der Verwendung von Licht mit einer Wellenlänge von kleiner oder gleich 365 nm zur Bestrahlung bei der Fotolithografie der vorstehende Abschnitt am Umfang der Gateelektrode oder der Source- oder Drainelektrode derart gebildet werden, dass sich eine verjüngte Form ergibt.
  • Man beachte, dass die Strukturen, Verfahren und dergleichen aus der Beschreibung beim vorliegenden Ausführungsbeispiel je nach Bedarf mit beliebigen der Strukturen, Verfahren und dergleichen aus der Beschreibung bei den anderen Ausführungsbeispielen kombiniert werden können.
  • Ausführungsbeispiel 2
  • Bei diesem Ausführungsbeispiel wird ein Beispiel für eine Halbleitervorrichtung, nämlich ein Speichermedium (Speicherelement), beschrieben. Bei diesem Ausführungsbeispiel werden der Transistor unter Verwendung des Oxidhalbleiters aus der Beschreibung bei Ausführungsbeispiel 1 und ein Transistor, der ein Material enthält, das nicht ein Oxidhalbleiter ist, über einem Substrat gebildet.
  • 6A bis 6C zeigen ein Beispiel für eine Struktur der Halbleitervorrichtung. 6A zeigt einen Querschnitt der Halbleitervorrichtung, während 6B eine Draufsicht auf die Halbleitervorrichtung zeigt. Hierbei ist 6A eine Querschnittsansicht entlang der Linie E1–E2 und der Linie F1–F2 in 6B. Darüber hinaus zeigt 6C ein Beispiel für ein Schaltungsdiagramm unter Verwendung der Halbleitervorrichtung als Speicherelement. Die Halbleitervorrichtung gemäß Darstellung in 6A und 6B beinhaltet einen Transistor, der ein erstes Halbleitermaterial in einem unteren Abschnitt beinhaltet, und einen Transistor, der ein zweites Halbleitermaterial in einem oberen Abschnitt beinhaltet. Bei diesem Ausführungsbeispiel bezeichnet der Transistor, der ein erstes Halbleitermaterial beinhaltet, einen Transistor 260, der ein Halbleitermaterial beinhaltet, das kein Oxidhalbleiter ist. Als Transistor, der ein zweites Halbleitermaterial beinhaltet, wird der Transistor 160 verwendet, der ein Oxidhalbleiter ist, der bei Ausführungsbeispiel 1 beschrieben worden ist. Als Halbleitermaterial, das kein Oxidhalbleiter ist, werden beispielsweise Silizium, Germanium, Silizium-Germanium, Siliziumkarbid, Galliumarsenid oder dergleichen verwendet, und es wird vorzugsweise ein Einkristallhalbleiter verwendet. Ein Transistor, der ein derartiges Halbleitermaterial beinhaltet, das kein Oxidhalbleiter ist, kann leicht bei hoher Geschwindigkeit arbeiten. Demgegenüber kann der Transistor 160, der einen Oxidhalbleiter beinhaltet, über lange Zeit aufgrund seiner Eigenschaften Laden halten. Man beachte, dass als Transistor, der das zweite Halbleitermaterial beinhaltet, je nach Bedarf ein beliebiger von dem Transistor gemäß Beschreibung bei Ausführungsbeispiel 1 verwendet werden kann.
  • Der Transistor 260 von 6A bis 6C beinhaltet einen Kanalbildungsbereich 116 mit Bereitstellung in einem Substrat 301, das ein Halbleitermaterial (beispielsweise Silizium) beinhaltet, Verunreinigungsbereiche 118 mit Bereitstellung derart, dass der Kanalbildungsbereich 116 schichtartig dazwischen eingeschlossen ist, Metallverbindungsbereiche 124 in Kontakt mit den Verunreinigungsbereichen 118, eine Gateisolierschicht 108 mit Bereitstellung über dem Kanalbildungsbereich 116 und eine Gateelektrode 109 mit Bereitstellung über der Gateisolierschicht 108.
  • Als Substrat 301, das ein Halbleitermaterial beinhaltet, kann ein Einkristallhalbleitersubstrat oder ein Polykristallinhalbleitersubstrat verwendet werden, das aus Silizium, Siliziumkarbid oder dergleichen besteht; ein Verbindungshalbleitersubstrat, das aus Silizium-Germanium oder dergleichen besteht; sowie ein SOI-Substrat oder dergleichen. Man beachte, dass ungeachtet der Tatsache, dass der Begriff „SOI-Substrat” im Allgemeinen ein Substrat bezeichnet, bei dem eine Siliziumhalbleiterschicht an einer isolierenden Oberfläche bereitgestellt wird, der Begriff „SOI-Substrat” bei der vorliegenden Beschreibung und dergleichen zudem ein Substrat beinhaltet, bei dem eine Halbleiterschicht, die ein Material beinhaltet, das nicht Silizium ist, an einer isolierenden Oberfläche vorgesehen ist. Dies bedeutet, dass eine Halbleiterschicht, die in dem „SOI-Substrat” beinhaltet ist, nicht auf eine Siliziumhalbleiterschicht beschränkt ist. Des Weiteren kann das SOI-Substrat ein Substrat mit einer Struktur sein, bei dem eine Halbleiterschicht über einem Isoliersubstrat, so beispielsweise einem Glassubstrat, mit einer dazwischen gelagerten Isolierschicht vorgesehen ist.
  • Eine Elektrode 126 ist mit einem Teil des Metallverbindungsbereiches 124 des Transistors 260 verbunden. Hierbei arbeitet die Elektrode 126 als Sourceelektrode oder Drainelektrode des Transistors 260. Des Weiteren ist eine Elementisolierisolierschicht 106 derart vorgesehen, dass sie den Transistor 260 umgibt, und es ist eine Isolierschicht 128 derart vorgesehen, dass sie den Transistor 260 bedeckt. Man beachte, dass dafür, eine hohe Integration zu erhalten, der Transistor 260 vorzugsweise keine Seitenwandisolierschicht aufweist, wie in 6A und 6B dargestellt ist. Wenn demgegenüber das Hauptaugenmerk auf die Eigenschalten des Transistors 260 gelegt wird, können Seitenwandisolierschichten an Seitenoberflächen der Gateelektrode 109 bereitgestellt werden, und es kann der Verunreinigungsbereich 118 Bereiche mit verschiedenen Verunreinigungskonzentrationen beinhalten.
  • Der Transistor 260 kann durch eine bekannte Technik hergestellt werden. Ein Merkmal des Transistors 260, der beispielsweise Silizium, Germanium, Silizium-Germanium, Siliziumkarbid, Galliumarsenid oder dergleichen als Halbleitermaterial beinhaltet, besteht darin, dass er bei hoher Geschwindigkeit arbeiten kann. Wenn also der Transistor als Lesetransistor verwendet wird, können Daten mit hoher Geschwindigkeit gelesen werden.
  • Nachdem der Transistor 260 gebildet ist, wird als Behandlung vor der Bildung des Transistors 160 und eines Kondensators 164 die Isolierschicht 128 einer CMP-Behandlung unterzogen, bei der die obere Oberfläche der Gateelektrode 109 bestrahlt wird. Als Behandlung zur Bestrahlung der oberen Oberfläche der Gateelektrode 109 wie auch CMP-Behandlung kann eine Ätzbehandlung oder dergleichen eingesetzt werden. Um Eigenschaften des Transistors 160 zu verbessern, wird die Oberfläche der Isolierschicht 128 vorzugsweise möglichst planar bzw. eben ausgebildet.
  • Die Oxidhalbleiterschicht 144 wird über der planarisierten bzw. eben gemachten Isolierschicht 128 gebildet, woraufhin eine leitfähige Schicht derart bereitgestellt wird, dass sie die freigelegte Gateelektrode 109, die Elektrode 126, die Isolierschicht 128, die Oxidhalbleiterschicht 144 und dergleichen bedeckt. Im Anschluss wird die leitfähige Schicht durch ein Verfahren ähnlich zu demjenigen bei der Beschreibung von Ausführungsbeispiel 1 bearbeitet, wodurch die Sourceelektrode 142a und die Drainelektrode 142b gebildet werden. Die Sourceelektrode 142a wird elektrisch mit der Gateelektrode 109 des Transistors 260 verbunden. Die Drainelektrode 142b wird elektrisch mit der Elektrode 126 des Transistors 260 verbunden.
  • Bei der Halbleitervorrichtung gemäß Darstellung in 6A und 6B wird eine leitfähige Schicht 158 bereitgestellt, um mit wenigstens einem Teil der Sourceelektrode 142a zu überlappen, wobei die Gateisolierschicht 146 dazwischen positioniert ist. Die leitfähige Schicht 158 wird in demselben Schritt wie die Gateelektrode 148 gebildet und arbeitet als eine der Elektroden des Kondensators 164.
  • Eine Isolierschicht 150 wird über der Gateelektrode 148 und der leitfähigen Schicht 158 bereitgestellt. Eine Verdrahtung 154 wird über der Isolierschicht 150 bereitgestellt und mit der Drainelektrode 142b durch eine Öffnung mit Bildung in der Isolierschicht 150, der Gateisolierschicht 146 und dergleichen gebildet. Hierbei ist die Verdrahtung 154 derart vorgesehen, dass sie wenigstens teilweise mit der Oxidhalbleiterschicht 144 des Transistors 160 überlappt. Des Weiteren wird eine Isolierschicht 156 derart bereitgestellt, dass sie die Verdrahtung 154 abdeckt.
  • Bei der Halbleitervorrichtung gemäß Darstellung in 6A und 6B sind der Transistor 260 und der Transistor 160 derart vorgesehen, dass sie wenigstens teilweise miteinander überlappen. Insbesondere sind der Sourcebereich oder der Drainbereich des Transistors 260 und die Oxidhalbleiterschicht 144 vorzugsweise derart vorgesehen, dass sie miteinander wenigstens teilweise überlappen. Die Verdrahtung 154 ist derart vorgesehen, dass sie mit der Oxidhalbleiterschicht 144 wenigstens teilweise überlappt. Darüber hinaus sind der Transistor 160 und der Kondensator 164 derart vorgesehen, dass sie mit dem Transistor 260 überlappen.
  • Die leitfähige Schicht 158 des Kondensators 164 ist beispielsweise derart vorgesehen, dass sie wenigstens teilweise mit der Gateelektrode 109 des Transistors 260 überlappt. Bei einem derartigen planaren bzw. ebenen Layout kann eine hohe Integration der Halbleitervorrichtung erreicht werden. Für den Fall der Bildung einer Speicherzelle unter Verwendung der Halbleitervorrichtung kann beispielsweise unter der Voraussetzung, dass die Minimalmerkmalsgröße gleich F ist, die von einer Speicherzelle eingenommene Fläche gleich 15F2 bis 25F2 sein.
  • 6C zeigt ein Beispiel für ein Schaltungsdiagramm, das die Halbleitervorrichtung als Speicherelement beinhaltet. In 6C sind eine von der Sourceelektrode und der Drainelektrode des Transistors 160, eine Elektrode des Kondensators 164 und die Gateelektrode des Transistors 260 elektrisch miteinander verbunden. Eine erste Verdrahtung (die als „erste Leitung” und Sourceleitung bezeichnet wird) und eine zweite Verdrahtung (die als „zweite Leitung” und Bitleitung bezeichnet wird) sind elektrisch mit der Sourceelektrode und der Drainelektrode des Transistors 260 bezugsrichtig verbunden. Eine dritte Verdrahtung (die als „dritte Leitung” und „erste Signalleitung” bezeichnet wird) ist elektrisch mit der anderen von der Sourceelektrode und der Drainelektrode des Transistors 160 verbunden. Eine vierte Verdrahtung (die als „vierte Leitung” und zweite Signalleitung bezeichnet wird) ist elektrisch mit der Gateelektrode des Transistors 160 verbunden. Eine fünfte Verdrahtung (die als „fünfte Leitung” und Wortleitung bezeichnet wird) und die andere Elektrode des Kondensators 164 sind elektrisch miteinander verbunden.
  • Der Transistor 160, der einen Oxidhalbleiter beinhaltet, weist einen äußerst kleinen Aus-Zustandstrom auf. Wenn daher der Transistor 160 in einem Aus-Zustand ist, kann das Potenzial eines Knotens (nachstehend eines Knotens FG), an dem eine von der Sourceelektrode und der Drainelektrode des Transistors 160, die eine Elektrode des Kondensators 164 und die Gateelektrode des Transistors 260 elektrisch miteinander verbunden sind, für äußerst lange Zeit gehalten werden. Das Bereitstellen des Kondensators 164 erleichtert das Halten von Ladung, die dem Knoten FG zugeleitet wird, sowie das Lesen von vorgehaltenen Daten.
  • Werden Daten in der Halbleitervorrichtung gespeichert (in diese geschrieben), so wird zunächst das Potenzial der vierten Verdrahtung auf ein Potenzial gesetzt, bei der der Transistor 160 eingeschaltet wird, wodurch der Transistor 160 eingeschaltet wird. Damit wird das Potenzial der dritten Verdrahtung an dem Knoten FG angelegt, und es wird eine vorbestimmte Ladungsmenge in dem Knoten FG gesammelt. Hierbei wird eine Ladung zum Anlegen von zwei verschiedenen Potenzialniveaus (nachstehend als niedriges Niveau aufweisende Ladung und hohes Niveau aufweisende Ladung bezeichnet) dem Knoten FG verliehen. Anschließend wird das Potenzial der vierten Verdrahtung auf ein Potenzial gesetzt, bei dem der Transistor 160 ausgeschaltet wird, wodurch der Transistor 160 ausgeschaltet wird. Dies bewirkt ein Floating des Knotens FG, und es wird die vorbestimmte Ladungsmenge in dem Knoten FG gehalten. Die vorbestimmte Ladungsmenge wird akkumuliert und in dem Knoten FG gehalten, wodurch die Speicherzelle Daten speichern kann.
  • Da der Aus-Zustandstrom des Transistors 160 äußerst klein ist, wird die Ladung, die an dem Knoten FG anliegt, für eine lange Zeit gehalten. Dies kann die Notwendigkeit eines Wiederherstellungsvorganges (refresh) beseitigen oder drastisch die Häufigkeit des Wiederherstellungsvorganges verringern, was zu einer ausreichenden Verringerung des Energieverbrauches führt. Darüber hinaus können gespeicherte Daten für lange Zeit vorgehalten werden, auch wenn keine Energie zugeführt wird.
  • Werden gespeicherte Daten (beim Lesen von Daten) ausgelesen, so wird ein geeignetes Potenzial (Auslesepotenzial) an der fünften Verdrahtung in einem Zustand angelegt, in dem ein vorbestimmtes Potenzial (festes Potenzial) an der ersten Verdrahtung anliegt. Damit ändert der Transistor 160 seinen Zustand in Abhängigkeit von der Ladungsmenge, die in dem Knoten FG vorgehalten wird. Dies rührt daher, dass im Allgemeinen dann, wenn der Transistor 160 ein n-Kanal-Transistor ist, ein scheinbarer Schwellenwert Vth_H des Transistors 160 in demjenigen Fall, in dem die hohes Niveau aufweisende Ladung in dem Knoten FG vorgehalten wird, niedriger ist als ein scheinbarer Schwellenwert Vth_L des Transistors 160 in dem Fall, in dem die niedriges Niveau aufweisende Ladung in dem Knoten FG gehalten wird. Hierbei bezeichnet eine scheinbare Schwellenspannung das Potenzial der fünften Verdrahtung, das benötigt wird, um den Transistor 260 einzuschalten. Damit kann durch Einstellen des Potenzials der fünften Verdrahtung auf ein Potenzial V0, das zwischen Vth_H und Vth_L ist, eine Ladung, die in dem Knoten FG gehalten wird, bestimmt werden. In einem Fall beispielsweise, in dem eine ein hohes Niveau aufweisende Ladung beim Schreiben gegeben ist, wird, wenn das Potenzial der fünften Verdrahtung auf V0 (> Vth_H) gesetzt wird, der Transistor 260 eingeschaltet. In demjenigen Fall, in dem eine niedriges Niveau aufweisende Ladung beim Schreiben gegeben ist, bleibt sogar dann, wenn das Potenzial der fünften Verdrahtung auf V0 (< Vth_L) gesetzt ist, der Transistor 260 im Aus-Zustand. Auf diese Weise können durch Steuern des Potenzials der fünften Verdrahtung und Bestimmen, ob der Transistor 260 in einem Ein-Zustand oder Aus-Zustand ist (Auslesen des Potenzials der zweiten Verdrahtung), die gespeicherten Daten ausgelesen werden.
  • Des Weiteren wird, um gespeicherte Daten neuzuschreiben, ein neues Potenzial an dem Knoten FG angelegt, der die vorbestimmte Ladungsmenge, die beim vorstehenden Schreiben gegeben war, vorhält, sodass die Ladung der neuen Daten in dem Knoten FG gehalten wird. Insbesondere wird das Potenzial der vierten Verdrahtung auf ein Potenzial gesetzt, bei dem der Transistor 160 eingeschaltet wird, sodass der Transistor 160 eingeschaltet wird. Das Potenzial der dritten Verdrahtung (ein Potenzial von neuen Daten) liegt an dem Knoten FG an, und die vorbestimmte Ladungsmenge wird in dem Knoten FG gesammelt. Anschließend wird das Potenzial der vierten Verdrahtung auf ein Potenzial gesetzt, bei dem der Transistor 160 ausgeschaltet wird, wodurch der Transistor 160 ausgeschaltet wird. Damit wird die Ladung der neuen Daten in dem Knoten FG gehalten. Mit anderen Worten, während die vorbestimmte Ladungsmenge, die beim ersten Schreiben gegeben ist, in dem Knoten FG gehalten wird, wird derselbe Vorgang (zweites Schreiben) wie beim ersten Schreiben durchgeführt, wodurch die gespeicherten Daten überschrieben werden können.
  • Der Aus-Zustandstrom des Transistors 160 gemäß Beschreibung bei diesem Ausführungsbeispiel kann unter Verwendung der Oxidhalbleiterschicht 144, die derart stark gereinigt ist, dass sie intrinsisch ist, ausreichend verringert werden. Sodann kann unter Verwendung eines derartigen Transistors eine Halbleitervorrichtung, in der gespeicherte Daten für extrem lange Zeit gehalten werden können, hergestellt werden. Des Weiteren kann unter Verwendung des Transistors 160, dessen Kanallänge (L) verringert ist, der Grad der Integration der Halbleitervorrichtung vergrößert werden.
  • Bei der Halbleitervorrichtung gemäß Beschreibung bei diesem Ausführungsbeispiel überlappen der Transistor 260 und der Transistor 160 miteinander; daher kann eine Halbleitervorrichtung, deren Integrationsgrad ausreichend verbessert ist, erreicht werden.
  • Die Verfahren und Strukturen aus der Beschreibung bei diesem Ausführungsbeispiel können je nach Bedarf mit beliebigen von den Verfahren und Strukturen gemäß Beschreibung bei den anderen Ausführungsbeispielen kombiniert werden.
  • Ausführungsbeispiel 3
  • Bei diesem Ausführungsbeispiel wird ein Beispiel für eine Anwendung einer Halbleitervorrichtung entsprechend einem Ausführungsbeispiel der offenbarten Erfindung anhand 7 beschrieben. Hierbei wird eine zentrale Verarbeitungseinheit (CPU) beschrieben.
  • Ein Beispiel für ein Blockdiagramm einer CPU ist in 7 dargestellt. Eine CPU 1101 gemäß Darstellung in 7 beinhaltet eine Zeitsteuerschaltung 1102, einen Anweisungsdecoder 1103, eine Registerfeldanordnung 1104, eine Adresslogik- und Pufferschaltung 1105, eine Datenbusschnittstelle 1106, eine arithmetisch-logische Einheit (ALU) 1107, ein Anweisungsregister 1108 und dergleichen.
  • Diese Schaltungen werden unter Verwendung einer Inverterschaltung, eines Widerstands, eines Kondensators, des beim vorherigen Ausführungsbeispiel beschriebenen Transistors und dergleichen hergestellt. Des Weiteren kann unter Verwendung eines beliebigen der Transistoren aus der Beschreibung beim vorliegenden Ausführungsbeispiel der Kurzkanaleffekt des Transistors unterdrückt werden, und es kann eine Miniaturisierung erreicht werden.
  • Schaltungen, die in der CPU 1101 beinhaltet sind, werden nachstehend kurz beschrieben. Die Zeitsteuerschaltung 1102 empfängt Anweisungen von außen, wandelt die Anweisungen in Information für innen um und sendet die Information an einen weiteren Block. Darüber hinaus gibt die Zeitsteuerschaltung Anweisungen, so beispielsweise das Lesen und Schreiben von Speicherdaten, nach außen, entsprechend dem internen Vorgang. Der Anweisungsdecoder 1103 funktioniert zum Umwandeln von Anweisungen von außen in Anweisungen für innen. Die Registerfeldanordnung 1104 funktioniert zum vorübergehenden Speichern von Daten. Die Adresslogik- und Pufferschaltung 1105 funktioniert zur Spezifizierung der Adresse eines äußeren Speichers. Die Datenbusschnittstelle 1106 funktioniert zum Hineinnehmen von Daten in einen äußeren Speicher oder eine Vorrichtung, so beispielsweise einen Drucker, oder zum Herausnehmen der Daten hieraus. Die ALU 1107 funktioniert zum Durchführen des Betriebes. Das Anweisungsregister 1108 funktioniert zum vorübergehenden Speichern von Anweisungen. Die CPU beinhaltet Kombinationen derartiger Schaltungen.
  • Bei Verwendung eines beliebigen der Transistoren gemäß Beschreibung bei den vorherigen Ausführungsbeispielen kann in wenigstens einem Teil der CPU 1101 der Kurzkanaleffekt des Transistors unterdrückt werden, und es kann eine Miniaturisierung erreicht werden. Damit kann die CPU 1101 eine höhere Integration aufweisen.
  • Die Verfahren und Strukturen gemäß Beschreibung bei diesem Ausführungsbeispiel können je nach Bedarf mit beliebigen der Verfahren und Strukturen gemäß Beschreibung bei den anderen Ausführungsbeispielen kombiniert werden.
  • Ausführungsbeispiel 4
  • Beim vorliegenden Ausführungsbeispiel werden Anwendungsbeispiele einer Halbleitervorrichtung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung anhand 8A und 8B beschrieben. Hierbei wird ein Beispiel für eine Halbleitervorrichtung mit einer Bildsensorfunktion zum Lesen von Information eines Gegenstandes beschrieben. Man beachte, dass in einem Schaltungsdiagramm in einigen Fällen „OS” neben einem Transistor geschrieben steht, um anzugeben, dass der Transistor einen Oxidhalbleiter beinhaltet.
  • 8A zeigt ein Beispiel für eine Halbleitervorrichtung mit einer Bildsensorfunktion. 8A ist eine gleichwertige Schaltung eines Fotossensors, und 8B ist eine Querschnittsansicht zur Darstellung eines Teils des Fotosensors.
  • Eine Elektrode einer Fotodiode 1202 ist elektronisch mit einer Fotodiodenrücksetzsignalleitung 1212 verbunden, und es ist die andere Elektrode der Fotodiode 1202 elektrisch mit einem Gate eines Transistors 1204 verbunden. Eine von einer Sourceelektrode und einer Drainelektrode des Transistors 1204 ist elektrisch mit einer Fotosensorbezugssignalleitung 1218 verbunden, während die andere von der Sourceelektrode und der Drainelektrode des Transistors 1204 elektrisch mit einem von einer Sourceelektrode und einer Drainelektrode eines Transistors 1206 verbunden ist. Eine Gateelektrode des Transistors 1206 ist elektrisch mit einer Gatesignalleitung 1214 verbunden, während die andere von der Sourceelektrode und der Drainelektrode des Transistors 1206 elektrisch mit einer Fotosensorausgabesignalleitung 1216 verbunden ist.
  • Hierbei werden Transistoren, die einen Oxidhalbleiter beinhalten, als Transistor 1204 und Transistor 1206 gemäß Darstellung in 8A verwendet. Als Transistoren, die einen Oxidhalbleiter beinhalten, kann ein beliebiger der Transistoren gemäß Beschreibung bei den vorherigen Ausführungsbeispielen verwendet werden. Da die Transistoren gemäß Beschreibung bei den vorherigen Ausführungsbeispielen einen äußerst kleinen Leckstrom im Aus-Zustand erreichen können, kann die Fotoerfassungsgenauigkeit des Fotosensors verbessert werden. Des Weiteren kann bei Verwendung eines beliebigen der Transistoren gemäß Beschreibung bei den vorherigen Ausführungsbeispielen der Kurzkanaleffekt des Transistors unterdrückt werden, und es kann eine Miniaturisierung erreicht werden. Damit kann die Fläche der Fotodiode vergrößert werden, und es kann die Fotoerfassungsgenauigkeit des Fotosensors verbessert werden.
  • 8B ist eine Querschnittsansicht zur Darstellung der Fotodiode 1202 und des Transistors 1204 in dem Fotosensor, wobei die Fotodiode 1202 und der Transistor 1204, die als Sensoren funktionieren, über einem Substrat 1222 mit einer Isolierschicht (TFT-Substrat) vorgesehen sind. Ein Substrat 1224 ist über der Fotodiode 1202 und dem Transistor 1204 unter Verwendung einer Anhaftschicht 1228 vorgesehen. Eine Isolierschicht 1234, eine Zwischenschichtisolierschicht 1236 und eine Zwischenschichtisolierschicht 1238 sind über dem Transistor 1204 vorgesehen.
  • Darüber hinaus ist eine Gateelektrode 1240 in derselben Schicht wie die Gateelektrode des Transistors 1204 derart vorgesehen, dass sie elektrisch mit der Gateelektrode verbunden ist. Die Gateelektrode 1240 ist elektrisch mit einer Elektrodenschicht 1242 verbunden, die über der Zwischenschichtisolierschicht 1236 vorgesehen ist, und zwar durch eine Öffnung mit Ausbildung in der Isolierschicht 1234 und der Zwischenschichtisolierschicht 1236. Da die Fotodiode 1202 über der Elektrodenschicht 1242 ausgebildet ist, sind die Fotodiode 1202 und der Transistor 1204 elektrisch miteinander durch die Gateelektrode 1240 und die Elektrodenschicht 1242 verbunden.
  • Die Fotodiode 1202 weist eine Struktur auf, bei der eine erste Halbleiterschicht 1226a, eine zweite Halbleiterschicht 1226b und eine dritte Halbleiterschicht 1226c in dieser Reihenfolge über der Elektrodenschicht 1242 gestapelt sind. Mit anderen Worten, die erste Halbleiterschicht 1226a der Fotodiode 1202 ist elektrisch mit der Elektrodenschicht 1242 verbunden. Die dritte Halbleiterschicht 1226c der Fotodiode 1202 ist elektrisch mit einer Elektrodenschicht 1244 verbunden, die über der Zwischenschichtisolierschicht 1238 vorgesehen ist.
  • Hierbei ist eine Pinfotodiode als Beispiel angegeben, bei dem eine Halbleiterschicht mit einer vom n-Typ seienden Leitfähigkeit als erste Halbleiterschicht 1226a, eine hohen Widerstand aufweisende Halbleiterschicht (eine vom i-Typ seiende Halbleiterschicht) als zweite Halbleiterschicht 1226b und eine Halbleiterschicht mit einer vom p-Typ seienden Leitfähigkeit als dritte Halbleiterschicht 1226c gestapelt sind.
  • Die erste Halbleiterschicht 1226a ist eine vom n-Typ seiende Halbleiterschicht und wird mit einem amorphen Siliziumfilm gebildet, der ein Verunreinigungselement enthält, das eine vom n-Typ seiende Leitfähigkeit verleiht. Die erste Halbleiterschicht 1226a wird durch ein Plasma-CVD-Verfahren unter Verwendung eines Halbleitersourcegases gebildet, das ein Verunreinigungselement enthält, das zu Gruppe 15 (beispielsweise Phosphor (P)) gehört. Als Halbleitersourcegas kann Silan (SiH4) verwendet werden. Alternativ können Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 oder dergleichen verwendet werden. Als weitere Alternative kann ein Amorphsiliziumfilm, der kein Verunreinigungselement enthält, gebildet werden, wobei ein Verunreinigungselement in dem Amorphsiliziumfilm unter Verwendung eines Diffusionsverfahrens oder eines Ioneneinspritzverfahrens eingeführt werden kann. Das Erwärmen oder dergleichen kann nach dem Einleiten des Verunreinigungselementes durch ein Ioneneinspritzverfahren oder dergleichen durchgeführt werden, um das Verunreinigungselement zu diffundieren. In diesem Fall kann als Verfahren zur Bildung des Amorphsiliziumfilmes ein LPCVD-Verfahren, ein Verfahren der chemischen Dampfaufbringung, ein Sputterverfahren oder dergleichen verwendet werden. Die erste Halbleiterschicht 1226a wird vorzugsweise derart gebildet, dass sie eine Dicke von 20 nm bis einschließlich 200 nm aufweist.
  • Die zweite Halbleiterschicht 1226b ist eine vom i-Typ seiende Halbleiterschicht (intrinsische Halbleiterschicht) und ist aus einem Amorphsiliziumfilm gebildet. Als zweite Halbleiterschicht 1226b wird ein Amorphsiliziumfilm durch ein Plasma-CVD-Verfahren unter Verwendung eines Halbleitersourcegases gebildet. Als Halbleitersourcegas kann Silan (SiH4) verwendet werden. Alternativ können Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 oder dergleichen verwendet werden. Die zweite Halbleiterschicht 1226b kann alternativ durch ein LPCVD-Verfahren, ein Dampfaufbringungsverfahren, ein Sputterverfahren oder dergleichen gebildet werden. Die zweite Halbleiterschicht 1226b wird vorzugsweise derart gebildet, dass sie eine Dicke von 200 nm bis einschließlich 1000 nm aufweist.
  • Die dritte Halbleiterschicht 1226c ist eine vom p-Typ seiende Halbleiterschicht und wird unter Verwendung eines Amorphsiliziumfilmes gebildet, der ein Verunreinigungselement enthält, das eine vom p-Typ seiende Leitfähigkeit verleiht. Die dritte Halbleiterschicht 1226c wird durch ein Plasma-CVD-Verfahren unter Verwendung eines Halbleitersourcegases gebildet, das ein Verunreinigungselement enthält, das zu Gruppe 13 (beispielsweise Bor (B)) gehört. Als Halbleitersourcegas kann Silan (SiH4) verwendet werden. Alternativ können Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 oder dergleichen verwendet werden. Als weitere Alternative kann ein Amorphsiliziumfilm, der kein Verunreinigungselement enthält, gebildet werden, woraufhin ein Verunreinigungselement in den Amorphsiliziumfilm unter Verwendung eines Diffusionsverfahrens oder eines Ioneneinspritzverfahrens eingeleitet werden kann. Ein Erwärmen oder dergleichen kann nach dem Einbringen des Verunreinigungselementes durch ein Ioneneinspritzverfahren oder dergleichen durchgeführt werden, um das Verunreinigungselement zu diffundieren. In diesem Fall kann als Verfahren zum Bilden des Amorphsiliziumfilmes ein LPCVD-Verfahren, ein Verfahren der chemischen Dampfaufbringung, ein Sputterverfahren oder dergleichen verwendet werden. Die dritte Halbleiterschicht 1226c wird vorzugsweise derart gebildet, dass sie eine Dicke von 10 nm bis einschließlich 50 nm aufweist.
  • Die erste Halbleiterschicht 1226a, die zweite Halbleiterschicht 1226b und die dritte Halbleiterschicht 1226c werden nicht notwendigerweise unter Verwendung eines amorphen Halbleiters gebildet. Sie können unter Verwendung eines polykristallinen Halbleiters oder eines mikrokristallinen Halbleiters (oder eines semiamorphen Halbleiters (SAS)) gebildet werden.
  • Der mikrokristalline Halbleiter gehört zu einem metastabilen Zustand eines Zwischendings zwischen amorph und einkristallartig, wenn die Gibb'sche freie Energie betrachtet wird. Dies bedeutet, dass der mikrokristalline Halbleiterfilm ein Halbleiter ist, der einen dritten Zustand aufweist, der hinsichtlich der freien Energie stabil ist und eine Kurzbereichsordnung (short range order) und Gitterverzerrung (lattice distortion) aufweist. Säulenartige oder nadelartige Kristalle wachsen in einer Normalrichtung in Bezug auf eine Substratoberfläche. Das Raman-Spektrum von mikrokristallinem Silizium, das ein typisches Beispiel für einen mikrokristallinen Halbleiter ist, befindet sich in unteren Wellenzahlen von weniger als 520 cm–1, was ein Extremum des Raman-Spektrums eines Einkristallsiliziums darstellt. Dies bedeutet, dass das Extremum des Raman-Spektrums von mikrokristallinem Silizium zwischen 520 cm–1, was Einkristallsilizium darstellt, und 480 cm–1, was amorphes Silizium darstellt, liegt. Darüber hinaus enthält mikrokristallines Silizium Wasserstoff oder Halogen von mindestens einem Atomprozent oder mehr, um Dangling Bonds zu beenden. Darüber hinaus enthält mikrokristallines Silizium ein Edelgaselement, so beispielsweise Helium, Argon, Krypton oder Neon, um die Gitterverzerrung weiter zu fördern, damit die Stabilität vergrößert wird und man einen günstigen mikrokristallinen Halbleiter erhalten kann.
  • Der mikrokristalline Halbleiterfilm kann durch ein Hochfrequenzplasma-CVD-Verfahren mit einer Frequenz von größer oder gleich einigen 10 MHz und kleiner oder gleich einigen 100 MHz und ein Mikrowellen-CVD-Verfahren mit einer Frequenz von 1 GHz oder größer durchgeführt werden. Der mikrokristalline Halbleiterfilm wird üblicherweise unter Verwendung einer Lösung aus Siliziumhydrid, so beispielsweise SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 mit Wasserstoff gebildet. Bei einer Lösung mit einer oder mehreren Arten von Edelgaselementen, die unter Helium, Argon, Krypton oder Neon zusätzlich zu Siliziumhydrid und Sauerstoff ausgewählt sind, kann der mikrokristalline Halbleiterfilm gebildet werden. In jenem Fall ist die Fließrate von Wasserstoff zu Siliziumhydrid gleich 5:1 bis 200:1, vorzugsweise 50:1 bis 150:1, besonders bevorzugt 100:1. Des Weiteren kann ein Karbidgas, so beispielsweise CH4 oder C2H8, ein Germaniumgas, so beispielsweise GeH4 oder GeF4, F2 oder dergleichen in das siliziumhaltige Gas gemischt werden.
  • Da des Weiteren die Mobilität von Löchern, die durch den fotoelektrischen Effekt erzeugt werden, niedriger als diejenige der Elektronen ist, weist eine Pinfotodiode bessere Eigenschaften auf, wenn eine Oberfläche an der vom p-Typ seienden Halbleiterschichtseite als Lichtempfangsebene verwendet wird. Hierbei wird ein Beispiel beschrieben, bei dem die Fotodiode 1202 einfallendes Licht 1230 von der dem Substrat 1224 zu eigenen Seite empfängt und dieses in elektrische Signale umwandelt. Des Weiteren ist Licht von einer Seite, an der die Halbleiterschicht mit einem Leitfähigkeitstyp entgegengesetzt zu demjenigen des Halbleiters auf der Lichtempfangsebenenseite ist, Störlicht. Daher wird die Elektrodenschicht 1242 vorzugsweise unter Verwendung eines lichtsperrenden leitfähigen Filmes gebildet. Man beachte, dass eine Oberfläche der vom n-Typ seienden Halbleiterschichtseite alternativ als Lichtempfangsebene verwendet werden kann.
  • Tritt das einfallende Licht 1230 von der dem Substrat 1224 zu eigenen Seite her ein, so kann die Oxidhalbleiterschicht des Transistors 1204 von dem einfallenden Licht 1230 durch die Gateelektrode des Transistors 1204 abgeschirmt werden.
  • Unter Verwendung eines Isoliermaterials können die Isolierschicht 1234, die Zwischenschichtisolierschicht 1236 und die Zwischenschichtisolierschicht 1238 in Abhängigkeit vom Material mit einem Verfahren gebildet werden, so beispielsweise einem Sputterverfahren, einem SOG-Verfahren, einem Spinbeschichtungsverfahren, einem Tauchbeschichtungsverfahren, einem Sprühbeschichtungsverfahren, einem Tröpfchenabgabeverfahren (beispielsweise einem Tintenstrahldruckverfahren), einem Druckverfahren (beispielsweise Siebdrucken oder Offsetdrucken) oder mittels eines Werkzeuges (einer Ausrüstung), also beispielsweise einer Rakelschneide (doctor knife), einem Walzenbeschichter, einem Vorhangbeschichter oder einem Rakelbeschichter (knife coater).
  • Als anorganisches Isoliermaterial der Isolierschicht 1234 kann eine einzelne Schicht oder ein Stapel verwendet werden, und zwar aus einem beliebigen von Oxidisolierschichten oder Nitridisolierschichten, so beispielsweise eine Siliziumoxidschicht, eine Siliziumoxynitridschicht, eine Siliziumnitridschicht, eine Siliziumnitridoxidschicht, eine Aluminiumoxidschicht, eine Aluminiumoxynitridschicht, eine Aluminiumnitridschicht und eine Aluminiumnitridoxidschicht.
  • CVD mit hochdichtem Plasma unter Verwendung von Mikrowellen (2,45 GHz) wird vorzugsweise eingesetzt, da die Bildung einer dichten und qualitativ hochwertigen Isolierschicht mit hoher Stehspannung gebildet werden kann.
  • Zur Verringerung der Oberflächenrauheit wird eine Isolierschicht, die als Planarisierungsisolierschicht dient, vorzugsweise als Zwischenschichtisolierschicht 1236 und 1238 verwendet. Die Zwischenschichtisolierschicht 1236 und die Zwischenschichtisolierschicht 1238 können unter Verwendung eines organischen Isoliermaterials mit Wärmebeständigkeit gebildet werden, so beispielsweise Polyimid, Acryl, Benzozyklobuten, Polyamid oder Epoxid. Jenseits derartiger organischer Isoliermaterialien ist es möglich, eine Einzelschicht oder gestapelte Schichten eines eine niedrige dielektrische Konstante aufweisenden Materials (Material mit niedrigem k), ein siloxanbasiertes Harz, Phosphosilikatglas (PSG), Borophosphosilikatglas (BPSG) oder dergleichen zu verwenden.
  • Die Fotodiode 1202 kann Information eines Objektes durch Erfassen des einfallende Lichtes 1230 lesen. Man beachte, dass eine Lichtquelle, so beispielsweise ein Hintergrundlicht (backlight), zum Zeitpunkt des Lesens von Information an einem Objekt verwendet werden kann.
  • Bei dem vorbeschriebenen Fotosensor kann ein beliebiger der Transistoren gemäß Beschreibung bei den vorherigen Ausführungsbeispielen als Transistor verwendet werden, der einen Oxidhalbleiter beinhaltet. Da die Transistoren gemäß Beschreibung bei den vorherigen Ausführungsbeispielen einen äußerst geringen Leckstrom im Aus-Zustand erreichen können, kann die Fotoerfassungsgenauigkeit des Fotosensors verbessert werden. Darüber hinaus kann unter Verwendung eines beliebigen der Transistoren gemäß Beschreibung in den vorherigen Ausführungsbeispielen der Kurzkanaleffekt des Transistors unterdrückt werden, und es kann eine Miniaturisierung erreicht werden. Damit kann die Fläche der Fotodiode vergrößert werden, und es kann die Fotoerfassungsgenauigkeit des Fotosensors verbessert werden.
  • Die Verfahren und Strukturen gemäß Beschreibung bei diesem Ausführungsbeispiel können je nach Bedarf mit beliebigen der Verfahren und Strukturen gemäß Beschreibung bei den anderen Ausführungsbeispielen kombiniert werden.
  • Ausführungsbeispiel 5
  • Bei diesem Ausführungsbeispiel wird der Fall, bei dem die Halbleitervorrichtung gemäß Beschreibung bei beliebigen der vorherigen Ausführungsbeispielen bei elektronischen Vorrichtungen zum Einsatz kommt, anhand 9A bis 9F beschrieben. Bei diesem Ausführungsbeispiel wird der Fall beschrieben, bei dem die vorstehende Halbleitervorrichtung bei den nachfolgenden elektronischen Vorrichtungen eingesetzt wird: einem Computer, einem Mobiltelefongerät (auch als Mobiltelefon bzw. Handy oder Mobiltelefonvorrichtung bezeichnet), einem tragbaren Informationsendgerät (darunter einem tragbaren Spielgerät, einer Audiowiedergabevorrichtung und dergleichen), einer Digitalkamera, einer Digitalvideokamera, elektronischem Papier und einem Fernsehgerät (auch als Fernseher oder Empfänger bezeichnet).
  • 9A zeigt einen Notebook-PC, der ein Gehäuse 601, ein Gehäuse 602, einen Anzeigeabschnitt 603, eine Tastatur 604 und dergleichen beinhaltet. Die Halbleitervorrichtung gemäß Beschreibung bei beliebigen der vorherigen Beispiele ist in wenigstens einem von dem Gehäuse 601 und dem Gehäuse 602 vorgesehen. Daher kann beispielsweise ein Notebook-PC, der bei hoher Geschwindigkeit arbeitet und weniger Leistung verbraucht, erreicht werden.
  • 9B zeigt ein tragbares Informationsendgerät (PDA). Ein Hauptkörper 611 ist mit einem Anzeigeabschnitt 613, einer externen Schnittstelle 615, Bedienschaltflächen 614 und dergleichen versehen. Darüber hinaus sind ein Stift 612 und dergleichen zur Bedienung des tragbaren Informationsendgerätes vorgesehen. In dem Hauptkörper 611 ist die Halbleitervorrichtung gemäß Beschreibung bei beliebigen der vorherigen Ausführungsbeispiele vorgesehen. Daher kann beispielsweise ein tragbares Informationsendgerät hergestellt werden, das bei hoher Geschwindigkeit arbeitet und weniger Energie verbraucht.
  • 9C zeigt ein elektronisches Buch 620, das elektronisches Papier beinhaltet, das zwei Gehäuse, nämlich ein Gehäuse 621 und ein Gehäuse 623, beinhaltet. Das Gehäuse 621 und das Gehäuse 623 sind mit einem Anzeigeabschnitt 625 beziehungsweise einem Anzeigeabschnitt 627 versehen. Die Gehäuse 621 und 623 sind mit einem Scharnierabschnitt 637 versehen und können mit dem Scharnierabschnitt 637 geöffnet oder geschlossen werden. Das Gehäuse 621 ist mit einer Energiezuleitung 631, einer Bedientaste 633, einem Lautsprecher 635 und dergleichen versehen. Wenigstens eines der Gehäuse 621 und 623 ist mit der Halbleitervorrichtung gemäß Beschreibung bei beliebigen der vorherigen Ausführungsbeispiele versehen. Daher kann beispielsweise ein elektronisches Buch, das mit hoher Geschwindigkeit arbeitet und weniger Leistung verbraucht, erreicht werden.
  • 9D zeigt ein Mobiltelefongerät, das zwei Gehäuse beinhaltet, nämlich ein Gehäuse 640 und ein Gehäuse 641. Darüber hinaus können die Gehäuse 640 und 641 in einen Zustand, in dem sie entwickelt sind, wie in 9D dargestellt ist, verschoben werden, sodass eines das andere überlappt. Das Gehäuse 641 beinhaltet ein Anzeigefeld 642, einen Lautsprecher 643, ein Mikrofon 644, eine Bedientaste 645, eine Zeigevorrichtung 646, eine Kameralinse 647 und einen äußeren Verbindungsanschluss 648 und dergleichen. Das Gehäuse 640 beinhaltet eine Solarzelle 649 zum Laden des Mobiltelefongerätes, einen äußeren Speicherschlitz 650 und dergleichen. Darüber hinaus ist eine Antenne in dem Gehäuse 641 untergebracht. Wenigstens eines von den Gehäusen 640 und 641 ist mit der Halbleitervorrichtung versehen, die bei einem beliebigen der vorstehenden Ausführungsbeispiele beschrieben ist. Daher kann beispielsweise ein Mobiltelefongerät, das bei hoher Geschwindigkeit arbeitet und weniger Energie verbraucht, erreicht werden.
  • 9E zeigt eine Digitalkamera, die einen Hauptkörper 661, eine Anzeigevorrichtung 667, ein Okular 663, einen Bedienschalter 664, einen Anzeigeabschnitt 665, eine Batterie 666 und dergleichen beinhaltet. In dem Hauptkörper 661 ist die Halbleitervorrichtung vorgesehen, die bei einem beliebigen der vorherigen Ausführungsbeispiele beschrieben worden ist. Daher kann beispielsweise eine Digitalkamera erreicht werden, die bei hoher Geschwindigkeit arbeitet und weniger Energie verbraucht.
  • 9F ist ein Fernsehgerät 670, das ein Gehäuse 671, einen Anzeigeabschnitt 673, einen Ständer 675 und dergleichen beinhaltet. Das Fernsehgerät 670 kann mit einem Bedienschalter des Gehäuses 671 oder einer Fernbedienung 680 bedient werden. Die Halbleitervorrichtung gemäß Beschreibung bei beliebigen der vorherigen Ausführungsbeispiele ist an dem Gehäuse 671 und der Fernbedienung 680 montiert. Daher kann beispielsweise ein Fernsehgerät erreicht werden, das bei hoher Geschwindigkeit arbeitet und weniger Energie verbraucht.
  • Wie vorstehend beschrieben worden ist, beinhalten die elektronischen Vorrichtungen gemäß Beschreibung bei diesem Ausführungsbeispiel jeweils die Halbleitervorrichtung gemäß Beschreibung bei beliebigen der vorherigen Ausführungsbeispiele. Damit wird eine elektronische Vorrichtung, deren Betriebsgeschwindigkeit vergrößert und deren Energieverbrauch verringert ist, durch Miniaturisierung der Halbleitervorrichtung hergestellt.
  • Beispiel
  • Bei diesem Beispiel wird ein Beispiel beschrieben, bei dem eine leitfähige Schicht bearbeitet wird, indem das Herstellungsverfahren einer Halbleitervorrichtung gemäß Beschreibung bei Ausführungsbeispiel 1 eingesetzt wird.
  • Bei diesem Beispiel wird eine Struktur entsprechend dem Transistor 160 gemäß Darstellung in 1A bis 1C hergestellt. Ein Verfahren zum Herstellen von Proben wird anhand von 10A, 10B1 und 10B2, 10C1 und 10C2 sowie 10D1 beschrieben.
  • Zunächst wurde über einem Glassubstrat 400 eine Siliziumoxidschicht 402 mit einer Dicke von 300 nm als Basisfilm durch ein Sputterverfahren gebildet. Sodann wurde eine inselförmige Oxidhalbleiterschicht 404 als Halbleiterschicht gebildet. Die Oxidhalbleiterschicht 404 wurde mit einer Dicke von 30 nm durch ein Sputterverfahren unter Verwendung eines In-Ga-Zn-O-basierten Targets gebildet. Sodann wurde eine Wolframschicht 406 mit einer Dicke von 100 nm als leitfähige Schicht über der Halbleiterschicht gebildet (siehe 10A).
  • Die Wolframschicht 460 wurde einem ersten Ätzen unter Verwendung einer Resistmaske 410 unterzogen, sodass eine Wolframschicht 408 mit einem zurückgenommenen Abschnitt gebildet wurde (siehe 10B1). Man beachte, dass die i-Linie, die Licht mit einer Wellenlänge von 365 nm ausgibt, als Lichtquelle zur Bildung der Resistmaske 410 verwendet wurde. Als Ätzvorrichtung wurde eine Trockenätzvorrichtung unter Verwendung einer hochdichten Plasmaquelle, so beispielsweise ein induktiv gekoppeltes Plasma (ICP), verwendet.
  • Für das erste Ätzen wurde der Druck in einer Kammer bei 0,67 Pa gewählt und die Substrattemperatur wurde bei 40°C gewählt. Eine RF-Leistung (13,56 MHz) von 3000 W wurde an einer Spule einer oberen Elektrode angelegt, und eine Leistung von 140 W wurde an einer Elektrode auf der Substratseite angelegt. Unter einer derartigen Bedingung wurde ein Ätzen für 10 s ausgeführt. Ein Ätzgas, ein Mischgas aus CF4, Cl2 und O2 wurde verwendet, wobei die Fließraten von CF4, Cl2 und O2 gleich 55 sccm, 45 sccm und 55 sccm waren.
  • Als Nächstes wurde die Resistmaske 410 der Größe nach zu der Resistmaske 412 verringert. Zur Verringerung der Resistmaske 410 wurde ein Aschen (ashing) mit einem Sauerstoffplasma für 15 s unter derartigen Bedingungen durchgeführt, dass der Druck der Kammer, die beim ersten Ätzen verwendet wurde, bei 3,0 Pa gewählt wurde, die Substrattemperatur bei 40°C gewählt wurde, eine RF-Leistung von 2000 W an der Spule der oberen Elektrode angelegt wurde, die an der Elektrode auf der Substratseite angelegte Leistung gleich 0 W war und ein O2-Gas mit einer Fließrate von 100 sccm einströmte.
  • Sodann wurde ein zweites Ätzen unter Verwendung der Resistmaske 412 durchgeführt, sodass eine Wolframschicht 414, in der ein vorstehender Abschnitt am Umfang vorgesehen wurde, hergestellt wurde (siehe 10C1). Das zweite Ätzen wurde für 15 s unter derartigen Bedingungen ausgeführt, dass der Druck der Kammer bei 0,67 Pa gewählt wurde, die Substrattemperatur bei 40°C gewählt wurde, eine RF-Leistung von 3000 W an der Spule der oberen Elektrode angelegt wurde, und eine Leistung von 140 W an der Elektrode auf der Substratseite angelegt wurde. Als Ätzgas wurde ein Mischgas aus CF4, Cl2 und O2 verwendet, wobei die Fließraten von CF4, Cl2 und O2 gleich 55 sccm, 45 sccm und 55 sccm waren.
  • Sodann wurde die Resistmaske 412 entfernt (siehe 10D1).
  • Darüber hinaus wurde bei einem Vergleichsbeispiel die Oxidhalbleiterschicht 404 durch eine Einmalätzbehandlung unter Verwendung der Resistmaske 410 freigelegt, sodass eine Wolframschicht 416 gebildet wurde (siehe 10B2). Sodann wurde die Resistmaske 410 entfernt (siehe 10C2).
  • 11A ist ein STEM-Bild (Scantransmissionselektronenmikroskop STEM) zur Darstellung eines Endabschnittes (Bereich, der in 10D1 von einer gepunkteten Linie umgeben ist) der Wolframschicht 414, der durch Ätzen bearbeitet worden ist.
  • 11B ist ein STEM-Bild zur Darstellung eines Endabschnittes (Bereich, der von einer gepunktete Linie in 10C2 umgeben ist) der Wolframschicht 416 bei einem Vergleichsbeispiel.
  • Wie in 11B gezeigt ist, wird die Wolframschicht 406 einem Musterungsprozess mit einer Einmalätzbehandlung unter Verwendung einer Resistmaske unterzogen, die unter Verwendung der i-Linie gebildet wird, wobei der Endabschnitt der Wolframschicht 416 nicht in einer verjüngte Form verarbeitet wird und eine Seitenoberfläche der Wolframschicht 416 im Wesentlichen senkrecht zu der unteren Oberfläche wird. Man geht davon aus, dass dann, wenn ein Dünnfilm über einer derartigen leitfähigen Schicht ausgebildet wird, eine Fehlverbindung oder eine schlechte Verbindung ohne Weiteres auftritt, und ein Bereich mit einer kleinen Dicke lokal in dem Dünnfilm ausgebildet ist.
  • Wie in 11A gezeigt ist, wird durch Anwenden des Herstellungsverfahrens gemäß Beschreibung bei Ausführungsbeispiel 1 ein vorstehender Abschnitt 415 an einem Endabschnitt der Wolframschicht 414 sogar in dem Fall gebildet, in dem die Resistmaske unter Verwendung der i-Linie gebildet ist. Darüber hinaus weist der vorstehende Abschnitt 415 verjüngte Form auf.
  • Entsprechend der vorstehenden Beschreibung kann unter Anwendung des Herstellungsverfahrens einer Halbleitervorrichtung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung ein vorstehender Abschnitt am Umfang einer Verdrahtung mit verjüngter Form sogar in einem Fall gebildet werden, in dem Licht mit einer Wellenlänge von kleiner oder gleich 365 nm bei der Fotolithografie verwendet wird.
  • Erläuterung der Bezugszeichen
    • 100: Substrat, 106: Elementisolierisolierschicht, 108: Gateisolierschicht, 109: Gateelektrode, 116: Kanalbildungsbereich, 118: Verunreinigungsbereich, 124: Metallverbindungsbereich, 126: Elektrode, 128: Isolierschicht, 140: leitfähige Schicht, 141: leitfähige Schicht, 142a Sourceelektrode, 142b: Drainelektrode, 144: Oxidhalbleiterschicht, 145a: vorstehender Abschnitt, 145b: vorstehender Abschnitt, 146: Gateisolierschicht, 147: vorstehender Abschnitt, 148: Gateelektrode, 149: Gateelektrode, 150: Isolierschicht, 150a: Resistmaske, 150b: Resistmaske, 152a: Resistmaske, 152b: Resistmaske, 154: Verdrahtung, 156: Isolierschicht, 158: leitfähige Schicht, 160: Transistor, 162: Transistor, 164 Kondensator, 170: Transistor, 172: Transistor, 260: Transistor, 301: Substrat, 400 Glasssubstrat, 402: Siliziumoxidschicht, 404: Oxidhalbleiterschicht, 406: Wolframschicht, 408 Wolframschicht, 410: Resistmaske, 412: Resistmaske, 414: Wolframschicht, 415: vorstehender Abschnitt, 416: Wolframschicht, 601: Gehäuse, 602: Gehäuse, 603: Anzeigeabschnitt, 604: Tastatur, 611: Hauptkörper, 612: Stift, 613 Anzeigeabschnitt, 614: Bedienschaltfläche, 615: äußere Schnittstelle, 620: elektronisches Buch, 621: Gehäuse, 623: Gehäuse, 625: Anzeigeabschnitt, 627: Anzeigeabschnitt, 631: Energieversorgung, 633: Bedientaste, 635: Lautsprecher, 637: Scharnierabschnitt, 640: Gehäuse, 641: Gehäuse, 642: Anzeigefeld, 643: Lautsprecher, 644: Mikrofon, 645: Bedientaste, 646: Zeigevorrichtung, 647: Kameralinse, 648: äußerer Verbindungsanschluss, 649: Solarzelle, 650: äußerer Speicherschlitz, 661: Hauptkörper, 663: Okular, 664: Bedienschalter, 665: Anzeigeabschnitt, 666: Batterie, 667: Anzeigeabschnitt, 670: Fernsehgerät, 671: Gehäuse, 673: Anzeigeabschnitt, 675: Ständer, 680: Fernsteuerung, 1101: CPU, 1102: Zeitsteuerschaltung, 1103: Anweisungsdecoder, 1104: Registerfeldanordnung, 1105: Adresslogik- und Pufferschaltung, 1106: Datenbusschnittstelle, 1107: ALU, 1108: Anweisungsregister, 1202: Fotodiode, 1204: Transistor, 1206: Transistor, 1212: Fotodiodenrücksetzsignalleitung, 1214: Gatesignalleitung, 1216: Fotosensorausgabesignalleitung, 1218: Fotosensorbezugssignalleitung, 1222: Substrat, 1224: Substrat, 1226a: Halbleiterschicht, 1226b: Halbleiterschicht, 1226c: Halbleiterschicht, 1228: Anhaftschicht, 1230: einfallendes Licht, 1234: isolierende Schicht, 1236: Zwischenschichtisolierschicht, 1238: Zwischenschichtisolierschicht, 1240: Gatelektrode, 1242: Elektrodenschicht, 1244: Elektrodenschicht
  • Die vorliegende Anmeldung beruht auf der beim japanischen Patentamt am 28. Januar 2011 eingereichten Patentanmeldung mit der Seriennummer 2011-016343 , deren gesamter Inhalt hiermit durch Bezugnahme mit aufgenommen ist.

Claims (19)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die nachfolgenden Schritte: Bilden einer Halbleiterschicht; Bilden einer ersten leitfähigen Schicht einer einzelnen Schicht über der Halbleiterschicht; Bilden einer ersten Resistmaske unter Verwendung von Licht mit einer Wellenlänge von kleiner oder gleich 365 nm über der ersten leitfähigen Schicht; Ätzen der ersten leitfähigen Schicht unter Verwendung der ersten Resistmaske zur Bildung einer zweiten leitfähigen Schicht, die einen zurückgenommenen Abschnitt aufweist; der Größe nach erfolgendes Verringern der ersten Resistmaske zur Bildung einer zweiten Resistmaske; Ätzen der zweiten leitfähigen Schicht unter Verwendung der zweiten Resistmaske zur Bildung einer Sourceelektrode und einer Drainelektrode, die jeweils einen vorstehenden Abschnitt mit einer verjüngten Form an Umfängen der Sourceelektrode und der Drainelektrode aufweisen; Bilden einer Gateisolierschicht über der Sourceelektrode und der Drainelektrode und in Kontakt mit einem Teil der Halbleiterschicht; und Bilden einer Gateelektrode in einem Abschnitt, die über der Gateisolierschicht ist und mit der Halbleiterschicht überlappt.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterschicht einen Oxidhalbleiter umfasst.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei die Gateelektrode aus einer einzelnen Schicht gebildet ist und einen vorstehenden Abschnitt an einem Umfang der Gateelektrode aufweist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend die nachfolgenden Schritte: Bilden einer ersten leitfähigen Schicht; Bilden einer ersten Resistmaske unter Verwendung von Licht mit einer Wellenlänge von kleiner oder gleich 365 nm über der ersten leitfähigen Schicht; Ätzen der ersten leitfähigen Schicht unter Verwendung der ersten Resistmaske zur Bildung einer zweiten leitfähigen Schicht, die einen zurückgenommenen Abschnitt aufweist; der Größe nach erfolgendes Verringern der ersten Resistmaske zur Bildung einer zweiten Resistmaske; Ätzen der zweiten leitfähigen Schicht mit der zweiten Resistmaske zur Bildung einer Sourceelektrode und einer Drainelektrode, die jeweils einen vorstehenden Abschnitt mit einer verjüngten Form an Umfängen der Sourceelektrode und der Drainelektrode aufweisen; Bilden einer Halbleiterschicht über der Sourceelektrode und der Drainelektrode; Bilden einer Gateisolierschicht über der Halbleiterschicht; und Bilden einer Gateelektrode in einem Abschnitt, der über der Gateisolierschicht ist und mit der Halbleiterschicht überlappt.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 4, wobei die Halbleiterschicht einen Oxidhalbleiter umfasst.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 4, wobei die Gateelektrode aus einer einzelnen Schicht gebildet ist und einen vorstehenden Abschnitt an einem Umfang der Gateelektrode aufweist.
  7. Halbleitervorrichtung, umfassend: eine Halbleiterschicht, die einen Kanalbildungsbereich beinhaltet; eine Sourceelektrode und eine Drainelektrode mit Bildung aus einer einzelnen Schicht und teilweise in Kontakt mit der Halbleiterschicht; eine Gateisolierschicht über der Sourceelektrode und der Drainelektrode und in Kontakt mit dem Kanalbildungsbereich; und eine Gateelektrode in Überlappung mit dem Kanalbildungsbereich, wobei die Gateisolierschicht dazwischen positioniert ist, wobei eine Kanallänge des Kanalbildungsbereiches kleiner als 2 μm ist und wobei die Sourceelektrode und die Drainelektrode jeweils einen vorstehenden Abschnitt mit einer verjüngten Form an Umfängen der Sourceelektrode und der Drainelektrode aufweisen.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die Gateisolierschicht in Kontakt mit der Sourceelektrode und der Drainelektrode wenigstens in den vorstehenden Abschnitten ist.
  9. Halbleitervorrichtung nach Anspruch 7, wobei die Halbleiterschicht in Kontakt mit der Sourceelektrode und der Drainelektrode wenigstens in den vorstehenden Abschnitten ist.
  10. Halbleitervorrichtung nach Anspruch 7, wobei der vorstehende Abschnitt in der Sourceelektrode im Wesentlichen dieselbe Breite und im Wesentlichen dieselbe Dicke wie der vorstehende Abschnitt in der Drainelektrode aufweist.
  11. Halbleitervorrichtung nach Anspruch 7, wobei die Halbleiterschicht einen Oxidhalbleiter umfasst.
  12. Halbleitervorrichtung nach Anspruch 7, wobei die Gateelektrode aus einer einzelnen Schicht gebildet ist und einen vorstehenden Abschnitt an einem Umfang der Gateelektrode aufweist.
  13. Elektronische Vorrichtung, umfassend die Halbleitervorrichtung nach Anspruch 7, wobei die elektronische Vorrichtung eine ist, die aus einer Gruppe ausgewählt ist, die aus einem Computer, einem Mobiltelefongerät, einem tragbaren Informationsendgerät, einer Digitalkamera, einer Digitalvideokamera, elektronischem Papier und einem Fernsehgerät besteht.
  14. Halbleitervorrichtung, umfassend: eine Gateelektrode; eine Gateisolierschicht über der Gateelektrode; eine Halbleiterschicht, die einen Kanalbildungsbereich über der Gateisolierschicht beinhaltet; und eine Sourceelektrode und eine Drainelektrode mit Bildung aus einer einzelnen Schicht und teilweise in Kontakt mit der Halbleiterschicht, wobei eine Kanallänge des Kanalbildungsbereiches kleiner als 2 μm ist und wobei die Sourceelektrode und die Drainelektrode jeweils einen vorstehenden Abschnitt mit einer verjüngten Form an Umfängen der Sourceelektrode und der Drainelektrode aufweisen.
  15. Halbleitervorrichtung nach Anspruch 14, wobei die Gateisolierschicht in Kontakt mit der Sourceelektrode und der Drainelektrode wenigstens in den vorstehenden Abschnitten ist.
  16. Halbleitervorrichtung nach Anspruch 14, wobei der vorstehende Abschnitt in der Sourceelektrode im Wesentlichen dieselbe Breite und im Wesentlichen dieselbe Dicke wie der vorstehende Abschnitt in der Drainelektrode aufweist.
  17. Halbleitervorrichtung nach Anspruch 14, wobei die Halbleiterschicht einen Oxidhalbleiter umfasst.
  18. Halbleitervorrichtung nach Anspruch 14, wobei die Gateelektrode aus einer einzelnen Schicht gebildet ist und einen vorstehenden Abschnitt an einem Umfang der Gateelektrode aufweist.
  19. Elektronische Vorrichtung, umfassend die Halbleitervorrichtung nach Anspruch 14, wobei die elektronische Vorrichtung eine ist, die aus einer Gruppe ausgewählt ist, die aus einem Computer, einem Mobiltelefongerät, einem tragbaren Informationsendgerät, einer Digitalkamera, einer Digitalvideokamera, elektronischem Papier und einem Fernsehgerät besteht.
DE112012000601.1T 2011-01-28 2012-01-19 Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung Pending DE112012000601T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011016343 2011-01-28
JP2011-016343 2011-01-28
PCT/JP2012/051582 WO2012102314A1 (en) 2011-01-28 2012-01-19 Method for manufacturing semiconductor device and semiconductor device

Publications (1)

Publication Number Publication Date
DE112012000601T5 true DE112012000601T5 (de) 2014-01-30

Family

ID=46576598

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012000601.1T Pending DE112012000601T5 (de) 2011-01-28 2012-01-19 Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US8987727B2 (de)
JP (6) JP5948065B2 (de)
KR (4) KR20210034703A (de)
DE (1) DE112012000601T5 (de)
TW (1) TWI573196B (de)
WO (1) WO2012102314A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011125806A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
US9786793B2 (en) 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
JP6326312B2 (ja) * 2014-07-14 2018-05-16 株式会社ジャパンディスプレイ 表示装置
JP6218949B2 (ja) * 2014-08-07 2017-10-25 シャープ株式会社 アクティブマトリクス基板および液晶パネル
CN106575062B (zh) * 2014-08-07 2019-11-08 夏普株式会社 有源矩阵基板及其制造方法
TWI570899B (zh) * 2014-09-10 2017-02-11 群創光電股份有限公司 薄膜電晶體基板
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6345842B2 (ja) * 2017-05-02 2018-06-20 株式会社半導体エネルギー研究所 半導体装置
JP7091594B2 (ja) * 2017-08-31 2022-06-28 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタ、アレイ基板、表示装置、及び薄膜トランジスタの製造方法

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0828511B2 (ja) * 1987-03-10 1996-03-21 富士通株式会社 薄膜トランジスタの製造方法
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02271320A (ja) * 1989-04-12 1990-11-06 Toshiba Corp 電子装置
JPH0437035A (ja) * 1990-06-01 1992-02-07 Fuji Xerox Co Ltd 薄膜半導体装置
JPH04188770A (ja) * 1990-11-22 1992-07-07 Casio Comput Co Ltd 薄膜トランジスタ
JP3093314B2 (ja) * 1991-04-26 2000-10-03 株式会社東芝 薄膜トランジスタ及びその製造方法
GB9113979D0 (en) 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistors and their manufacture
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JPH05190508A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Ind Co Ltd 薄膜のエッチング方法および積層薄膜のエッチング方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3204473B2 (ja) * 1993-03-19 2001-09-04 ホーヤ株式会社 クロム膜製電極の形成方法
JPH07297185A (ja) * 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JPH07312425A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置
JP2713174B2 (ja) * 1994-07-05 1998-02-16 日本電気株式会社 アクティブマトリクス基板の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0918006A (ja) * 1995-07-03 1997-01-17 Citizen Watch Co Ltd 薄膜トランジスタおよびその製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100219519B1 (ko) * 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP4187819B2 (ja) * 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
JPH1140772A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002110702A (ja) 1997-08-28 2002-04-12 Nec Corp 化合物半導体装置の製造方法
JP3209169B2 (ja) * 1997-11-28 2001-09-17 日本電気株式会社 ゲート電極の形成方法
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
KR100301803B1 (ko) * 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000171834A (ja) * 1998-10-02 2000-06-23 Hitachi Ltd 液晶表示装置とその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4160094B2 (ja) * 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2000305104A (ja) * 1999-04-19 2000-11-02 Hitachi Ltd 液晶表示装置及びその製造方法
KR100331849B1 (ko) * 1999-08-16 2002-04-09 박종섭 전하결합소자 및 그의 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4737828B2 (ja) * 2000-12-21 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
EP1394597B1 (de) * 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006032473A (ja) * 2004-07-13 2006-02-02 Canon Inc 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US8035103B2 (en) * 2005-08-11 2011-10-11 Sharp Kabushiki Kaisha Circuit board, electronic device, and method for producing circuit board
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (de) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit Halbleiter-Oxidschicht und Herstellungsverfahren dafür
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7229863B2 (en) * 2005-10-25 2007-06-12 Chunghwa Picture Tubes, Ltd. Method for fabricating thin film transistors
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2025004A1 (de) * 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Halbleiterbauelement mit einer oxid-halbleiter-dünnfilmschicht aus zinkoxid und herstellungsverfahren dafür
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP5022683B2 (ja) 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
JP2008159717A (ja) * 2006-12-21 2008-07-10 Sharp Corp エッチング方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009200355A (ja) * 2008-02-22 2009-09-03 Sharp Corp Ｔｆｔ基板、ｔｆｔ基板の製造方法、及び液晶表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009267296A (ja) * 2008-04-30 2009-11-12 Mitsubishi Electric Corp 金属配線の製造方法、ｔｆｔの製造方法、及びそれを用いて製造されたｔｆｔ
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5372435B2 (ja) * 2008-09-02 2013-12-18 株式会社ジャパンディスプレイ 表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8841661B2 (en) 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8927981B2 (en) 2009-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP5698923B2 (ja) * 2009-06-26 2015-04-08 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 自己整合型スペーサー多重パターニング方法
JP5507133B2 (ja) * 2009-07-03 2014-05-28 富士フイルム株式会社 ボトムゲート構造の薄膜トランジスタの製造方法
WO2011074506A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
US8987727B2 (en) 2015-03-24
KR20200051069A (ko) 2020-05-12
JP2022060338A (ja) 2022-04-14
JP5948065B2 (ja) 2016-07-06
KR102233959B1 (ko) 2021-03-29
KR20140006896A (ko) 2014-01-16
JP2020065074A (ja) 2020-04-23
JP2016181713A (ja) 2016-10-13
KR20190058722A (ko) 2019-05-29
JP2012169610A (ja) 2012-09-06
JP2018011072A (ja) 2018-01-18
WO2012102314A1 (en) 2012-08-02
TW201236085A (en) 2012-09-01
JP7293424B2 (ja) 2023-06-19
US20120193625A1 (en) 2012-08-02
US9299815B2 (en) 2016-03-29
US20150179775A1 (en) 2015-06-25
JP6232104B2 (ja) 2017-11-15
TWI573196B (zh) 2017-03-01
KR101984218B1 (ko) 2019-05-30
KR20210034703A (ko) 2021-03-30
JP2023111970A (ja) 2023-08-10
KR102111015B1 (ko) 2020-05-14
JP7026149B2 (ja) 2022-02-25

Similar Documents

Publication Publication Date Title
DE112012000601T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
DE112011100841B4 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE112011101395B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011101410B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011104002B4 (de) Oxidhalbleiterschicht
DE112012004307B4 (de) Halbleitervorrichtung
DE112011101969B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102012224361B4 (de) Pegelverschieberschaltung und integrierte Halbleiterschaltung
DE102013217808A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112011102837T5 (de) Speichereinrichtung und Halbleitereinrichtung
DE112014005486T5 (de) Anzeigevorrichtung
DE112014001257T5 (de) Halbleitervorrichtung
DE112013002281T5 (de) Programmierbare Logikvorrichtung
DE112011100840T5 (de) Anzeigevorrichtung
DE112014005438T5 (de) Halbleitervorrichtung
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112015001241T5 (de) Analoge Rechenschaltung, Halbleitervorrichtung und elektronische Vorrichtung
DE112018001210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150113

R130 Divisional application to

Ref document number: 112012007293

Country of ref document: DE

R016 Response to examination communication
R016 Response to examination communication