JP2008159717A - エッチング方法 - Google Patents
エッチング方法 Download PDFInfo
- Publication number
- JP2008159717A JP2008159717A JP2006345012A JP2006345012A JP2008159717A JP 2008159717 A JP2008159717 A JP 2008159717A JP 2006345012 A JP2006345012 A JP 2006345012A JP 2006345012 A JP2006345012 A JP 2006345012A JP 2008159717 A JP2008159717 A JP 2008159717A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- gas
- mask layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】パターニングが微細であっても、低コストでLWRを低減できるエッチング方法を実現する。
【解決手段】本発明のエッチング方法は、反射防止膜5をエッチングする工程において、エッチングガスとしてHBrガスを用いるので、レジストパターン6aにおけるトリミングの進行が抑制される。したがって、レジストパターン6aはあまり細くならずに、LWRが低減され、パターン4a・5aおよびゲート電極パターン3aの凹凸が従来に比べ改善される。さらに、パターン5a上に新たに膜を形成する工程が不要となるので、コストを抑えることができる。
【選択図】図1
【解決手段】本発明のエッチング方法は、反射防止膜5をエッチングする工程において、エッチングガスとしてHBrガスを用いるので、レジストパターン6aにおけるトリミングの進行が抑制される。したがって、レジストパターン6aはあまり細くならずに、LWRが低減され、パターン4a・5aおよびゲート電極パターン3aの凹凸が従来に比べ改善される。さらに、パターン5a上に新たに膜を形成する工程が不要となるので、コストを抑えることができる。
【選択図】図1
Description
本発明は、半導体製造におけるエッチング工程に関するものである。
デバイスの高速化、低消費電力化、低スタンバイ電流化に伴い、ゲート電極配線の微細化及び加工精度向上に対する要求もますます厳しくなってきている。
ゲート電極配線の微細化を達成するために、露光において、i線(365nm)やKrFエキシマレーザ(248nm)など波長のより短い光源を採用した装置にする事で対応していた。また、ゲート電極の加工精度の制御性、加工精度の向上のために、ウエハ面上に載置される多数のチップについて、各チップが同様のサイズ及び性能となるように加工できるように、ウエハ面内での寸法の制御を重視して、その高精度化を追求してきた。例えば、マスクの精度、ドライエッチング装置におけるプラズマ密度の均一性、露光装置の位置合わせ精度などが挙げられる。
ところで、トランジスタの更なる微細化を図るために、露光において、KrFエキシマレーザから、より短波長のArFエキシマレーザ(193nm)の光源を用いる露光装置、及びArFエキシマレーザに対応したレジスト材料を採用するようになっている。それに伴って、要求される精度がより厳しくなっている。従来から行われている、ウエハ面内での均一性を向上することによるマクロな意味での高精度化に加えて、露光にArFエキシマレーザを採用することにより、局所的な配線幅のバラツキが顕在化するようになってきた。
この線幅バラツキは、従来の加工時におけるウエハ面内での線幅のバラツキとは異なり、同一チップ内の単一トランジスタにおける配線幅のバラツキであり、LWR(Line Width Roughness)あるいは、LER(Line Edge Roughness)と呼ばれる。単一のトランジスタ内においても、測定する場所により、その電極を形成するポリシリコン膜の側壁の凹凸による局所的なLWRが電気特性に与える影響を無視できなくなっており、LWR低減の重要性が増している。LWR低減の重要性は、例えば、インテル社のLinton氏によって2002年のIEDM(303頁Fig.11)において報告されている。
上述のように、LWRは、特に微細化が要求され、短波長が必要とされるゲート工程で生じやすく、特に、露光源としてArFエキシマレーザを用いる工程でLWRが生じやすい事が分かっている。なお、ゲート配線のフォト工程後でも、フォトレジストの形状が凹凸になる状態が観察されているため、フォト工程での改善も必要である。しかしながら、デバイス的に必要な特性を達成するためには、エッチング(加工)後のLWRの低減が必須である。
そこで、LWRを低減する方法として、トリミング(Trimming)と呼ばれる方法が提案されている。トリミングは、フォト工程後のレジスト側壁に存在する凹凸が、エッチングにおける処理時間の経過に伴い低減される現象を利用している。すなわち、ゲートエッチングにおいて、実際のゲート電極材料であるポリシリコン等を加工する前ステップとして、ポリシリコン等の上層膜である有機膜の加工時に、そのエッチング時間を最適化することにより、LWRを低減する方法である。この方法では、線幅シフトを大きくするように、すなわち、トリミング量が大きく(最適に)なるように、エッチング時間を延長すれば、エッチング時間に応じて、LWRが低減する効果がある。なお、トリミングは、スリミング(Slimming)とも呼ばれる。
また、特許文献1には、図5に示すLWR低減方法が開示されている。
図5(a)に示すように、シリコン基板101上に、ゲート酸化膜102、タングステン膜(配線膜)103およびSiN膜(絶縁膜)104を堆積し、フォトレジスト105を塗布する。続いて、フォトレジスト105にフォトマスクを介してパターンを転写し、レジストパターン105aを形成する(図5(b))。ここで、フォトレジスト105は、溶解単位が大きいため、レジストパターン105aには凹凸が生じる。次に、レジストパターン105aを保護マスクとして、SiN膜104を異方性エッチングし、パターン104aを形成する(図5(c))。
次に、プラズマCDV法によって、パターン104aおよび露出したタングステン膜103上にSiN膜106を薄く堆積する(図5(d))。ここで、SiN膜106は、凸部よりも凹部に厚く堆積するので、凹凸が改善される。
さらに、CF4/O2ガスを用いてCDE(Chemical Dry Etching)法によりSiN膜106・104aを等方性エッチングすると、凹部よりも凸部のほうがエッチングが進むので、さらに凹凸が平坦化され(図5(e))、LWRが低減される。
また、特許文献2には、図6に示すLWR低減方法が開示されている。
特許文献2におけるエッチング方法では、ハードマスク層201の上に、反射防止膜202およびマスク層を堆積させ、フォト・リソグラフィ技術によってマスク層をパターニングする。ここで、マスク層に転写されるパターン密度によってパターン幅がばらつくので、パターニング後において、図6(a)に示すように、パターン密度が大きい領域におけるマスク層203aのパターン幅L210のほうが、パターン密度が小さい領域におけるマスク層203bのパターン幅L220よりも大きくなる。
そこで、マスク層203a・203bの側壁に反応生成物を堆積させて、各パターン幅を広げると、マスク層203bの側壁に付着する反応生成物のほうが、マスク層203aの側壁に付着する反応生成物のほうが多い。したがって、所定時間反応生成物の付着を行うと、図6(b)に示すように、マスク層203aのパターン幅L211およびマスク層203bのパターン幅L221が等しくなり、LWRが低減する。
さらに、マスク層203a・203bに対するトリミングを行い、各マスク層のパターン幅を縮小させる。ここで、パターン幅の縮小率は、パターン密度に関わらず一定であるので、図6(c)に示すように、トリミング後のマスク層203aのパターン幅L212およびマスク層203bのパターン幅L222も等しくなる。
特開2005−109035号公報(2005年4月21日公開)
特開2005−129893号公報(2005年5月19日公開)
しかしながら、デバイス特性を満たす程度までLWRを低減するようにトリミングを行うと、図7(a)に示すように、フォトレジスト301の線幅(横方向)Lが細くなり過ぎるため、所望の線幅に加工することが困難になる。さらに、トリミングにより線幅Lが細くなるだけでなく、縦方向の膜厚Tの減りも大きくなるので、ゲートエッチング時に必要なフォトレジスト301の膜厚Tが不足する虞がある。したがって、高精度な配線形成に必要なパターニングマスクとしてのレジストの薄膜化に対応できなくなる。そのため、図7(b)のように、フォトレジスト301にポリマー302を付着させ、図7(c)のように、再度トリミングを行って、LWRが低減したフォトレジスト303をマスクとして、下層304をエッチングする必要があり、工程数が増加してしまう。
また、特許文献1の構成では、LWRを低減するために、レジストパターン105aの形成後にSiN膜106を堆積する工程(図5(d))、および、SiN膜106・104aを等方性エッチングする工程(図5(e))の少なくとも2工程が増加することとなり、さらに、この2工程は同一の装置で行うことができないため、コストが増大する。また、図5(c)において、より微細化が進んだデバイスでは、パターン104aの間隔が狭くなるため、図5(d)において、さらにSiN膜106を堆積させることが困難になる。
また、特許文献2の構成では、マスク層203a・203bの側壁に反応生成物を堆積させる工程において、堆積状態がマスク層の疎密および形状に依存する。その結果、図8(a)に示すように、パターン密度が高い領域では、パターン幅のLWRは多少改善されているものの、図8(b)に示すように、パターン密度が低い領域では、パターン幅のLWRはあまり改善されていない。さらに、マスク層ごとにエッチング時間等の最適な条件が異なるため、少量多品種製造には適さないという問題がある。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、パターニングが微細であっても、低コストでLWRを低減できるエッチング方法を実現することにある。
本発明に係るエッチング方法は、上記課題を解決するために、パターニングされた第1マスク層をマスクとして、前記第1マスク層の下層に位置する第1の層をハロゲン系ガスを含むエッチングガスによってエッチングして第2マスク層を形成する第1工程と、前記第2マスク層、または前記第1マスク層および前記第2マスク層をマスクとして、前記第1の層の下層に位置する第2の層をエッチングする第2工程とを有し、前記第1工程において、前記エッチングガスは、前記第1の層の前記第2の層に対する選択比が、当該第2層の下層に位置する第3の層がエッチングされない値であることを特徴としている。
上記の構成によれば、第1工程ではエッチングガスとしてハロゲン系ガスが用いられる。ハロゲン系ガスは第1マスク層に対して化学的反応性が低いので、第1マスク層のトリミングはあまり進行しない。したがって、第1マスク層はあまり細くならずに、第1マスク層のLWRが改善され、第2マスク層のLWRも少ない。
また、エッチングガスは、第1の層の第2の層に対する選択比が、第2の層の下層に位置する第3の層がエッチングされない程度に高いため、第1工程では第2の層がストッパーとなって第3の層はエッチングされない。したがって、第1マスク層のLWRを改善している途中に第3の層にパターンが転写されることはない。
さらに、第1マスク層上に新たに膜を形成する工程を含まないので、パターニングが微細で、第1マスク層の間隔が狭い場合でも不都合が生じない。また、第1工程および第2工程は、同一のチャンバ内で行うことができる。したがって、パターニングが微細であっても、低コストでLWRを低減できるエッチング方法を実現できるという効果を奏する。
本発明に係るエッチング方法では、前記第2工程において前記第2の層をエッチングすることによって形成された第3マスク層をマスクとして、前記第3マスク層および前記第2マスク層をマスクとして、または、前記第3マスク層、前記第2マスク層および前記第1マスク層をマスクとして、前記第3の層をエッチングする第3工程をさらに有することが好ましい。
上記の構成によれば、第1工程および第2工程において、第3マスク層のLWRは低減されている。したがって、第3の層をエッチングして、例えば電極パターンを形成する場合、電極パターンの凹凸が少なく、デバイスの特性に影響を与えない。
本発明に係るエッチング方法では、前記エッチングガスは、Br系ガスを含むことが好ましく、さらに、前記エッチングガスは、HBrを含むことが好ましい。
Br系ガス(HBr、Br2、BBr3など)は、ハロゲン系ガスの中でも第1マスク層との化学的反応性が低く、トリミングの進行を抑えることができる。
本発明に係るエッチング方法では、前記エッチングガスは、HBrガスおよび02ガスの混合ガスであることが好ましい。
上記の構成によれば、O2ガスが第1の層に対する選択比を高め、エッチングの進行を促進するため、エッチング時間を短縮できる。
本発明に係るエッチング方法では、前記エッチングガスは、HBrガスに対する02ガスの流量比が0.1以上0.25以下であることが好ましい。
上記の構成によれば、O2ガスの流量比が小さいために、第1層に対するエッチングの進行が遅延したり、O2ガスの流量比が大きいために、第1マスク層に対するトリミングが過度に進行してしまうことがない。
本発明に係るエッチング方法では、前記第1マスク層は、ArF光に感光することが好ましい。
上記の構成によれば、ArF光は波長がi線やKrF光に比べて短いので、微細なパターニングを行うことができる。
本発明に係るエッチング方法では、前記第1の層は反射防止膜であることが好ましく、また、前記反射防止膜は、有機系材料からなることが好ましい。
上記の構成によれば、反射防止膜は、露光する際に絶縁膜等からの反射光を抑制するため、より微細なパターニングが可能となる。
本発明に係るエッチング方法では、前記第2の層は絶縁膜であることが好ましく、前記絶縁膜は、SiO2、SiN、SiON、SiOCまたはSiCであることが好ましい。
上記の構成によれば、第2の層に含まれるSiがBrなどのハロゲン元素と反応して、SiBrや揮発性の低い反応生成物を発生させ、第1マスク層の側壁に付着することにより、さらにLWR低減の効果が得られる。
本発明に係るエッチング方法は、以上のように、パターニングされた第1マスク層をマスクとして、前記第1マスク層の下層に位置する第1の層をハロゲン系ガスを含むエッチングガスによってエッチングして第2マスク層を形成する第1工程と、前記第2マスク層、または前記第1マスク層および前記第2マスク層をマスクとして、前記第1の層の下層に位置する第2の層をエッチングする第2工程とを有し、前記第1工程において、前記エッチングガスは、前記第1の層の前記第2の層に対する選択比が、当該第2層の下層に位置する第3の層がエッチングされない値であるので、パターニングが微細であっても、低コストでLWRを低減できるエッチング方法を実現できるという効果を奏する。
本発明の一実施形態について図1ないし図4に基づいて説明すると以下の通りである。
図1は、本実施形態に係るエッチング方法を示しており、ウエハ10の一部断面図である。図1(a)に示すように、ウエハ10では、シリコン基板1上に、ゲート絶縁膜2、導電膜3、絶縁膜4、反射防止膜5およびレジスト膜6が積層されている。
レジスト膜6は、ArFエキシマレーザ(193nm)に感光するフォトレジスト材から構成されている。反射防止膜5は、レジスト膜6を露光する際に、絶縁膜4等からの反射光を抑制する。ゲート絶縁膜2および絶縁膜4は、シリコン酸化膜(SiO2)から構成されている。導電膜3は、ポリシリコンから構成されており、ゲート電極等の形成用膜である。
続いて、図1(b)に示すように、レジスト膜6に対して、ArFエキシマレーザによって露光することにより、パターニングを行い、レジストパターン6aを形成する。このとき、レジストパターン6aの側壁には凹凸が生じている。
ここで、レジストパターン6aのLWRを低減することなくその後の工程を行うと、レジストパターン6aのLWRが導電膜3に転写されてしまうこととなる。また、反射防止膜5のエッチングにCF4ガスとCHF3ガスとの混合ガスのようなCF+CHF系ガスを用いると、レジストパターン6aのトリミングが過度に進行し、レジストパターン6aの線幅が細くなりすぎてしまう。
そこで、本実施形態では、レジストパターン6aのLWRを低減するために、反射防止膜5のエッチングにおいて、ハロゲン系ガスであるHBrガスとO2ガスとの混合ガスをエッチングガスとして使用する。HBrガスは、化学的な反応性の低いガス種であるため、レジストパターン6aのトリミングの進行が抑制される。
したがって、図1(c)に示すように、反射防止膜5のエッチング後のレジストパターン6aの線幅および反射防止膜5のパターン5aの線幅は、あまり細くなることなく、LWRが低減される。したがって、パターン5a上に新たに膜を生成する工程(図5(d)参照)が不要となる。
また、反射防止膜5の下層に絶縁膜4を設けており、エッチングガスは反射防止膜5の絶縁膜4に対する選択比が高いため、絶縁膜4におけるエッチングはあまり進行せず、パターン5aが導電膜3へ転写されることはない。
さらに、絶縁膜4を構成するSiO2がBr(臭素)と反応して、SiBrおよび揮発性の低い反応生成物が発生し、SiBrおよび当該反応生成物がパターン5aの側壁に付着する。その結果、さらにLWRが低減される。
続いて、フッ素系ガス(CF4等)により絶縁膜4のエッチングを行い、図1(d)に示すように、絶縁膜4のパターン4aを形成する。このとき、エッチングガスのイオンによりスパッタされたレジストパターン6aのポリマーの一部が絶縁膜4の側壁に付着するため、より一層LWR削減の効果が得られる。
さらに、塩素系ガス(CCl4等)またはフッ素系ガスにより、導電膜3をエッチングし、図1(e)に示すように、ゲート電極パターン3aを形成する。ここで、レジストパターン6aおよびパターン5a・4aのLWRは、フォト工程後のレジストパターン6a(図1(b))のLWRに比べて大幅に改善されているので、ゲート電極パターン3aの側壁の凹凸は少なくなる。最後に、レジストパターン6aおよび反射防止膜5のパターン5aを剥離する(図1(f))。なお、絶縁膜4および導電膜3のエッチングに用いられるガスは、同一であってもよい。
なお、絶縁膜4のエッチングの後(図1(d))、図2(a)に示すように、レジストパターン6a、またはレジストパターン6aおよび反射防止膜5のパターン5aを剥離(除去)して、図2(b)に示すように、導電膜3のエッチングを行ってもよい。パターンが微細化すると、レジストパターン6aがさらに薄くなり、レジストパターン6aをマスクとしてエッチングすると、レジストパターン6aの膜厚が不足してしまう虞がある。その場合、図2に示すように、絶縁膜4のパターン4aをマスクとして導電膜3のエッチングを行うことが望ましい。
本実施形態に係るエッチング方法では、HBrガスの化学的な反応性が低いため、反射防止膜5のエッチングにおいて、レジストパターン6aのトリミングが抑制される。そのため、トリミング後に新たに膜を堆積する工程や、マスク層の側壁に反応生成物を付着させる工程が不要となる。
また、ArFエキシマレーザ露光による微細なパターンを用いるデバイスにおいても、デバイスの特性に影響を及ぼさない程度にLWRを低減することができる。さらに、エッチング工程を同一のチャンバ内で一括処理することができるため、コストが抑えられる。
なお、本実施形態では、反射防止膜5のエッチングガスとしてHBrガスとO2ガスとの混合ガスを用いたが、これに限るものではなく、Cl系ガス、Brガス等のハロゲン系ガスをエッチングガスとして用いてもよい。絶縁膜4は、SiO2のほか、SiN、SiON、SiOCまたはSiCであってもよく、反射防止膜5は、有機膜であってもよい。
上記の反射防止膜5のエッチングにおいて、LWRが低減されることを確認するための実験を行った。
図3は、本実施形態に係るエッチング方法に用いられるチャンバ11を示している。チャンバ11の内部には下部電極12および上部電極13が設けられ、下部電極12上に、ウエハ10が載置される。チャンバ11の側面には、導入口11aおよび排気口11bが設けられている。エッチングガス(HBr/O2)は、導入口11aから供給され、排気口11bから排出される。エッチングガスが導入された状態で、下部電極12と上部電極13との間に高周波電圧を印加すると、プラズマが発生し、プラズマ発生で生成したイオンがウエハ10の表面に垂直に入射する。
反射防止膜5のエッチング(図1(c)参照)において、チャンバ11を以下のように設定する。
チャンバ内圧力:2mTorr〜10mTorr
上部電極印加高周波電力:0.95W/cm2〜1.27W/cm2
下部電極印加高周波電力:0.159W/cm2〜0.478W/cm2
下部電極温度:20℃〜60℃
上部電極温度:70℃〜90℃
チャンバ側壁温度:40℃〜70℃
ガス流量:94sccm(HBrガス流量:75sccm〜85sccm、O2ガス流量:9sccm〜19sccm)
HBrガスに対するO2ガスの流量比は、約0.1〜0.25となっている。ここで、O2ガスの流量比を大きくすると、炭素を主成分とするレジスト膜6とO2ラジカルとが反応し、レジスト膜6のトリミングの進行が早くなるため、反射防止膜5のパターン5a(図1(c)参照)の線幅が細くなりすぎる虞がある。一方、O2ガスの流量比を小さくすると、反射防止膜5のエッチングの進行が遅くなる。また、HBrの流量が85sccmを超えると、EPD(End Point Detector:終点検知)システムで検知している波形の変化が検知できない状態となるため、実用に向かない。
チャンバ内圧力:2mTorr〜10mTorr
上部電極印加高周波電力:0.95W/cm2〜1.27W/cm2
下部電極印加高周波電力:0.159W/cm2〜0.478W/cm2
下部電極温度:20℃〜60℃
上部電極温度:70℃〜90℃
チャンバ側壁温度:40℃〜70℃
ガス流量:94sccm(HBrガス流量:75sccm〜85sccm、O2ガス流量:9sccm〜19sccm)
HBrガスに対するO2ガスの流量比は、約0.1〜0.25となっている。ここで、O2ガスの流量比を大きくすると、炭素を主成分とするレジスト膜6とO2ラジカルとが反応し、レジスト膜6のトリミングの進行が早くなるため、反射防止膜5のパターン5a(図1(c)参照)の線幅が細くなりすぎる虞がある。一方、O2ガスの流量比を小さくすると、反射防止膜5のエッチングの進行が遅くなる。また、HBrの流量が85sccmを超えると、EPD(End Point Detector:終点検知)システムで検知している波形の変化が検知できない状態となるため、実用に向かない。
また、ウエハ10の直径などを以下のように設定する。
ウエハ10の直径:200mm
絶縁膜4の膜厚:20nm〜40nm
反射防止膜5の膜厚:67nm〜87nm
絶縁膜4は、反射防止膜5のエッチングの際、導電膜3にパターンへの転写を防止するためのストッパーとしての役割を果たすように、膜厚が設定される。
ウエハ10の直径:200mm
絶縁膜4の膜厚:20nm〜40nm
反射防止膜5の膜厚:67nm〜87nm
絶縁膜4は、反射防止膜5のエッチングの際、導電膜3にパターンへの転写を防止するためのストッパーとしての役割を果たすように、膜厚が設定される。
図4は、上記実験後のウエハ10上のパターン形状を示しており、図8と従来のエッチング方法によるパターン形状と比較して、大幅にパターン形状のLWRが改善していることが分かる。具体的には、従来のエッチング方法では、LWRを20nm程度にしか低減できなかったのに対し、本実施例では、LWRを約5nmにまで低減することができた。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、半導体製造において、被処理体にエッチング処理を施すエッチング方法に好適に適用できる。
1 シリコン基板
2 ゲート絶縁膜
3 ポリシリコン(第3の層)
3a ゲート電極パターン
4 絶縁膜(第2の層)
4a パターン(第3マスク層)
5 有機反射防止膜(第1の層)
5a パターン(第2マスク層)
6 レジスト膜
6a レジストパターン(第1マスク層)
10 ウエハ
2 ゲート絶縁膜
3 ポリシリコン(第3の層)
3a ゲート電極パターン
4 絶縁膜(第2の層)
4a パターン(第3マスク層)
5 有機反射防止膜(第1の層)
5a パターン(第2マスク層)
6 レジスト膜
6a レジストパターン(第1マスク層)
10 ウエハ
Claims (11)
- パターニングされた第1マスク層をマスクとして、前記第1マスク層の下層に位置する第1の層をハロゲン系ガスを含むエッチングガスによってエッチングして第2マスク層を形成する第1工程と、
前記第2マスク層、または前記第1マスク層および前記第2マスク層をマスクとして、前記第1の層の下層に位置する第2の層をエッチングする第2工程とを有し、
前記第1工程において、前記エッチングガスは、前記第1の層の前記第2の層に対する選択比が、当該第2層の下層に位置する第3の層がエッチングされない値であることを特徴とするエッチング方法。 - 前記第2工程において前記第2の層をエッチングすることによって形成された第3マスク層をマスクとして、前記第3マスク層および前記第2マスク層をマスクとして、または、前記第3マスク層、前記第2マスク層および前記第1マスク層をマスクとして、前記第3の層をエッチングする第3工程をさらに有することを特徴とする請求項1記載のエッチング方法。
- 前記エッチングガスは、Br系ガスを含むことを特徴とする請求項1または2記載のエッチング方法。
- 前記エッチングガスは、HBrを含むガスであることを特徴とする請求項3記載のエッチング方法。
- 前記エッチングガスは、HBrガスおよび02ガスの混合ガスであることを特徴とする請求項4記載のエッチング方法。
- 前記エッチングガスは、HBrガスに対する02ガスの流量比が0.1以上0.25以下であることを特徴とする請求項5記載のエッチング方法。
- 前記第1マスク層は、ArF光に感光することを特徴とする請求項1〜6のいずれか1項記載のエッチング方法。
- 前記第1の層は反射防止膜であることを特徴とする請求項1〜7のいずれか1項記載記載のエッチング方法。
- 前記反射防止膜は、有機系材料からなることを特徴とする請求項8記載のエッチング方法。
- 前記第2の層は絶縁膜であることを特徴とする請求項1〜9のいずれか1項記載記載のエッチング方法。
- 前記絶縁膜は、SiO2、SiN、SiON、SiOCまたはSiCであることを特徴とする請求項10記載のエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006345012A JP2008159717A (ja) | 2006-12-21 | 2006-12-21 | エッチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006345012A JP2008159717A (ja) | 2006-12-21 | 2006-12-21 | エッチング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008159717A true JP2008159717A (ja) | 2008-07-10 |
Family
ID=39660330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006345012A Pending JP2008159717A (ja) | 2006-12-21 | 2006-12-21 | エッチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008159717A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056389A (ja) * | 2008-08-29 | 2010-03-11 | Hitachi High-Technologies Corp | プラズマ処理方法 |
WO2012102314A1 (en) * | 2011-01-28 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device |
-
2006
- 2006-12-21 JP JP2006345012A patent/JP2008159717A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056389A (ja) * | 2008-08-29 | 2010-03-11 | Hitachi High-Technologies Corp | プラズマ処理方法 |
WO2012102314A1 (en) * | 2011-01-28 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device |
US8987727B2 (en) | 2011-01-28 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device |
US9299815B2 (en) | 2011-01-28 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002217170A (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
US8728945B2 (en) | Method for patterning sublithographic features | |
JP2009076661A (ja) | 半導体装置の製造方法 | |
JP2009152243A (ja) | 半導体装置の製造方法 | |
JP2001308076A (ja) | 半導体装置の製造方法 | |
US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
JP2000091318A (ja) | 半導体装置の製造方法 | |
JP2010087300A (ja) | 半導体装置の製造方法 | |
US20090246954A1 (en) | Method of manufacturing semiconductor device | |
US5968711A (en) | Method of dry etching A1Cu using SiN hard mask | |
KR100843899B1 (ko) | 반도체 소자의 제조방법 | |
JP2008159717A (ja) | エッチング方法 | |
JP2001230233A (ja) | 半導体装置の製造方法 | |
KR100720473B1 (ko) | 반도체 트랜지스터의 제조 방법 | |
KR100571629B1 (ko) | 반도체 소자 제조 방법 | |
KR100586177B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
KR100516771B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
JP3551560B2 (ja) | Mosトランジスタのゲート電極加工方法 | |
US7268086B2 (en) | Method for reducing critical dimension and semiconductor etching method | |
TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
JPH08274078A (ja) | エッチング方法 | |
KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 | |
KR100876873B1 (ko) | 반도체 소자의 도전 패턴 형성방법 | |
KR0168200B1 (ko) | 반도체 장치의 다층 막질 식각 방법 | |
TW394993B (en) | Method for etching the bottom anti-reflective coating on semiconductor silicon wafer |