KR0168200B1 - 반도체 장치의 다층 막질 식각 방법 - Google Patents

반도체 장치의 다층 막질 식각 방법 Download PDF

Info

Publication number
KR0168200B1
KR0168200B1 KR1019950040851A KR19950040851A KR0168200B1 KR 0168200 B1 KR0168200 B1 KR 0168200B1 KR 1019950040851 A KR1019950040851 A KR 1019950040851A KR 19950040851 A KR19950040851 A KR 19950040851A KR 0168200 B1 KR0168200 B1 KR 0168200B1
Authority
KR
South Korea
Prior art keywords
film
etching
polymer
multilayer film
contact
Prior art date
Application number
KR1019950040851A
Other languages
English (en)
Other versions
KR970030447A (ko
Inventor
김병동
유준열
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950040851A priority Critical patent/KR0168200B1/ko
Publication of KR970030447A publication Critical patent/KR970030447A/ko
Application granted granted Critical
Publication of KR0168200B1 publication Critical patent/KR0168200B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치의 식각 방법에 관한 것으로서, 특히 다층막질에 콘택을 형성하기 위해 폴리머를 이용하여 동일 챔버에서 석각하는 반도체 장치의 다층 막질 식각 방법에 관한 것이다.
반도체 장치에 있어서 포토 공정의 해상도(Resolution)의 한계로 다층막질의 콘택 폭을 더 이상 작게 하지 못할 경우, 상기 다층막질의 각 막질 측면에 폴리머 생성과 테이퍼 식각을 반복하여 차례로 실시함으로써 콘택 폭을 줄이고, 상기 폴리머 공정과 식각 공정을 모두 동일 챔버내에서 실시함으로써 공정을 단순화할 수 있고 공정의 안정화를 기할 수 있다.

Description

반도체 장치의 다층 막질 식각 방법
제1도 내지 제5도는 본 발명의 바람직한 실시예에 의한 반도체장치의 다층 막질 식각 방법을 각 단계별로 순차적으로 도시한 공정 단면도이다.
제6도 내지 제9도는 본 발명의 바람직한 다른 실시예에 의한 반도체 장치의 다층 막질 식각 방법을 각 단계별로 순차적으로 도시한 공정 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
11,31 : 반도체 기판 13 : 산화막1
15 : 폴리실리콘 17 : 산화막2
19,35 : 포토 레지스트 패턴
21,21a,21b,37 : 폴리머 33 : 다층막질
본 발명은 반도체 장치의 식각 방법에 관한 것으로서, 특히 다층막질에 콘택을 형성하기 위해 폴리머를 이용하여 동일 챔버에서 식각하는 반도체 장치의 다층막질 식각 방법에 관한 것이다.
반도체장치의 제조공정이 서브마이크론(sub-micron) 레벨로 진행됨에 따라 가공치수가 미세화하여 0.4㎛ 이하 레벨의 패턴 가공이 필요하게 되었다. 따라서, 식각공정에 있어서, 하지막과의 높은 식각선택비와 미세 선폭 제어등의 요구가 강조되고 있다.
다층박막을 이방성 방식으로 건식식각하기 위해 종래에는, 반응부산물인 폴리머 생성 문제 및 파티클 제어 문제 등을 고려하여 각 금속막을 다른 챔버나 다른 반응기를 사용하여 개별적으로 수행하였다.
예를 들어, 한 설비에서 SF6, Cl2, HBr, He-O2, He 등의 공정가스(process gas)를 사용하여 폴리 실리콘막만 식각하고, 그 다음 옥사이드막을 식각하기 위해서는 옥사이드 식각 전용설비로 옮겨서 Ar,CF4, CHF3, 등의 가스를 사용하여 식각하는 방법을 사용하였다.
이와같은 방법은 반도체 제조 공정을 번거롭고 복잡하게 할 뿐만 아니라, 보다 많은 식각 설비를 공정 챔버(Chamber) 내부로 로딩/언로딩 (Loading/unloading)해야 하기 때문에 반도체 공정상 가장 엄격히 관리되고 있는 파티클(particle) 발생 측면에서 대단히 좋지 못하다.
또한, 최근 반도체 디바이스의 고집적화에 따라 포토 스텝퍼(Photo Stepper)의 해상도(Resolution)상의 한계에 부딪히고 있다.
즉 어떤 디바이스상 특정 공정 단계에 있어, 스텝퍼(Stepper)의 해상도에 의해 한계에 도달한 ADI(After Development Inspection)CD(콘택 폭)에 비해 ACI(After Cleaning Inspection) CD(콘택 폭)값을 보다 더 작게 (Space CD), 또는 보다 더 크게(Bar CD)해야 할 경우가 생겼다.
이를 위해서는 먼저 특정 설비에서 ADI CD와 ACI CD값의 차인 CD 스큐(Skew)를 맞추기 위해 일정량의 폴리머 형성 공정을 진행한 다음, 타설비로 옮겨 해당 막질들을 식각한다.
이와같이, 각 공정에 따라 각기 다른 반응가스를 사용하여 서로 다른 챔버 및 반응기에서 식각 공정을 수행함으로써 공정이 번거로워지는 문제점이 있다
따라서, 본 발명의 목적은 상기의 문제점을 제거하기 위한 다층 막질 식각 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 장치의 다층막질의 콘택 형성에 있어서, 상기 다층막질 상에 형성된 포토 레지스트 패턴에 따라 각 막질의 식각 공정을 동일 챔버내에서 차례로 실시하는 것을 특징으로 하는 반도체 장치의 다층막질 식각방법을 제공한다.
상기 각 막질의 식각 공정시 종말점 검출기(EPD:End Point Detector)를 사용하여 식각 공정을 컨트롤하는 것이 바람직하다.
본 발명에 의하면, 반도체 장치의 다층막질에 콘택을 형성하기 위하여 폴리머를 이용하여 동일 챔버내에서 식각함으로써, 공정을 단순화할 수 있고 또한 공정의 안정화를 기할 수 있다.
상기 폴리머는 전후 공정상의 미스얼라인 마진(Misalign Margin)확보, 막질간 소자 분리 및 기타 필요성을 만족시키기 위해 필수적이다.
상기 본 발명의 일실시예는 산화막1, 폴리실리콘, 산화막2가 차례로 적층된 다층막질에 있어서,
상기 다층막질상에 포토 레지스트막을 증착하는 단계,
상기 다층막질에 콘택을 형성하기 위해 상기 포토 레지스트막을 패터닝하는 단계:
상기 포토 레지스트 패턴을 마스크로 하여 상기 산화막2를 테이퍼 식각하는 단계;
상기 포토 레지스트 패턴과 상기 산화막2 측면에 폴리머를 형성하는 단계;
상기 폴리실리콘을 테이퍼 식각한 후 상기 폴리실리콘 측면에 폴리머를 형성하는 단계:
상기 산화막1을 테이퍼 식각하는 단계: 및
상기 결과물을 클리닝하여 상기 다층막질 측면의 모든 폴리머를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층막질 식각 방법을 제공한다.
상기 각 막질의 식각 공정시 종말점 검출기(EPD:End Point Detector)를 사용하여 식각 공정을 컨트롤하는 것이 바람직하다.
또한 상기 폴리머 생성 및 상기 각 막질의 식각 공정을 동일챔버내에서 실시하는 것이 바람직하다.
상기 실시예에 의하면, 반도체 장치의 다층막질에 콘택을 형성하기 위하여 각 막질의 측면에 폴리머 생성과 테이퍼 식각을 반복하여 차례로 실시함으로써 콘택 폭을 줄이고, 상기 폴리머 공정과 식각 공정을 모두 동일 챔버내에서 실시함으로써 공정을 단순화할 수 있고 공정의 안정화를 기할 수 있다.
상기 본 발명의 다른 실시예는,
다층막질 상에 포토 레지스트막을 증착하는 단계;
상기 다층막질에 콘택을 형성하기 위해 상기 포토 레지스트막을 패터닝 하는 단계;
콘택이 형성될 부분에 있는 상기 포토 레지스트 패턴의 측면에 폴리머를 형성하는 단계; 및
상기 폴리머로 인해 작아진 상기 콘택이 형성될 부분을 통해 상기 포토 레지스트 패턴과 상기 폴리머를 마스크로 하여 상기 다층막질을 차례로 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층막질 식각방법을 제공한다.
상기 다층 막질에서 각 막질의 식각 공정시, 종말점 검출기(EPD; End Point Detector)를 사용하여 식각 공정을 컨트롤하는 것이 바람직하다.
또한, 상기 폴리머 생성 및 상기 다층 막질의 식각 공정을 동일 챔버내에서 실시하는 것이 바람직하다.
상기 실시예에 의하면, 포토 공정의 해상도(Resolution)의 한계로 다층막질의 콘택 폭을 더 이상 작게 하지 못할 경우 상기 다층 막질상에 존재하는 포토 레지스트 패턴 측면에 폴리머를 형성하고 상기 포토 레지스트 패턴과 상기 폴리머를 마스크로 하여 상기 다층막질의 각 막을 차례로 식각함으로써 콘택 폭을 더 작게 할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 보다 상세히 설명한다.
제1도 내지 제5도는 본 발명의 바람직한 실시예에 의한 다층막질의 식각 방법을 각 단계별로 순차적으로 도시한 공정단면도를 나타낸 것이다.
공정 타겟(Target)으로 ADI CD를 0.42㎛로, ACI CD를 0 26㎛로 하였다 .
제1도는 산화막1/폴리실리콘/산화막2의 다층막질상에 포토 레지스트 패턴을 형성하는 단계를 나타낸다.
반도체 기판(11)상에 산화막1(13), 폴리실리콘(15), 산화막2(17)를 차례로 증착한 후 포토 레지스트막을 증착한다.
이어서 상기 다층막질에 콘택을 형성하기 위해 상기 포토 레지스트막을 패터닝하여 포토 레지스트 패턴(19)을 형성한다.
제2도는 상기 산화막2(17)를 테이퍼 식각한 후 상기 산화막2(17) 측면에 폴리머 (21)를 형성하는 단계를 나타낸다.
산화막2(17) 식각과 콘택 폭을 줄이기 위해 CHF3및 CF4의 혼합가스 비율과 기타 식각 조건을 적절히 조정하여 상기 산화막2(17)를 식각하고, ACI CD 타겟(Target)을 맞추기 위해 상기 산화막2(17) 측면에 폴리머(21)를 형성한다.
여기에서는 상기 폴리머(21)의 발생량을 잘 조절해야 하는데, 이것은 곧 ACI CD 타겟(Target)관리에 직접적인 작용을 하며 콘택 구성상 테이펴식각에 기본이 된다
또한 선택비 측면에서 산화막이 폴리실리콘에 비해 8배 이상으로 식각비가 훨씬 더 빠른 것이 유리하다.
제3도는 상기 폴리실리콘막(15)을 식각하는 단계를 나타낸다.
상기 폴리실리콘막(15)은 N2, CF4. 가스를 이용하여 식각하는데, 이때 선택비 측면에서는 산화막의 식각비가 폴리실리콘에 비해 3배 이하로 하여 일반적인 산화막 식각 공정 조건보다 상대적으로 높이는 것이 유리하다.
여기서 N2가스를 사용하는 이유는 다음과 같다.
첫째, 일반적인 산화막 식각 공정에서 이 N2가스를 혼합하게 되면 폴리실리콘막에 대한 선택비가 떨어진다,
즉, 폴리실리콘막의 식각비가 상대적으로 높아진다.
둘째, 폴리실리콘막을 식각하는 중에도 폴리머를 계속적으로 발생시켜 콘택 폭을 감소시킨다.
셋째, 폴리실리콘막을 식각하기 위해 SF6, CL2가스를 사용하게 되면 폴리머 발생이 잘 되지 않아 콘택 폭을 줄이는데 문제점이 생길 수도 있으며 또한 가스 응결(gas condensation)로 인해 습식 클리닝(Wet Cleaning)공정이 반드시 들어가야 되는 문제가 있다. 그리고 여기에 O2, He-O2등의 가스가 추가적으로 사용될 수 있는데, 이는 상기 플리실리콘막(15)의 식각비를 더 빠르게하여 상기 폴리실리콘막(15)의 하부막인 산화막1(13)을 보호하는데 그 목적이 있다.
그러나 본 예에서는 N2와 CF4가스로써 플리실리콘막을 식각하는 관계로 산화막의 식각비가 더 높은 상태이기 때문에 그 하부막인 산화막1(13)도 일부 식각된다
그리고 이와같은 폴리실리콘막의 식각은 종말 검출기(EPD:End Point Detector)로 공정을 조절함으로써 과식각(Over Etch) 및 무식각(Unetch) 현상을 제거 할 수 있다.
제4도는 산화막1(13)을 식각하는 단계를 나타낸다.
선택비 측면에서 상기 산화막1(13)의 식각비는 서브실리콘에 비해 8배 이상으로 하는 것이 중요하다.
만약 선택비가 낮아 반도체 기판(11)의 식각비가 높으면 반도체기판(11)이 과식각(Over Etch) 되는 문제가 발생한다.
따라서 상기 반도체 기판(11)이 과식각 되지 않고 상기 산화막1(13)을 ACI CD 타겟량 만큼 식각하기 위해서는 선택비가 충분히 높아야만 가능하다.
제5도는 상기 다층막질 측면의 폴리머(21b)를 제거하는 단계를 나타낸다.
상기 결과물을 클리닝하여 상기 다층막질 측면의 폴리머(21b)를 제거함으로써 콘택 타겟을 0, 42㎛서 0, 26㎛로 줄였다.
상기 본 발명의 바람직한 실시예에 의하면, 반도체 장치의 다층막질에 콘택을 형성하기 위하여 각 막질의 측면에 폴리머 생성과 테이퍼 식각을 반복하여 차례로 실시함으로써 콘택 폭을 줄이고, 상기폴리머 공정과 식각 공정을 모두 동일 챔버내에서 실시함으로써 공정을 단순화할 수 있고 공정의 안정화를 기할 수 있다.
제6도 내지 제9도는 본 발명의 바람직한 다른 실시예에 의한 다층막질의 식각 방법을 각 단계별로 순차적으로 도시한 공정단면도를 나타낸 것이다 .
제6도는 다층막질 상에 콘택형성을 위해 포토 레지스트 패턴을 형성하는 단계를 나타낸다.
반도체 기판(31)에 형성된 다층막질(33)상에 포토 레지스트막을 증착하고, 상기 다층막질(33)에 콘택을 형성하기 위해 상기 포토 레지스트막을 패터닝하여 포토 레지스트 패턴(35)을 형성한다.
제7도는 상기 포토 레지스트 패턴(35)의 측면에 폴리머(37)를 형성하는 단계를 나타낸다.
CHF3및 CF4의 혼합 가스 비율을 적절히 조정하여 상기 포토 레지스트 패턴(35) 측면에 폴리머(37)를 형성한다.
형성하고자 하는 콘택 폭에 맞추어 상기 폴리머(37)의 발생량을 잘 조절해야 한다.
제8도는 상기 다층막질(33)을 차례로 식각하는 단계를 나타낸다.
상기 폴리머(37)로 인해 작아진 상기 콘택이 형성될 부분을 통해 상기 포토 레지스트 패턴(35)과 상기 폴리머 (37)를 마스크로 하여 상기 다층막질(33)의 각 막을 차례로 식각한다.
상기 다층막질(33)의 각 막을 식각하기 위해서는 SF6, Cl2, HBr, He-O2, He , Ar, CF4, CHF3등의 공정 가스(process gas)를 사용하고, 종말 검출기 (EPD:End Point Detector)로 각 막의 식각 공정을 조절한다.
제9도는 상기 포토 레지스트 패턴(35) 측면의 폴리머(37)를 제거하는 단계를 나타낸다.
상기 결과물을 클리닝하여 상기 포토 레지스트 패턴(35) 측면의 폴리머(37)를 제거함으로써 콘택 폭이 줄어들었다.
따라서 상기 본 발명의 바람직한 실시예에 의하면, 포토 공정의 해상도(Resolution)의 한계로 다층막질의 콘택 폭을 더 이상 작게 하지못할 경우에 상기 다층 막질상에 존재하는 포토 레지스트 패턴 측면에 폴리머를 형성하고 상기 포토 레지스트 패턴과 상기 폴리머를 마스크로 하여 상기 다층막질의 각 막을 차례로 식각함으로써 콘택 폭을 더 작게 할 수 있다.
이상, 본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (6)

  1. 산화막1, 폴리실리콘, 산화막2가 차례로 적층된 다층 막질을 식각하여 콘택을 형성하는 방법에 있어서, 상기 다층막질 상에 포토 레지스트막을 증착하는 단계; 상기 다층막질에 콘택을 형성하기 위해 상기 포토 레지스트막을 패터닝하는 단계; 상기 포토 레지스트 패턴을 마스크로 하여 상기 산화막2를 테이퍼 식각하는 단계; 상기 포토 레지스트 패턴과 상기 산화막2 측면에 폴리머를 형성하는 단계; 상기 폴리실리콘을 테이퍼 식각한 후 상기 폴리실리콘 측면에 폴리머를 형성하는 단계, 상기 산화막1을 테이퍼 식각하는 단계; 및 상기 결과물을 클리닝하여 상기 다층막질 측면의 모든 폴리머를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층막질 식각방법.
  2. 제1항에 있어서 상기 각 막질의 식각공정시 종말점검출기(EPD:End Point Detector)를 사용하여 식각 공정을 컨트롤하는 것을 특징으로 하는 다층막질 식각방법.
  3. 제1 항에 있어서, 상기 폴리머 생성 및 상기 각 막질의 식각공정을 동일챔버내에서 실시하는 것을 특징으로 하는 다층막질 식각방법.
  4. 산화막1, 폴리실리콘, 산화막2가 차례로 적층된 다층막질을 식각하여 콘택을 형성하는 방법에 있어서, 상기 다층막질 상에 포토 레지스트막을 증착하는 단계; 상기 다층막질에 콘택을 형성하기 위해 상기 포토 레지스트막을 패터닝하는 단계; 콘택이 형성될 부분에 있는 상기 포토 레지스트 패턴의 측면에 폴리머를 형성하는 단계; 상기 폴리머로 인해 작아진 상기 콘택이 형성될 부분을 통해 상기 포토 레지스트 패턴과 상기 폴리머를 마스크로 하여 상기 다층막질을 차례로 식각하는 단계; 및 상기 결과물을 클리닝하여 상기 포토레지스트 패턴의 측면의 폴리머를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층막질 식각방법.
  5. 제4항에 있어서 상기다층 막질에서 각 막질의 식각 공정시 종말점 검출기(EPD:End Point Detector)를 사용하여 식각공정을 컨트롤하는 것을 특징으로 하는 다층막질 식각방법.
  6. 제4항에 있어서, 상기 폴리머 생성 및 상기 다층 막질의 식각공정을 동일 챔버내에서 실시하는 것을 특징으로 하는 다층막질 식각방법.
KR1019950040851A 1995-11-11 1995-11-11 반도체 장치의 다층 막질 식각 방법 KR0168200B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950040851A KR0168200B1 (ko) 1995-11-11 1995-11-11 반도체 장치의 다층 막질 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040851A KR0168200B1 (ko) 1995-11-11 1995-11-11 반도체 장치의 다층 막질 식각 방법

Publications (2)

Publication Number Publication Date
KR970030447A KR970030447A (ko) 1997-06-26
KR0168200B1 true KR0168200B1 (ko) 1999-02-01

Family

ID=19433773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040851A KR0168200B1 (ko) 1995-11-11 1995-11-11 반도체 장치의 다층 막질 식각 방법

Country Status (1)

Country Link
KR (1) KR0168200B1 (ko)

Also Published As

Publication number Publication date
KR970030447A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US6653058B2 (en) Methods for reducing profile variation in photoresist trimming
US5968844A (en) Method for etching nitride features in integrated circuit construction
EP0263220B1 (en) Method of forming a via-having a desired slope in a photoresist masked composite insulating layer
US6010829A (en) Polysilicon linewidth reduction using a BARC-poly etch process
KR20020061480A (ko) 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치
EP1387395B1 (en) Method for manufacturing semiconductor integrated circuit structures
JPH10199864A (ja) 反射防止膜のエッチング方法
US20030219988A1 (en) Ashable layers for reducing critical dimensions of integrated circuit features
EP0473344B1 (en) Process for etching a conductive bi-layer structure
EP0536968A2 (en) Process for forming contact holes in the fabrication of semi-conducteur devices
US20080230516A1 (en) Method for forming fine patterns using etching slope of hard mask layer in semiconductor device
EP0076215B1 (en) Lift-off shadow mask
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
US20070161255A1 (en) Method for etching with hardmask
KR100374955B1 (ko) 반도체 장치의 제조 방법
KR0168200B1 (ko) 반도체 장치의 다층 막질 식각 방법
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
JP3109059B2 (ja) ドライエッチング方法
JP2008159717A (ja) エッチング方法
JP3299783B2 (ja) 半導体装置の製造方法
KR960005555B1 (ko) 반도체 소자 격리막 제조방법
KR100487415B1 (ko) 반도체소자의 콘택홀 형성방법
JPH07135198A (ja) エッチング方法
KR0172856B1 (ko) 미세패턴 형성방법
KR19990065142A (ko) 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee