KR100374955B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100374955B1
KR100374955B1 KR10-2000-0061871A KR20000061871A KR100374955B1 KR 100374955 B1 KR100374955 B1 KR 100374955B1 KR 20000061871 A KR20000061871 A KR 20000061871A KR 100374955 B1 KR100374955 B1 KR 100374955B1
Authority
KR
South Korea
Prior art keywords
mask
etching
mask material
film
layer
Prior art date
Application number
KR10-2000-0061871A
Other languages
English (en)
Other versions
KR20010081947A (ko
Inventor
기무라하지메
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20010081947A publication Critical patent/KR20010081947A/ko
Application granted granted Critical
Publication of KR100374955B1 publication Critical patent/KR100374955B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실리콘 기판(1) 상에, 다결정 실리콘막(2) 및 텅스텐 실리사이드막(3)을 형성한다. 그 텅스텐 실리사이드막(3) 상에 하드 마스크가 되는 절연막을 형성한다. 그 절연막 상에 포토레지스트 패턴(5)을 형성한다. 그 포토레지스트 패턴(5)을 마스크로 하여 절연막에 이방성 에칭을 실시한다. 기상 불산 분위기 내에서, 절연막(4a)의 노출된 측면에 에칭을 실시함으로써 하드 마스크(4b)를 형성한다.
이에 따라, 마스크재의 막 두께를 변동시키지 않고 원하는 치수의 마스크재를 얻을 수 있고, 마스크재가 되는 층이 반도체 기판으로부터 박리되는 것이 억제된다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 극미세한 배선 등의 패턴을 정밀도 좋게 형성할 수 있는 반도체 장치의 제조 방법에 관한 것이다.
반도체 디바이스에 있어서의 배선의 미세화는 현저히 진행되어, 리소그래피 기술에 의해서만 극미세한 배선 패턴을 형성하는 것은 곤란하게 된다. 이러한 반도체 디바이스의 요구를 만족시키기 위해, 마스크재로서 포토레지스트 패턴을 대신하여, 예를 들면 실리콘 산화막등으로 이루어지는 하드 마스크가 적용되어 있다.
그래서, 하드 마스크를 이용한 반도체 장치의 제조 방법의 일례에 대해 도면을 이용하여 설명한다. 우선 도 13에 도시된 바와 같이, 실리콘 기판(101) 상에, 예를 들면 CVD법에 따라 다결정 실리콘막(102)을 형성한다. 그 다결정 실리콘막(102) 상에, 예를 들면 스퍼터법에 따라 텅스텐 실리사이드막(103)을 형성한다. 그 텅스텐 실리사이드막(103) 상에, 하드 마스크가 되는 절연막(104)을 형성한다. 그 절연막(104) 상에, 소정의 포토레지스트 패턴(105)을 형성한다.
이어서 도 14에 도시된 바와 같이, 포토레지스트 패턴(105)을 마스크로 하여, 절연막(104)에 이방성 에칭을 실시함으로써, 텅스텐 실리사이드막(103)의 표면을 노출함과 함께 절연막(104a)을 형성한다.
이어서 도 15에 도시된 바와 같이, 포토레지스트 패턴(105)을 제거하여 절연막(104a)에 등방성 에칭을 실시함으로써, 소정 치수의 절연막 마스크(하드 마스크 : 104b)를 형성한다.
이 때, 예를 들면, 절연막(104a)이 실리콘 산화막의 경우에는, 불산 용액 속에서 절연막(104a)에 등방적으로 에칭을 실시함으로써, 소정의 절연막 마스크(104b)가 형성된다.
이어서, 절연막 마스크(104b)를 마스크로 하여, 텅스텐 실리사이드막(103) 및 다결정 실리콘막(102)에 이방성 에칭을 실시함으로써 소정 치수의 배선(도시하지 않음)을 형성한다. 이와 같이 함으로써, 미세한 배선을 포함하는 반도체 장치가 형성된다.
상술된 바와 같이, 절연막 마스크(104b)는, 절연막(104a)에 등방적으로 에칭을 실시함으로써 형성된다. 원하는 배선을 형성한 후에, 최종적으로 절연막 마스크(104b)(하드 마스크)가 제거되는 반도체 장치등에서는, 매우 얇은 하드마스크를 형성하는 경우가 있다. 이 경우, 원하는 배선 치수를 달성하기 위해서는 하드 마스크가 되는 절연막(104)의 막 두께를 관리하는 것이 매우 곤란해진다.
이 때문에, 반도체 장치의 디자인 룰의 변경에 따라 배선 치수를 변경해야만 하는 경우에, 하드 마스크가 되는 절연막의 막 두께를 고려해야하고, 대응하는 원하는 하드 마스크를 형성하는 것이 매우 곤란해진다는 문제가 있었다.
또한, 불산 용액 속에서 절연막(104a)에 등방적으로 에칭을 실시할 때에, 하드 마스크가 되는 절연막(104a, 104b)이 실리콘 기판(101)으로부터 박리되는 경우가 있었다. 이 때문에, 원하는 배선을 형성할 수 없었다.
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 마스크재의 막 두께를 변동시키지 않고 원하는 치수의 마스크재를 얻을 수 있고, 마스크재가 되는 층이 반도체 기판으로부터 박리되는 것이 억제되는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 장치의 제조 방법은, 이하의 공정을 포함하고 있다. 반도체 기판의 주 표면에 소정의 층을 형성한다. 그 소정의 층 상에, 소정의 층을 패터닝할 때의 마스크재가 되는 층을 형성한다. 마스크재가 되는 층 상에 포토레지스트 패턴을 형성한다. 그 포토레지스트 패턴을 마스크로 하여, 마스크재가 되는 층에 에칭을 실시함으로써 마스크재를 형성한다. 마스크재를 마스크로 하여, 소정의 층에 에칭을 실시함으로써 소정의 패턴을 형성한다. 그 마스크재를 형성하는 공정에서는, 포토레지스트 패턴을 마스크로 하여, 기상 분위기 내에서 마스크재가 되는 층에 에칭이 실시된다.
이 제조 방법에 따르면, 마스크재를 형성하는 공정에서, 포토레지스트 패턴을 마스크로 하여 기상 분위기 속에서 마스크재가 되는 층에 에칭이 실시됨에 따라, 액상 속에서 에칭이 실시되는 경우와 비교하면, 마스크재가 되는 층이 반도체 기판으로부터 박리되지 않고 마스크재를 형성할 수 있다. 또한, 마스크재가 되는 층이 포토레지스트 패턴으로 피복함으로써 마스크재의 막 두께를 변동시키지 않고 원하는 마스크재를 형성할 수 있다. 그 결과, 그 마스크재를 마스크로 하여 소정의 층에 에칭을 실시함으로써, 미세하고 또한 치수 정밀도가 매우 높은 소정의 패턴을 용이하게 형성할 수 있다.
마스크재를 형성하는 공정은, 구체적으로는, 포토레지스트 패턴을 마스크로 하여, 마스크재가 되는 층에 이방성 에칭을 실시함으로써 소정의 층의 표면을 노출하는 제1 에칭 공정과, 그 제1 에칭 공정에 의해 노출된, 포토레지스트 패턴의 하측에 위치하는 마스크재가 되는 층의 측면에, 기상 분위기 속에서 에칭을 실시함으로써 마스크재를 형성하는 제2 에칭 공정을 포함하는 것이 바람직하다.
이 경우에는, 마스크재가 되는 층의 막 두께를 감소시키지 않고, 원하는 치수의 마스크재를 정밀도 좋게 형성할 수 있고, 예를 들면 반도체 장치의 디자인 룰의 변경에 따라 소정의 패턴의 치수를 변경하는 경우에도, 마스크재가 되는 층의 막 두께를 고려하지 않아도 대응할 수 있다.
더욱 바람직하게는, 제2 에칭 공정은, 제1 에칭 공정에서 마스크재가 되는 층의 측면에 형성된 폴리머막을 제거하는 것을 포함하고 있다.
폴리머막을 제거함으로써, 제2 에칭 공정에서의 에칭이 균일하게 진행하여 보다 치수 정밀도가 높은 마스크재를 형성할 수 있다.
또한 바람직하게는, 포토레지스트 패턴을 형성하는 공정은, 그 하지에 반사 방지막을 형성하는 공정을 포함하고, 제2 에칭 공정은, 노출된 마스크재가 되는 층의 측면에 그 반사 방지막을 마스크로 하여 에칭을 실시하는 공정을 포함하고 있다.
이 경우에는, 노광시에 반사 방지막에 의해 헐레이션(halation)이 억제되어, 보다 미세한 포토레지스트 패턴을 형성할 수 있고, 나아가서는, 미세하고 또한 치수 정밀도가 높은 마스크재를 용이하게 형성할 수 있다.
그와 같은 마스크재가 되는 층으로서 실리콘 질화막을 적용하는 경우에는, 제2 에칭 공정에서는, 마스크재가 되는 층의 에칭은 CF4, O2및 N2를 포함하는 가스를 플라즈마화하여, 그 플라즈마 분위기 속에서 행해지는 것이 바람직하다.
또한, 마스크재가 되는 층의 막 두께는, 마스크재를 형성하는 공정에서 마스크재가 되는 층이 반도체 기판의 주 표면을 따라 에칭되는 길이보다도 얇고, 마스크재를 형성하는 공정은, 기상 분위기 속에서 등방성 에칭에 의해 마스크재를 형성하는 것을 포함하는 것이 바람직하다.
이 경우에는, 마스크재를 등방성 에칭에 의한 1회의 에칭에 의해 형성할 수 있다.
마스크재가 되는 층이 실리콘 산화막을 포함하는 경우에는, 기상 분위기는 기상의 불산(HF)을 포함하는 것이 바람직하다.
바람직하게는, 소정의 층은 도전층이고, 소정의 패턴은 배선을 포함하고 있다.
이 경우에는, 반도체 장치에 있어서 가장 미세화가 요구되는 배선을 치수 정밀도 좋게 용이하게 형성할 수 있다.
도 1은 본 발명의 실시예1에 따른 반도체 장치의 제조 방법의 일공정을 나타내는 단면도.
도 2는 동일한 실시예에 있어서, 도 1에 나타낸 공정 후에 행해지는 공정을 나타내는 단면도.
도 3은 동일한 실시예에 있어서, 도 2에 나타낸 공정 후에 행해지는 공정을 나타내는 단면도.
도 4는 동일한 실시예에 있어서, 도 3에 나타낸 공정 후에 행해지는 공정을 나타내는 단면도.
도 5는 동일한 실시예에 있어서, 도 4에 나타낸 공정 후에 행해지는 공정을 나타내는 단면도.
도 6은 본 발명의 실시예2에 따른 반도체 장치의 제조 방법의 일공정을 나타내는 단면도.
도 7은 동일한 실시예에 있어서, 도 6에 나타낸 공정 후에 행해지는 공정을 나타내는 단면도.
도 8은 동일한 실시예에 있어서, 도 7에 나타낸 공정에서의 에칭의 압력과 에칭 시간과의 관계를 나타내는 제1 패턴도.
도 9는 동일한 실시예에 있어서, 도 7에 나타낸 공정에서의 에칭의 압력과 에칭 시간과의 관계를 나타내는 제2 패턴도.
도 10은 동일한 실시예에 있어서, 도 7에 나타낸 공정에서의 에칭의 압력과 에칭 시간과의 관계를 나타내는 제3 패턴도.
도 11은 본 발명의 실시예3에 따른 반도체 장치의 제조 방법의 일공정을 나타내는 단면도.
도 12는 동일한 실시예에 있어서, 도 11에 나타낸 공정 후에 행해지는 공정을 나타내는 단면도.
도 13은 종래의 반도체 장치의 제조 방법의 일공정을 나타내는 단면도.
도 14는 도 13에 나타낸 공정 후에 행해지는 공정을 나타내는 단면도.
도 15는 도 14에 나타낸 공정 후에 행해지는 공정을 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 실리콘 기판
2, 2a : 다결정 실리콘막
3, 3a : 텅스텐 실리사이드막
4, 4a : 절연막
4b : 하드 마스크
5 : 포토레지스트 패턴
6 : 배선
7 : 반사 방지막
8 : 폴리머막
실시예 1
본 발명의 실시예1에 따른 반도체 장치의 제조 방법에 대해 설명한다. 우선 도 1에 도시된 바와 같이, 실리콘 기판(1) 상에, 예를 들면 CVD법에 따라 다결정 실리콘막(2)을 형성한다. 그 다결정 실리콘막(2) 상에, 예를 들면 스퍼터법에 따라 텅스텐 실리사이드막(3)을 형성한다. 그 텅스텐 실리사이드막(3) 상에, 하드마스크가 되는, 예를 들면 실리콘 산화막 등의 절연막(4)을 형성한다. 그 절연막(4) 상에, 포토레지스트 패턴(5)을 형성한다.
이어서 도 2에 도시된 바와 같이, 예를 들면 압력 2∼30Pa에 기초하여, CHF3, CF4및 Ar을 포함하는 혼합 가스를 이용한 반응성 이온 에칭에 의해 포토레지스트 패턴(5)을 마스크로 하여 절연막(4)에 이방성 에칭을 실시함으로써, 텅스텐 실리사이드막(3)의 표면을 노출함과 함께, 절연막(4a)을 형성한다.
다음에 도 3에 도시된 바와 같이, 기상 불산(HF)에 수증기(수 % 정도)를 첨가한 분위기 속에서, 노출한 절연막(4a)의 측면에 포토레지스트 패턴(5)을 마스크로 하여 에칭(ΔL)을 실시함으로써, 원하는 치수의 하드 마스크(4b)를 형성한다.
이어서 도 4에 도시된 바와 같이, 하드 마스크(4b)를 피복하고 있는 포토레지스트 패턴(5)을 제거한다. 다음에, 도 5에 도시된 바와 같이, 예를 들면 압력 1Pa 이하를 기초하여, Cl2가스 또는 HBr에 O2를 첨가한 가스를 이용한 반응성 이온 에칭에 의해 하드 마스크(4b)를 마스크로 하여, 텅스텐 실리사이드막(3) 및 다결정 실리콘막(2)에 이방성 에칭을 실시함으로써, 다결정 실리콘막(2a) 및 텅스텐 실리사이드막(3a)을 포함하는 배선(6)을 형성한다.
그 후, 하드 마스크(4b)를 제거한다. 이에 따라, 미세한 배선(6)이 형성된다. 이와 같이 함으로써, 미세하게 또한 치수 정밀도가 높은 배선(6)을 포함하는 반도체 장치가 형성된다.
상술된 반도체 장치의 제조 방법에서는, 도 3에 나타낸 공정에서 기상의 불산에 의한 에칭이 실시된다. 포토레지스트 패턴(5)의 치수가 0.3㎛ 이하인 경우에는, 불산(HF) 용액과 같은 액상에 의한 웨트 에칭을 실시하면, 절연막(4a)이 실리콘 기판(1)으로부터 박리되는 경우가 있다.
본 실시예에서는, 불산으로서 기상 불산을 적용하여 에칭을 실시함으로써, 이러한 절연막(4a)의 박리를 방지할 수 있다. 또한, 기상 불산 분위기 속에서는, 텅스텐 실리사이드막(3)이나 포토레지스트 패턴의 에칭에 대해, 절연막(4a)의 에칭을 보다 선택적으로 행할 수 있어, 약 0.001㎛ 단위로 하드 마스크(4b)의 치수 제어를 정밀하게 행할 수 있다.
또한, 이 때, 절연막(4a)의 상면이 포토레지스트 패턴(5)에 의해 피복되어 있는 것으로, 하드 마스크(4b)의 막 두께를 변동시키지 않고 치수만 제어할 수 있다.
또, 본 실시예에서는 배선(6)으로서, 다결정 실리콘막(2a)과 텅스텐 실리사이드막(3a)을 포함하는 폴리사이드 구조의 배선을 예로 들었지만, 이 외에, 텅스텐등의 금속막이나, 다결정 실리콘막만으로 이루어지는 배선에도 본 반도체 장치의 제조 방법을 적용하는 것이 가능하다.
또한, 하드 마스크(4b)가 되는 층으로서 실리콘 산화막을 예로 들었지만, 이 외에 실리콘 질화막을 적용해도 좋다. 실리콘 질화막을 적용하는 경우에는, 도 3에 나타내는 공정에서는, CF4, O2및 N2의 혼합 가스를 이용한 플라즈마 분위기 속에 의해 절연막(4a)에 에칭을 실시함으로써, 기초의 텅스텐 실리사이드막(3)에 대해 실리콘 기판(1)의 주표면을 따라 높은 선택성을 갖고 에칭할 수 있다.
또한, 도 2에 나타낸 공정에서는, 노출된 절연막(4a)의 측면에는 플루오르 카본계의 폴리머막(도시하지 않음)이 형성되어 있다. 그래서, 도 3에 나타낸 공정에서, 특히 압력 수 k∼수십 kPa의 기상 불산 분위기 속에서 절연막(4a)에 에칭을 실시함으로써, 이 폴리머막을 균일하게 제거할 수 있다. 그 결과, 보다 치수 정밀도가 높은 하드 마스크(4b)를 형성할 수 있다. 또, 이 폴리머막의 에칭에 대해서는, 실시예2에 있어서 자세히 설명한다.
실시예2
실시예1에서는, 도 1 등에 도시된 바와 같이, 포토레지스트 패턴(5)은 실리콘 산화막으로 이루어지는 절연막(4) 상에 직접 형성되어 있었다. 디자인 룰이 0.3㎛ 이하가 되면, 리소그래피의 특성 상, 실리콘 산화막 상에서 포토레지스트 패턴을 고정밀도로 패터닝하는 것이 곤란해진다.
이것을 회피하기 위해, 대부분의 경우 반사 방지막(ARC)이 적용된다. 실시예2에서는, 반사 방지막을 적용한 반도체 장치의 제조 방법에 대해 설명한다. 본 실시예에서는, 특히 반사 방지막으로서 플라즈마 질화막등의 무기 반사 방지막을 예로 들어 설명한다.
우선, 실시예1에 있어서 설명한 도 1에 나타낸 공정에서, 절연막(4)을 형성한 후에, 실리콘 질화막등의 반사 방지막(7)(도시하지 않음)을 형성한다. 그 후, 도 6에 도시된 바와 같이, 그 반사 방지막(7) 상에, 포토레지스트를 도포하여, 원하는 포토레지스트 패턴(5)을 형성한다.
그 포토레지스트 패턴(5)을 마스크로 하여, 반사 방지막(7) 및 절연막(4)에 이방성 에칭을 실시함으로써, 텅스텐 실리사이드막(3)의 표면을 노출시킴과 함께 절연막(4a)을 형성한다. 이 때, 절연막(4a)이 노출된 측면 상에는, 실시예1에 있어서 설명한 바와 같이, 플루오르 카본계의 폴리머막(8)이 형성되어 있다.
다음에 도 7에 도시된 바와 같이, 반사 방지막(7) 상에 위치하는 포토레지스트 패턴(5)을 제거한다. 다음에, 기상 불산 분위기 속에서, 절연막(4a)에 반사 방지막(7)을 마스크로 하여 에칭을 실시함으로써, 하드 마스크(4b)를 형성한다. 또 이 때, 기상 불산 분위기의 압력을, 수 k∼수십 kPa의 범위로 설정함으로써, 폴리머막(8)의 제거를 균일하게 행할 수 있다.
그 후, 반사 방지막(7)을, 웨트 에칭 또는 드라이 에칭에 의해 제거한다. 하드 마스크(4b)를 마스크로 하여, 텅스텐 실리사이드막(3) 및 다결정 실리콘막(2)에 이방성 에칭을 실시함으로써, 실시예1에 있어서 설명한 도 5에 도시된 바와 같이, 다결정 실리콘막(2a) 및 텅스텐 실리사이드막(3a)을 포함하는 배선(6)을 형성한다.
그 후, 하드 마스크(4b)를 제거함으로써, 미세한 배선(6)이 형성된다. 이와 같이 함으로써, 미세하게 또한 치수 정밀도가 높은 배선(6)을 갖는 반도체 장치가 형성된다.
상술된 반도체 장치의 제조 방법에서는, 반사 방지막을 이용함으로써 노광시의 헐레이션을 방지하여, 보다 미세한 포토레지스트 패턴(5)을 형성할 수 있고, 나아가서는 치수 정밀도가 보다 높은 하드 마스크(4b)를 형성할 수 있다.
또한, 도 7에 나타낸 공정에서는, 기상 불산 분위기의 압력이 수 k∼수십 kPa를 기초로 하여 에칭이 실시되는 것을 진술하였다. 이 때, 압력과 에칭 시간과의 관계로서, 예를 들면 도 8∼도 10에 도시된 바와 같은, 3개의 패턴을 예로 들 수 있다.
우선 도 8에 도시된 제1 패턴에서는, 에칭 시간의 경과와 함께 압력이 서서히 상승한다. 도 9에 도시된 제2 패턴에서는, 에칭 시간의 경과와 함께 압력이 잔 파도 형태로 변화한다. 도 10에 도시된 제3 패턴에서는, 에칭의 개시와 함께 압력이 상승하고, 그 후에는 압력이 일정하게 유지되고 있다. 제1 및 제3 패턴으로는 최고 압력 p가, 제2 패턴으로는 시간 평균된 압력 p가 상술한 기상 불산의 압력에 각각 상당한다.
이러한 에칭 패턴을 적절하게 선택함으로써, 치수 정밀도의 보다 높은 하드 마스크를 용이하게 형성할 수 있다.
또, 도 7에 나타낸 공정에서, 반사 방지막(7)으로서 실리콘산 질화막을 적용한 경우에는, 열 인산에 불산을 미량 첨가한 용액에 의한 웨트 에칭을 실시함으로써 반사 방지막(7)을 제거할 수 있다. 또한, CHF3, CF4, Ar 및 O2를 포함하는 가스를 이용함으로써, 드라이 에칭에 의해 반사 방지막(7)을 제거할 수 있다. 또한,이 드라이 에칭에 따른 방법으로는, 실리콘 질화막으로 이루어지는 반사 방지막도 제거할 수 있다.
실시예 3
본 발명의 실시예3에 따른 반도체 장치의 제조 방법에 대해 설명한다. 상술된 실시예1 및 실시예2에서는, 하드 마스크(4b)를 형성하기 위해 2회의 에칭을 필요로 하였다. 본 실시예에서는, 1회의 에칭으로써 하드 마스크를 형성할 수 있는 방법에 대해 설명한다.
우선, 실시예1에서 설명한 도 1에 나타낸 공정에서, 텅스텐 실리사이드막(3) 상에, 소정의 막 두께의 절연막(4)을 형성한다. 그 절연막(4) 상에 포토레지스트 패턴(5)을 형성한다. 또, 절연막(4)의 소정의 막 두께에 대해서는 나중에 설명하겠다.
이어서 도 11에 도시된 바와 같이, 기상 불산 분위기 속에서, 포토레지스트 패턴(5)을 마스크로 하여 절연막(4)에 등방성 에칭을 실시한다. 이 때, 절연막은 등방적으로 에칭됨으로써, 도 12에 도시된 바와 같이, 포트레지스트 패턴(5)의 하측에 하드 마스크(4b)가 형성된다.
이 때, 하드 마스크(4b)가 형성되기 위해서는, 실리콘 산화막(4)의 막 두께 t를, 포토레지스트 패턴(5)의 하측에 위치하는 절연막(4)이 실리콘 기판(1)의 주 표면을 따라 에칭되는 길이 ΔL(편측)보다 얇게 할 필요가 있다.
그 후, 포토레지스트 패턴(5)을 제거하고, 하드 마스크(4b)를 마스크로 하여 텅스텐 실리사이드막(3) 및 다결정 실리콘막(2)에 이방성 에칭을 실시함으로써, 원하는 배선(도시하지 않음)을 형성한다. 이와 같이 함으로써, 미세한 배선을 갖는 반도체 장치가 형성된다.
상술된 반도체 장치의 제조 방법으로는, 절연막(4)의 막 두께를, 포토레지스트 패턴(5)의 하측에 위치하는 절연막(4)이 실리콘 기판(1)의 주 표면을 따라 에칭되는 길이 ΔL(편측)보다 얇게 함으로써, 1회의 등방성 에칭에 의해 하드 마스크(4b)를 형성할 수 있어, 공정 삭감을 도모할 수 있다.
또한, 상기 각 실시예에서는, 배선을 형성하는 경우에 대해 설명했지만, 배선에 한정되지 않고, 다른 미세한 패턴을 형성할 때에도 상술된 하드 마스크를 적용함으로써 치수 정밀도가 높은 패턴을 용이하게 형성할 수 있다.
이번 개시된 실시예는 모든 점에서 예시로서 제한적인 것이 아니라고 생각되어진다. 본 발명의 범위는 상기된 설명이 아니라 특허 청구의 범위에 따라 도시되고, 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (4)

  1. 반도체 장치의 제조 방법에 있어서,
    반도체 기판(1)의 주 표면 상에 소정의 층(2, 3)을 형성하는 공정;
    상기 소정의 층(2, 3) 상에, 상기 소정의 층(2, 3)을 패터닝할 때의 마스크재가 되는 층(4)을 형성하는 공정;
    상기 마스크재가 되는 층(4) 상에 포토레지스트 패턴(5)을 형성하는 공정;
    상기 포토레지스트 패턴(5)을 마스크로 하여, 상기 마스크재가 되는 층(4)에 에칭을 실시함으로써 마스크재(4a)를 형성하는 공정; 및
    상기 마스크재(4a)를 마스크로 하여, 상기 소정의 층(2, 3)에 에칭을 실시함으로써 소정의 패턴을 형성하는 공정
    을 포함하고
    상기 마스크재(4a)를 형성하는 공정에서는, 상기 포토레지스트 패턴(5)을 마스크로 하여, 기상(氣相) 분위기 속에서 상기 마스크재가 되는 층(4)에 에칭이 실시되며,
    상기 마스크재(4a)를 형성하는 공정은,
    상기 포토레지스트 패턴(5)을 마스크로 하여, 상기 마스크재가 되는 층(4)에 이방성 에칭을 실시함으로써 상기 소정의 층(2, 3)의 표면을 노출시키는 제1 에칭 공정; 및
    상기 제1 에칭 공정에 의해 노출된, 상기 포토레지스트 패턴(5)의 하방에 위치하는 상기 마스크재가 되는 층(4)의 측면에, 상기 기상 분위기 속에서 에칭을 실시함으로써 상기 마스크재(4a)를 형성하는 제2 에칭 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 소정의 층(2, 3)은 도전층이고, 상기 소정의 패턴은 배선을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 반도체 장치의 제조 방법에 있어서,
    반도체 기판의 주 표면 상에 소정의 층을 형성하는 공정;
    상기 소정의 층 상에, 상기 소정의 층을 패터닝할 때의 마스크재가 되는 층을 형성하는 공정;
    상기 마스크재가 되는 층 상에 포토레지스트 패턴을 형성하는 공정;
    상기 포토레지스트 패턴을 마스크로 하여, 상기 마스크재가 되는 층에 에칭을 실시함으로써 마스크재를 형성하는 공정; 및
    상기 마스크재를 마스크로 하여, 상기 소정의 층에 에칭을 실시함으로써 소정의 패턴을 형성하는 공정을 포함하고,
    상기 마스크재를 형성하는 공정에서는, 상기 포토레지스트 패턴을 마스크로 하여, 기상 분위기 속에서 상기 마스크재가 되는 층을 상기 포토레지스트 패턴의 치수보다도 가늘게 되도록 에칭이 실시되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2000-0061871A 2000-02-16 2000-10-20 반도체 장치의 제조 방법 KR100374955B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-037764 2000-02-16
JP2000037764A JP2001230233A (ja) 2000-02-16 2000-02-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20010081947A KR20010081947A (ko) 2001-08-29
KR100374955B1 true KR100374955B1 (ko) 2003-03-06

Family

ID=18561605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0061871A KR100374955B1 (ko) 2000-02-16 2000-10-20 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US6593243B1 (ko)
JP (1) JP2001230233A (ko)
KR (1) KR100374955B1 (ko)
TW (1) TW471069B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005385A (ko) * 2002-07-10 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
US6987068B2 (en) * 2003-06-14 2006-01-17 Intel Corporation Methods to planarize semiconductor device and passivation layer
KR101009005B1 (ko) * 2003-06-18 2011-01-17 주식회사 포스코 소둔로 내 통판용 니들의 중앙정렬 및 진입장치
KR100955926B1 (ko) * 2003-06-27 2010-05-03 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
KR100714287B1 (ko) * 2005-02-25 2007-05-02 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
KR20080086686A (ko) * 2007-03-23 2008-09-26 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100948093B1 (ko) * 2007-12-21 2010-03-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US10049877B1 (en) * 2017-05-25 2018-08-14 Nanya Technology Corporation Patterning method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160081A (ja) * 1991-06-03 1993-06-25 Sony Corp ドライエッチング方法
JPH06275574A (ja) * 1993-03-18 1994-09-30 Sony Corp ドライエッチング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316616A (en) * 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
US5429070A (en) * 1989-06-13 1995-07-04 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
JP2694395B2 (ja) * 1991-04-17 1997-12-24 三菱電機株式会社 半導体装置およびその製造方法
JPH0817330A (ja) 1993-07-16 1996-01-19 Matsushita Electric Ind Co Ltd 電界放出型電子源およびその製造方法
FR2736654B1 (fr) * 1995-07-13 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'elements de microstructures flottants rigides et dispositif equipe de tels elements
US5856227A (en) * 1997-05-01 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a narrow polycide gate structure on an ultra-thin gate insulator layer
US6261934B1 (en) * 1998-03-31 2001-07-17 Texas Instruments Incorporated Dry etch process for small-geometry metal gates over thin gate dielectric
KR20000004485A (ko) * 1998-06-30 2000-01-25 김영환 반도체 소자의 미세패턴 형성방법
US6235638B1 (en) * 1999-02-16 2001-05-22 Micron Technology, Inc. Simplified etching technique for producing multiple undercut profiles
US6004853A (en) * 1999-05-27 1999-12-21 Vanguard International Semiconductor Corporation Method to improve uniformity and the critical dimensions of a DRAM gate structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160081A (ja) * 1991-06-03 1993-06-25 Sony Corp ドライエッチング方法
JPH06275574A (ja) * 1993-03-18 1994-09-30 Sony Corp ドライエッチング方法

Also Published As

Publication number Publication date
TW471069B (en) 2002-01-01
US6593243B1 (en) 2003-07-15
JP2001230233A (ja) 2001-08-24
KR20010081947A (ko) 2001-08-29

Similar Documents

Publication Publication Date Title
KR100381885B1 (ko) 미세 게이트 전극을 구비한 반도체 장치의 제조 방법
US7105442B2 (en) Ashable layers for reducing critical dimensions of integrated circuit features
KR20020061480A (ko) 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치
JP2009076661A (ja) 半導体装置の製造方法
KR100374955B1 (ko) 반도체 장치의 제조 방법
US5914277A (en) Method for forming metallic wiring pattern
JPH08321484A (ja) 半導体装置の製造方法
US6833232B2 (en) Micro-pattern forming method for semiconductor device
US6743726B2 (en) Method for etching a trench through an anti-reflective coating
CN117096102B (zh) 一种干法刻蚀通孔的方法
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
JPH08236506A (ja) 半導体装置の製造方法
KR100487415B1 (ko) 반도체소자의 콘택홀 형성방법
US20030064599A1 (en) Pattern forming method
JP2760426B2 (ja) レジスト膜のドライエツチング方法
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
JP2008159717A (ja) エッチング方法
KR19990065142A (ko) 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법
KR100315029B1 (ko) 반도체소자의트렌치형성방법
KR100213212B1 (ko) 식각방법
JPH07135198A (ja) エッチング方法
KR100247642B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0154931B1 (ko) 메탈층 패턴 형성 방법
JP2002026020A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080205

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee