TW471069B - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- TW471069B TW471069B TW089121433A TW89121433A TW471069B TW 471069 B TW471069 B TW 471069B TW 089121433 A TW089121433 A TW 089121433A TW 89121433 A TW89121433 A TW 89121433A TW 471069 B TW471069 B TW 471069B
- Authority
- TW
- Taiwan
- Prior art keywords
- mentioned
- layer
- mask
- film
- manufacturing
- Prior art date
Links
Classifications
-
- H10P50/71—
-
- H10P14/61—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H10P50/283—
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
五、發明說明(J) [發明之背景] t發明有闕於半導體裳置之製 以良好之精確度形成極微细 尤/、有關於可以 之製造方法。 、、佈線專之圖型之半導體裝置 技街主明 利iiff置中之佈線之微細化具有顯著之進牛/ 利用平版印刷技術要形成 貝者之進步,但是只 著滿足此種半導_ # w t之佈線圖型非常困難。為 成之廊神罢ίΓ 要求’例如利用由石夕氧化膜笼ί 下面將利用附圖用來光抗韻劑圖型。 _〇心成V曰=所r利用例則法在 ,… 夕口日日矽膜1 0 2 0在該多結晶矽膜102 mi03±Vl^ ° 上开,1 硬遮罩構成之絕緣膜104。在該絕緣膜! 〇4 上幵y成私疋之光抗餘劑圖型1 〇 5。 立^次如圖1 4所示’以光抗钱劑圖型1 05作為遮罩,對絕 、、膜1 0 4施加異方性!虫刻,用來使鎮石夕化物膜工〇 3之表面露 出和形成絕緣膜l〇4a。 其次如圖1 5所示,除去光抗蝕劑圖型丨〇 5,對絕緣膜 l〇4a施加等方性蝕刻,用來形成指定尺寸之絕緣膜遮罩 (硬遮罩)104b。 這時,例如在絕緣膜丨〇4a為矽氧化膜之情況時,在氟酸 /谷液中’對絕緣膜1 〇 4 a施加等方性触刻,用來形成指定之 471069 五、發明說明(2) 絕緣膜遮罩1 〇 4 b。 其次,以絕緣膜遮罩1 〇 4 b作為遮罩,對鎢矽化物膜丨〇 3 和多結晶矽膜1 02施加異方性蝕刻用來形成指定尺寸之佈 線(圖中未顯示)。以此方式形成具有微細之佈線之半導體 裝置。 如上所述,絕緣膜遮罩之形成是經由對絕緣膜1 施加 形成所希望之佈線後,在最後絕緣膜遮罩 硬Λ在=去之半導體裝置等’有時形成非常薄之 w罩在匕種炀况,要達成所希望之佈線尺寸時乍 硬遮罩之絕緣膜104其膜厚之管理變成非常困難。 為 . 體$置之設計尺度之變更,必需戀更 佈線尺寸之情況時,必+又又 乂而支更 厚,因此會有要形成所:t 罩之絕緣膜之膜 題。 形成所希望之硬遮罩變成非常困難之問 另外,當在氟酸湓、为丄„ 時,會有作為硬迎$ # έ ?絕緣膜104a施加等方性蝕刻 之問題。因此,;月!开之',緣膜104a,1〇4b從石夕基板m剝落 [發明之概要]4成所希望之佈線。 本發明用來解決上述 之製造方法,不需要 =喊,其目的是提供半導體裝置 望之尺寸之遮罩材料,n遮罩材料之膜厚就可以獲得所希 體基板剝落。 可以抑制成為遮罩材料之層從半導 本發明之半導體裝置 1 半導體基板之主表衣造方法具備有以下之工程。在 形成指定之層。在該指定之層上,形
4?1〇0 五、發明說明⑶ 為i ΐ i f之層進行圖型製作時作為遮罩材料Μ 圖之層之上,形成光抗紐劑圖在成 垦i作為遮罩,對作為遮罩材料之声摊f以邊先抗蝕劑 =料1遮罩材料作為遮罩,對』二刻用來形成遮 C之圖型。在形成該遽 :層:加蝕刻用來 施加韻刻。“相;…體中對作為遮罩材料之層 :肊此種製造方法時,在用以形 =先抗蝕劑圖型作為遮罩,在氣 f罩材料之工程中, 罩材料之層施加蝕:兄軋體中,對作為遮 時,可以形成不會ΐ加飯刻之情況比較 會從半導體基板剝落。另::罩=以;;遮罩材料之層不 =材料之層,不需要變動遮型覆蓋作 罩’對指定之層施加韻刻可 ^遮罩材料作為遮 之尺寸精確度之指定之圖型。、谷易形微細而且具有極高 在用以形成遮罩材料之工程中, 钱刻工程,以光抗餘劑圖型作為」貝土最好包含有:第1 層施加異方性蝕刻,用來使指定:声之m遮罩材料之 蝕刻工程,在氣相環境氣體中,=之表面硌出;和第2 程露出之光抗蝕劑圖型之 A 於經由該第1蝕刻工 面,施加㈣用來2:::;成為遮罩材料之層之側 可m兄* ΐ為遮罩材料之層之膜厚不需要減i 以以良好之精確度形成所希望之尺寸之遮罩:以、例= _1433.ptd 第7頁 471069 五、發明說明(4) =二在隨著半導體裝置之設計尺度之變更,而變更指定之 ;之=寸之情況時1可以不需要考慮成為遮罩材料之 禮< Μ厚就可以因應。 另外,最好是使第2蝕刻工程包含有除去聚合物膜之工 Ϊ之^合物膜在第1姓刻工程時形成在作為遮罩材料之 進^由除去聚合物膜’第2赖刻工程之钱刻可以更均勻的 進仃猎以形成南尺寸精確度之遮罩材料。 形:::肖以形成光抗蝕劑圖型之工程最好包含有在底層 /成反射防止膜之工程,第2儀刻工入、 - 止膜作為遮罩,對成為露出之遮罩材3 :側亥反射 刻之工程。 ^^增之側面施加名虫 在此種情況,當曝光時利用反射防止膜 Π = = 型’因此可以很容易形口微 且具有间尺寸精確度之遮罩材料。 在使用矽氮化膜作為此種遮罩材料之層時 工程最好是使包含CF4,〇2 之氣㉟雷將 在第2蝕刻 境氣體中進行成為遮罩材料之層之蝕刻:,在該電漿環 另外,在用以形成遮軍材料之工程 層沿著半導體基板之主表面被㈣ =罩材枓之 之層之膜厚小於其長度,用以形成 :為遮罩材料 含有在氣相環境氣體中利用等方性蝕=:程最好包 程。 ^ 1棘刻形成遮罩材料之工 在此種情況,利用等方性姓刻進行1次之餘刻就可以形 五、發明說明(5) 成遮罩材料。 I作為遮罩材料之> 0合右 環㈣最好心膜之情況時,該氣相 ::ηίί層f導電層,該指定之圖型包含有佈線。 最要求之i細:之::?良好之尺寸精確度很容易的形成 :由下面聯合附圖之對本發明之 其他…、特徵、觀念和優點更加明白。田了對上迹和 較佳實施形態之說明] 下面,說明本發明之實施形態!之半導體裝置之製造方 / y先如圖1所#,在石夕基板】上,利用例如CVD法形成 〜曰石夕膜20在該多結晶石夕膜2上,利用例如賤散法形 化物膜h在㈣#物膜3上 5之絕緣膜4作為硬遮罩。在該絕緣膜4上形成 圖2所示’例如以壓力2〜3〇pa,利用包含 型二合氣體之反應性離子姓刻,以光抗敍劑圖 膜絕緣膜4施加異方性姓刻,用來使鶴石夕化物 、之表面路出和形成絕緣膜。 程ί)次:Λ3” 士在對氣相氟酸(HF)添加有水蒸氣(數% 夕二) 兄虱體中,以光抗蝕劑圖型5作為遮罩,對露出 、、,邑緣膜4a之側面施加蝕刻(△[),用來形 寸之硬遮罩4b。 | %主心尺 471069 五、發明説明(6) 其次如圖4所示,除去覆蓋在硬遮罩札之光抗蝕劑圖型 5。 其次如圖5所示,例如以壓力lpa以下,利用cl氣體或 在Η B r添加有〇2之氣體之反應性離子餘刻,以硬遮罩4匕作 為遮罩,對鶴石夕物膜3和多結晶矽膜2施加異方性蝕刻,用 來形成包含有多結晶矽膜2 a和鎢矽化物膜3 a之佈線6。 然後,除去硬遮罩4b。利用此種方式形成微細之佈線 6。 如此一來’可以形成具有微細而且高尺寸精確度之配 線6之半導體裝置。 在上述之半導體裝置之製造方法中,於圖3所示之工程 利用氣相之氟酸施加蝕刻。在光抗蝕劑圖型5之尺寸為〇 3 γπι以下之情況,當使用如同氟酸(HF)溶液之液相施加渴_ 式蝕刻時,絕緣膜4a會從矽基板1剝落。 … 在本實施形態中,使氟酸成為氣相氟酸的施加蝕刻,可 以防止此種絕緣膜4a之剝落。另外,在氣相氟酸之環境氣 體中,當與鎢矽化物膜3或光抗蝕劑圖型之蝕刻比較時, 町以更具選擇性的進行絕緣膜以之蝕刻,可以以大約 〇 · 0 01 # m為單位,精密的進行硬遮罩扎之尺寸控制。 另外,在這時經由以光抗蝕劑圖型5覆蓋在絕緣膜“之 上面,可以控制硬遮罩4b之尺寸使其膜厚不會變動。 另外,在本實施形態中所舉之實例是配線6使用包含有 多結晶石夕膜2a和鎢石夕化物膜仏之聚石夕化物構造之佈線,但· 禾對=其他之鎢等之金屬膜,或只由多結晶矽膜構成之佈 線,亦可以適於使用本半導體裝置之製造方法。 另外,作為硬遮罩4b之層所舉之實例是矽氧化膜,但
471069 五、發明說明(7) ---— 是,亦可以適於使用其他之矽氮化膜。在使用矽氮化膜之 情況時,於圖3所示之工程中,在使用CF4,% 之、、曰又 氣體之電漿環境中,對絕緣膜乜施加蝕刻,當與2声魏 矽化物膜3比較時,可以具有更高選擇性的沿 基曰之 主表面進行蝕刻。 /土极1之 /另夕山卜:在圖2所示之工程中’於露出之絕緣膜^之侧面 形成石厌氟化合物系之聚合物膜(圖中未顯示)。其中,在囷 3所示之工程,特別是在麼力為數k〜數十_之氣相氟酸回 之裱境亂體中,經由對絕緣膜“施加蝕刻,可以均一的除 去該聚合物膜。其結果是可以形成更高尺寸精確度之硬^ 罩。另外,對於該聚合物膜之蝕刻,將在實施形觫2進 詳細之說明。 〜 -實施形態2 在貫,形態1中’如圖1等所示,光抗蝕劑圖型5直形成 在由矽氧化膜構成之絕緣膜4之上。當設計尺度為〇 3_ 以下時,在平版印刷術特性上,要在石夕氧化膜上以高精度 進行光抗蝕劑圖型之圖型製作會有困難。 為著避免此種問冑,大部份之情況是使用反射防止膜 (ARC),。在實施形態2中說明使用有反射防止膜之半導體裝 置之製造方法。在本實施形能φ邮% > —,.。 ^ 4貝犯π/ L〒所况明之實例是該反射防 膜使用電漿氮化膜等之無機反射防止膜。 首先’在實施形態“斤說明之圖”斤示之工程形成絕緣膜 4,然後形成石夕氮化膜等之反射防止膜7(圖中未顯示)。然 後’如圖6所不,在該反射防止膜7上塗布光抗蝕劑,用來 \\312\2d-code\90-01\89121433.ptd 第頁 471069 五、發明說明(8) -- 形成所希望之光抗蝕劑圖型5。 以該光抗蝕劑圖型5作為遮罩,對反射防止膜7和絕 4施加異方性蝕刻,用來使鎢氧化物膜3之表面露出和形成 絕緣膜4 a。這時’在絕緣膜4 a之露出之側面上,如實於 態1所說明之方式,形成碳氟化合物系之聚合物膜8。 / 其次如圖7所示,除去位於反射防止膜7上之光抗蝕劑圖 型5。其次,在氣相氟酸環境氣體中,以反射防止膜了作為 遮罩,絕緣膜4a施加蝕刻,用來形成硬遮罩4b。這時,經 由將氣相氟酸環境氣體之壓力設定在數k〜數十kpa之範 圍’可以均勻的進行聚合物膜8之除去。 然後,利用濕式蝕刻或乾式蝕刻除去反射防止膜7。以_ 硬遮罩4b作為遮罩,對鎢矽化物膜3和多結晶矽膜2施加異 I性蝕刻,如實施形態丨所說明之圖5所示之方式,形成包 含有多結晶矽膜2 a和鎢矽化物膜3 a之佈線6。 然後,除去硬遮罩4b用來形成微細之佈線6。依照此種 方式形成具有微細而且高尺寸精確度佈線6之半導體裝 置。 这之半‘體裝置之製造方法中,經由使用反射防止 j用來防止曝光時之光量,可以形成更微細之光抗蝕劑圖 ,因此可以形成尺寸精確度更高之硬遮罩枕。 _ 氣:外二在圖7所不之工程中’戶斤述者是使氣相氟酸環境 斜-之壓力成為數k〜數十kpa的施加蝕刻。這時,壓力和 ^時間之關係成為如圖8〜圖1〇所示之3個圖型之實例。 百先在圖8所示之W圖型中,隨著蝕刻時間之經過使壓
471069 五、發明說明(9) 力逐漸上升。在圖9所示之第2圖型中,隨著蝕刻時間之叙 過使壓力進行鋸齒波狀之變化。在圖1 〇所示之第3圖型^ 中’隨著#刻之開始使壓力上升,然後保持一定之°塵力。 在第1和第3圊型中之最高壓力ρ,和第2圖型中之平均壓 Ρ分別相當於上述之氣相氟酸之壓力。 =' 經由適當的選擇此種蝕刻之圖型,可以很容易形成 、 精轉度更南之硬遮罩。 f 另外,在圖7所示之工程中,當使用矽氧氮化膜作為反 射防止膜7之情況時,利用在熱磷酸添加有微量之氣㉟ 溶液,施加濕式蝕刻藉以除去反射防止膜。另外,、辦义之 用包含有CHF3 ’CL,Ar和A之氣體,利用乾式飯刻; 去反射防止膜7。另外,在使用該乾式|虫刻之方法時 乂于、 可以除去由矽氮化膜構成之反射防止膜。 ’守’亦 實施形熊3 、 下面將說明本發明之實施形態3之半導體裝置之制% 法。在上述之實施形態i和實施形態2中,要衣:方士 需要2次之蝕刻。在本實施形態中說 蚪 以形成硬遮罩之方法。 扪用1夂之蝕刻就可 首先’在實施形態1中所說明之圖1 μ ,加』、> ^ … _ ^ /工矛王中’在鎢矽化
I 其次如圖1 1所示,在氣相氟酸環境氣體中 圖型5作為遮罩,對絕緣膜4施加等方性蝕刻 ’以光抗飯劑 。這時,絕緣
471069 五、發明說明(】〇) 膜被等方性餘刻,如圖1 2所示,在光抗蝕劑圖型5之下太 形成硬遮罩4 b。 這^ ’為著要形成硬遮罩4b,需要使矽氧化膜4之膜厚t 了於長度(單側),該長度是位於光抗蝕劑圖型5之 下^之絕緣膜4沿著石夕基板1之主表面被飾刻之長度。 然後,除去光抗蝕劑圖型5,以硬遮罩仙作為遮罩, 二I化物膜33和多結晶矽膜2施加異方性蝕刻,用 小iiim:裝置之製造方法中’使絕緣膜4之膜厚丨 用1 -欠之算方w ^ ί 表面被蝕刻之長度,可以利 人之專方性姓刻用來形成硬遮罩4b,可以減少工程數 另外’在上述之各個實絲带能 之情況,但是並不只限;::恶:,/斤說明者是形成佈線 時’亦可以使用上述之硬迷 在形成其他之微細之圖型 寸精確度之圖型。 吏〜罩,可以很容易形成具有高尺 此處所揭示之實施形態令 用。本發明之範圍不以上二j為舉例之用而不作限制之 圍限制,包含與申請專利範圍:::::是:二請專利範 之變更。 等之/v^義和範圍内之所有 [元件編號之說明] 1 矽基板 89121433.ptd 第14頁 471069
89121433.ptd 第15頁 471069 圖式簡單說明 圖1是剖面圖,用來表示本發明之實施形態1之半導體裝 置之製造方法之一工程。 圖2是剖面圖,用來表示在該實施形態中之圖1之工程後 所進行之工程。 圖3是剖面圖,用來表示在該實施形態中之圖2之工程後 所進行之工程。 圖4是剖面圖,用來表示在該實施形態中之圖3之工程後 所進行之工程。 圖5是剖面圖,用來表示在該實施形態中之圖4之工程後 所進行之工程。 圖6是剖面圖,用來表示本發明之實施形態2之半導體裝攀 置之製造方法之一工程。 圖7是剖面圖,用來表示在該實施形態中之圖6之工程後 所進行之工程。 圖8是第1圖型之圖,用來表示在該實施形態中之圖7所 示工程之蝕刻之壓力和蝕刻時間之關係。 圖9是第2圖型之圖,用來表示在該實施形態中之圖7所 示工程之蝕刻之壓力和蝕刻時間之關係。 圖10是第3圖型之圖,用來表示在該實施形態中之圖7所 示工程之蝕刻之壓力和蝕刻時間之關係。 φ 圖11是剖面圖,用來表示本發明之實施形態3之半導體 裝置之製造方法之一工程。 圖1 2是剖面圖,用來表示在該實施形態中之圖11之工程 後所進行之工程。
89121433.ptd 第16頁 471069 圖式簡單說明 圖1 3是剖面圖,用來表示習知之半導體裝置之製造方法 之一工程。 圖1 4是剖面圖,用來表示圖1 3之工程後所進行之工程。 圖1 5是剖面圖,用來表示圖1 4之工程後所進行之工程。
89121433.ptd 第17頁
Claims (1)
- 4?1〇69、申請專利範圍 包1含;種半導體裝置之製造方法’其特徵是所具備之工程 5半導體基板(11)之主表面上形成指定之層(2,3); 定声指定之層(2,3)上形成層(4),作為對上述之指 曰(2,3)進行圖型製作時之遮罩材料; 形成光抗I虫劑圖 對作為上述之遮 在作為上述之遮罩材料(4)之層上 型(5); =亡述之光抗蝕劑圖型(5)作為遮罩1…上述之 ^之層(4)施加蝕刻,用來形成遮罩材料(4a);和 (2 3) 之遮罩材料Ua)作為遮罩,對上述之指定之層 ,)施加蝕刻,用來形成指定之圖型(2a,3a); 在用以形成上述之遮罩材料之工程中, 劑圖型(5)作為遮罩,在氣相之頊产务姆之先抗姓 之遮罩材料之層丄Lf中,對作為上述 中2用t Ϊ請專利範圍第1項之半導體裝置之製造方法,其 Τ用〃以形成上述之遮罩材料之工程包含有: 作ί 刻工程,以上述之光抗蝕劑圖型(5)作為遮罩,對 二^之遮罩材料之層(4)施加異方性蝕刻,用來使上 迹,才曰定層(2, 3)之表面露出;和 上述望^ ί】工私,在上述之氣相環境氣體中,對位於經由 〔虫刻工程露出之上述光抗蝕劑圖型(5)之下方之成 Ιίΐ罩材料之層⑷之側面’施加姓刻用來形成上述 之遮罩材料(4a)。 、89121433.ptd 第18頁 1 .如申請專利範圍第2項之半導體裝置之製造方法,其 471069 六、申請專利範圍 中上述之第2 I虫刻工程包含险本 合物膜⑻在上述第 之層(4 )之側面。 /成在作為上述遮罩材料 4·如申請專利範圍第2項之 中 干¥體裝置之製造方法,其 在形成上述之光抗蝕劑圖型(5 形成反射防止膜(17)之工程; ^ 私中包含有在底層 上述之第2蝕刻工程包含有以 罩,對成為露出之上述遮罩材料之居、防止膜(7)作為遮 之工程。 ^ (4 )之侧面施加蝕刻 5·如申請專利範圍第2項 中 千^體裝置之製造方法,其 成為上述遮罩材料之層(4)為矽氮化膜· 上述之第2蝕刻工程是使包含 、, 在該電漿環境氣體t進行蝕刻。4,〇2和%之氣體電漿化, 6.如申請專利範圍第1 中 貝心千¥體裝置之製造方法,其 在用以形成上述遮罩材料之工 之層沿著上述半導體美拓壬,使作為上述遮罩材料 、座罢从 且土板之主表面被名虫刻,用來使作蛊卜 述遮罩材料之層⑷之膜厚小於 j ^使作為上 用以形成上述之遮罩材料 "又’ 口 境氣體中利用箄方_ μ ^,私包含有在上述之氣相環 7·如申:刻形成上述之遮罩材料之工程。 中作為上述之遮罩材料之置之製造方法,其 皁材科之層(4)包含矽氧化膜,上述之氣 89121433.ptd 第19頁 切〇69 a、申請專利範圍 相%境氣體包含氣相之氟酸(Hf)。 8 ·如申請專利範圍第1項之 艾上述之指定之層(2,3)為導d:之f造方法’其 含佈線(6)。 等電層,上述之指定之圖型包 中9.如申請專利範圍第3項之半導體裝置之製造方法,其 在ίίΐΓΐί述之光抗蝕劑圖型(5)之工程中,包含有 氐層形成反射防止膜(7 )之工程; 3有 上述之苐2餘刻工程包含右 遮罩,對成為露出之上述遮革姑以之反射防止膜(7)作為 刻之工程。 罩材料之層(4)之側面施加蝕 中ίο.如申請專利範圍第3項之半導體裝置之製造方法,其 罩材料之層⑷為梦氮化膜; 义之苐2 I虫刻工程是传句各Γ 在該電漿環境氣體中進行蝕刻。4,〇2和Ν2之氣體電漿化, 中 申月專利範圍第4項之半導體裝置之製造方法,其 材料之層⑷為綠膜; 在兮Λ 程是使包含^,〇2和队之氣體電毁化, ^亥電漿裱境氣體中進行蝕刻。 中成’H明專利圍第2項之半導體裝置之製造方法,其 相環境氣俨:2 if料之層⑷包含矽氧化膜,上述之氣 兄乱"豆包s乳相之氟酸(HF)。 第20頁 \\312\2d-code\90-01\89l21433.ptd 471069 六、申請專利範圍 1 3.如申請專利範圍第3項之半導體裝置之製造方法,其 中成為上述之遮罩材料之層(4)包含矽氧化膜,上述之氣 相環境氣體包含氣相之氟酸(HF)。 1 4.如申請專利範圍第4項之半導體裝置之製造方法,其 中成為上述之遮罩材料之層(4)包含矽氧化膜,上述之氣 相環境氣體包含氣相之氟酸(HF )。 1 5.如申請專利範圍第6項之半導體裝置之製造方法,其 中成為上述之遮罩材料之層(4)包含矽氧化膜,上述之氣 相環境氣體包含氣相之氟酸(HF)。89121433.ptd 第21頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000037764A JP2001230233A (ja) | 2000-02-16 | 2000-02-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW471069B true TW471069B (en) | 2002-01-01 |
Family
ID=18561605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089121433A TW471069B (en) | 2000-02-16 | 2000-10-13 | Method of manufacturing semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6593243B1 (zh) |
| JP (1) | JP2001230233A (zh) |
| KR (1) | KR100374955B1 (zh) |
| TW (1) | TW471069B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040005385A (ko) * | 2002-07-10 | 2004-01-16 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| US6987068B2 (en) * | 2003-06-14 | 2006-01-17 | Intel Corporation | Methods to planarize semiconductor device and passivation layer |
| KR101009005B1 (ko) * | 2003-06-18 | 2011-01-17 | 주식회사 포스코 | 소둔로 내 통판용 니들의 중앙정렬 및 진입장치 |
| KR100955926B1 (ko) * | 2003-06-27 | 2010-05-03 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| KR100714287B1 (ko) * | 2005-02-25 | 2007-05-02 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
| KR20080086686A (ko) * | 2007-03-23 | 2008-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100948093B1 (ko) * | 2007-12-21 | 2010-03-16 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US10049877B1 (en) * | 2017-05-25 | 2018-08-14 | Nanya Technology Corporation | Patterning method |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316616A (en) * | 1988-02-09 | 1994-05-31 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
| US5429070A (en) * | 1989-06-13 | 1995-07-04 | Plasma & Materials Technologies, Inc. | High density plasma deposition and etching apparatus |
| JP2694395B2 (ja) * | 1991-04-17 | 1997-12-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3371143B2 (ja) | 1991-06-03 | 2003-01-27 | ソニー株式会社 | ドライエッチング方法 |
| JP3319003B2 (ja) | 1993-03-18 | 2002-08-26 | ソニー株式会社 | ゲート絶縁膜上のゲート電極材料のドライエッチング方法 |
| JPH0817330A (ja) | 1993-07-16 | 1996-01-19 | Matsushita Electric Ind Co Ltd | 電界放出型電子源およびその製造方法 |
| FR2736654B1 (fr) * | 1995-07-13 | 1997-08-22 | Commissariat Energie Atomique | Procede de fabrication d'elements de microstructures flottants rigides et dispositif equipe de tels elements |
| US5856227A (en) * | 1997-05-01 | 1999-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a narrow polycide gate structure on an ultra-thin gate insulator layer |
| US6261934B1 (en) * | 1998-03-31 | 2001-07-17 | Texas Instruments Incorporated | Dry etch process for small-geometry metal gates over thin gate dielectric |
| KR20000004485A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 미세패턴 형성방법 |
| US6235638B1 (en) * | 1999-02-16 | 2001-05-22 | Micron Technology, Inc. | Simplified etching technique for producing multiple undercut profiles |
| US6004853A (en) * | 1999-05-27 | 1999-12-21 | Vanguard International Semiconductor Corporation | Method to improve uniformity and the critical dimensions of a DRAM gate structure |
-
2000
- 2000-02-16 JP JP2000037764A patent/JP2001230233A/ja not_active Withdrawn
- 2000-08-03 US US09/632,163 patent/US6593243B1/en not_active Expired - Fee Related
- 2000-10-13 TW TW089121433A patent/TW471069B/zh not_active IP Right Cessation
- 2000-10-20 KR KR10-2000-0061871A patent/KR100374955B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010081947A (ko) | 2001-08-29 |
| JP2001230233A (ja) | 2001-08-24 |
| US6593243B1 (en) | 2003-07-15 |
| KR100374955B1 (ko) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI821356B (zh) | 釕硬遮罩製程 | |
| TWI373790B (en) | Method for forming fine pattern of semiconductor device | |
| TWI276166B (en) | Pattern forming method | |
| TW471069B (en) | Method of manufacturing semiconductor device | |
| CN111512417A (zh) | 用含金属的顶涂层对材料膜层进行构图以增强极紫外光刻(euv)的感光度 | |
| TW200834714A (en) | Method for multi-layer resist plasma etch | |
| TW200425252A (en) | Pattern forming method, and manufacturing method for semiconductor using the same | |
| CN101335181A (zh) | 使用间隔物作为蚀刻掩模制造半导体器件的方法 | |
| JP3803523B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| CN109119330A (zh) | 一种半导体器件的形成方法 | |
| KR20010098902A (ko) | 미세 게이트 전극을 구비한 반도체 장치의 제조 방법 | |
| TWI303751B (en) | Method of manufacturing a semiconductor device | |
| TW201137968A (en) | Method of manufacturing semiconductor device | |
| TW200823968A (en) | Etch-enhanced technique for lift-off patterning | |
| TW497169B (en) | NH3 plasma descumming and resist stripping in semiconductor applications | |
| KR20090124353A (ko) | 반도체 소자의 패턴 형성 방법 | |
| TW201041034A (en) | Substrate processing method and storage medium | |
| TWI301296B (en) | Method for fabricating a hard mask polysilicon gate | |
| CN105470210B (zh) | 半导体装置及其制造方法 | |
| TWI461828B (zh) | 形成蝕刻罩之方法 | |
| JP3460436B2 (ja) | 半導体装置の製造方法 | |
| TW512429B (en) | Dry development method using top surface imaging technology | |
| CN100356511C (zh) | 膜形成方法和基板处理装置 | |
| JP2760426B2 (ja) | レジスト膜のドライエツチング方法 | |
| US20070037325A1 (en) | After deposition method of thinning film to reduce pinhole defects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |