JPH06275574A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH06275574A
JPH06275574A JP5867493A JP5867493A JPH06275574A JP H06275574 A JPH06275574 A JP H06275574A JP 5867493 A JP5867493 A JP 5867493A JP 5867493 A JP5867493 A JP 5867493A JP H06275574 A JPH06275574 A JP H06275574A
Authority
JP
Japan
Prior art keywords
film
etching
pattern
mask
resist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5867493A
Other languages
English (en)
Other versions
JP3319003B2 (ja
Inventor
Tetsuya Tatsumi
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP05867493A priority Critical patent/JP3319003B2/ja
Publication of JPH06275574A publication Critical patent/JPH06275574A/ja
Application granted granted Critical
Publication of JP3319003B2 publication Critical patent/JP3319003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 パターン側壁上に堆積する側壁付着物の除去
工程を省略することにより、下地選択性を向上させる。 【構成】 Wポリサイド膜15の表面の反射防止膜であ
るSiON膜16がエッチングされた時点でレジスト・
マスク17を除去または消耗させ、Wポリサイド膜15
はSiON膜パターン16aをマスクとしてエッチング
する。蒸気圧の低いエッチング反応生成物SiBrx
含む側壁保護膜18の付着範囲が実質的にゲート電極1
5aの側壁面上に限定されるため、この側壁保護膜18
を特に除去する必要はない。このため、ゲート酸化膜1
2の除去はオーバーエッチング時の除去分に限られる。
Al系配線膜上のSiO2 層間絶縁膜にビアホールを開
口するプロセスに適用すれば、アルミ・クラウンの発生
あるいはその除去に伴う下地のAl系配線膜の除去を防
止することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
パターンの側壁面上への側壁付着物の付着量を最小限に
抑えることで後工程における該側壁付着物の除去作業を
省略可能とし、これにより下地選択性を改善する方法に
関する。
【0002】
【従来の技術】半導体集積回路の集積度の増大は、ほぼ
3年で2倍のペースを堅持しており、各種微細加工に対
する技術的要求もますます厳しいものとなっている。ド
ライエッチング技術についても、高異方性,高速性,高
選択性,低ダメージ性,低汚染性といった互いに取捨選
択の関係にある諸要求を、可能な限り高いレベルで満足
させる方法論が強く望まれている。
【0003】ところで、ドライエッチングにおいて重要
視されるエッチング特性のひとつに、異方性がある。異
方性は、プラズマ中で運動方向を制御することが可能な
イオンの入射エネルギーを利用して達成され(イオン・
アシスト機構)、通常はRF電界強度の制御によりイオ
ン・シースの厚さを変化させたり、あるいは基板にバイ
アス電圧を印加すること等により調節される。このイオ
ン・アシスト機構は、エッチングが主として等方的なラ
ジカル・モードに支配されている場合には、異方性を達
成する上で不可欠の機構である。
【0004】イオン・アシスト機構においてイオンの入
射エネルギーを増大させれば、異方性は向上し、エッチ
ング速度も上昇するが、当然のことながら選択性は低下
し、またダメージも増大する。そこで、実用的なエッチ
ング速度を損なわない範囲で異方性加工に必要な入射イ
オン・エネルギーを最低限に抑える方法として、側壁保
護の概念が従来から提唱されている。この側壁保護と
は、イオンの垂直入射が原理的に起こらないパターンの
側壁面上に蒸気圧の低いエッチング反応生成物やレジス
ト・マスクの分解生成物等を堆積させることにより、こ
の側壁面をラジカルの側方攻撃から保護し、異方性を確
保しようとする考え方である。
【0005】たとえば、ゲート電極材料として重要なポ
リシリコン膜やタングステン(W)・ポリサイド膜のエ
ッチングにおいては、エッチング・ガスとして臭素系ガ
スが従来のCFC(クロロフルオロカーボン)系ガスに
とって替わろうとしている。かかる臭素系ガスの利用
は、Digest of Papers 19892n
d Micro Process Conferenc
e p.190において、HBrガスによるn+ 型ポリ
シリコン層のRIE(反応性イオン・エッチング)とし
て初めに提唱された。Br* (臭素ラジカル)は、自発
的にはシリコン材料層をエッチングせず、また蒸気圧の
低い反応生成物SiBrx を生成してこれをパターンの
側壁面上へ堆積させるため、異方性の達成に有利であ
る。また、Si−O結合(464kJ/mole)>S
i−Br結合(368kJ/mole)という原子間結
合エネルギーの大小関係から考えて、下地の酸化シリコ
ン系材料層に対して理論的に高選択性が得られるため、
薄いゲート酸化膜上でゲート電極加工等を行うプロセス
として極めて有利である。
【0006】本願出願人はこのHBrプロセスを高融点
金属シリサイド膜にも適用するため、たとえば特開平3
−215938号公報等においてHBrをフッ素系ガス
と混合したエッチング・ガスを用いる技術を開示してい
る。これは、F* の寄与により高融点金属をフッ化物の
形で除去可能とすることにより、エッチングの高速化と
低汚染化を図ったものである。
【0007】
【発明が解決しようとする課題】ところで、Br系のエ
ッチング種を用いるシリコン系材料層のドライエッチン
グには、高選択性や高異方性の達成に寄与した反応生成
物SiBrx をエッチング後に除去することが困難であ
るという問題が残されている。この問題を、Wポリサイ
ド・ゲート電極加工を例として、図7を参照しながら説
明する。
【0008】図7(a)は、シリコン基板41上にSi
2 からなるゲート酸化膜42を介してWポリサイド膜
45およびTiON反射防止膜46が順次積層され、さ
らにその上にレジスト・マスク47が選択的に形成され
たウェハの断面を示している。上記Wポリサイド膜45
は、下層側から順にポリシリコン膜43とタングステン
・シリサイド(WSix )膜44とが積層されたもので
ある。
【0009】いま、このWポリサイド膜45をHBr/
SF6 混合ガスを用いてエッチングすると、図7(b)
に示されるように、垂直イオン入射の起こらないパター
ン側壁面上に側壁保護膜48が形成され、異方性形状を
有するゲート電極45aが形成される。この側壁保護膜
48には、蒸気圧の低いエッチング反応生成物SiBr
x が含まれている。この段階までのゲートSiOx 膜4
2に対する選択比は、極めて高い。なお、図中、エッチ
ング終了後の各材料膜は、元の符号に添字aを付して示
してある。
【0010】上記側壁保護膜48中のSiBrx は化学
量論的な組成を有する化合物ではなく、ウェハを大気解
放すると容易にBrを放出し、SiOx に変化してしま
う。一旦SiOx に変化した側壁保護膜48は極めて除
去しにくく、レジスト・マススク47を除去した後にも
フェンスのようにゲート電極45aを囲む形で残存して
しまうため、この段階で除去しなければならない。
【0011】そこで通常は、自然酸化膜の除去に用いら
れる希フッ酸溶液中にこのウェハを浸漬し、酸化された
側壁保護膜48を除去している。しかし、かかるウェッ
トエッチングでは、当然のことながら図7(c)に示さ
れるようにゲート酸化膜42も浸食されてしまう。特
に、近年のテバイスでは高集積化、動作の高速化を目指
してゲート酸化膜42の厚さが10nm以下にまで薄く
なっているので、このようなプロセスでは残膜厚の管理
が極めて困難である。
【0012】以上、エッチング反応生成物を含む側壁保
護膜の除去にかかわる問題について述べたが、このよう
にパターンの側壁面上の付着物の除去が問題となるケー
スは、まだ他にもある。たとえば、SiOx 層間絶縁膜
上で金属配線層のパターニングを行う場合、オーバーエ
ッチング時に下地のSiOx 層間絶縁膜がスパッタさ
れ、このスパッタ生成物がパターンの側壁面上に再付着
することがある。このスパッタ生成物はSiOx そのも
のであり、やはり上述のようにフェンス状に残存してし
まう。
【0013】さらに、金属配線膜上でSiOx 層間絶縁
膜にビアホールを開口する場合には、オーバーエッチン
グにより下地の金属配線膜がスパッタされ、このスパッ
タ生成物がビアホールの内壁面上に再付着する。たとえ
ば、図8(a)に示されるように、金属配線膜51上の
SiO2 層間絶縁膜52を、レジスト・マスク53の開
口部54を介してエッチングする場合を考える。SiO
2 層間絶縁膜52のエッチングは、イオン・アシスト反
応を主体とする機構で進行する。この結果、図8(b)
に示されるように異方性形状を有するビアホール56が
形成される。しかし、入射イオン・エネルギーを高めて
いる分、オーバーエッチング時に下地の金属配線膜51
がスパッタされる危険も大きく、金属配線膜51のスパ
ッタ生成物がビアホール56の側壁面上に付着し、スパ
ッタ再付着物層55が形成される。
【0014】上記スパッタ再付着物層55は、図8
(c)に示されるようにレジスト・マスク53が除去さ
れた後にも、ビアホール56の開口端から突出した状態
で残存してしまい、パーティクル・レベルや上層配線膜
のステップ・カバレッジ(段差被覆性)を劣化させる原
因となる。特に、下地の金属配線膜51がAl系材料膜
である場合、スパッタ再付着物層が上から見たときの王
冠状の外観に因んでアルミ・クラウンと称されること
は、良く知られるところである。
【0015】このように、パターンの側壁面上に発生す
る側壁付着物は、その除去の難しさに起因して様々な問
題を引き起こす。そこで本発明は、側壁付着物に起因す
る諸問題の発生を最小限に抑えることが可能なドライエ
ッチング方法を提供することを目的とする。
【0016】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達成するために提案されるもの
であり、基板上のパターンの側壁面上に堆積可能なエッ
チング反応生成物および/またはスパッタ生成物を生じ
得るエッチング反応系により多層膜をエッチングする方
法であって、前記多層膜上に形成された有機材料マスク
を介して該多層膜の少なくとも最上層を構成する材料膜
のエッチングを終了した後、得られた該材料膜のパター
ンのみをマスクとして該多層膜を構成する残りの材料膜
をエッチングすることにより、パターンの側壁面上への
エッチング反応生成物および/またはスパッタ生成物の
付着量を減ずるものである。
【0017】本発明はまた、前記有機材料マスクを、前
記多層膜の少なくとも最上層を構成する材料膜のエッチ
ングを終了した後にアッシングするものである。
【0018】本発明はまた、前記有機材料マスクが、前
記多層膜の少なくとも最上層を構成する材料膜のエッチ
ングを終了した時点で消耗されるものである。
【0019】本発明はまた、前記多層膜の最上層を構成
する材料膜を、下層側を構成する材料膜の見掛け上の反
射率を低減させるための反射防止膜とするものである。
【0020】本発明はまた、前記多層膜の最上層を構成
する材料膜を、酸窒化シリコン膜とするものである。
【0021】本発明はまた、前記多層膜を高融点金属ポ
リサイド膜とし、該多層膜の最上層を構成する材料膜を
高融点金属シリサイド膜とするものである。
【0022】本発明はさらに、前記多層膜として、シリ
コン化合物系材料膜とシリコン系材料膜とがこの順に積
層された膜を用いるものである。
【0023】
【作用】本発明者は、エッチング反応生成物や下地のス
パッタ生成物の発生が原理的に避けられない以上、これ
をパターン側壁面上へ可能な限り付着させない手段を講
ずる方針で検討を行った。本発明のポイントは、レジス
ト・マスクを介して多層膜のエッチングを開始し、多層
膜の少なくとも最上層を構成する材料膜がパターニング
された以降は、この材料膜のパターンをエッチング・マ
スクとして用いる点にある。
【0024】通常の半導体プロセスでは、レジスト・マ
スクはかなり厚く形成されており、パターンの側壁面の
面積中、レジスト・マスクの側壁面が占める割合が大き
い。したがって、レジスト・マスクがエッチング途中か
ら消失すれば、エッチング反応生成物や下地のスパッタ
生成物が付着できる側壁面の面積が大幅に減少し、これ
ら生成物の付着量が減少する。これにより、側壁付着物
を除去するための希フッ酸処理等を省略することができ
る。
【0025】なお、付着の足場を失った生成物は、最終
的には高真空排気系統を通じてエッチング反応系外へ除
去される。
【0026】ここで、プロセス途中からエッチング・マ
スクとして利用した多層膜の少なくとも最上層を構成す
る材料膜は、一般にはレジスト・マスクよりもはるかに
薄い膜である。したがって、エッチング終了後にそのま
ま導電材料膜もしくは絶縁材料膜の一部として利用した
としても、ウェハの表面段差を大幅に増大させる懸念が
ない。つまり、この材料膜を除去する必要はないので、
側壁付着物がパターンの上方に突出することも有り得な
い。したがって、上層配線または層間絶縁膜のステップ
・カバレッジが悪化する等の問題も生じない。
【0027】ところで、上述のプロセスを進めるために
はレジスト・マスクがプロセス途中で消失することが必
要であるが、これを実現するために2通りの方法が考え
られる。ひとつは、これは、多層膜の少なくとも最上層
を構成する材料膜のエッチングが終了した時点でアッシ
ングによりレジスト・マスクの残膜分を除去する方法、
もうひとつはこの時点でレジスト・マスクがちょうど消
耗されるよう、レジスト選択比を考慮して初めからレジ
スト・マスクを薄く形成しておく方法である。
【0028】上記多層膜の最上層を構成する材料層がそ
の下の材料層に対する反射防止膜であれば、敢えてエッ
チング・マスクの形成用に材料膜を1層余分に積層する
必要がない。近年の微細化されたデザイン・ルールの下
では、高融点金属ポリサイド膜、Al系配線膜、W配線
膜のような光反射率の高い材料層の上でフォトリソグラ
フィを行う際に、高解像度を確保する上で反射防止膜は
ほぼ必須の要素とされている。つまり、反射防止膜とし
ての役割を終えた材料層を、エッチング・マスクとして
再度活用できるわけである。
【0029】本発明では、かかる多層膜の最上層を構成
する材料層のひとつとして、酸窒化シリコン(SiO
N)膜を提案する。SiON膜は、エッチング特性的に
はSiOx 膜と類似しているため、ポリシリコン膜、高
融点金属ポリサイド膜、Al系配線膜、W配線膜に対す
るエッチング・マスクとして用いることができる。この
うち、ポリシリコン膜は反射防止膜を必要としないが、
他の三者についてはSiON膜を反射防止膜として用い
れば良い。
【0030】高融点金属ポリサイド膜をパターニングす
る場合には、上層側の高融点金属シリサイド膜のパター
ンを下層側のポリシリコン膜のエッチング・マスクとし
て用いることもできる。これは、蒸気圧の低い高融点金
属化合物を生成させ得るエッチング・ガス系を採用する
ことにより可能となる。さらに、シリコン系材料膜の薄
いパターンをマスクとしてその下のシリコン化合物系材
料膜をエッチングすることも可能である。つまり本発明
では、下層側の材料膜に対して選択比が確保できる材料
膜を少なくとも最上層に持つ多層膜であれば、すべて同
様の原理にもとづきエッチングできるわけである。
【0031】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0032】実施例1 本実施例は、本発明をポリシリコン・ゲート電極加工に
適用し、まずポリシリコン膜の表面のSiON膜をc−
4 8 /CHF3 混合ガスを用いてエッチングした
後、レジスト・マスクを除去し、HBrガスを用いてポ
リシリコン層をエッチングした例である。このプロセス
を、図1を参照しながら説明する。
【0033】本実施例でエッチング・サンプルとして使
用したウェハを、図1(a)に示す。このウェハは、シ
リコン基板上1上にSiO2 からなる厚さ約10nmの
ゲート酸化膜2、厚さ約200nmのn+ 型不純物を含
有するポリシリコン層3、厚さ約30nmのSiON膜
4が順次積層され、さらにその上に所定の形状にパター
ニングされたレジスト・マスク5が形成されたものであ
る。
【0034】なお、ポリシリコン層3は反射率の低い材
料であるため、本実施例における上記SiON膜4は特
に反射防止膜の機能を果たすものではない。
【0035】このウェハをRFバイアス印加型有磁場マ
イクロ波プラズマ・エッチング装置にセットし、一例と
して下記の条件で上記SiON膜4をエッチングした。 c−C4 8 流量 50 SCCM CHF3 流量 20 SCCM ガス圧 1.0 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 300 W(800 kH
z) ウェハ載置電極温度 −50 ℃(アルコール系冷
媒使用) 上記エッチングは、主としてCFx + のイオン・アシス
ト反応にもとづいて異方的に進行し、図1(b)に示さ
れるようにSiON膜パターン4aが形成された。この
時点では、側壁保護膜はほとんど形成されていない。
【0036】次に、上記ウェハをマイクロ波プラズマ・
アッシング装置に移送し、一例として下記の条件でアッ
シングを行った。 O2 流量 100 SCCM ガス圧 3.0 Pa マイクロ波パワー 850 W(2.45 GH
z) RFパワー 0 W ウェハ載置電極温度 30 ℃(水冷) このアッシングにより、図1(c)に示されるようにレ
ジスト・マスク5が除去され、ポリシリコン膜3上にS
iON膜パターン4aが残された状態となった。
【0037】次に、ウェハをRFバイアス印加型有磁場
マイクロ波プラズマ・エッチング装置に移送し、一例と
して下記の条件で上記ポリシリコン膜3をエッチングし
た。 HBr流量 50 SCCM ガス圧 1.0 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 20 W(2 MHz) ウェハ載置電極温度 0 ℃(アルコール系冷
媒使用) このエッチング反応系ではBr* が主エッチング種であ
るため、ポリシリコン膜3がSiBrx の形で除去され
る。このとき、SiOx 系材料とほぼ同等のエッチング
特性を有するSiON膜パターン4a、および下地のゲ
ート酸化膜2に対しては、高い選択性が達成される。エ
ッチング反応生成物である上記SiBr x は蒸気圧が低
く、パターン側壁面上に堆積して図1(d)に示される
ような側壁保護膜6を形成した。なお、ここでは上記側
壁保護膜6を図示の都合上厚く描いているが、実際には
極めて薄い膜である。
【0038】本プロセスではレジスト・マスク5が既に
除去され、パターン側壁面の面積が減少しているため、
側壁保護膜6の形成範囲もほぼゲート電極3aの側壁面
上に限定されている。SiON膜パターン4aは除去す
る必要がないので、結局、側壁保護膜6を残したままに
しておいてもこれがパターン側壁面から突出する虞れが
ない。また、側壁保護膜6の除去が不要となることで、
ゲート酸化膜2の膜厚がこの時点における膜厚以下に減
少することもない。
【0039】以降の工程では、この状態のまま常法にし
たがってソース/ドレイン領域形成のためのイオン注
入、サイドウォール形成、層間絶縁膜による被覆等を行
えば良い。
【0040】実施例2 本実施例は、本発明をWポリサイド・ゲート電極加工に
適用し、まずWポリサイド膜の表面の反射防止膜である
SiON膜をエッチングした後、レジスト・マスクを除
去し、続いてWポリサイド膜のエッチングをCl2 /O
2 混合ガスによるジャストエッチングとHBr/O2
合ガスによるオーバーエッチングの2段階プロセスによ
り行った例である。このプロセスを、図2を参照しなが
ら説明する。
【0041】本実施例でエッチング・サンプルとして使
用したウェハを、図2(a)に示す。このウェハは、シ
リコン基板上11上にSiO2 からなる厚さ約10nm
のゲート酸化膜12、厚さ約200nmのWポリサイド
膜15、および反射防止膜として厚さ約20nmのSi
ON膜16が順次積層され、さらにこの上にレジスト・
マスク17が形成されたものである。上記Wポリサイド
膜15は、下層側から順にn+ 型不純物を含有するポリ
シリコン膜13とWSix 膜14とが積層されたもので
ある。
【0042】このウェハをRFバイアス印加型有磁場マ
イクロ波プラズマ・エッチング装置にセットし、実施例
1と同じ条件でSiON膜16をエッチングし、図2
(b)に示されるようにSiON膜パターン16aを形
成した。さらに、実施例1と同じ条件でアッシングを行
い、図2(c)に示されるようにレジスト・マスク17
を除去した。
【0043】次に、一例として下記の条件にしたがい、
上記SiON膜パターン16aをマスクとしてWポリサ
イド膜15をジャストエッチングした。 Cl2 流量 74 SCCM O2 流量 6 SCCM ガス圧 0.4 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 30 W(2 MHz) ウェハ載置電極温度 30 ℃(水冷)
【0044】このエッチング反応系で主エッチング種と
してBr* ではなくCl* を用いたのは、WSix 膜1
4のエッチング中に蒸気圧の低いWBrx を大量に生成
させないためである。SiON膜パターン16aやゲー
ト酸化膜12に対しては、高選択性が維持された。上記
ガス系により、Wポリサイド膜15はWClx y ,S
iOx Cly 等の形で除去され、図2(d)に示される
ように異方性形状を有するゲート電極15aが形成され
た。なお、図中、エッチング後の各材料層は、もとの符
号に添字aを付して表してある。
【0045】上記ジャストエッチングは、下地のゲート
酸化膜12が露出し始めた時点で終了した。
【0046】次に、Wポリサイド膜15の残余部を除去
するために、一例として下記の条件でオーバーエッチン
グを行った。 HBr流量 120 SCCM O2 流量 4 SCCM ガス圧 0.6 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 20 W(2 MHz) ウェハ載置電極温度 30 ℃(水冷) 一般に、ポリサイド膜のエッチングにおいては、エッチ
ング特性の異なる2種類の材料層の双方に対して異方性
を確保するという難題を克服する必要があり、特にポリ
シリコン膜へのアンダカット等の発生を防止することが
重要である。上記のエッチング条件では、エッチング種
としてBr* を使用したこと、RFバイアス・パワーを
低減したこと等の効果により、高異方性・高選択エッチ
ングを行うことができた。
【0047】またこのエッチング過程では、エッチング
反応生成物SiOx Bry が生成して側壁保護膜18が
形成されるが、その形成範囲は限定されており、後処理
により除去する必要もなかった。したがって、ゲート酸
化膜12の膜厚減少も、このオーバーエッチング時のス
パッタ除去分に限定され、残膜厚管理は極めて容易とな
った。
【0048】実施例3 本実施例では、表面に反射防止膜を持たないWポリサイ
ド膜のエッチングにおいて、上層側のWSix 膜をSF
6 /HBr混合ガスを用いてエッチングしたところでレ
ジスト・マスクを除去し、以降はWSix パターンをマ
スクとして下層側のポリシリコン膜をHBrガスを用い
てエッチングした例である。このプロセスを、図3を参
照しながら説明する。なお、図3の参照符号は、図2と
共通である。
【0049】なお、Wポリサイド膜を上記のガス系によ
り2段階エッチングする技術は、本願出願人が先に特開
平3−215938号公報において開示したものであ
り、WSix 膜の高速・低汚染エッチングとポリシリコ
ン膜の高選択・高異方性エッチングとを達成することが
できる。
【0050】本実施例でエッチング・サンプルとして用
いたウェハを、図3(a)に示す。このウェハは、前出
の図2(a)に示したウェハからSiON膜16を省略
したものに相当する。まず、このウェハを有磁場マイク
ロ波プラズマ・エッチング装置にセットし、一例として
下記の条件でWSix 膜14をエッチングした。
【0051】 SF6 流量 30 SCCM HBr流量 20 SCCM ガス圧 0.5 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 30 W(2 MHz) ウェハ載置電極温度 −30 ℃(アルコール系冷
媒使用) このエッチングにより、図3(b)に示されるように、
異方性形状を有するWSix 膜パターン14aが形成さ
れた。
【0052】なお、この段階ではF* を主エッチング種
として用いることにより、SiBr x 系の側壁保護膜の
生成量は最低限に抑えてある。
【0053】次に、一例として下記の条件でレジスト・
マスク17をアッシングした。 O2 流量 100 SCCM ガス圧 0.5 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 0 W ウェハ載置電極温度 −30 ℃(アルコール系冷
媒使用) この結果、ウェハは図3(c)に示されるように、ポリ
シリコン膜13上にWSix 膜パターン14aが残され
た状態となった。
【0054】次に、上記WSix 膜パターン14aをエ
ッチング・マスクとして用い、一例として下記の条件で
ポリシリコン膜13をエッチングした。 HBr流量 120 SCCM ガス圧 0.5 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 15 W(2 MHz) ウェハ載置電極温度 −30 ℃(アルコール系冷
媒使用) この過程でWSix 膜パターン14aがエッチング・マ
スクとして機能し得るのは、Wの臭化物が形成されたと
しても該臭化物の蒸気圧がかかるウェハ冷却条件下で非
常に低くて脱離に適さず、また、入射イオン・エネルギ
ーが低減されているためにスパッタリングもほとんど起
こらないからである。
【0055】ここでは、図3(d)に示されるようにS
iBrx 系の側壁保護膜18が形成され、異方性形状を
有するゲート電極15aが形成された。下地のゲート酸
化膜12に対しても高選択性が達成された。
【0056】実施例4 本実施例では、実施例3と同様のWポリサイド膜の加工
において、レジスト・マスクを予め薄く形成し、WSi
x 膜のエッチングが終了した時点でちょうどレジスト・
マスクも消耗されるようなエッチング条件を設定するこ
とにより、アッシングの工程を省略した。このプロセス
を、図4を参照しながら説明する。
【0057】本実施例でエッチング・サンプルとして用
いたウェハは、図4(a)に示されるように、Wポリサ
イド膜15の上に厚さ約50nmのレジスト・マスク1
7が形成されたものである。このウェハを有磁場マイク
ロ波プラズマ・エッチング装置にセットし、一例として
以下の条件でWSix 膜14をエッチングした。
【0058】 Cl2 流量 70 SCCM O2 流量 20 SCCM ガス圧 0.4 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 50 W(2 MHz) ウェハ載置電極温度 0 ℃(水冷)
【0059】ここでは、O2 添加と比較的高いバイアス
条件の採用によりレジスト選択性を意図的に低減させ、
レジスト・マスク17のWSix 膜14に対する選択比
を約0.5となるように調整した。したがって、エッチ
ングの途中段階では、図4(b)に示されるようにWS
x 膜14の減少と共にレジスト・マスク17の膜厚も
減少した。最終的には、図4(c)に示されるように、
WSix 膜パターン14aが形成されたところでレジス
ト・マスク17も消失した。
【0060】以降のポリシリコン膜13のエッチングに
ついては、実施例3で上述したとおりである。
【0061】実施例5 本実施例は、本発明をAl系配線加工に適用したプロセ
ス例であり、表面に反射防止膜を有するAl系配線層を
エッチングする際に、途中でレジスト・マスクを除去す
ることにより、下地のSiO2 層間絶縁膜に由来するス
パッタ生成物の再付着領域を制限した例である。このプ
ロセスを、図5を参照しながら説明する。
【0062】本実施例でエッチング・サンプルとして用
いたウェハを図5(a)に示す。このウェハは、SiO
2 層間絶縁膜21上にAl系配線膜22とSiON膜2
3が順次積層され、この上に所定の形状にパターニング
されたレジスト・マスク24が形成されたものである。
ここで、図5(a)には上記Al系配線膜22を単層膜
のように図示しているが、これは実際にAl−1%Si
膜等の単層膜であっても、あるいはチタン系バリヤメタ
ルとAl−1%Si膜とが積層された多層膜であっても
良い。また、本実施例におけるSiON膜23の役割
は、反射防止膜である。
【0063】このウェハを有磁場マイクロ波プラズマ・
エッチング装置にセットし、まず実施例1と同じ条件で
SiON膜23をエッチングした。この結果、図5
(b)に示されるように、SiON膜パターン23aが
形成された。次に、実施例1と同じ条件でレジスト・マ
スク24をアッシングした。この結果、図5(c)に示
されるように、Al系配線膜22上にSiON膜パター
ン23aが残った状態となった。
【0064】次に、一例として下記の条件によりAl系
配線膜22をエッチングした。 BCl3 流量 60 SCCM Cl2 流量 90 SCCM ガス圧 2.0 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 50 W(2 MHz) ウェハ載置電極温度 40 ℃(水冷) このエッチング過程では、BCl3 の還元作用によりA
lの酸化が防止されながら、Al系配線膜22がAlC
x 等の形で除去され、図5(d)に示されるように、
異方性形状を有するAl系配線膜パターン22aが形成
された。また、AlClx のうち蒸気圧の低い一部の化
合物がパターン側壁面に堆積し、側壁保護膜25を形成
した。
【0065】なお、下地のSiO2 層間絶縁膜21が露
出した時点で若干のSiO2 がスパッタアウトされた
が、予めレジスト・マスク24が除去されているために
その付着範囲はほぼAl系配線膜パターン22aの側壁
面に限定され、何ら除去する必要はなかった。
【0066】なお、一般にAl系配線膜のエッチングで
は残留塩素に起因するアフターコロージョンの防止が重
要課題である。通常のプロセスでは、エッチング終了後
にレジスト・マスクに大量の残留塩素が吸蔵され易く、
また側壁保護膜にも相当量の塩素が残留する。しかし、
本プロセスでは、塩素系ガスによるエッチング開始前に
既にレジスト・マスク24が除去されており、また側壁
保護膜25の生成量も少ない。したがって本実施例のプ
ロセスは、アフターコロージョン防止の観点からも極め
て優れている。
【0067】実施例6 本実施例は、本発明をW配線加工に適用したプロセス例
であり、表面に反射防止膜を有するW配線層をエッチン
グする際に、途中でレジスト・マスクを除去することに
より、下地のSiO2 層間絶縁膜に由来するスパッタ生
成物の再付着領域を制限した例である。本実施例のプロ
セスの考え方は、前述の実施例5とほぼ同じなので、本
実施例の説明は同じく図5を参照しながら行う。ただ
し、前述のAl系配線膜22に替えてW配線膜26を用
いた。
【0068】まず、図5(a)に示されるウェハを有磁
場マイクロ波プラズマ・エッチング装置にセットし、ま
ず実施例1と同じ条件でSiON膜23をエッチングし
た。この結果、図5(b)に示されるように、SiON
膜パターン23aが形成された。次に、実施例1と同じ
条件でレジスト・マスク24をアッシングした。この結
果、図5(c)に示されるように、W配線膜26上にS
iON膜パターン23aが残った状態となった。
【0069】次に、一例として下記の条件によりW配線
膜26をエッチングした。 SF6 流量 50 SCCM Cl2 流量 20 SCCM ガス圧 1.0 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 40 W(2 MHz) ウェハ載置電極温度 20 ℃(水冷) このエッチング過程では、図5(d)に示されるよう
に、異方性形状を有するW配線膜パターン26aが形成
された。この場合の側壁保護膜は、WClx のうち蒸気
圧の低い化合物の一部、およびSiO2 層間絶縁膜21
のスパッタ生成物により構成される。しかし、これらは
ほぼW配線膜パターン26aの側壁面上にのみ形成され
るため、後工程に何ら悪影響を与えることはなかった。
【0070】実施例7 本実施例は、本発明をビアホール加工に適用したプロセ
ス例であり、表面にポリシリコン膜を有するSiO2
間絶縁膜をエッチングする際に、途中でレジスト・マス
クを除去することにより、下地のAl系配線膜のスパッ
タ生成物の再付着領域を制限し、いわゆるAlクラウン
の発生を抑制したものである。このプロセスを、図6を
参照しながら説明する。
【0071】本実施例においてエッチング・サンプルと
して用いたウェハを、図6(a)に示す。このウェハ
は、Al系配線膜31上にSiO2 層間絶縁膜32とポ
リシリコン膜33が順次積層され、さらにこの上にレジ
スト・マスク34が形成されたものである。上記レジス
ト・マスク34には、ビアホールの開口位置に開口部3
5が形成されている。なお、上記ポリシリコン膜33は
反射防止膜ではない。また、Al系配線膜31は図6
(a)では単層膜のように描かれているが、表面に反射
防止膜が形成されたものであっても良い。
【0072】このウェハを有磁場マイクロ波プラズマ・
エッチング装置にセットし、一例として下記の条件でポ
リシリコン膜33をエッチングした。 HBr流量 50 SCCM ガス圧 1.0 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 20 W(2 MHz) ウェハ載置電極温度 0 ℃(アルコール系冷
媒使用) これにより、図6(b)に示されるようにポリシリコン
膜パターン33aが形成された。
【0073】次に、実施例1と同じ条件でレジスト・マ
スク34をアッシングし、図6(c)に示されるよう
に、SiO2 層間絶縁膜32上にポリシリコン膜パター
ン33aのみを残した状態とした。さらに、一例として
以下の条件でSiO2 層間絶縁膜32をエッチングし
た。 c−C4 8 流量 15 SCCM CH2 2 流量 10 SCCM ガス圧 2.0 Pa マイクロ波パワー 1000 W(2.45 GH
z) RFバイアス・パワー 300 W(800 kH
z) ウェハ載置電極温度 −50 ℃(アルコール系冷
媒使用) このエッチング過程により、異方性形状を有するビアホ
ール36が形成された。なお、下地のAl系配線膜31
が露出した時点で若干のAlがスパッタアウトされ、ス
パッタ再付着物層37が形成されたが、これは決してビ
アホール37の開口端より突出することはない。したが
って、いわゆるAlクラウンは発生せず、上層配線膜に
よる上記ビアホール37の埋め込みにも何ら支障を来す
ことはなかった。
【0074】以上、本発明を7例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえばウェハの構成、エッチング条
件、エッチング装置の種類等が適宜変更可能であること
は言うまでもない。
【0075】
【発明の効果】以上の説明からも明らかなように、本発
明のドライエッチング方法によれば、エッチングの途中
で膜厚の大きいレジスト・マスクを除去もしくは消耗さ
せ、蒸気圧の低いエッチング反応生成物や下地材料膜の
スパッタ生成物の付着範囲を実質的に本来の回路パター
ンの側壁面上のみに制限することにより、これら側壁付
着物の除去工程を省略することが可能となる。したがっ
て、半導体デバイスの歩留りや信頼性を格段に向上させ
ることが可能となる。
【図面の簡単な説明】
【図1】本発明をポリシリコン・ゲート電極加工に適用
したプロセス例をその工程順にしたがって示す概略断面
図であり、(a)はゲート酸化膜上にポリシリコン膜、
SiON膜、レジスト・マスクが順次形成された状態、
(b)はエッチングによりSiON膜パターンが形成さ
れた状態、(c)はレジスト・マスクがアッシングされ
た状態、(d)はSiON膜パターンをマスクとしてポ
リシリコン膜がエッチングされ、ゲート電極が形成され
た状態をそれぞれ表す。
【図2】本発明をWポリサイド・ゲート電極加工に適用
したプロセス例をその工程順にしたがって示す概略断面
図であり、(a)はゲート酸化膜上にWポリサイド膜、
SiON膜、レジスト・マスクが順次形成された状態、
(b)はエッチングによりSiON膜パターンが形成さ
れた状態、(c)はレジスト・マスクがアッシングされ
た状態、(d)はSiON膜パターンをマスクとしてW
ポリサイド膜がエッチングされ、ゲート電極が形成され
た状態をそれぞれ表す。
【図3】本発明をWポリサイド・ゲート電極加工に適用
した他のプロセス例をその工程順にしたがって示す概略
断面図であり、(a)はゲート酸化膜上にWポリサイド
膜とレジスト・マスクが順次形成された状態、(b)は
エッチングによりWSi x 膜パターンが形成された状
態、(c)はレジスト・マスクがアッシングされた状
態、(d)はWSix 膜パターンをマスクとしてポリシ
リコン膜がエッチングされ、ゲート電極が形成された状
態をそれぞれ表す。
【図4】本発明をWポリサイド・ゲート電極加工に適用
したさらに他のプロセス例をその工程順にしたがって示
す概略断面図であり、(a)はゲート酸化膜上にWポリ
サイド膜と薄いレジスト・マスクが順次形成された状
態、(b)はWSix 膜のエッチングの途中状態、
(c)はWSix 膜パターンの完成とほぼ同時にレジス
ト・マスクが消失した状態をそれぞれ表す。
【図5】本発明をAl系配線またはW配線加工に適用し
たプロセス例をその工程順にしたがって示す概略断面図
であり、(a)はSiO2 層間絶縁膜上にAl系配線膜
またはW配線膜、SiON膜、レジスト・マスクが順次
形成された状態、(b)はエッチングによりSiON膜
パターンが形成された状態、(c)はレジスト・マスク
がアッシングされた状態、(d)はSiON膜パターン
をマスクとしたエッチングによりAl系配線膜パターン
またはW配線膜パターンが形成された状態をそれぞれ表
す。
【図6】本発明をビアホール加工に適用したプロセス例
をその工程順にしたがって示す概略断面図であり、
(a)はAl系配線膜上にSiO2 層間絶縁膜、ポリシ
リコン膜、レジスト・マスクが順次形成された状態、
(b)はエッチングによりポリシリコン膜パターンが形
成された状態、(c)はレジスト・マスクがアッシング
された状態、(d)ポリシリコン膜パターンをマスクと
したエッチングによりビアホールが形成された状態をそ
れぞれ表す。
【図7】従来のポリサイド・ゲート電極加工の問題点を
説明するための概略断面図であり、(a)はシリコン基
板上にゲート酸化膜、Wポリサイド膜、TiON反射防
止膜、レジスト・マスクが順次形成された状態、(b)
はポリサイド・ゲート電極が形成された状態、(c)は
側壁保護膜の除去に伴ってゲート酸化膜が浸触された状
態をそれぞれ表す。
【図8】従来のビアホール加工の問題点を説明するため
の概略断面図であり、(a)は金属配線膜上にSiO2
層間絶縁膜とレジスト・マスクが順次形成された状態、
(b)はビアホールが開口された状態、(c)は下地の
金属配線膜に由来するスパッタ再付着物層がビアホール
の開口端から突出した状態をそれぞれ表す。
【符号の説明】
1,11 ・・・シリコン基板 2,12 ・・・ゲート酸化膜 3,13,33 ・・・ポリシリコン膜 3a ・・・(ポリシリコン)ゲート電
極 4,16,23 ・・・SiON膜 5,17,24,34・・・レジスト・マスク 6,18,25 ・・・側壁保護膜 14 ・・・WSix 膜 15 ・・・Wポリサイド膜 15a ・・・(ポリサイド)ゲート電極 21,32 ・・・SiO2 層間絶縁膜 22,31 ・・・Al系配線膜 22a ・・・Al系配線膜パターン 26 ・・・W配線膜 26a ・・・W配線膜ターン 36 ・・・ビアホール 37 ・・・スパッタ再付着物層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板上のパターンの側壁面上に堆積可能
    なエッチング反応生成物および/またはスパッタ生成物
    を生じ得るエッチング反応系により多層膜をエッチング
    するドライエッチング方法において、 前記多層膜上に形成された有機材料マスクを介して該多
    層膜の少なくとも最上層を構成する材料膜のエッチング
    を終了した後、得られた該材料膜のパターンのみをマス
    クとして該多層膜を構成する残りの材料膜をエッチング
    することにより、パターンの側壁面上へのエッチング反
    応生成物および/またはスパッタ生成物の付着量を減ず
    ることを特徴とするドライエッチング方法。
  2. 【請求項2】 前記有機材料マスクは、前記多層膜の少
    なくとも最上層を構成する材料膜のエッチングを終了し
    た後にアッシングされることを特徴とする請求項1記載
    のドライエッチング方法。
  3. 【請求項3】 前記有機材料マスクは、前記多層膜の少
    なくとも最上層を構成する材料膜のエッチングを終了し
    た時点で消耗されることを特徴とする請求項1記載のド
    ライエッチング方法。
  4. 【請求項4】 前記多層膜の最上層を構成する材料膜
    は、下層側を構成する材料膜の見掛け上の反射率を低減
    させるための反射防止膜であることを特徴とする請求項
    1ないし請求項3のいずれか1項に記載のドライエッチ
    ング方法。
  5. 【請求項5】 前記多層膜の最上層を構成する材料膜
    が、酸窒化シリコン膜であることを特徴とする請求項1
    ないし請求項4のいずれか1項に記載のドライエッチン
    グ方法。
  6. 【請求項6】 前記多層膜が高融点金属ポリサイド膜で
    あり、該多層膜の最上層を構成する材料膜が高融点金属
    シリサイド膜であることを特徴とする請求項1ないし請
    求項3のいずれか1項に記載のドライエッチング方法。
  7. 【請求項7】 前記多層膜は、シリコン化合物系材料膜
    とシリコン系材料膜とがこの順に積層されたものである
    ことを特徴とする請求項1ないし請求項3のいずれか1
    項に記載のドライエッチング方法。
JP05867493A 1993-03-18 1993-03-18 ゲート絶縁膜上のゲート電極材料のドライエッチング方法 Expired - Fee Related JP3319003B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05867493A JP3319003B2 (ja) 1993-03-18 1993-03-18 ゲート絶縁膜上のゲート電極材料のドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05867493A JP3319003B2 (ja) 1993-03-18 1993-03-18 ゲート絶縁膜上のゲート電極材料のドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH06275574A true JPH06275574A (ja) 1994-09-30
JP3319003B2 JP3319003B2 (ja) 2002-08-26

Family

ID=13091135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05867493A Expired - Fee Related JP3319003B2 (ja) 1993-03-18 1993-03-18 ゲート絶縁膜上のゲート電極材料のドライエッチング方法

Country Status (1)

Country Link
JP (1) JP3319003B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996027899A1 (en) * 1995-03-08 1996-09-12 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
KR960035844A (ko) * 1995-03-06 1996-10-28 김광호 저저항 폴리사이드 배선 형성방법
WO1997048127A1 (fr) * 1996-06-13 1997-12-18 France Telecom PROCEDE DE GRAVURE DE LA GRILLE EN TECHNOLOGIE MOS UTILISANT UN MASQUE DUR A BASE DE SiON
EP0840361A2 (en) * 1996-11-04 1998-05-06 Applied Materials, Inc. Method and apparatus for depositing a film over a substrate
KR20010058541A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 금속배선 형성방법
JP2002343798A (ja) * 2001-05-18 2002-11-29 Mitsubishi Electric Corp 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置
KR100374955B1 (ko) * 2000-02-16 2003-03-06 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
KR100399443B1 (ko) * 2001-06-28 2003-09-29 주식회사 하이닉스반도체 금속 배선 형성 방법
JP2013084694A (ja) * 2011-10-06 2013-05-09 Canon Inc 半導体装置の製造方法
US9306109B2 (en) 2014-06-25 2016-04-05 Canon Kabushiki Kaisha Semiconductor device manufacturing method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035844A (ko) * 1995-03-06 1996-10-28 김광호 저저항 폴리사이드 배선 형성방법
WO1996027899A1 (en) * 1995-03-08 1996-09-12 International Business Machines Corporation Method for plasma etching an oxide/polycide structure
WO1997048127A1 (fr) * 1996-06-13 1997-12-18 France Telecom PROCEDE DE GRAVURE DE LA GRILLE EN TECHNOLOGIE MOS UTILISANT UN MASQUE DUR A BASE DE SiON
US6562544B1 (en) 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
EP0840361A2 (en) * 1996-11-04 1998-05-06 Applied Materials, Inc. Method and apparatus for depositing a film over a substrate
EP0840361A3 (en) * 1996-11-04 1998-09-30 Applied Materials, Inc. Method and apparatus for depositing a film over a substrate
KR20010058541A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 금속배선 형성방법
US6593243B1 (en) 2000-02-16 2003-07-15 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
KR100374955B1 (ko) * 2000-02-16 2003-03-06 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
JP2002343798A (ja) * 2001-05-18 2002-11-29 Mitsubishi Electric Corp 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置
KR100399443B1 (ko) * 2001-06-28 2003-09-29 주식회사 하이닉스반도체 금속 배선 형성 방법
JP2013084694A (ja) * 2011-10-06 2013-05-09 Canon Inc 半導体装置の製造方法
US9306109B2 (en) 2014-06-25 2016-04-05 Canon Kabushiki Kaisha Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP3319003B2 (ja) 2002-08-26

Similar Documents

Publication Publication Date Title
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
US20040180551A1 (en) Carbon hard mask for aluminum interconnect fabrication
US20050181604A1 (en) Method for structuring metal by means of a carbon mask
JPH0786244A (ja) ドライエッチング方法
US6268287B1 (en) Polymerless metal hard mask etching
JPH05291208A (ja) ドライエッチング方法
JP3319003B2 (ja) ゲート絶縁膜上のゲート電極材料のドライエッチング方法
JP3279016B2 (ja) ドライエッチング方法
JPH0786255A (ja) アルミニウム系金属パターンの形成方法
JPH0677178A (ja) 半導体装置の製造方法
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
JP3570098B2 (ja) ドライエッチング方法
JP3118946B2 (ja) ドライエッチング方法
JPH07263425A (ja) 積層配線のドライエッチング方法
JPH10150024A (ja) 積層配線の形成方法
JP3371170B2 (ja) 半導体装置の製造方法
KR100380150B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3277652B2 (ja) ドライエッチング方法
JPH07297281A (ja) 接続孔の製造方法
JP3353490B2 (ja) 積層配線のパターニング方法
US7157381B2 (en) Method for providing whisker-free aluminum metal lines or aluminum alloy lines in integrated circuits
JPH0677183A (ja) 半導体装置の製造方法
JPH05121378A (ja) 半導体装置の製造方法
JPH05182937A (ja) ドライエッチング方法
JP3198599B2 (ja) アルミニウム系パターンの形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees