JP2002343798A - 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置 - Google Patents
配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置Info
- Publication number
- JP2002343798A JP2002343798A JP2001148804A JP2001148804A JP2002343798A JP 2002343798 A JP2002343798 A JP 2002343798A JP 2001148804 A JP2001148804 A JP 2001148804A JP 2001148804 A JP2001148804 A JP 2001148804A JP 2002343798 A JP2002343798 A JP 2002343798A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- gas
- etching
- dry
- hbr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000001312 dry etching Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 95
- 238000005530 etching Methods 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 229910016570 AlCu Inorganic materials 0.000 claims description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910008599 TiW Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 239000010453 quartz Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- -1 AlSiCu Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 101150042515 DA26 gene Proteins 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 101001062854 Rattus norvegicus Fatty acid-binding protein 5 Proteins 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Abstract
(57)【要約】
【課題】 半導体装置の電気特性を劣化させることがな
いように改良された、配線層のドライエッチング方法を
提供することを主要な目的とする。 【解決手段】 配線層９の上に、配線層９をパターニン
グするためのマスク１０が形成された半導体基板７を準
備する。配線層９の表面に生じている変質層をドライエ
ッチング除去する（ＢＴ工程）。マスク１０を用いて、
配線層９をドライエッチングする（ＭＥ工程）。ＢＴ工
程とＭＥ工程との切替え時、真空引きをせずに、連続放
電を行なう。
いように改良された、配線層のドライエッチング方法を
提供することを主要な目的とする。 【解決手段】 配線層９の上に、配線層９をパターニン
グするためのマスク１０が形成された半導体基板７を準
備する。配線層９の表面に生じている変質層をドライエ
ッチング除去する（ＢＴ工程）。マスク１０を用いて、
配線層９をドライエッチングする（ＭＥ工程）。ＢＴ工
程とＭＥ工程との切替え時、真空引きをせずに、連続放
電を行なう。
Description
【０００１】
【発明の属する技術分野】この発明は、一般に、配線層
のドライエッチング方法に関するものであり、より特定
的には、ゲート電極、Ａｌ、Ｃｕ等の多層配線等の配線
加工、または、全面エッチバックによるプラグ形成加工
において、下地に対する高い選択比を維持しながら、エ
ッチング残渣を抑制することにより、電気的ショートの
ない高信頼性の半導体装置を得ることができるように改
良された、配線層のドライエッチング方法に関する。こ
の発明は、また、そのような工程を含む半導体装置の製
造方法に関する。この発明は、さらに、そのような方法
によって得られた半導体装置に関する。
のドライエッチング方法に関するものであり、より特定
的には、ゲート電極、Ａｌ、Ｃｕ等の多層配線等の配線
加工、または、全面エッチバックによるプラグ形成加工
において、下地に対する高い選択比を維持しながら、エ
ッチング残渣を抑制することにより、電気的ショートの
ない高信頼性の半導体装置を得ることができるように改
良された、配線層のドライエッチング方法に関する。こ
の発明は、また、そのような工程を含む半導体装置の製
造方法に関する。この発明は、さらに、そのような方法
によって得られた半導体装置に関する。
【０００２】
【従来の技術】ポリシリコンゲート電極の、従来の加工
方法を、図５、図６および図７を用いて説明する。
方法を、図５、図６および図７を用いて説明する。
【０００３】図５は、ブレークスルー時（または放電
時）のチャンバ内およびウエハ近傍の酸素の動きを示す
概略図である。図６は、各ステップ間の真空引き（放電
停止）時のチャンバ内およびウエハ近傍の酸素の動きを
示す概略図である。図７は、従来の配線層のドライエッ
チング方法の概要図である。
時）のチャンバ内およびウエハ近傍の酸素の動きを示す
概略図である。図６は、各ステップ間の真空引き（放電
停止）時のチャンバ内およびウエハ近傍の酸素の動きを
示す概略図である。図７は、従来の配線層のドライエッ
チング方法の概要図である。
【０００４】図５を参照して，シリコン基板７上に、ゲ
ート絶縁膜８、ゲート電極材料となるポリシリコン層
９、ゲート電極加工時のマスクとなるシリコン酸化膜１
０およびレジスト膜（図示せず）を順次形成する。図で
は、レジストをマスクにシリコン酸化膜１０をエッチン
グし、ポリシリコンを露出させた後、レジストを除去し
た状態の半導体装置が描かれている。
ート絶縁膜８、ゲート電極材料となるポリシリコン層
９、ゲート電極加工時のマスクとなるシリコン酸化膜１
０およびレジスト膜（図示せず）を順次形成する。図で
は、レジストをマスクにシリコン酸化膜１０をエッチン
グし、ポリシリコンを露出させた後、レジストを除去し
た状態の半導体装置が描かれている。
【０００５】シリコン基板７は、反応室１内に配置され
る。反応室１内には、石英部品２が設けられている。反
応室１には、コンダクタンスバルブ３を介して、真空ポ
ンプ４が接続されている。反応室１内には、反応性イオ
ン５が発生する一方、残留酸素６が残る。
る。反応室１内には、石英部品２が設けられている。反
応室１には、コンダクタンスバルブ３を介して、真空ポ
ンプ４が接続されている。反応室１内には、反応性イオ
ン５が発生する一方、残留酸素６が残る。
【０００６】シリコン酸化膜１０のエッチングガスとし
て、ＣＨＦ3、ＣＨ2Ｆ2、ＣＦ4、Ｃ 2Ｆ6、ｃ-Ｃ4Ｆ8、
ｃ−Ｃ5Ｆ8、Ｃ4Ｆ6のうち少なくとも１つ以上、Ｏ2、
ＣＯ、ＣＯ2、Ｈ2Ｏ、Ｎ2のうち少なくとも１つ以上、
Ａｒ、Ｈｅ、Ｘｅのうち少なくとも１つ以上を含むガス
系、たとえばＣＨＦ3／Ｏ2／Ａｒ、ＣＨＦ3／ＣＦ4／Ａ
ｒ、Ｃ4Ｆ8／Ｏ2／Ａｒ、Ｃ5Ｆ8／Ｏ2／ＡｒまたはＣ4
Ｆ6／Ｏ2／Ａｒが使用される。
て、ＣＨＦ3、ＣＨ2Ｆ2、ＣＦ4、Ｃ 2Ｆ6、ｃ-Ｃ4Ｆ8、
ｃ−Ｃ5Ｆ8、Ｃ4Ｆ6のうち少なくとも１つ以上、Ｏ2、
ＣＯ、ＣＯ2、Ｈ2Ｏ、Ｎ2のうち少なくとも１つ以上、
Ａｒ、Ｈｅ、Ｘｅのうち少なくとも１つ以上を含むガス
系、たとえばＣＨＦ3／Ｏ2／Ａｒ、ＣＨＦ3／ＣＦ4／Ａ
ｒ、Ｃ4Ｆ8／Ｏ2／Ａｒ、Ｃ5Ｆ8／Ｏ2／ＡｒまたはＣ4
Ｆ6／Ｏ2／Ａｒが使用される。
【０００７】次に、このシリコン酸化膜１０をマスクに
ポリシリコン層９をエッチングし、下地のゲート絶縁膜
８でエッチングをストップさせる。シリコン酸化膜１０
のエッチングを行うと、ポリシリコン層９の表面には変
質層（自然酸化膜層、ＳｉＣ層、フロロカーボンポリマ
ー層など）が形成される。
ポリシリコン層９をエッチングし、下地のゲート絶縁膜
８でエッチングをストップさせる。シリコン酸化膜１０
のエッチングを行うと、ポリシリコン層９の表面には変
質層（自然酸化膜層、ＳｉＣ層、フロロカーボンポリマ
ー層など）が形成される。
【０００８】ポリシリコン層９のエッチングでは、まず
第１の段階として、Ｓｉ／ＳｉＯ2の選択比が比較的小
さい（選択比：０．８〜１０）ステップ（ブレークスル
ーステップ：本明細書では、ＢＴと略称する）にて、変
質層を除去する。エッチングガスとして、少なくともＣ
ｌ2を含むもの、たとえば、Ｃｌ2、Ｃｌ2／Ｏ2、Ｃｌ 2
／ＣＦ4、Ｃｌ2／ＳＦ6、Ｃｌ2／ＨＢｒを使用する。Ｈ
Ｂｒ／Ｏ2も使用され得る。
第１の段階として、Ｓｉ／ＳｉＯ2の選択比が比較的小
さい（選択比：０．８〜１０）ステップ（ブレークスル
ーステップ：本明細書では、ＢＴと略称する）にて、変
質層を除去する。エッチングガスとして、少なくともＣ
ｌ2を含むもの、たとえば、Ｃｌ2、Ｃｌ2／Ｏ2、Ｃｌ 2
／ＣＦ4、Ｃｌ2／ＳＦ6、Ｃｌ2／ＨＢｒを使用する。Ｈ
Ｂｒ／Ｏ2も使用され得る。
【０００９】第２の段階として、Ｓｉ／ＳｉＯ2の選択
比が比較的大きい（選択比：１０〜４０）ステップ（ポ
リシリコンのメインエッチング工程：ここでは、ＭＥと
略称する）を行なう。エッチングガスとして、Ｃｌ2、
Ｃｌ2／Ｏ2またはＣｌ2／ＨＢｒ、Ｃｌ2／ＨＢｒ／Ｏ2
を使用する。ただし、Ｃｌ2に対するＯ2の流量比が大き
くなるほど、Ｓｉ／ＳｉＯ2の選択比が大きくなってい
くので、ＢＴステップと比べて、ＭＥステップのＯ2流
量比は大きく設定するが、ＢＴ、ＭＥの各ステップと
も、Ｏ2流量比は総流量の２０％以下にしておくのが好
ましい。なぜなら、Ｏ2流量比が２０％を超えると、ポ
リシリコン層の表面の酸化が進行するため、エッチング
残渣がひどくなるか、もしくはエッチングが進行せず、
エッチングがストップするからである。
比が比較的大きい（選択比：１０〜４０）ステップ（ポ
リシリコンのメインエッチング工程：ここでは、ＭＥと
略称する）を行なう。エッチングガスとして、Ｃｌ2、
Ｃｌ2／Ｏ2またはＣｌ2／ＨＢｒ、Ｃｌ2／ＨＢｒ／Ｏ2
を使用する。ただし、Ｃｌ2に対するＯ2の流量比が大き
くなるほど、Ｓｉ／ＳｉＯ2の選択比が大きくなってい
くので、ＢＴステップと比べて、ＭＥステップのＯ2流
量比は大きく設定するが、ＢＴ、ＭＥの各ステップと
も、Ｏ2流量比は総流量の２０％以下にしておくのが好
ましい。なぜなら、Ｏ2流量比が２０％を超えると、ポ
リシリコン層の表面の酸化が進行するため、エッチング
残渣がひどくなるか、もしくはエッチングが進行せず、
エッチングがストップするからである。
【００１０】第３の段階として、下地に対する選択比が
不十分なときは、下地のゲート絶縁膜８が露出するのと
同時にか、または直前に、MEステップよりもさらに選択
比の大きい（選択比：２０〜１００）ステップ（ポリシ
リコンのオーバエッチング工程：本明細書ではＯＥと略
称する）に切替える必要がある。エッチングガスとし
て、Ｃｌ2／Ｏ2、Ｃｌ2／ＨＢｒ、Ｃｌ2／ＨＢｒ／Ｏ2
またはＨＢｒ／Ｏ2を使用する。ただし、Ｏ2の流量比
は、MEステップと比べて、同じか、さらに大きく設定す
る。
不十分なときは、下地のゲート絶縁膜８が露出するのと
同時にか、または直前に、MEステップよりもさらに選択
比の大きい（選択比：２０〜１００）ステップ（ポリシ
リコンのオーバエッチング工程：本明細書ではＯＥと略
称する）に切替える必要がある。エッチングガスとし
て、Ｃｌ2／Ｏ2、Ｃｌ2／ＨＢｒ、Ｃｌ2／ＨＢｒ／Ｏ2
またはＨＢｒ／Ｏ2を使用する。ただし、Ｏ2の流量比
は、MEステップと比べて、同じか、さらに大きく設定す
る。
【００１１】
【発明が解決しようとする課題】一般的に、ＢＴステッ
プとＭＥステップの間では放電を一旦停止させ、ガスの
真空引きを行ない、次のＭＥステップの設定しているガ
スの流量、圧力などが安定してから、ＭＥステップの放
電を開始するのが普通であった。
プとＭＥステップの間では放電を一旦停止させ、ガスの
真空引きを行ない、次のＭＥステップの設定しているガ
スの流量、圧力などが安定してから、ＭＥステップの放
電を開始するのが普通であった。
【００１２】しかしながら、図６を参照して、石英部品
２を多く使用している反応室１では、ＢＴステップ時に
スパッタによる石英部品からの酸素放出がある。また
は、ＢＴステップのガス系にＯ2を含む場合、ＢＴによ
ってせっかく清浄化されたポリシリコン表面が、真空引
きされている状態とはいえ、残留酸素により酸化され
る。すなわち、放電が停止しているので、ウエハ表面が
スパッタされず、酸化される。
２を多く使用している反応室１では、ＢＴステップ時に
スパッタによる石英部品からの酸素放出がある。また
は、ＢＴステップのガス系にＯ2を含む場合、ＢＴによ
ってせっかく清浄化されたポリシリコン表面が、真空引
きされている状態とはいえ、残留酸素により酸化され
る。すなわち、放電が停止しているので、ウエハ表面が
スパッタされず、酸化される。
【００１３】次に、図７を参照して、Ｓｉ／ＳｉＯ2選
択比の大きいＭＥステップで処理されると、表面酸化さ
れたところでは、エッチングの遅れが生じる。すなわ
ち、ＭＥステップのエッチング均一性が著しく悪化す
る。
択比の大きいＭＥステップで処理されると、表面酸化さ
れたところでは、エッチングの遅れが生じる。すなわ
ち、ＭＥステップのエッチング均一性が著しく悪化す
る。
【００１４】このことにより、エッチング残渣が発生し
て、配線間のショートを引起すという問題点があった。
また、配線がショートするのを防止するために、エッチ
ング量を増加させると、下地ゲート酸化膜の突抜けが発
生して、シリコン基板７にダメージを与え、電気特性を
劣化させるという問題点があった。
て、配線間のショートを引起すという問題点があった。
また、配線がショートするのを防止するために、エッチ
ング量を増加させると、下地ゲート酸化膜の突抜けが発
生して、シリコン基板７にダメージを与え、電気特性を
劣化させるという問題点があった。
【００１５】一方、ＭＥステップとＯＥステップとの間
（すなわち、ゲート絶縁膜が露出し始めたとき）に放電
のＯＮ／ＯＦＦがあると、一瞬プラズマが不均一とな
り、ゲート絶縁膜８に与えるチャージアップ起因のダメ
ージが大きくなるという問題点もある。
（すなわち、ゲート絶縁膜が露出し始めたとき）に放電
のＯＮ／ＯＦＦがあると、一瞬プラズマが不均一とな
り、ゲート絶縁膜８に与えるチャージアップ起因のダメ
ージが大きくなるという問題点もある。
【００１６】この発明は上記のような問題点を解決する
ためになされたもので、シリコン基板にダメージを与え
ることがないように改良された配線層のドライエッチン
グ方法を提供することを目的とする。
ためになされたもので、シリコン基板にダメージを与え
ることがないように改良された配線層のドライエッチン
グ方法を提供することを目的とする。
【００１７】この発明の他の目的は、電気特性を劣化さ
せることがないように改良された、配線層のドライエッ
チング方法を提供することにある。
せることがないように改良された、配線層のドライエッ
チング方法を提供することにある。
【００１８】この発明のさらに他の目的は、ゲート絶縁
膜に与えるチャージアップ起因のダメージを引起さない
ように改良された配線層のドライエッチング方法を提供
することにある。
膜に与えるチャージアップ起因のダメージを引起さない
ように改良された配線層のドライエッチング方法を提供
することにある。
【００１９】この発明の他の目的は、そのような配線層
のドライエッチング方法を含む、半導体装置の製造方法
を提供することにある。
のドライエッチング方法を含む、半導体装置の製造方法
を提供することにある。
【００２０】この発明の他の目的は、そのような方法に
よって得られた半導体装置を提供することにある。
よって得られた半導体装置を提供することにある。
【００２１】
【課題を解決するための手段】この発明の第１の局面に
従う配線層のドライエッチング方法においては、まず、
配線層の上に、該配線層をパターニングするためのマス
クが形成された半導体基板を準備する。上記配線層の表
面に生じている変質層をドライエッチング除去する（Ｂ
Ｔ工程）。上記マスクを用いて、上記配線層をドライエ
ッチングする（ＭＥ工程）。上記ＢＴ工程と上記ＭＥ工
程との切替え時、真空引きをせずに、連続放電を行な
う。
従う配線層のドライエッチング方法においては、まず、
配線層の上に、該配線層をパターニングするためのマス
クが形成された半導体基板を準備する。上記配線層の表
面に生じている変質層をドライエッチング除去する（Ｂ
Ｔ工程）。上記マスクを用いて、上記配線層をドライエ
ッチングする（ＭＥ工程）。上記ＢＴ工程と上記ＭＥ工
程との切替え時、真空引きをせずに、連続放電を行な
う。
【００２２】この発明の第２の局面に従う配線層のドラ
イエッチング方法においては、まず、配線層の上に、該
配線層をパターニングするためのマスクが形成された半
導体基板を準備する。上記配線層の表面に生じている変
質層をドライエッチングする（ＢＴ工程）。上記ＢＴ工
程の後、上記マスクを用いて、上記配線層をドライエッ
チングする（ＭＥ工程）。上記配線層の下地が露出し始
めたときに、または下地が露出する前に、下地に対する
高選択性比の条件で上記配線層をオーバエッチングする
（ＯＥ工程）。上記ＢＴ工程と上記ＭＥ工程との切替え
時および／または上記ＭＥ工程と上記ＯＥ工程との切替
え時、真空引きをせずに、連続放電を行なう。
イエッチング方法においては、まず、配線層の上に、該
配線層をパターニングするためのマスクが形成された半
導体基板を準備する。上記配線層の表面に生じている変
質層をドライエッチングする（ＢＴ工程）。上記ＢＴ工
程の後、上記マスクを用いて、上記配線層をドライエッ
チングする（ＭＥ工程）。上記配線層の下地が露出し始
めたときに、または下地が露出する前に、下地に対する
高選択性比の条件で上記配線層をオーバエッチングする
（ＯＥ工程）。上記ＢＴ工程と上記ＭＥ工程との切替え
時および／または上記ＭＥ工程と上記ＯＥ工程との切替
え時、真空引きをせずに、連続放電を行なう。
【００２３】この発明の第３の局面に従う配線層のドラ
イエッチング方法においては、上記ＢＴ工程を行なわな
い。
イエッチング方法においては、上記ＢＴ工程を行なわな
い。
【００２４】この発明の第４の局面に従う配線層のドラ
イエッチング方法においては、上記ＢＴ工程と上記ＭＥ
工程と上記ＯＥ工程の少なくとも一の工程をＣｌ2およ
び／またはＨＢｒを含むエッチングガスを用いて行な
う。
イエッチング方法においては、上記ＢＴ工程と上記ＭＥ
工程と上記ＯＥ工程の少なくとも一の工程をＣｌ2およ
び／またはＨＢｒを含むエッチングガスを用いて行な
う。
【００２５】この発明の第５の局面に従う配線層のドラ
イエッチング方法においては、上記ＢＴ工程を、Ｃｌ2
単独ガスまたはＣｌ2／Ｏ2混合ガスを用いて行ない、上
記ＭＥ工程を、Ｃｌ2単独ガスまたはＣｌ2／Ｏ2混合ガ
スを用いて行ない、上記ＢＴと上記ＭＥの各工程の、ガ
スの総流量の差を±５０％以下に抑える。上記ＢＴ工程
よりも上記ＭＥ工程において、Ｏ2流量比をより大きく
し、かつ、いずれの工程においても、Ｏ2流量がガス総
流量の２０％を超えないようにする。
イエッチング方法においては、上記ＢＴ工程を、Ｃｌ2
単独ガスまたはＣｌ2／Ｏ2混合ガスを用いて行ない、上
記ＭＥ工程を、Ｃｌ2単独ガスまたはＣｌ2／Ｏ2混合ガ
スを用いて行ない、上記ＢＴと上記ＭＥの各工程の、ガ
スの総流量の差を±５０％以下に抑える。上記ＢＴ工程
よりも上記ＭＥ工程において、Ｏ2流量比をより大きく
し、かつ、いずれの工程においても、Ｏ2流量がガス総
流量の２０％を超えないようにする。
【００２６】この発明の第６の局面に従う配線層のドラ
イエッチング方法においては、上記ＢＴ工程を、Ｃｌ2
単独ガス、Ｃｌ2／Ｏ2混合ガス、Ｃｌ2／ＨＢｒ／Ｏ2混
合ガス、ＨＢｒ／Ｃｌ2混合ガスまたはＨＢｒ／Ｏ2混合
ガスのいずれかを含むガスを用いて行ない、上記ＭＥ工
程および上記ＯＥ工程を、Ｃｌ2／Ｏ2、Ｃｌ2／ＨＢｒ
／Ｏ2、ＨＢｒ／Ｃｌ2またはＨＢｒ／Ｏ2のいずれかを
含むガスを用いて行ない、上記ＢＴ、上記ＭＥおよび上
記ＯＥの各工程の、ガスの総流量の差を±５０％以下に
抑える。上記ＢＴ工程よりも上記ＭＥ工程において、Ｏ
2流量比をより大きくし、かついずれの工程において
も、Ｏ2流量がガス総流量の２０％を超えないようにす
る。
イエッチング方法においては、上記ＢＴ工程を、Ｃｌ2
単独ガス、Ｃｌ2／Ｏ2混合ガス、Ｃｌ2／ＨＢｒ／Ｏ2混
合ガス、ＨＢｒ／Ｃｌ2混合ガスまたはＨＢｒ／Ｏ2混合
ガスのいずれかを含むガスを用いて行ない、上記ＭＥ工
程および上記ＯＥ工程を、Ｃｌ2／Ｏ2、Ｃｌ2／ＨＢｒ
／Ｏ2、ＨＢｒ／Ｃｌ2またはＨＢｒ／Ｏ2のいずれかを
含むガスを用いて行ない、上記ＢＴ、上記ＭＥおよび上
記ＯＥの各工程の、ガスの総流量の差を±５０％以下に
抑える。上記ＢＴ工程よりも上記ＭＥ工程において、Ｏ
2流量比をより大きくし、かついずれの工程において
も、Ｏ2流量がガス総流量の２０％を超えないようにす
る。
【００２７】この発明の第７の局面に従う配線層のドラ
イエッチング方法においては、上記ＢＴ工程を、Ｃｌ2
単独ガスまたはＣｌ2／ＨＢｒ混合ガスを用いて行な
い、上記ＭＥ工程を、Ｃｌ2／ＨＢｒ／Ｏ2を含むガスを
用いて行ない、上記ＯＥ工程を、ＨＢｒ／Ｏ2混合ガス
を含むガスを用いて行なう。上記ＢＴ、上記ＭＥおよび
上記ＯＥの各工程の、ガスの総流量の差を±５０％以下
に抑える。
イエッチング方法においては、上記ＢＴ工程を、Ｃｌ2
単独ガスまたはＣｌ2／ＨＢｒ混合ガスを用いて行な
い、上記ＭＥ工程を、Ｃｌ2／ＨＢｒ／Ｏ2を含むガスを
用いて行ない、上記ＯＥ工程を、ＨＢｒ／Ｏ2混合ガス
を含むガスを用いて行なう。上記ＢＴ、上記ＭＥおよび
上記ＯＥの各工程の、ガスの総流量の差を±５０％以下
に抑える。
【００２８】この発明の第８の局面に従う配線層のドラ
イエッチング方法においては、上記ＢＴ工程を、Ｃｌ2
単独ガスまたはＣｌ2／Ｏ2混合ガスを用いて行ない、上
記ＭＥ工程を、Ｃｌ2／Ｏ2を含むガスを用いて行ない、
上記ＯＥ工程を、ＨＢｒ／Ｏ 2混合ガスを含むガスを用
いて行ない、上記ＢＴと上記ＭＥの各工程の、ガスの総
流量の差を±５０％以下に抑える。上記ＢＴ工程よりも
上記ＭＥ工程において、Ｏ2流量比をより大きくし、か
つ該ＢＴと該ＭＥのいずれの工程においても、Ｏ2流量
がガス総流量の２０％を超えないようにする。さらに上
記ＭＥ工程と上記ＯＥ工程との間に、Ｃｌ2／ＨＢｒ／
Ｏ2を含むガスを使用する工程を少なくとも１以上入れ
る。
イエッチング方法においては、上記ＢＴ工程を、Ｃｌ2
単独ガスまたはＣｌ2／Ｏ2混合ガスを用いて行ない、上
記ＭＥ工程を、Ｃｌ2／Ｏ2を含むガスを用いて行ない、
上記ＯＥ工程を、ＨＢｒ／Ｏ 2混合ガスを含むガスを用
いて行ない、上記ＢＴと上記ＭＥの各工程の、ガスの総
流量の差を±５０％以下に抑える。上記ＢＴ工程よりも
上記ＭＥ工程において、Ｏ2流量比をより大きくし、か
つ該ＢＴと該ＭＥのいずれの工程においても、Ｏ2流量
がガス総流量の２０％を超えないようにする。さらに上
記ＭＥ工程と上記ＯＥ工程との間に、Ｃｌ2／ＨＢｒ／
Ｏ2を含むガスを使用する工程を少なくとも１以上入れ
る。
【００２９】この発明の第９の局面に従う配線層のドラ
イエッチング方法においては、上記ＢＴ工程を、Ｃｌ2
単独ガスまたはＣｌ2／ＢＣｌ3混合ガスを用いて行な
い、上記ＭＥ工程を、Ｃｌ2／ＢＣｌ3を含むガスを用い
て行ない、上記ＢＴと上記ＭＥの各工程の、ガスの総流
量の差を±５０％以下に抑える。
イエッチング方法においては、上記ＢＴ工程を、Ｃｌ2
単独ガスまたはＣｌ2／ＢＣｌ3混合ガスを用いて行な
い、上記ＭＥ工程を、Ｃｌ2／ＢＣｌ3を含むガスを用い
て行ない、上記ＢＴと上記ＭＥの各工程の、ガスの総流
量の差を±５０％以下に抑える。
【００３０】この発明の第１０の局面に従う配線層のド
ライエッチング方法においては、上記各工程の切替え時
に、還元ガスを含む混合ガスを入れる工程を、少なくと
も１以上入れる。
ライエッチング方法においては、上記各工程の切替え時
に、還元ガスを含む混合ガスを入れる工程を、少なくと
も１以上入れる。
【００３１】この発明の第１１の局面に従う配線層のド
ライエッチング方法においては、上記配線層は、ポリシ
リコン、ＷＳｉ／ポリシリコン、Ｗ／ポリシリコン、
Ｗ、Ｒｕ、Ｐｔ、Ｉｒ、Ｔｉ、ＴｉＮ、ＴｉＷ、Ａｌ、
ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＴａまたはＴａＮ
を含み、上記ポリシリコンは、アモルファスシリコンま
たはドープされたシリコンを含む。
ライエッチング方法においては、上記配線層は、ポリシ
リコン、ＷＳｉ／ポリシリコン、Ｗ／ポリシリコン、
Ｗ、Ｒｕ、Ｐｔ、Ｉｒ、Ｔｉ、ＴｉＮ、ＴｉＷ、Ａｌ、
ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＴａまたはＴａＮ
を含み、上記ポリシリコンは、アモルファスシリコンま
たはドープされたシリコンを含む。
【００３２】この発明の第１２の局面に従う配線層のド
ライエッチング方法においては、配線層の上に、該配線
層をパターニングするためのマスクが形成された半導体
基板を準備する。上記配線層の表面に生じている変質層
を除去する（ＢＴ工程）。上記マスクを用いて、上記配
線層をドライエッチングする（ＭＥ工程）。上記ＢＴ工
程と上記ＭＥ工程との切替え時、真空引きをせずに、連
続放電を行なう。
ライエッチング方法においては、配線層の上に、該配線
層をパターニングするためのマスクが形成された半導体
基板を準備する。上記配線層の表面に生じている変質層
を除去する（ＢＴ工程）。上記マスクを用いて、上記配
線層をドライエッチングする（ＭＥ工程）。上記ＢＴ工
程と上記ＭＥ工程との切替え時、真空引きをせずに、連
続放電を行なう。
【００３３】この発明の第１３の局面に従う半導体装置
は、配線層の上に、該配線層をパターニングするための
マスクが形成された半導体基板を準備する工程と、上記
配線層の表面に生じている変質層を除去するＢＴ工程
と、上記マスクを用いて、上記配線層をドライエッチン
グするＭＥ工程とを備え、上記ＢＴ工程と上記ＭＥ工程
との切替え時、真空引きをせずに、連続放電を行なう方
法によって得られたものに係る。
は、配線層の上に、該配線層をパターニングするための
マスクが形成された半導体基板を準備する工程と、上記
配線層の表面に生じている変質層を除去するＢＴ工程
と、上記マスクを用いて、上記配線層をドライエッチン
グするＭＥ工程とを備え、上記ＢＴ工程と上記ＭＥ工程
との切替え時、真空引きをせずに、連続放電を行なう方
法によって得られたものに係る。
【００３４】
【実施例】以下、この発明の実施例を図について説明す
る。
る。
【００３５】実施例１ 図１は、本実施例に係る、配線層のドライエッチング方
法の工程を示す概要図であり、各ステップおよびシーケ
ンスの組合せを示す。
法の工程を示す概要図であり、各ステップおよびシーケ
ンスの組合せを示す。
【００３６】本実施例では、従来技術と異なり、各ステ
ップ間で連続放電を行なっている。これにより、スパッ
タによる石英部品からの酸素放出およびウエハ上での酸
素吸着が発生しても、放電の最中はエッチャントが常に
ウエハに衝突（スパッタリング）しているので、吸着酸
素はウエハから飛ばされる。そのため、ウエハの表面酸
化が起こりにくい。
ップ間で連続放電を行なっている。これにより、スパッ
タによる石英部品からの酸素放出およびウエハ上での酸
素吸着が発生しても、放電の最中はエッチャントが常に
ウエハに衝突（スパッタリング）しているので、吸着酸
素はウエハから飛ばされる。そのため、ウエハの表面酸
化が起こりにくい。
【００３７】なお、従来例および本実施例では、配線層
のドライエッチングとして、ポリシリコンのゲート電極
加工の形成を例示して説明したが、この発明はこれに限
られるものではない。配線層のドライエッチングの概念
には、導電膜の形成および配線の形成が含まれる。
のドライエッチングとして、ポリシリコンのゲート電極
加工の形成を例示して説明したが、この発明はこれに限
られるものではない。配線層のドライエッチングの概念
には、導電膜の形成および配線の形成が含まれる。
【００３８】ここに、本明細書で、導電膜または配線と
は、ポリシリコン、ＷＳｉ／ポリシリコン（タングステ
ンポリサイド）、Ｗ／ポリシリコン（タングステンポリ
メタル）、Ｗ（タングステン）、Ｒｕ（ルテニウム）、
Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｔｉ（ＴｉＮ：窒
化チタン、ＴｉＷ）、Ａｌ（ＡｌＳｉ、ＡｌＳｉＣｕ、
ＡｌＣｕ）、Ｃｕ、Ｔａ（ＴａＮ：窒化タンタル）を含
む導電膜または配線である。
は、ポリシリコン、ＷＳｉ／ポリシリコン（タングステ
ンポリサイド）、Ｗ／ポリシリコン（タングステンポリ
メタル）、Ｗ（タングステン）、Ｒｕ（ルテニウム）、
Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｔｉ（ＴｉＮ：窒
化チタン、ＴｉＷ）、Ａｌ（ＡｌＳｉ、ＡｌＳｉＣｕ、
ＡｌＣｕ）、Ｃｕ、Ｔａ（ＴａＮ：窒化タンタル）を含
む導電膜または配線である。
【００３９】また、ポリシリコンは、アモルファスシリ
コンでもよく、またドープされたシリコンでもよい。
コンでもよく、またドープされたシリコンでもよい。
【００４０】また、導電膜のエッチングとして、シリコ
ン基板のエッチング（トレンチエッチ）も含む。
ン基板のエッチング（トレンチエッチ）も含む。
【００４１】次に、多層膜の場合について説明する。た
とえば、ＷＳｉ／ポリシリコン（タングステンポリサイ
ド）の２層膜のエッチングにおいては、ＷＳｉ表面の変
質層をＢＴステップ（Ｃｌ2プロセス）で除去し、ＷＳ
ｉ本体をＭＥステップ（Ｃｌ2／Ｏ2プロセス）でエッチ
ングする。このとき、ポリシリコンもいくらかエッチン
グされている。残りのポリシリコンのエッチングおよび
下地ＳｉＯ2が露出した後の状態でのエッチングをＯＥ
工程（Ｃｌ2／Ｏ2プロセス）で行う。
とえば、ＷＳｉ／ポリシリコン（タングステンポリサイ
ド）の２層膜のエッチングにおいては、ＷＳｉ表面の変
質層をＢＴステップ（Ｃｌ2プロセス）で除去し、ＷＳ
ｉ本体をＭＥステップ（Ｃｌ2／Ｏ2プロセス）でエッチ
ングする。このとき、ポリシリコンもいくらかエッチン
グされている。残りのポリシリコンのエッチングおよび
下地ＳｉＯ2が露出した後の状態でのエッチングをＯＥ
工程（Ｃｌ2／Ｏ2プロセス）で行う。
【００４２】多層膜がＷＳｉ／ポリシリコン（タングス
テンポリサイド）の場合、ＢＴ、ＭＥおよびＯＥの各ス
テップ間で行う連続放電が、残渣対策には最も効果的で
ある。
テンポリサイド）の場合、ＢＴ、ＭＥおよびＯＥの各ス
テップ間で行う連続放電が、残渣対策には最も効果的で
ある。
【００４３】次に、Ｗ／ポリシリコン（タングステンポ
リメタル）の２層膜エッチングについて説明する。ま
ず、Ｗをフッ素系ガス（たとえばＣｌ2／Ｏ2／Ｎ2／Ｃ
Ｆ4プロセス）でエッチングするため、ＢＴステップは
不要である。初めから、ＷをＭＥステップとＯＥステッ
プでエッチングする。そして、ポリシリコンをＢＴステ
ップ（ＨＢｒ／Ｏ2）、ＭＥステップ（ＨＢｒ／Ｏ2）、
ＯＥステップ（ＨＢｒ／Ｏ 2）でエッチングする。
リメタル）の２層膜エッチングについて説明する。ま
ず、Ｗをフッ素系ガス（たとえばＣｌ2／Ｏ2／Ｎ2／Ｃ
Ｆ4プロセス）でエッチングするため、ＢＴステップは
不要である。初めから、ＷをＭＥステップとＯＥステッ
プでエッチングする。そして、ポリシリコンをＢＴステ
ップ（ＨＢｒ／Ｏ2）、ＭＥステップ（ＨＢｒ／Ｏ2）、
ＯＥステップ（ＨＢｒ／Ｏ 2）でエッチングする。
【００４４】また、ポリシリコンのエッチングの場合、
ＢＴ、ＭＥ、ＯＥと工程が進むにつれ、Ｏ2流量比は大
きくなる。この場合、配線の一部であるポリシリコンを
ＢＴステップ、ＭＥステップ、ＯＥステップでエッチン
グするとき、各工程間で連続放電すると残渣は生じな
い。したがって、残渣対策には最も効果的である。
ＢＴ、ＭＥ、ＯＥと工程が進むにつれ、Ｏ2流量比は大
きくなる。この場合、配線の一部であるポリシリコンを
ＢＴステップ、ＭＥステップ、ＯＥステップでエッチン
グするとき、各工程間で連続放電すると残渣は生じな
い。したがって、残渣対策には最も効果的である。
【００４５】このように、各ステップ間を連続放電さ
せ、エッチング残渣を抑制することにより、電気的ショ
ートのない高信頼性の半導体装置が得られる。
せ、エッチング残渣を抑制することにより、電気的ショ
ートのない高信頼性の半導体装置が得られる。
【００４６】実施例２ 図２は、実施例２に係る、配線層のドライエッチング方
法の工程を説明するための概要図であり、上記実施例１
に改善を加えた、各ステップおよびシーケンスの組合せ
を示す。
法の工程を説明するための概要図であり、上記実施例１
に改善を加えた、各ステップおよびシーケンスの組合せ
を示す。
【００４７】たとえば、ＭＥステップで、Ｃｌ2／Ｏ2混
合ガス、ＯＥステップでＨＢｒ／Ｏ 2混合ガスを使用す
る場合、ガスが違うため、ＭＥステップからＯＥステッ
プへと切替わるとき、ガス流量を安定させるには時間が
かかる。この場合、放電も不安定となり、エッチング特
性も変動しやすい。しかも、ゲート酸化膜の薄膜化に伴
い、一刻も早く、高選択比が得られる、ＨＢｒを含むガ
スを使用するＯＥステップに切替える必要がある。ここ
では、ＭＥステップとＯＥステップとの間（図２ではＭ
ＥステップとＯＥ２ステップの間）に、Ｃｌ2／ＨＢｒ
／Ｏ2ガスを用いるエッチングステップ（図２ではＯＥ
１ステップ）を少なくとも１つ以上入れ、段階的にガス
流量を変化させる。これにより、各ステップの切替え時
における放電が安定する（すなわち、プロセスが安定す
る）。
合ガス、ＯＥステップでＨＢｒ／Ｏ 2混合ガスを使用す
る場合、ガスが違うため、ＭＥステップからＯＥステッ
プへと切替わるとき、ガス流量を安定させるには時間が
かかる。この場合、放電も不安定となり、エッチング特
性も変動しやすい。しかも、ゲート酸化膜の薄膜化に伴
い、一刻も早く、高選択比が得られる、ＨＢｒを含むガ
スを使用するＯＥステップに切替える必要がある。ここ
では、ＭＥステップとＯＥステップとの間（図２ではＭ
ＥステップとＯＥ２ステップの間）に、Ｃｌ2／ＨＢｒ
／Ｏ2ガスを用いるエッチングステップ（図２ではＯＥ
１ステップ）を少なくとも１つ以上入れ、段階的にガス
流量を変化させる。これにより、各ステップの切替え時
における放電が安定する（すなわち、プロセスが安定す
る）。
【００４８】このように、各ステップにおいて用いられ
るガス系が異なる場合は、段階的にガス流量を変化させ
るステップを少なくとも１つ以上挿入することにより、
各ステップ間の連続放電を安定化させることができる。
これにより、エッチング残渣を抑制でき、ひいては、電
気的ショートのない高信頼性の半導体装置が得られる。
るガス系が異なる場合は、段階的にガス流量を変化させ
るステップを少なくとも１つ以上挿入することにより、
各ステップ間の連続放電を安定化させることができる。
これにより、エッチング残渣を抑制でき、ひいては、電
気的ショートのない高信頼性の半導体装置が得られる。
【００４９】実施例３ 図３は、実施例３に係る配線層のドライエッチング方法
の工程を説明するための概要図であり、各ステップおよ
び還元性ガス導入シーケンスの組合せを示す。
の工程を説明するための概要図であり、各ステップおよ
び還元性ガス導入シーケンスの組合せを示す。
【００５０】図４は、還元性ガス導入時における、チャ
ンバおよびウエハ周辺の酸素の動きを示す概略図であ
る。なお、図４において、図５に示された部材と同一ま
たは相当する部分には、同一の参照番号を付し、その説
明を繰返さない。
ンバおよびウエハ周辺の酸素の動きを示す概略図であ
る。なお、図４において、図５に示された部材と同一ま
たは相当する部分には、同一の参照番号を付し、その説
明を繰返さない。
【００５１】図３と図４を参照して、各ステップ間に還
元性ガス、たとえば水素を添加する。還元ガスは、反応
室１内に浮遊している酸素またはウエハに吸着している
酸素を奪い、ウエハ表面の酸化を抑制する。
元性ガス、たとえば水素を添加する。還元ガスは、反応
室１内に浮遊している酸素またはウエハに吸着している
酸素を奪い、ウエハ表面の酸化を抑制する。
【００５２】このように、各ステップ間に還元性ガスを
反応室１内に導入することにより、ウエハ表面の酸化を
抑制できる。ひいては、エッチング残渣を抑制でき、電
気的ショートのない高信頼性の半導体装置が得られる。
反応室１内に導入することにより、ウエハ表面の酸化を
抑制できる。ひいては、エッチング残渣を抑制でき、電
気的ショートのない高信頼性の半導体装置が得られる。
【００５３】なお、還元性ガスとして、水素を例示した
が、この発明はこれに限られるものでなく、ＢＣｌ3、
ＣＯ、Ｈ2Ｓ、ＮＦ3、ＣＨ4、ＮＨ3を用いても同様の効
果を奏する。
が、この発明はこれに限られるものでなく、ＢＣｌ3、
ＣＯ、Ｈ2Ｓ、ＮＦ3、ＣＨ4、ＮＨ3を用いても同様の効
果を奏する。
【００５４】今回開示された実施例はすべての点で例示
であって制限的なものではないと考えられるべきであ
る。本発明の範囲は上記した説明ではなくて特許請求の
範囲によって示され、特許請求の範囲と均等の意味およ
び範囲内でのすべての変更が含まれることが意図され
る。
であって制限的なものではないと考えられるべきであ
る。本発明の範囲は上記した説明ではなくて特許請求の
範囲によって示され、特許請求の範囲と均等の意味およ
び範囲内でのすべての変更が含まれることが意図され
る。
【００５５】
【発明の効果】以上説明した通り、この発明によれば、
配線層をドライエッチングする際、シリコン基板にダメ
ージを与えることがないので、電気特性が劣化しない半
導体装置が得られるという効果を奏する。
配線層をドライエッチングする際、シリコン基板にダメ
ージを与えることがないので、電気特性が劣化しない半
導体装置が得られるという効果を奏する。
【図１】 実施例１に係る配線層のドライエッチング方
法の工程の概要図である。
法の工程の概要図である。
【図２】 実施例２に係る配線層のドライエッチング方
法の工程の概要図である。
法の工程の概要図である。
【図３】 実施例３に係る配線層のドライエッチング方
法の工程の概要図である。
法の工程の概要図である。
【図４】 還元性ガス導入時における、チャンバ内およ
びウエハ近傍における酸素の動きを示す概略図である。
びウエハ近傍における酸素の動きを示す概略図である。
【図５】 ブレークスルー時（または放電時）におけ
る、チャンバ内およびウエハ近傍の酸素の動きを示す概
略図である。
る、チャンバ内およびウエハ近傍の酸素の動きを示す概
略図である。
【図６】 各ステップ間の真空引き（放電停止）時にお
ける、チャンバ内およびウエハ近傍の酸素の動きを示す
概略図である。
ける、チャンバ内およびウエハ近傍の酸素の動きを示す
概略図である。
【図７】 従来の配線層のドライエッチング方法の工程
の概要図である。
の概要図である。
１ 反応室、２ 石英部品、３ コンダクタンスバルブ
（バタフライバルブ）、４ 真空ポンプ、５ 反応性イ
オン、６ 残留酸素、７ 基板、８ ゲート絶縁膜、９
ゲート電極材料、１０ シリコン酸化膜。
（バタフライバルブ）、４ 真空ポンプ、５ 反応性イ
オン、６ 残留酸素、７ 基板、８ ゲート絶縁膜、９
ゲート電極材料、１０ シリコン酸化膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉福 良一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 4M104 BB01 BB02 BB03 BB04 BB06 BB14 BB17 BB18 BB30 BB32 CC05 DD65 DD67 FF13 FF14 HH20 5F004 AA01 AA06 AA08 CA01 DA00 DA01 DA04 DA11 DA17 DA26 DB02 DB10 DB17 EA04 EA28 EB02 5F033 HH04 HH05 HH07 HH08 HH09 HH11 HH18 HH19 HH21 HH23 HH28 HH32 HH33 LL04 MM05 MM07 QQ08 QQ15 QQ21 XX21 XX31
Claims (13)
- 【請求項１】 配線層の上に、該配線層をパターニング
するためのマスクが形成された半導体基板を準備する工
程と、 前記配線層の表面に生じている変質層をドライエッチン
グ除去するＢＴ工程と、 前記マスクを用いて、前記配線層をドライエッチングす
るＭＥ工程とを備え、 前記ＢＴ工程と前記ＭＥ工程との切替え時、真空引きを
せずに、連続放電を行なう、配線層のドライエッチング
方法。 - 【請求項２】 配線層の上に、該配線層をパターニング
するためのマスクが形成された半導体基板を準備する工
程と、 前記配線層の表面に生じている変質層をドライエッチン
グするＢＴ工程と、 前記ＢＴ工程の後、前記マスクを用いて、前記配線層を
ドライエッチングするＭＥ工程と、 前記配線層の下地が露出し始めたときに、または下地が
露出する前に、下地に対する高選択性比の条件で前記配
線層をオーバエッチングするＯＥ工程とを備え、 前記ＢＴ工程と前記ＭＥ工程との切替え時および／また
は前記ＭＥ工程と前記ＯＥ工程との切替え時、真空引き
をせずに、連続放電を行なう、配線層のドライエッチン
グ方法。 - 【請求項３】 前記ＢＴ工程を行なわない、請求項２に
記載の配線層のドライエッチング方法。 - 【請求項４】 前記ＢＴ工程と前記ＭＥ工程と前記ＯＥ
工程の少なくとも一の工程をＣｌ2および／またはＨＢ
ｒを含むエッチングガスを用いて行なう、請求項１、２
または３に記載の配線層のドライエッチング方法。 - 【請求項５】 前記ＢＴ工程を、Ｃｌ2単独ガスまたは
Ｃｌ2／Ｏ2混合ガスを用いて行ない、 前記ＭＥ工程を、Ｃｌ2単独ガスまたはＣｌ2／Ｏ2混合
ガスを用いて行ない、 前記ＢＴと前記ＭＥの各工程の、ガスの総流量の差を±
５０％以下に抑え、 前記ＢＴ工程よりも前記ＭＥ工程において、Ｏ2流量比
をより大きくし、かつ、いずれの工程においても、Ｏ2
流量がガス総流量の２０％を超えないようにする、請求
項１に記載の配線層のドライエッチング方法。 - 【請求項６】 前記ＢＴ工程を、Ｃｌ2単独ガス、Ｃｌ2
／Ｏ2混合ガス、Ｃｌ2／ＨＢｒ／Ｏ2混合ガス、ＨＢｒ
／Ｃｌ2混合ガスまたはＨＢｒ／Ｏ2混合ガスのいずれか
を含むガスを用いて行ない、 前記ＭＥ工程および前記ＯＥ工程を、Ｃｌ2／Ｏ2、Ｃｌ
2／ＨＢｒ／Ｏ2、ＨＢｒ／Ｃｌ2またはＨＢｒ／Ｏ2のい
ずれかを含むガスを用いて行ない、 前記ＢＴ、前記ＭＥおよび前記ＯＥの各工程の、ガスの
総流量の差を±５０％以下に抑え、 前記ＢＴ工程よりも前記ＭＥ工程において、Ｏ2流量比
をより大きくし、かついずれの工程においても、Ｏ2流
量がガス総流量の２０％を超えないようにする、請求項
２に記載の配線層のドライエッチング方法。 - 【請求項７】 前記ＢＴ工程を、Ｃｌ2単独ガスまたは
Ｃｌ2／ＨＢｒ混合ガスを用いて行ない、 前記ＭＥ工程を、Ｃｌ2／ＨＢｒ／Ｏ2を含むガスを用い
て行ない、 前記ＯＥ工程を、ＨＢｒ／Ｏ2混合ガスを含むガスを用
いて行ない、 前記ＢＴ、前記ＭＥおよび前記ＯＥの各工程の、ガスの
総流量の差を±５０％以下に抑える、請求項２に記載の
配線層のドライエッチング方法。 - 【請求項８】 前記ＢＴ工程を、Ｃｌ2単独ガスまたは
Ｃｌ2／Ｏ2混合ガスを用いて行ない、 前記ＭＥ工程を、Ｃｌ2／Ｏ2を含むガスを用いて行な
い、 前記ＯＥ工程を、ＨＢｒ／Ｏ2混合ガスを含むガスを用
いて行ない、 前記ＢＴと前記ＭＥの各工程の、ガスの総流量の差を±
５０％以下に抑え、 前記ＢＴ工程よりも前記ＭＥ工程において、Ｏ2流量比
をより大きくし、かつ該ＢＴと該ＭＥのいずれの工程に
おいても、Ｏ2流量がガス総流量の２０％を超えないよ
うにし、 さらに前記ＭＥ工程と前記ＯＥ工程との間に、Ｃｌ2／
ＨＢｒ／Ｏ2を含むガスを使用する工程を少なくとも１
以上入れる、請求項２に記載の配線層のドライエッチン
グ方法。 - 【請求項９】 前記ＢＴ工程を、Ｃｌ2単独ガスまたは
Ｃｌ2／ＢＣｌ3混合ガスを用いて行ない、 前記ＭＥ工程を、Ｃｌ2／ＢＣｌ3を含むガスを用いて行
ない、 前記ＢＴと前記ＭＥの各工程の、ガスの総流量の差を±
５０％以下に抑える、請求項１に記載の配線層のドライ
エッチング方法。 - 【請求項１０】 前記各工程の切替え時に、還元ガスを
含む混合ガスを入れる工程を、少なくとも１以上入れ
る、請求項１、２または３に記載の配線層のドライエッ
チング方法。 - 【請求項１１】 前記配線層は、ポリシリコン、ＷＳｉ
／ポリシリコン、Ｗ／ポリシリコン、Ｗ、Ｒｕ、Ｐｔ、
Ｉｒ、Ｔｉ、ＴｉＮ、ＴｉＷ、Ａｌ、ＡｌＳｉ、ＡｌＳ
ｉＣｕ、ＡｌＣｕ、ＴａまたはＴａＮを含み、 前記ポリシリコンは、アモルファスシリコンまたはドー
プされたシリコンを含む、請求項１から１０のいずれか
１項に記載の、配線層のドライエッチング方法。 - 【請求項１２】 配線層の上に、該配線層をパターニン
グするためのマスクが形成された半導体基板を準備する
工程と、 前記配線層の表面に生じている変質層を除去するＢＴ工
程と、 前記マスクを用いて、前記配線層をドライエッチングす
るＭＥ工程とを備え、 前記ＢＴ工程と前記ＭＥ工程との切替え時、真空引きを
せずに、連続放電を行なう半導体装置の製造方法。 - 【請求項１３】 配線層の上に、該配線層をパターニン
グするためのマスクが形成された半導体基板を準備する
工程と、 前記配線層の表面に生じている変質層を除去するＢＴ工
程と、 前記マスクを用いて、前記配線層をドライエッチングす
るＭＥ工程とを備え、前記ＢＴ工程と前記ＭＥ工程との
切替え時、真空引きをせずに、連続放電を行なう方法に
よって得られた半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148804A JP2002343798A (ja) | 2001-05-18 | 2001-05-18 | 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置 |
| US10/118,375 US6740598B2 (en) | 2001-05-18 | 2002-04-09 | Wiring layer dry etching method and semiconductor device manufacturing method |
| DE10215764A DE10215764A1 (de) | 2001-05-18 | 2002-04-10 | Verdrahtungsschicht-Trockenätzverfahren und Halbleitervorrichtung-Herstellungsverfahren |
| TW091107706A TW541579B (en) | 2001-05-18 | 2002-04-16 | Wiring layer dry etching method and semiconductor device manufacturing method |
| KR10-2002-0020968A KR100449134B1 (ko) | 2001-05-18 | 2002-04-17 | 배선층의 드라이 에칭 방법 및 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148804A JP2002343798A (ja) | 2001-05-18 | 2001-05-18 | 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002343798A true JP2002343798A (ja) | 2002-11-29 |
Family
ID=18994056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001148804A Pending JP2002343798A (ja) | 2001-05-18 | 2001-05-18 | 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6740598B2 (ja) |
| JP (1) | JP2002343798A (ja) |
| KR (1) | KR100449134B1 (ja) |
| DE (1) | DE10215764A1 (ja) |
| TW (1) | TW541579B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311431A (ja) * | 2006-05-16 | 2007-11-29 | Nec Corp | 積層膜パターン形成方法及びゲート電極形成方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358171B2 (en) * | 2001-08-30 | 2008-04-15 | Micron Technology, Inc. | Method to chemically remove metal impurities from polycide gate sidewalls |
| US6943119B2 (en) * | 2003-12-01 | 2005-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash process for stacking poly etching |
| US7442319B2 (en) * | 2005-06-28 | 2008-10-28 | Micron Technology, Inc. | Poly etch without separate oxide decap |
| US20070056930A1 (en) * | 2005-09-14 | 2007-03-15 | International Business Machines Corporation | Polysilicon etching methods |
| JP4908824B2 (ja) * | 2005-11-11 | 2012-04-04 | ローム株式会社 | 半導体装置の製造方法 |
| KR100688362B1 (ko) * | 2005-11-23 | 2007-03-02 | 한진엘리베이터(주) | 엘리베이터의 구동장치 |
| JP4865361B2 (ja) * | 2006-03-01 | 2012-02-01 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
| US9153453B2 (en) | 2011-02-11 | 2015-10-06 | Brookhaven Science Associates, Llc | Technique for etching monolayer and multilayer materials |
| WO2018179352A1 (ja) * | 2017-03-31 | 2018-10-04 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法および記録媒体 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275574A (ja) * | 1993-03-18 | 1994-09-30 | Sony Corp | ドライエッチング方法 |
| JPH08316207A (ja) * | 1995-05-19 | 1996-11-29 | Sony Corp | 配線形成方法 |
| JPH0982687A (ja) * | 1995-09-19 | 1997-03-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3315719A1 (de) * | 1983-04-29 | 1984-10-31 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von strukturen von aus metallsiliziden bzw. silizid-polysilizium bestehenden doppelschichten fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen |
| JP3038984B2 (ja) | 1991-05-09 | 2000-05-08 | ソニー株式会社 | ドライエッチング方法 |
| JPH08274073A (ja) * | 1995-03-31 | 1996-10-18 | Sony Corp | アルミニウム系金属膜のエッチング方法 |
| US5667630A (en) * | 1995-04-28 | 1997-09-16 | Vanguard International Semiconductor Corporation | Low charge-up reactive ion metal etch process |
| US5780315A (en) * | 1995-09-11 | 1998-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd | Dry etch endpoint method |
| JP3897372B2 (ja) * | 1996-03-01 | 2007-03-22 | 芝浦メカトロニクス株式会社 | 金属膜のエッチング方法 |
| KR100230981B1 (ko) * | 1996-05-08 | 1999-11-15 | 김광호 | 반도체장치 제조공정의 플라즈마 식각 방법 |
| JP3533876B2 (ja) * | 1997-03-19 | 2004-05-31 | 株式会社日立製作所 | 揮発性元素を含む炭化水素燃料の生成ガス浄化方法 |
| KR20000076861A (ko) * | 1999-05-12 | 2000-12-26 | 호리이케야스히로 | 웨이퍼 에칭방법 |
| JP2001156045A (ja) * | 1999-11-26 | 2001-06-08 | Kawasaki Steel Corp | 半導体装置の製造方法および製造装置 |
-
2001
- 2001-05-18 JP JP2001148804A patent/JP2002343798A/ja active Pending
-
2002
- 2002-04-09 US US10/118,375 patent/US6740598B2/en not_active Expired - Fee Related
- 2002-04-10 DE DE10215764A patent/DE10215764A1/de not_active Withdrawn
- 2002-04-16 TW TW091107706A patent/TW541579B/zh not_active IP Right Cessation
- 2002-04-17 KR KR10-2002-0020968A patent/KR100449134B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275574A (ja) * | 1993-03-18 | 1994-09-30 | Sony Corp | ドライエッチング方法 |
| JPH08316207A (ja) * | 1995-05-19 | 1996-11-29 | Sony Corp | 配線形成方法 |
| JPH0982687A (ja) * | 1995-09-19 | 1997-03-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311431A (ja) * | 2006-05-16 | 2007-11-29 | Nec Corp | 積層膜パターン形成方法及びゲート電極形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6740598B2 (en) | 2004-05-25 |
| DE10215764A1 (de) | 2002-12-05 |
| KR20020088350A (ko) | 2002-11-27 |
| TW541579B (en) | 2003-07-11 |
| US20020173150A1 (en) | 2002-11-21 |
| KR100449134B1 (ko) | 2004-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8921189B2 (en) | Method for fabricating semiconductor device | |
| JP2001358218A (ja) | 有機膜のエッチング方法及び素子の製造方法 | |
| KR100449134B1 (ko) | 배선층의 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| JP3897372B2 (ja) | 金属膜のエッチング方法 | |
| KR100332517B1 (ko) | 에칭 방법 및 에칭 마스크 | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| JP2004165555A (ja) | 半導体装置の製造方法 | |
| US7226867B2 (en) | Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas | |
| US6005277A (en) | ARC layer enhancement for reducing metal loss during via etch | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| US20070045227A1 (en) | Method of stripping photoresist | |
| JP2006165189A (ja) | 半導体装置の製造方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JP3696655B2 (ja) | 配線形成方法 | |
| JP3371180B2 (ja) | 配線形成方法 | |
| JPH07263406A (ja) | 半導体装置の製造方法 | |
| JPH09246245A (ja) | 半導体装置の製造方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| US20020132478A1 (en) | Method for selectively etching silicon and/or metal silicides | |
| JP2725695B2 (ja) | 半導体装置の製造方法 | |
| KR100336837B1 (ko) | 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법 | |
| JP3028306B2 (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
| JP2001007085A (ja) | ドライエッチング方法 | |
| JPH0963988A (ja) | 高融点金属含有膜のエッチング方法並びにそれを用いた半導体装置およびその製造方法 | |
| JP2000311885A (ja) | 金属積層配線を有する半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100129 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |