JP2001007085A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JP2001007085A JP2001007085A JP11174097A JP17409799A JP2001007085A JP 2001007085 A JP2001007085 A JP 2001007085A JP 11174097 A JP11174097 A JP 11174097A JP 17409799 A JP17409799 A JP 17409799A JP 2001007085 A JP2001007085 A JP 2001007085A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- layer
- layers
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
層に重ねた積層のドライエッチング方法において、異方
性形状の確保とエッチングダメージの軽減とを可能にす
る。 【解決手段】 絶縁膜12の上にポリSi層14及びW
Si2層の積層を形成した後、WSi2層の上にレジス
ト層18a,18bを大間隔で、レジスト層18b〜1
8dを小間隔でそれぞれ形成する。Cl2/O2ガスの
プラズマでWSi2層をジャストエッチングした後、H
Br/Cl2/O2ガスのプラズマにより反応生成物で
サイドエッチングを抑制しつつオーバーエッチングを行
なってWSi2層16e,16fを除去することにより
層18a〜18dに対応するWSi2層16a〜16d
を得る。HBr/Cl2/O2ガスのプラズマにより反
応生成物でサイドエッチングを抑制しつつ層14を選択
的にエッチングする。本方法は、W系導電材の単層にも
応用できる。
Description
ン)、WSi2(タングステンシリサイド)等のW系導
電材層をポリSi(シリコン)層に重ねた積層又はW系
導電材の単層をドライエッチングする方法に関し、特に
Cl(塩素)含有ガスとO2(酸素)ガスとの混合ガス
をエッチングガスとするドライエッチングによりW系導
電材層をジャストエッチングした後該混合ガスにBr
(臭素)含有ガス又はI(ヨウ素)含有ガスを添加して
オーバーエッチングを行なうことにより異方性形状の確
保とエッチングダメージの軽減とを可能にしたものであ
る。
積層(Wポリサイド層)を用いる配線形成法としては、
図11〜13に示すような方法が知られている(例え
ば、特開平7−94469号公報参照)。
を覆うゲート酸化膜2の上にポリSi層3及びWSi2
層4を順次に堆積形成した後、WSi2層4の上にホト
リソグラフィ処理によりレジスト層5a〜5dを形成す
る。レジスト層5a,5bは、疎パターン領域aにおい
て大きな間隔で配置し、レジスト層5b〜5dは、密パ
ターン領域bにおいて小さな間隔で配置する。
(例えばS2F6ガス)を用いるプラズマエッチングに
よりポリSi層3及びWSi2層4の積層を疎パターン
領域aにて厚さがゼロ又はその近傍の値になるようにジ
ャストエッチングする。この結果、レジスト層5a〜5
dにそれぞれ対応したパターンを有するWSi2層4a
〜4dが残存する。また、密パターン領域bでは、いわ
ゆるRIElag現象(又はマイクロローディング効
果)によりエッチング速度が低下するため、疎パターン
領域aにおけるポリSi層3の被エッチング部3eに比
べてポリSi層3の被エッチング部3fが厚く残存す
る。
HBrガス)及びO2ガスの混合ガスを用いるプラズマ
エッチングによりオーバーエッチングを行なってポリS
i層3における3e,3f等の被エッチング部を除去す
る。HBr等のBr系ガスとO2ガスとの混合ガスを用
いるプラズマエッチングは、ゲート酸化膜2に対するポ
リSi層3の選択性が高い。オーバーエッチングの結果
として、レジスト層5a〜5dにそれぞれ対応したパタ
ーンを有するポリSi層3a〜3dが残存する。オーバ
ーエッチング時には、パターン側壁に付着した反応生成
物がWSi2層4a〜4d及びポリSi層3a〜3dの
サイドエッチングを抑制するので、4a/3a,4b/
3b,4c/3c,4d/3d等の積層に異方性形状を
持たせることができる。オーバーエッチングの後は、レ
ジスト層5a〜5dを除去する。4a/3a等の積層
は、ゲート電極乃至配線層として使用される。
図14〜16に示すような方法が提案されている。
板6の表面を覆うシリコンオキサイド等の絶縁膜7の上
にW層8を形成する。そして、W層8の上にレジスト層
9a,9bを互いに接近させて形成する。
6を用いるプラズマエッチングによりW層8をレジスト
層9a,9b間の間隔より広いレジスト不存在領域にて
厚さがゼロ又はその近傍の値になるようにジャストエッ
チングする。この結果、レジスト層9a,9bにそれぞ
れ対応したW層8a,8bが残存すると共に、W層8
a,8bの間にはRIElag現象により薄いW層8c
が残存する。
いて図15の工程と同様のプラズマエッチングによりオ
ーバーエッチングを行なってW層8cを除去し、W層8
a,8bを残存させる。この後、レジスト層9a,9b
を除去する。W層8a,8bは、配線層として使用され
る。
チング工程において、異方性エッチングを行なうには、
基板に入射するイオンのエネルギーを高くしたり、基板
の温度を低くしたりする必要がある。また、反応生成物
でサイドエッチングを抑制して異方性形状を確保する方
法も提案されている。例えば、特開平7−147271
号公報には、SF6にN2やNH3を添加したガスのプ
ラズマでW層をエッチングすることにより反応生成物で
あるWNによりサイドエッチングを抑制することが示さ
れている。特開平10−326774号公報にも、SF
6にCHF3及びN2を添加したガスのプラズマでW層
をエッチングする方法が示されている。特開平7−16
9744号公報には、W層の下にTi又はTi化合物の
膜を敷き、エッチング活性種であるFとTiとの反応で
生成される低蒸気圧のフッ化チタンでサイドエッチング
を抑制することが示されている。
よると、下地にエッチングダメージが生じやすい。すな
わち、図13のオーバーエッチング工程では、前述した
ようにゲート酸化膜2に対するポリSi層3の選択比が
高いものの、図12のジャストエッチング工程では、フ
ッ素系ガスのプラズマでエッチングを行なうので、ゲー
ト酸化膜2に対するポリSi層3の選択比が低く、ゲー
ト酸化膜2がエッチングされることがある。これを防ぐ
には、ポリSi層3の厚さがゼロになる前にジャストエ
ッチングを停止するように工程管理を厳しくする必要が
ある。また、ゲート絶縁膜2を含むゲート部は、図12
のジャストエッチング時及び図13のオーバーエッチン
グ時にプラズマにさらされるので、イオン衝撃によるダ
メージを受けやすい。
素系ガスのプラズマでエッチングを行なうので、絶縁膜
7を構成するシリコンオキサイドに対するWの選択比が
低く、図16に示すようにオーバーエッチングの際に絶
縁膜7がW層8a,8bの側方でエッチングされる。こ
のため、配線段差が大きくなる不都合がある。
つエッチングダメージを軽減することができる新規なド
ライエッチング方法を提供することにある。
ライエッチング方法は、基板を覆う絶縁膜の上に、ポリ
シリコン層にタングステン系導電材層を重ねた積層を形
成する工程と、前記タングステン系導電材層の上に複数
のレジスト層を互いに接近させて形成する工程と、塩素
含有ガス及び酸素ガスの混合ガスをエッチングガスとし
且つ前記複数のレジスト層をマスクとするドライエッチ
ングにより前記タングステン系導電材層をその厚さが前
記複数のレジスト層の間の間隔より広いレジスト不存在
領域にてゼロ又はその近傍の値になるようにエッチング
する工程と、少なくとも臭素含有ガス又はヨウ素含有ガ
スと酸素ガスとを含む混合ガスをエッチングガスとし且
つ前記複数のレジスト層をマスクとするドライエッチン
グにより反応生成物で前記タングステン系導電材層のサ
イドエッチングを抑制しつつ前記複数のレジスト層の間
のタングステン系導電材を除去することにより前記複数
のレジスト層にそれぞれ対応したパターンを有する複数
のタングステン系導電材層を形成する工程と、臭素含有
ガス又はヨウ素含有ガスと塩素含有ガスと酸素ガスとの
混合ガスをエッチングガスとし且つ前記複数のレジスト
層及び前記複数のタングステン系導電材層をマスクとす
るドライエッチングにより前記ポリシリコン層を選択的
に除去することにより前記複数のレジスト層にそれぞれ
対応したパターンを有する複数のポリシリコン層を形成
する工程とを含むものである。
l2等の塩素含有ガス及びO2ガスの混合ガスをエッチ
ングガスとするドライエッチングによりW,WSi2等
のW系導電材層をジャストエッチングした後該混合ガス
にHBr等の臭素含有ガス(又はヨウ素含有ガス)を添
加してW系導電材のオーバーエッチングを行ない、この
後ポリSi単層のドライエッチングを行なう。オーバー
エッチングでは、O2ガスの流量割合を高く設定するこ
とによりポリSiに対するW系導電材の選択比を高くす
ることができ、W系導電材を選択的に除去することが可
能となる。また、オーバーエッチングでは、臭素含有ガ
ス(又はヨウ素含有ガス)の流量割合を所定の値に設定
することによりW系導電材について異方性形状を確保し
つつエッチングを行なうことができる。さらに、ジャス
トエッチング及びオーバーエッチングは、下地膜として
の絶縁膜の上にポリSi層が存在する状態で行なわれる
ので、下地膜(絶縁膜)がエッチングされたり、イオン
衝撃にさらされたりすることがなく、エッチングダメー
ジの軽減が可能となる。
基板を覆う絶縁膜の上にタングステン系導電材層を形成
する工程と、前記タングステン系導電材層の上に複数の
レジスト層を互いに接近させて形成する工程と、塩素含
有ガス及び酸素ガスの混合ガスをエッチングガスとし且
つ前記複数のレジスト層をマスクとするドライエッチン
グにより前記タングステン系導電材層をその厚さが前記
複数のレジスト層の間の間隔より広いレジスト不存在領
域にてゼロ又はその近傍の値になるようにエッチングす
る工程と、臭素含有ガス又はヨウ素含有ガスと塩素含有
ガスと酸素ガスとの混合ガスをエッチングガスとし且つ
前記複数のレジスト層をマスクとするドライエッチング
により反応生成物で前記タングステン系導電材層のサイ
ドエッチングを抑制しつつ前記複数のレジスト層の間の
タングステン系導電材を除去することにより前記複数の
レジスト層にそれぞれ対応したパターンを有する複数の
タングステン系導電材層を形成する工程とを含むもので
ある。
l2等の塩素含有ガス及びO2ガスの混合ガスをエッチ
ングガスとするドライエッチングによりW,WSi2等
のW系導電材層をジャストエッチングした後該混合ガス
にHBr等の臭素含有ガス(又はヨウ素含有ガス)を添
加してW系導電材のオーバーエッチングを行なう。ジャ
ストエッチング及びオーバーエッチングのいずれにおい
ても、塩素含有ガス及びO2ガスの混合ガスをエッチン
グガスとして用いるので、下地膜としての絶縁膜を構成
するシリコンオキサイド等に対する選択比が向上し、下
地膜(絶縁膜)のエッチングを抑制することができる。
また、オーバーエッチングでは、臭素含有ガス(又はヨ
ウ素含有ガス)の添加によりW系導電材のサイドエッチ
ングが抑制されるので、良好な異方性形状を得ることが
できる。
態に係る配線形成法を示すものである。
10の表面に熱酸化法等によりシリコンオキサイドから
なるゲート絶縁膜12を形成する。ゲート絶縁膜12の
上には、CVD(ケミカル・ベーパー・デポジション)
法等によりポリSi層14及びWSi2層16を順次に
堆積形成する。ポリSi層14及びWSi2層16は、
ゲート電極乃至配線層を形成するためのもので、ポリS
i層14は、導電型決定不純物のドーピングにより低抵
抗化されている。
グラフィ処理により所望のゲート電極・配線パターンに
従ってレジスト層18a〜18dを形成する。レジスト
層18a,18bは、疎パターン領域Aにおいて大きな
間隔で配置し、レジスト層18b〜18dは、密パター
ン領域Bにおいて小さな間隔で配置する。
の混合ガス(Cl2/O2ガス)を用いるプラズマエッ
チングによりWSi2層16を疎パターン領域Aにて厚
さがゼロ又はその近傍の値になるようにジャストエッチ
ングする。このときのエッチングは、一例として図4の
ECR(電子サイクロトロン共鳴)型プラズマエッチン
グ装置を用いて行ない、エッチング条件は、 圧力:1mTorr マイクロ波電力:1000W 高周波電力:50W ガス流量:Cl2/O2=50/10sccm とした。
ト層18a〜18bにそれぞれ対応したパターンを有す
るWSi2層16a〜16dが残存する。また、密パタ
ーン領域Bでは、RIElag現象によりエッチング速
度が低下するため、比較的薄いWSi2層16e及び1
6fがWSi2層16b,16cの間及びWSi2層1
6c,16dの間にそれぞれ残存する。
添加したHBr/Cl2/O2ガスを用いるプラズマエ
ッチングによりオーバーエッチングを行なってWSi2
層16e,16fを除去する。このときのエッチング
は、一例として図4のエッチング装置を用いて行ない、
エッチング条件は、 圧力:1mTorr マイクロ波電力:1000W 高周波電力:50W ガス流量:HBr/Cl2/O2=8.5/21.5/
20sccm とした。
を高くしたのは、ポリSiに対するWSi2の選択比を
高くして16e,16f等のWSi2層の除去を容易に
するためである。このようにO2流量割合の高いCl2
/O2エッチングプロセスでは、Wが蒸気圧の高いWO
Cl4となってWSi2層16a〜16dの側壁をエッ
チング(サイドエッチング)し、WSi2層16a〜1
6dの異方性形状が損なわれる。そこで、オーバーエッ
チング時には、Cl2/O2ガスにHBrを添加して蒸
気圧の低いWOBr4やWBr5を生成させてWSi2
層16a〜16dの側壁に保護膜を形成しつつ(サイド
エッチングを抑制しつつ)エッチングを行なう。この結
果、WSi2層16a〜16dの異方性形状が確保され
る。また、ジャストエッチング及びオーバーエッチング
は、ゲート絶縁膜12上にポリSi層14が存在する状
態で行なわれるので、ゲート絶縁膜12がエッチングさ
れたり、イオン衝撃にさらされたりすることがなく、エ
ッチングダメージが軽減される。
スを用いるプラズマエッチングによりレジスト層18a
〜18d及びWSi2層16a〜16dをマスクとして
ポリSi層14を選択的にエッチングする。このエッチ
ングは、一例として図4のエッチング装置を用いて行な
い、エッチング条件は、 圧力:2mTorr マイクロ波電力:1000W 高周波電力:35W ガス流量:HBr/Cl2/O2=100/5/5sc
cm とした。エッチング条件の他の例としては、Cl2等の
塩素含有ガスを用いないものも可能であり、マイクロ波
電力:800〜1500W、ガス流量:HBr/O2=
100/5sccmとすることができる。
して、レジスト層18a〜18dにそれぞれ対応したパ
ターンを有するポリSi層14a〜14dが残存する。
ポリSiエッチング時には、SiOx,SiBrx等の
反応生成物がWSi2層16a〜16d及びポリSi層
14a〜14dのサイドエッチングを抑制するので、1
6a/14a,16b/14b,16c/14c,16
d/14d等の積層に良好な異方性形状を持たせること
ができる。ポリSiは、WSi2に比べてRIElag
が少なく、エッチングしやすい。ポリSiエッチングの
後は、周知のアッシング処理によりレジスト層18a〜
18dを除去する。16a/14a等のWSi2/ポリ
Si積層は、ゲート電極乃至配線層として使用される。
ズマエッチングがWSi2/ポリSi積層(Wポリサイ
ド層)のエッチングにおいてポリSiに対するWSi2
の選択比を高く設定可能である点に着目し、図4のエッ
チング装置を用いて種々の実験を行なった。
ズマ室22a及び反応室22bからなっている。反応室
22bの底部には、試料台(電極)24が設けられてお
り、試料台24の上面には、被処理ウエハ26が載置さ
れる。
れ、例えば13.56MHzの高周波電力が供給され
る。反応室22bは、図示しないガス供給源に接続され
ると共に排気装置VACに接続される。
マイクロ波電源からマイクロ波導入窓30を介して例え
ば2.45GHzのマイクロ波MWが供給される。窓3
0は、通常、石英で構成される。処理室20の上部を取
囲むようにソレノイドコイル32が設けられている。
2ガスのプラズマでWSi2及びポリSiのエッチング
を行ない、WSi2/ポリSi選択比のO2流量割合依
存性を調べた結果を図5に示す。実験には、シリコン基
板上にシリコンオキサイド膜を介してWSi2層を堆積
形成したサンプルを9個含む第1のサンプル群と、シリ
コン基板上にシリコンオキサイド膜を介してポリSi層
を堆積形成したサンプルを9個含む第2のサンプル群と
を用いた。各シリコン基板の直径は、200mmとし
た。各サンプルを図4のエッチング装置内に被処理ウエ
ハ26として挿入し、エッチングを行なった。エッチン
グ条件は、 圧力:1mTorr マイクロ波電力:1400W 高周波電力:50W ガス流量:Cl2+O2=50sccm とした。
いては、O2流量割合を0,10,20,22,24,
26,28,30,40%のように変化させ、各サンプ
ル毎にWSi2のエッチング速度を求めた。その結果を
図5にて線Pで示す。また、第2のサンプル群中の9個
のサンプルについては、O2流量割合を第1のサンプル
群の場合と同様に変化させ、各サンプル毎にポリSiの
エッチング速度を求めた。その結果を図5にて線Qで示
す。
プル群と第2のサンプル群とでO2流量割合が同じサン
プル毎にWSi2のエッチング速度/ポリSiのエッチ
ング速度の比を求めることにより算出した。その結果を
図5にて線Rで示す。
を30%以上にすれば、ほぼWSi 2のみがエッチング
されるプロセス条件になることがわかる。図2のオーバ
ーエッチングでは、O2の流量割合を40%としたの
で、狭いスペースに残存した16e,16f等のWSi
2層を効率的に除去することができる。その結果、WS
i2のRIElag現象に基づくエッチング速度のパタ
ーン依存性をキャンセルすることができる。
るプラズマエッチングにおけるWSi2サイドエッチン
グ量のHBr流量割合依存性を調べた結果を示すもので
ある。実験には、直径200mmのシリコン基板上にシ
リコンオキサイド膜を介してWSi2/ポリSi積層
(Wポリサイド層)を形成したサンプルを4個用いた。
各サンプルには、図1の密パターン領域Bに示すように
ライン/スペース=1.0/0.6μmのパターンに従
って多数のレジスト層を並設した。このようにレジスト
層を設けた各サンプルを図4のエッチング装置内に被処
理ウエハ26として挿入し、エッチングを行なった。エ
ッチング条件は、 圧力:1mTorr マイクロ波電力:1400W 高周波電力:50W ガス流量:Cl2+HBr=30sccm,O2=20
sccm とした。ここで、O2流量割合は、図1でWSi2/ポ
リSi選択比が無限大となる40%である。
rのうちHBrを0,10,20,30%のように変化
させ、各サンプル毎にWSi2のサイドエッチング量S
(μm)を求めた。サイドエッチング量Sは、図7にW
Si2層16aに関して例示するようにS=頂面で測定
した幅Wtop−底面で測定した幅Wbotとして求め
ることができる。S<0は順テーパ形状を、S>0はサ
イドエッチ形状(逆テーパ形状)をそれぞれ表わす。
17%でサイドエッチングがゼロとなり、垂直な異方性
エッチング形状が得られることがわかる。しかしなが
ら、HBr流量割合17%の条件にすると、ライン/ス
ペースパターンでは垂直形状が得られるものの、孤立ラ
インでは側壁に多量の反応生成物が付着するため、順テ
ーパ形状になってしまう。
るプラズマエッチングでジャストエッチングを行なうよ
うにしたので、HBr/Cl2/O2プロセスで起こっ
たような孤立ラインでの順テーパ形状の発生を防ぐこと
ができる。また、高O2流量のHBr/Cl2/O2ガ
スプラズマエッチングプロセスを用いてWSi2のオー
バーエッチングを行なうようにしたので、ポリSiに対
するWSi2の選択比を高く保ちながら、狭いスペース
に残存したWSi2のみをエッチング除去することがで
き、しかもHBrの添加効果によりWSi2のサイドエ
ッチングを防ぐことができる。
係る配線形成法を示すものである。
40の表面を覆うシリコンオキサイド等の絶縁膜42の
上にW層44をスパッタ法等により形成する。そして、
W層44の上に所望の配線パターンに従ってレジスト層
46a,46bを互いに接近させて形成する。
るプラズマエッチングによりW層44をレジスト層46
a,46bの間隔より広いレジスト不存在領域で厚さが
ゼロ又はその近傍の値になるようにジャストエッチング
する。このときのエッチングは、図2で述べたジャスト
エッチングと同様の条件で行なうことができる。ジャス
トエッチングの結果として、レジスト層46a,46b
にそれぞれ対応したW層44a,44bが得られると共
に、W層44a,44bの間にはRIElag現象によ
り薄いW層44cが残存する。
Brを添加したHBr/Cl2/O 2ガスを用いるプラ
ズマエッチングによりオーバーエッチングを行なってW
層44cを除去し、W層44a,44bを残存させる。
このときのエッチングは、図2で述べたオーバーエッチ
ングと同様の条件で行なうことができる。オーバーエッ
チングの後は、レジスト層46a,46bをアッシング
処理等により除去する。W層44a,44bは、配線層
として使用される。
/O2ガスをエッチングガスとして用いるので、絶縁膜
42を構成するシリコンオキサイドに対するWの選択比
が向上する。従って、絶縁膜42の膜減りや配線段差の
増大を防止することができる。また、図10のオーバー
エッチングでは、HBrの添加によりW層44a,44
bのサイドエッチングが抑制されるので、W層の形状劣
化(逆テーパ形状等)を防ぐことができる。
は、W層44の代りにWSi2層を用いて実施してもよ
く、上記したと同様の作用効果が得られる。
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、次のような変更が可能である。
2に限らず、W合金を用いてもよい。タングステンシリ
サイドとしては、WSi2のように化学量論的なものに
限らず、非化学量論的なものを用いてもよく、一般的に
はWSixを使用可能である。
らず、Br2,BBr3,CBr4,SiBr4等を用
いてもよい。Br2等のガスの添加量は、プラズマ中に
存在するBr原子の量が前記実施形態で示したHBrの
場合と同等になるように設定すればよい。また、臭素含
有ガスの代りに、HI,I2,BI3,CI4,SiI
4等のヨウ素含有ガスを用いてもよい。HBr又はHI
等のガスあるいはO2ガスについて、添加量の最適値
は、被エッチング膜の膜質に依存する(例えば、成膜方
法、成膜後の処理条件、成膜装置等に依存する)ので、
被エッチング膜毎に調整するのが望ましい。
る場合、W系導電材層の上に予めTiN,TiON等の
反射防止膜を設けておいてもよい。また、W系導電材層
とポリSi層との間にWN層等を介在させておいてもよ
い。
系ガス及び酸素ガスの混合ガスをエッチングガスとする
ドライエッチングによりW系導電材層をジャストエッチ
ングした後該混合ガスに臭素含有ガス(又はヨウ素含有
ガス)を添加してW系導電材のオーバーエッチングを行
ない、この後ポリSi単層のドライエッチングを行なう
ようにしたので、異方性形状を確保しつつエッチングダ
メージを軽減することができ、歩留りが向上する効果が
得られる。
スをエッチングガスとするドライエッチングによりW系
導電材層をジャストエッチングした後該混合ガスに臭素
含有ガス(又はヨウ素含有ガス)を添加してW系導電材
のオーバーエッチングを行なうようにしたので、異方性
形状を確保しつつ下地絶縁膜のエッチングを抑制するこ
とができ、歩留りが向上する効果が得られる。
けるレジスト層形成工程を示す基板断面図である。
チング工程及びオーバーエッチング工程を示す基板断面
図である。
及びレジスト層除去工程を示す基板断面図である。
ング装置を示す断面図である。
グにおける選択比(WSi2/ポリSi)のO2流量割
合依存性を示すグラフである。
エッチングにおけるWSi2サイドエッチング量のHB
r流量割合依存性を示すグラフである。
WSi2層のサイドエッチング状況を示す断面図であ
る。
おけるレジスト層形成工程を示す基板断面図である。
工程を示す基板断面図である。
を示す基板断面図である。
層形成工程を示す基板断面図である。
層のジャストエッチング工程を示す基板断面図である。
程及びレジスト層除去工程を示す基板断面図である。
ト層形成工程を示す基板断面図である。
ング工程を示す基板断面図である。
程を示す基板断面図である。
ポリSi層,16:WSi2層、18a〜18d,46
a,46b:レジスト層、44:W層。
Claims (2)
- 【請求項1】基板を覆う絶縁膜の上に、ポリシリコン層
にタングステン系導電材層を重ねた積層を形成する工程
と、 前記タングステン系導電材層の上に複数のレジスト層を
互いに接近させて形成する工程と、 塩素含有ガス及び酸素ガスの混合ガスをエッチングガス
とし且つ前記複数のレジスト層をマスクとするドライエ
ッチングにより前記タングステン系導電材層をその厚さ
が前記複数のレジスト層の間の間隔より広いレジスト不
存在領域にてゼロ又はその近傍の値になるようにエッチ
ングする工程と、 臭素含有ガスはヨウ素含有ガスと塩素含有ガスと酸素ガ
スとの混合ガスをエッチングガスとし且つ前記複数のレ
ジスト層をマスクとするドライエッチングにより反応生
成物で前記タングステン系導電材層のサイドエッチング
を抑制しつつ前記複数のレジスト層の間のタングステン
系導電材を除去することにより前記複数のレジスト層に
それぞれ対応したパターンを有する複数のタングステン
系導電材層を形成する工程と、 少なくとも臭素含有ガス又はヨウ素含有ガスと酸素ガス
とを含む混合ガスをエッチングガスとし且つ前記複数の
レジスト層及び前記複数のタングステン系導電材層をマ
スクとするドライエッチングにより前記ポリシリコン層
を選択的に除去することにより前記複数のレジスト層に
それぞれ対応したパターンを有する複数のポリシリコン
層を形成する工程とを含むドライエッチング方法。 - 【請求項2】基板を覆う絶縁膜の上にタングステン系導
電材層を形成する工程と、 前記タングステン系導電材層の上に複数のレジスト層を
互いに接近させて形成する工程と、 塩素含有ガス及び酸素ガスの混合ガスをエッチングガス
とし且つ前記複数のレジスト層をマスクとするドライエ
ッチングにより前記タングステン系導電材層をその厚さ
が前記複数のレジスト層の間の間隔より広いレジスト不
存在領域にてゼロ又はその近傍の値になるようにエッチ
ングする工程と、 臭素含有ガス又はヨウ素含有ガスと塩素含有ガスと酸素
ガスとの混合ガスをエッチングガスとし且つ前記複数の
レジスト層をマスクとするドライエッチングにより反応
生成物で前記タングステン系導電材層のサイドエッチン
グを抑制しつつ前記複数のレジスト層の間のタングステ
ン系導電材を除去することにより前記複数のレジスト層
にそれぞれ対応したパターンを有する複数のタングステ
ン系導電材層を形成する工程とを含むドライエッチング
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17409799A JP4641573B2 (ja) | 1999-06-21 | 1999-06-21 | ドライエッチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17409799A JP4641573B2 (ja) | 1999-06-21 | 1999-06-21 | ドライエッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001007085A true JP2001007085A (ja) | 2001-01-12 |
JP4641573B2 JP4641573B2 (ja) | 2011-03-02 |
Family
ID=15972608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17409799A Expired - Fee Related JP4641573B2 (ja) | 1999-06-21 | 1999-06-21 | ドライエッチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4641573B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100437832B1 (ko) * | 2001-12-28 | 2004-06-30 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
KR100716200B1 (ko) | 2006-05-08 | 2007-05-10 | 삼성전기주식회사 | 잉크젯 헤드의 고유주파수 검출방법 및 검출장치 |
US7265058B2 (en) | 2002-10-09 | 2007-09-04 | Rohm Co., Ltd. | Method of manufacturing semiconductor device |
-
1999
- 1999-06-21 JP JP17409799A patent/JP4641573B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100437832B1 (ko) * | 2001-12-28 | 2004-06-30 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
US7265058B2 (en) | 2002-10-09 | 2007-09-04 | Rohm Co., Ltd. | Method of manufacturing semiconductor device |
KR100716200B1 (ko) | 2006-05-08 | 2007-05-10 | 삼성전기주식회사 | 잉크젯 헤드의 고유주파수 검출방법 및 검출장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4641573B2 (ja) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6232209B1 (en) | Semiconductor device and manufacturing method thereof | |
KR20030066673A (ko) | 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법 | |
KR20080086686A (ko) | 반도체 소자의 제조방법 | |
US5164331A (en) | Method of forming and etching titanium-tungsten interconnects | |
US5651856A (en) | Selective etch process | |
JP3028312B2 (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
US6103631A (en) | Method of manufacturing semiconductor device | |
JP2004503106A (ja) | 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法 | |
JP4562482B2 (ja) | 強誘電体キャパシタ構造およびその作製方法 | |
KR100316028B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
US6461969B1 (en) | Multiple-step plasma etching process for silicon nitride | |
JP4641573B2 (ja) | ドライエッチング方法 | |
JP3108929B2 (ja) | ドライエッチング方法 | |
US20020025673A1 (en) | Method for forming gate by using Co-silicide | |
KR0176714B1 (ko) | 드라이에칭방법 | |
JPH08339987A (ja) | 配線形成方法 | |
US20020009889A1 (en) | Semiconductor manufacturing process and semiconductor device | |
JPH09246245A (ja) | 半導体装置の製造方法 | |
JP2005294841A (ja) | 半導体素子の製造方法 | |
JP3028306B2 (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
JPH08274077A (ja) | プラズマエッチング方法 | |
JP3033128B2 (ja) | ドライエッチング方法 | |
JPH11135481A (ja) | エッチング方法 | |
JP2762972B2 (ja) | 半導体装置の製造方法 | |
JP3187020B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080729 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081118 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |