JP3187020B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3187020B2 JP3187020B2 JP37417398A JP37417398A JP3187020B2 JP 3187020 B2 JP3187020 B2 JP 3187020B2 JP 37417398 A JP37417398 A JP 37417398A JP 37417398 A JP37417398 A JP 37417398A JP 3187020 B2 JP3187020 B2 JP 3187020B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- titanium silicide
- gas
- sccm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳトランジス
タ構造及びその製造方法に関し、特にチタンポリサイド
ゲート構造に関する。
タ構造及びその製造方法に関し、特にチタンポリサイド
ゲート構造に関する。
【０００２】
【従来の技術】ＭＯＳ型半導体装置においてはゲート電
極あるいは配線層として不純物をドープしたポリシリコ
ン層が用いられるが、このポリシリコン層の低抵抗化の
目的で、金属シリサイド等を堆積させたポリサイド構造
がとられる。
極あるいは配線層として不純物をドープしたポリシリコ
ン層が用いられるが、このポリシリコン層の低抵抗化の
目的で、金属シリサイド等を堆積させたポリサイド構造
がとられる。
【０００３】図３は、通常行われているチタンポリサイ
ド電極形成工程における工程断面図を示す。
ド電極形成工程における工程断面図を示す。
【０００４】図３に示すように、半導体基板の上にゲー
ト酸化膜101を形成し、その上にリンをドープしたポリ
シリコン102及びチタンシリサイド103を成長させ、さら
にシリコン酸化膜105を形成した後に、レジストパター
ン群106を作製する（図３（ａ））。
ト酸化膜101を形成し、その上にリンをドープしたポリ
シリコン102及びチタンシリサイド103を成長させ、さら
にシリコン酸化膜105を形成した後に、レジストパター
ン群106を作製する（図３（ａ））。
【０００５】次いでシリコン酸化膜をパターニングし
（図３（ｂ））、さらにこのシリコン酸化膜パターンに
よりチタンシリサイド及びポリシリコンをエッチング
し、電極作製を行う（図３（ｃ））。
（図３（ｂ））、さらにこのシリコン酸化膜パターンに
よりチタンシリサイド及びポリシリコンをエッチング
し、電極作製を行う（図３（ｃ））。
【０００６】このチタンシリサイドの電極作製工程にお
いて、チタンシリサイド低抵抗化を目的として、チタン
シリサイドをスパッタ成膜後アニールを行う必要があ
る。このアニールにより、チタンシリサイド膜中で、組
成変化が起こり、図３（ａ）に示すように、TiSi2の中
にSiノジュールが生成する。
いて、チタンシリサイド低抵抗化を目的として、チタン
シリサイドをスパッタ成膜後アニールを行う必要があ
る。このアニールにより、チタンシリサイド膜中で、組
成変化が起こり、図３（ａ）に示すように、TiSi2の中
にSiノジュールが生成する。
【０００７】ところが、チタンシリサイドゲート電極上
のハードマスク（SiO2、Si3N4膜）をエッチングするガ
スは、CF4、C4F8などを含むフッ素系ガスを使用してい
るため、下地のチタンシリサイド表面に生成したSiノジ
ュールが選択的にエッチングされ、ピンホールが発生し
てしまう。
のハードマスク（SiO2、Si3N4膜）をエッチングするガ
スは、CF4、C4F8などを含むフッ素系ガスを使用してい
るため、下地のチタンシリサイド表面に生成したSiノジ
ュールが選択的にエッチングされ、ピンホールが発生し
てしまう。
【０００８】チタンシリサイド表面にこのようなピンホ
ールによる凹凸がある場合、エッチングは、この凹凸を
常に再現する形で進行する。すなわち、エッチングのど
の段階においても、表面の凹凸が解消されることなく、
そのまま再現されるのである。
ールによる凹凸がある場合、エッチングは、この凹凸を
常に再現する形で進行する。すなわち、エッチングのど
の段階においても、表面の凹凸が解消されることなく、
そのまま再現されるのである。
【０００９】さらにエッチングを続けると、まず凹部
が、ゲート酸化膜上に到達するが、この時点でエッチン
グを停止すると、凸部がエッチングされずにエッチング
残渣としてゲート酸化膜上に残ってしまう。
が、ゲート酸化膜上に到達するが、この時点でエッチン
グを停止すると、凸部がエッチングされずにエッチング
残渣としてゲート酸化膜上に残ってしまう。
【００１０】この凸部を除去するためにエッチングを続
行すると凹部では、すでにゲート酸化膜表面が、露出し
ており、ゲート酸化膜が局所的にオーバーエッチングさ
れることになる。
行すると凹部では、すでにゲート酸化膜表面が、露出し
ており、ゲート酸化膜が局所的にオーバーエッチングさ
れることになる。
【００１１】つまり、チタンシリサイド表面の凹凸を解
消しないままエッチングを進行させると、エッチング残
渣の発生または局所的なゲート酸化膜の削れが避けられ
ないのである。
消しないままエッチングを進行させると、エッチング残
渣の発生または局所的なゲート酸化膜の削れが避けられ
ないのである。
【００１２】さらに上記問題とは別に、チタンシリサイ
ド膜のエッチングにおいて、エッチングガスとして、HB
r単体を使用した場合、チタンシリサイド中のSiノジュ
ールよりTiSi2の方がエッチレートが早いため、局所的
な削れが発生するという問題があった。
ド膜のエッチングにおいて、エッチングガスとして、HB
r単体を使用した場合、チタンシリサイド中のSiノジュ
ールよりTiSi2の方がエッチレートが早いため、局所的
な削れが発生するという問題があった。
【００１３】
【発明が解決しようとする課題】本発明は、上記課題に
鑑みなされたものであり、チタンシリサイド電極構造を
有する半導体デバイスにおいて、ゲート酸化膜の局所削
れや、チタンシリサイド層の局所的な削れが生じないデ
バイス構造及びその製造方法を提供することを目的とす
る。
鑑みなされたものであり、チタンシリサイド電極構造を
有する半導体デバイスにおいて、ゲート酸化膜の局所削
れや、チタンシリサイド層の局所的な削れが生じないデ
バイス構造及びその製造方法を提供することを目的とす
る。
【００１４】
【課題を解決するための手段】本発明は、チタンポリサ
イドゲート構造を有する半導体装置であって、該チタン
ポリサイドゲート構造が、半導体基板上のゲート酸化膜
を介して、ポリシリコン膜、チタンシリサイド膜、Ｔｉ
Ｎ膜及びハードマスク層が順次積層された積層体である
ことを特徴とする半導体装置に関する。
イドゲート構造を有する半導体装置であって、該チタン
ポリサイドゲート構造が、半導体基板上のゲート酸化膜
を介して、ポリシリコン膜、チタンシリサイド膜、Ｔｉ
Ｎ膜及びハードマスク層が順次積層された積層体である
ことを特徴とする半導体装置に関する。
【００１５】さらに本発明は、チタンポリサイドゲート
構造を有する半導体装置の製造方法であって、半導体基
板上に、ゲート酸化膜を形成する第１の工程と、該ゲー
ト酸化膜上に、ポリシリコン膜を形成する第２の工程
と、該ポリシリコン膜上に、チタンシリサイド膜を形成
する第３の工程と、該チタンシリサイド膜上にＴｉＮ膜
を形成する第４の工程と、該ＴｉＮ膜上にハードマスク
層を形成する第５の工程と、該ハードマスク層を、ドラ
イエッチングによりパターン加工し、ハードマスクパタ
ーンを形成する第６の工程と、該ハードマスクパターン
を用いて、前記ＴｉＮ膜、前記チタンシリサイド膜及び
前記ポリシリコン膜とをドライエッチングによりパター
ン加工する第７の工程とを含むことを特徴とする半導体
装置の製造方法に関する。
構造を有する半導体装置の製造方法であって、半導体基
板上に、ゲート酸化膜を形成する第１の工程と、該ゲー
ト酸化膜上に、ポリシリコン膜を形成する第２の工程
と、該ポリシリコン膜上に、チタンシリサイド膜を形成
する第３の工程と、該チタンシリサイド膜上にＴｉＮ膜
を形成する第４の工程と、該ＴｉＮ膜上にハードマスク
層を形成する第５の工程と、該ハードマスク層を、ドラ
イエッチングによりパターン加工し、ハードマスクパタ
ーンを形成する第６の工程と、該ハードマスクパターン
を用いて、前記ＴｉＮ膜、前記チタンシリサイド膜及び
前記ポリシリコン膜とをドライエッチングによりパター
ン加工する第７の工程とを含むことを特徴とする半導体
装置の製造方法に関する。
【００１６】上記第６の工程においては、Ｃ4Ｆ8または
ＣＦ4ガス等のフッ素系ガスがエッチングガスとして用
いられ、上記第７の工程においては、ＨＢrを含むガス
が用いられ、さらに好ましくは、このＨＢrガスに酸素
または窒素が添加される。ここでＨＢrの流量は 50〜70
sccｍ、酸素または窒素の流量は１〜10 sccｍが好まし
い。
ＣＦ4ガス等のフッ素系ガスがエッチングガスとして用
いられ、上記第７の工程においては、ＨＢrを含むガス
が用いられ、さらに好ましくは、このＨＢrガスに酸素
または窒素が添加される。ここでＨＢrの流量は 50〜70
sccｍ、酸素または窒素の流量は１〜10 sccｍが好まし
い。
【００１７】このように本発明は、チタンポリサイドゲ
ート構造において、ハードマスク層とチタンシリサイド
層の間にTiNを挿入した構造を採用したことに特徴があ
る。
ート構造において、ハードマスク層とチタンシリサイド
層の間にTiNを挿入した構造を採用したことに特徴があ
る。
【００１８】このような構造にすることにより、ハード
マスクパターンを形成する際に用いるフッ素系エッチン
グガスが、TiN膜の表面で反応し、この反応生成物であ
るTiFがTiN表面に付着する。このためにエッチングがTi
N膜表面で停止し、フッ素系ガスがチタンシリサイド膜
まで達しないために、従来構造においては認められたピ
ンホール等の凹凸の発生を抑えることができる。この結
果、後工程でのＨＢｒガス残渣によるゲート電極の局所
的な酸化等を防止することができる。
マスクパターンを形成する際に用いるフッ素系エッチン
グガスが、TiN膜の表面で反応し、この反応生成物であ
るTiFがTiN表面に付着する。このためにエッチングがTi
N膜表面で停止し、フッ素系ガスがチタンシリサイド膜
まで達しないために、従来構造においては認められたピ
ンホール等の凹凸の発生を抑えることができる。この結
果、後工程でのＨＢｒガス残渣によるゲート電極の局所
的な酸化等を防止することができる。
【００１９】ここでTiNは、チタンシリサイドと同様、
導電性を有し、ゲート電極材料としての使用に問題はな
い。また、TiNは下地のチタンポリサイドとともにHBrを
主体としたエッチングガスで連続エッチングが可能であ
り、工程上も非常に有利である。
導電性を有し、ゲート電極材料としての使用に問題はな
い。また、TiNは下地のチタンポリサイドとともにHBrを
主体としたエッチングガスで連続エッチングが可能であ
り、工程上も非常に有利である。
【００２０】さらに、下層のチタンシリサイド膜、ポリ
シリコン膜のエッチングする際のエッチングガスとし
て、HBr単体を使用した場合、SiノジュールよりTiSi2の
エッチレートが大きいために、チタンシリサイド側壁に
局所的な削れが発生する場合がある。
シリコン膜のエッチングする際のエッチングガスとし
て、HBr単体を使用した場合、SiノジュールよりTiSi2の
エッチレートが大きいために、チタンシリサイド側壁に
局所的な削れが発生する場合がある。
【００２１】そこで本発明は、HBrに酸素あるいは、窒
素を添加することにより、チタンシリサイド側壁に側壁
保護膜を形成し、局所的な削れの防止対策も合わせて行
う。
素を添加することにより、チタンシリサイド側壁に側壁
保護膜を形成し、局所的な削れの防止対策も合わせて行
う。
【００２２】
【発明の実施の形態】以下発明の具体的な実施形態を挙
げながら、さらに詳しく説明を行う。
げながら、さらに詳しく説明を行う。
【００２３】（実施形態１）図１は実施形態１に使用す
るチタンポリサイドゲート構造を説明するための作成工
程フローである。図1（a）に示すように半導体基板上に
例えば、ゲート酸化膜101を50Å形成した後、リンをド
ープしたポリシリコン102を例えば、1000Å成膜する。
るチタンポリサイドゲート構造を説明するための作成工
程フローである。図1（a）に示すように半導体基板上に
例えば、ゲート酸化膜101を50Å形成した後、リンをド
ープしたポリシリコン102を例えば、1000Å成膜する。
【００２４】次にチタンシリサイド103を成膜する。こ
こで、チタンシリサイドの成膜方法は、スパッタ法ある
いはCVD法にて行われる。
こで、チタンシリサイドの成膜方法は、スパッタ法ある
いはCVD法にて行われる。
【００２５】チタンシリサイド膜を成膜した後、通常の
方法によりアニーリングを行う。アニーリングの条件と
しては、例えばランプアニーリングを用いて、８５０℃
で１０秒間のアニーリングを行うといった条件を挙げる
ことができる。
方法によりアニーリングを行う。アニーリングの条件と
しては、例えばランプアニーリングを用いて、８５０℃
で１０秒間のアニーリングを行うといった条件を挙げる
ことができる。
【００２６】次にTiN膜104を100Å程度成膜する。TiN膜
の厚みについては、エッチングストッパーとして実質的
に機能する厚みを考慮すると、３０Å以上が好ましい。
また、このTiN膜は、電極中に最終的に残るために、電
気特性を考慮すると、５００Å以下であることが好まし
い。さらには、５０〜１５０Åの厚みが最も好ましい。
の厚みについては、エッチングストッパーとして実質的
に機能する厚みを考慮すると、３０Å以上が好ましい。
また、このTiN膜は、電極中に最終的に残るために、電
気特性を考慮すると、５００Å以下であることが好まし
い。さらには、５０〜１５０Åの厚みが最も好ましい。
【００２７】さらにCVD法により、ハードマスク層を形
成する。ハードマスク層の材質としては、シリコン酸化
膜、シリコン窒化膜等を挙げることが出来る。本実施形
態においては、シリコン酸化膜105を例えば1800Å形成
する。
成する。ハードマスク層の材質としては、シリコン酸化
膜、シリコン窒化膜等を挙げることが出来る。本実施形
態においては、シリコン酸化膜105を例えば1800Å形成
する。
【００２８】この積層膜上にレジストを塗布し、フォト
リソグラフィー法でレジストパターン群106を形成す
る。このレジストパターンをマスクとして、シリコン酸
化膜105をドライエッチングにて加工する。その際のエ
ッチング条件は以下の通りである。エッチングガスは、
C4F8、CO、O2、Arを用いる。C4F8のガス流量は15sccm、
COのガス流量は40sccm、O2のガス流量は7sccm、Arのガ
ス流量は500sccmとした。圧力は40mTorrに固定し、プラ
ズマソースのRFパワーを2000W、バイアス側のRFパワー
を1800Wとした。なお、シリコン基板の温度は0℃に固定
した。
リソグラフィー法でレジストパターン群106を形成す
る。このレジストパターンをマスクとして、シリコン酸
化膜105をドライエッチングにて加工する。その際のエ
ッチング条件は以下の通りである。エッチングガスは、
C4F8、CO、O2、Arを用いる。C4F8のガス流量は15sccm、
COのガス流量は40sccm、O2のガス流量は7sccm、Arのガ
ス流量は500sccmとした。圧力は40mTorrに固定し、プラ
ズマソースのRFパワーを2000W、バイアス側のRFパワー
を1800Wとした。なお、シリコン基板の温度は0℃に固定
した。
【００２９】加工後、残レジストは、アッシング及び酸
剥離により除去され、ハードマスクパターン（図１
（ｂ）中のシリコン酸化膜105）が形成される。
剥離により除去され、ハードマスクパターン（図１
（ｂ）中のシリコン酸化膜105）が形成される。
【００３０】本実施形態では、ハードマスク層のエッチ
ングガスとして、C4F8を用いた例を示したが、他のフッ
素系ガス、例えばCF4においてもエッチング可能であ
る。
ングガスとして、C4F8を用いた例を示したが、他のフッ
素系ガス、例えばCF4においてもエッチング可能であ
る。
【００３１】次に、ハードマスク層エッチング時におけ
る本実施例の特徴を説明する。新規な構造として、ハー
ドマスク層とチタンシリサイド膜の間にTiNが挟まれた
構造となっている。ハードマスク層をフロロカーボンに
よりエッチングした場合、TiN露出時における反応生成
物のTiFは蒸気圧が低いため、TiN表面に付着する。よっ
て、TiNはTiFに阻害され、エッチングされなくなる。す
なわち、ハードマスク層エッチングにおいて、TiNはス
トッパーの役目を果たす（図1（b））。
る本実施例の特徴を説明する。新規な構造として、ハー
ドマスク層とチタンシリサイド膜の間にTiNが挟まれた
構造となっている。ハードマスク層をフロロカーボンに
よりエッチングした場合、TiN露出時における反応生成
物のTiFは蒸気圧が低いため、TiN表面に付着する。よっ
て、TiNはTiFに阻害され、エッチングされなくなる。す
なわち、ハードマスク層エッチングにおいて、TiNはス
トッパーの役目を果たす（図1（b））。
【００３２】さらに、チタンポリサイドエッチング前の
表面は平滑であるため、チタンポリサイドエッチング後
の残渣と局所的なゲート酸化膜の削れを抑制できる。
表面は平滑であるため、チタンポリサイドエッチング後
の残渣と局所的なゲート酸化膜の削れを抑制できる。
【００３３】次に、チタンシリサイド膜及びポリシリコ
ン膜のエッチングについて説明する。エッチングは２ス
テップである。ステップ１では、マスクで保護されてい
ない部分のチタンシリサイド全部とポリシリコン膜の途
中までをエッチングし、ステップ２では、ステップ１で
残ったポリシリコン膜の全部をオーバーエッチングして
除去する。ステップ１及びステップ２の条件例として
は、以下のようになる。 ・ステップ１：低圧（0.5〜2mTorr）、高バイアスパワ
ー（150〜300W）、高HBr流量（50〜70sccm）、高ウエハ
ー温度（50〜80℃） ・ステップ２：低圧（0.5〜2mTorr）、低バイアスパワ
ー（10〜100W）、低HBr流量（10〜50sccm）、高ウエハ
ー温度（50〜80℃） この条件により、チタンポリサイドゲート電極構造が形
成される。この電極の最終的な構造は、図１（ｃ）に示
すように、半導体基板上のゲート酸化膜の上に、ポリシ
リコン膜、チタンシリサイド膜、ＴｉＮ膜、ハードマス
ク層が積層された積層体となる。
ン膜のエッチングについて説明する。エッチングは２ス
テップである。ステップ１では、マスクで保護されてい
ない部分のチタンシリサイド全部とポリシリコン膜の途
中までをエッチングし、ステップ２では、ステップ１で
残ったポリシリコン膜の全部をオーバーエッチングして
除去する。ステップ１及びステップ２の条件例として
は、以下のようになる。 ・ステップ１：低圧（0.5〜2mTorr）、高バイアスパワ
ー（150〜300W）、高HBr流量（50〜70sccm）、高ウエハ
ー温度（50〜80℃） ・ステップ２：低圧（0.5〜2mTorr）、低バイアスパワ
ー（10〜100W）、低HBr流量（10〜50sccm）、高ウエハ
ー温度（50〜80℃） この条件により、チタンポリサイドゲート電極構造が形
成される。この電極の最終的な構造は、図１（ｃ）に示
すように、半導体基板上のゲート酸化膜の上に、ポリシ
リコン膜、チタンシリサイド膜、ＴｉＮ膜、ハードマス
ク層が積層された積層体となる。
【００３４】この電極構造においては、チタンポリサイ
ドエッチング前の表面は平滑であるため、チタンポリサ
イドエッチング後の残渣を減少させることができ、その
結果、局所的なゲート酸化膜の削れを抑制することがで
きる。
ドエッチング前の表面は平滑であるため、チタンポリサ
イドエッチング後の残渣を減少させることができ、その
結果、局所的なゲート酸化膜の削れを抑制することがで
きる。
【００３５】（実施形態２）ハードマスクパターンを形
成するまでの工程（図２（ａ）及び（ｂ））は実施形態
１と全く同様の工程を用いて、チタンシリサイド膜及び
ポリシリコン膜のエッチング際に、実施形態１では、HB
r単体を用いたが、このガスに酸素を添加した条件でエ
ッチングし、チタンポリサイドゲート電極構造を作製す
る。この酸素添加の目的は、前述のように、ゲート酸化
膜の局所的な削れ防止に加え、合わせてチタンシリサイ
ド膜側壁部分の局所的な削れを防止するためのものであ
る。
成するまでの工程（図２（ａ）及び（ｂ））は実施形態
１と全く同様の工程を用いて、チタンシリサイド膜及び
ポリシリコン膜のエッチング際に、実施形態１では、HB
r単体を用いたが、このガスに酸素を添加した条件でエ
ッチングし、チタンポリサイドゲート電極構造を作製す
る。この酸素添加の目的は、前述のように、ゲート酸化
膜の局所的な削れ防止に加え、合わせてチタンシリサイ
ド膜側壁部分の局所的な削れを防止するためのものであ
る。
【００３６】実施形態１のエッチング条件において酸素
を添加した場合における、チタンシリサイド側壁局所的
な削れの酸素添加量依存性について説明する。まず、ス
テップ１に酸素を添加しない場合、ステップ２におい
て、酸素を1〜7sccm添加しても、局所的な削れが発生す
る。ここで、ステップ2の酸素添加量を7sccm以上にして
も、ポリシリコンのエッチレートが急減するため、条件
として不適当である。
を添加した場合における、チタンシリサイド側壁局所的
な削れの酸素添加量依存性について説明する。まず、ス
テップ１に酸素を添加しない場合、ステップ２におい
て、酸素を1〜7sccm添加しても、局所的な削れが発生す
る。ここで、ステップ2の酸素添加量を7sccm以上にして
も、ポリシリコンのエッチレートが急減するため、条件
として不適当である。
【００３７】次に、ステップ1に酸素を1〜10sccm添加し
た場合、ステップ2における酸素添加量が0〜7sccmにお
いて、局所的な削れが発生しなかった。
た場合、ステップ2における酸素添加量が0〜7sccmにお
いて、局所的な削れが発生しなかった。
【００３８】局所的な削れが抑制できる理由は、酸素に
より、チタンシリサイド側壁にTiO2やSiO2の保護膜が形
成されるためである（図２（ｃ））。上記の実験結果よ
り、局所的な削れを抑制するためには、ステップ1から
酸素を添加し、チタンシリサイドエッチング中に側壁保
護膜を形成しながら、エッチングを進行させることが好
ましいことがわかる。
より、チタンシリサイド側壁にTiO2やSiO2の保護膜が形
成されるためである（図２（ｃ））。上記の実験結果よ
り、局所的な削れを抑制するためには、ステップ1から
酸素を添加し、チタンシリサイドエッチング中に側壁保
護膜を形成しながら、エッチングを進行させることが好
ましいことがわかる。
【００３９】さらに、酸素添加量の最適化を図った。ス
テップ1での添加量が多量（4〜10sccm）の場合、側壁へ
のデポジション量が多すぎて、テーパー形状になるた
め、局所的な削れの抑制できる最少の添加量の1sccmが
最も好ましい。ステップ2では、酸素無添加の場合、ポ
リシリコンとゲート酸化膜の選択比が約１１と低くなっ
てしまうため、2〜7sccmの添加が好ましい。2〜7sccm添
加した時の選択比は約100に上昇する。ステップ2での添
加量が多量（3〜7sccm）の場合も、テーパー形状となる
傾向があり、最少の2sccmが最も好ましい。
テップ1での添加量が多量（4〜10sccm）の場合、側壁へ
のデポジション量が多すぎて、テーパー形状になるた
め、局所的な削れの抑制できる最少の添加量の1sccmが
最も好ましい。ステップ2では、酸素無添加の場合、ポ
リシリコンとゲート酸化膜の選択比が約１１と低くなっ
てしまうため、2〜7sccmの添加が好ましい。2〜7sccm添
加した時の選択比は約100に上昇する。ステップ2での添
加量が多量（3〜7sccm）の場合も、テーパー形状となる
傾向があり、最少の2sccmが最も好ましい。
【００４０】以上、本実施形態のチタンポリサイド電極
は、図２（ｃ）に示すように、積層体の特にすくなくと
もチタンシリサイド膜の側壁部分が保護膜により被覆さ
れた構造となっており、ゲート酸化膜の局所的な削れが
防止されるのみならず、局所的な削れのないチタンポリ
サイド電極を作製することが可能である。
は、図２（ｃ）に示すように、積層体の特にすくなくと
もチタンシリサイド膜の側壁部分が保護膜により被覆さ
れた構造となっており、ゲート酸化膜の局所的な削れが
防止されるのみならず、局所的な削れのないチタンポリ
サイド電極を作製することが可能である。
【００４１】（実施形態３）ハードマスクパターンを形
成するまでの工程（図２（ａ）及び（ｂ））は実施形態
１と全く同様の工程を用いて、チタンシリサイド膜及び
ポリシリコン膜のエッチング際に、実施形態１では、HB
r単体を用いたが、このガスに窒素を添加した条件でエ
ッチングし、チタンポリサイドゲート電極構造を作製す
る。この窒素添加の目的も、実施形態２と同様に、ゲー
ト酸化膜の局所的な削れ防止に加え、合わせてチタンシ
リサイド膜側壁部分の局所的な削れを防止するためのも
のである。
成するまでの工程（図２（ａ）及び（ｂ））は実施形態
１と全く同様の工程を用いて、チタンシリサイド膜及び
ポリシリコン膜のエッチング際に、実施形態１では、HB
r単体を用いたが、このガスに窒素を添加した条件でエ
ッチングし、チタンポリサイドゲート電極構造を作製す
る。この窒素添加の目的も、実施形態２と同様に、ゲー
ト酸化膜の局所的な削れ防止に加え、合わせてチタンシ
リサイド膜側壁部分の局所的な削れを防止するためのも
のである。
【００４２】実施形態１のエッチング条件においてステ
ップ１においてのみ窒素添加を検討した。ステップ２で
は、ポリシリコンとゲート酸化膜の選択比を上げるため
に、酸素を添加した。ステップ1に窒素を1〜10sccm添加
した場合、ステップ2における酸素添加量が0〜7sccmに
おいて、局所的な削れが発生しなかった。
ップ１においてのみ窒素添加を検討した。ステップ２で
は、ポリシリコンとゲート酸化膜の選択比を上げるため
に、酸素を添加した。ステップ1に窒素を1〜10sccm添加
した場合、ステップ2における酸素添加量が0〜7sccmに
おいて、局所的な削れが発生しなかった。
【００４３】局所的な削れが抑制できる理由は、この添
加ガスの窒素は、チタンシリサイド側壁にTiNやSiNの保
護膜を形成されるためである（図２（ｃ））。
加ガスの窒素は、チタンシリサイド側壁にTiNやSiNの保
護膜を形成されるためである（図２（ｃ））。
【００４４】最適な窒素添加量を示す。ステップ1での
添加量が多量（4〜10sccm）の場合、側壁デポ量が多す
ぎて、テーパー形状になり、さらに10sccm以上では、残
渣が発生した。そこで、局所的な削れの抑制できる最少
の添加量の1sccmが最も好ましい。ステップ2での最適な
酸素添加量は、実施形態２と同様である。
添加量が多量（4〜10sccm）の場合、側壁デポ量が多す
ぎて、テーパー形状になり、さらに10sccm以上では、残
渣が発生した。そこで、局所的な削れの抑制できる最少
の添加量の1sccmが最も好ましい。ステップ2での最適な
酸素添加量は、実施形態２と同様である。
【００４５】以上、本実施形態のチタンポリサイド電極
は、図２（ｃ）に示すように、積層体の特にすくなくと
もチタンシリサイド膜の側壁部分が保護膜により被覆さ
れた構造となっており、ゲート酸化膜の局所的な削れが
防止されるのみならず、局所的な削れのないチタンポリ
サイド電極を作製することが可能である。
は、図２（ｃ）に示すように、積層体の特にすくなくと
もチタンシリサイド膜の側壁部分が保護膜により被覆さ
れた構造となっており、ゲート酸化膜の局所的な削れが
防止されるのみならず、局所的な削れのないチタンポリ
サイド電極を作製することが可能である。
【００４６】
【発明の効果】酸化膜マスクとチタンシリサイド層間に
TiNを挿入した構造にすることにより、ハードマスク層
のオーバーエッチング時にTiNがエッチングストッパー
となるため、下地のチタンシリサイドが削れず、ピンホ
ールが発生しない。よってチタンポリサイドエッチング
前の表面は平滑であるため、エッチング後の残渣及び局
所的なゲート酸化膜やられを抑制できるという効果が得
られる。さらにチタンポリサイドのエッチングガスとし
て、HBrに酸素あるいは窒素を添加すれば、側壁保護効
果により、チタンシリサイド側壁に局所的な削れを抑制
できるという効果が得られる。
TiNを挿入した構造にすることにより、ハードマスク層
のオーバーエッチング時にTiNがエッチングストッパー
となるため、下地のチタンシリサイドが削れず、ピンホ
ールが発生しない。よってチタンポリサイドエッチング
前の表面は平滑であるため、エッチング後の残渣及び局
所的なゲート酸化膜やられを抑制できるという効果が得
られる。さらにチタンポリサイドのエッチングガスとし
て、HBrに酸素あるいは窒素を添加すれば、側壁保護効
果により、チタンシリサイド側壁に局所的な削れを抑制
できるという効果が得られる。
【図１】本発明のチタンポリサイド電極の製造工程の一
実施形態を示す工程断面図である。
実施形態を示す工程断面図である。
【図２】本発明のチタンポリサイド電極の製造工程の一
実施形態を示す工程断面図である。
実施形態を示す工程断面図である。
【図３】従来構造のチタンポリサイド電極の製造工程を
示す工程断面図である。
示す工程断面図である。
101 ゲート酸化膜 102 ポリシリコン膜 103 チタンシリサイド膜 104 ＴｉＮ膜 105 ハードマスク層（シリコン酸化膜） 106 レジストパターン群
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/336 H01L 29/78 H01L 21/28 H01L 21/3065
Claims (5)
- 【請求項１】 チタンポリサイドゲート構造を有する半
導体装置の製造方法であって、半導体基板上に、ゲート
酸化膜を形成する第１の工程と、該ゲート酸化膜上に、
ポリシリコン膜を形成する第２の工程と、該ポリシリコ
ン膜上に、チタンシリサイド膜を形成する第３の工程
と、該チタンシリサイド膜上にＴiＮ膜を形成する第４
の工程と、該ＴiＮ膜上にハードマスク層を形成する第
５の工程と、該ハードマスク層を、ドライエッチングに
よりパターン加工し、ハードマスクパターンを形成する
第６の工程と、該ハードマスクパターンを用いて、前記
ＴiＮ膜、前記チタンシリサイド膜及び前記ポリシリコ
ン膜を流量５０〜７０sccｍのＨＢrガスに流量１〜１０
sccｍの酸素または窒素を添加した混合ガスをエッチン
グガスとして用いたドライエッチングによりパターン加
工する第７の工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項２】 前記第４の工程で形成するＴiＮ膜の厚
みが、３０Å〜５００Åの範囲にあることを特徴とする
請求項５記載の半導体装置の製造方法。 - 【請求項３】 前記第３の工程と前記第４の工程の間
に、アニーリング処理を行うことを特徴とする請求項１
または２記載の半導体装置の製造方法。 - 【請求項４】 前記ハードマスク層が、シリコン酸化膜
またはシリコン窒化膜であり、かつ前記第６の工程にお
けるドライエッチングが、Ｃ4Ｆ8または、ＣＦ4ガスを
含むエッチングガスを用いたドライエッチングであるこ
とを特徴とする請求項１〜３のいずれかに記載の半導体
装置の製造方法。 - 【請求項５】 前記第７の工程のドライエッチングは２
ステップで構成され、ステップ１では、流量５０〜７０
sccｍのＨＢrガスに流量１〜１０sccｍの酸素または窒
素を添加した混合ガスをエッチングガスとして用いて、
前記ハードマスク層で保護されていない部分の前記チタ
ンシリサイド膜全部と前記ポリシリコン膜の途中までを
エッチングし、ステップ２では、流量１０〜５０sccｍ
のＨＢrガスに流量２〜７sccｍの酸素または窒素を添加
した混合ガスをエッチングガスとして用いて、前記ステ
ップ１で残ったポリシリコン膜の全部をオーバーエッチ
ングして除去することを特徴とする請求項１〜４のいず
れかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37417398A JP3187020B2 (ja) | 1998-12-28 | 1998-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37417398A JP3187020B2 (ja) | 1998-12-28 | 1998-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000196078A JP2000196078A (ja) | 2000-07-14 |
| JP3187020B2 true JP3187020B2 (ja) | 2001-07-11 |
Family
ID=18503391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37417398A Expired - Fee Related JP3187020B2 (ja) | 1998-12-28 | 1998-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3187020B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101720994B1 (ko) * | 2015-05-08 | 2017-03-29 | 대한엘이디 주식회사 | 등기구용 표면 부착형 자석 체결구 |
-
1998
- 1998-12-28 JP JP37417398A patent/JP3187020B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101720994B1 (ko) * | 2015-05-08 | 2017-03-29 | 대한엘이디 주식회사 | 등기구용 표면 부착형 자석 체결구 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000196078A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880035A (en) | Dry etching method | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| US6468904B1 (en) | RPO process for selective CoSix formation | |
| JP2991177B2 (ja) | 半導体装置の製造方法 | |
| JP3187020B2 (ja) | 半導体装置の製造方法 | |
| JP3259529B2 (ja) | 選択エッチング方法 | |
| US6875684B2 (en) | Method for forming a bit line of a semiconductor device | |
| JP3324466B2 (ja) | 金属配線のドライエッチング方法 | |
| KR20040059982A (ko) | 반도체소자의 전도 패턴 형성 방법 | |
| JP3277414B2 (ja) | ドライエッチング方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JP3696655B2 (ja) | 配線形成方法 | |
| KR100505407B1 (ko) | 반도체 소자의 하드 마스크막 식각방법 | |
| JP2629721B2 (ja) | ドライエッチング方法 | |
| JP3360480B2 (ja) | 半導体装置の製造方法 | |
| JPH06151390A (ja) | ドライエッチングの後処理方法 | |
| JP3877461B2 (ja) | 半導体装置の製造方法 | |
| JP2762972B2 (ja) | 半導体装置の製造方法 | |
| KR100259072B1 (ko) | 금속게이트 형성방법 | |
| JPH09321052A (ja) | 半導体装置及びその製造方法 | |
| JPH11168072A (ja) | 半導体装置の製造方法 | |
| KR100618767B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000040110A (ko) | 반도체 소자의 제조방법 | |
| JP2001023960A (ja) | 半導体装置の製造方法 | |
| JPH09260349A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |