JPH09289213A - 高融点金属配線形成方法 - Google Patents

高融点金属配線形成方法

Info

Publication number
JPH09289213A
JPH09289213A JP10028196A JP10028196A JPH09289213A JP H09289213 A JPH09289213 A JP H09289213A JP 10028196 A JP10028196 A JP 10028196A JP 10028196 A JP10028196 A JP 10028196A JP H09289213 A JPH09289213 A JP H09289213A
Authority
JP
Japan
Prior art keywords
layer
metal layer
pattern
etching
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10028196A
Other languages
English (en)
Inventor
Koyo Kamiide
幸洋 上出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10028196A priority Critical patent/JPH09289213A/ja
Publication of JPH09289213A publication Critical patent/JPH09289213A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 微細幅の高融点金属配線を、エッチングマス
クとの選択比を充分に確保しつつ、実用的なエッチング
レートでパターニングする。 【解決手段】 エッチングマスクとしてAl系金属層6
を採用する。このAl系金属層上に反射防止層を形成し
てもよい。 【効果】 Al系金属層6表面はエッチング耐性の高い
AlF3 に変換され、エッチングマスクとしての機能を
充分に果たす。Al系金属層6マスクは、高融点金属層
5の下層のTi系材料層4のパターニング時に同時に除
去できるので、スループット低下の虞れはなく、配線ア
スペクト比の増加もない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置等に用い
る高融点金属配線の形成方法に関し、更に詳しくは、微
細幅の高融点金属配線をエッチングマスクとの寸法変換
差やエッチングレートの低下をきたすことなくパターニ
ングすることが可能な高融点金属配線の形成方法に関す
る。
【0002】
【従来の技術】LSI等の半導体装置の高集積化が進展
するにともない、内部配線や電極等の線幅の微細化が進
行しつつある。MOSトランジスタのゲート電極等に適
用される最小デザインルールは、DRAM(Dynamic Ran
dom Access Memory)を例にとると、16MDRAMで
0.5μm、64MDRAMで0.35μm、そして次
世代の256MDRAMでは0.25μmとされてい
る。従来内部配線材料として、低抵抗のAlやAl系合
金が多く用いられてきたが、かかる配線幅の減少によ
り、エレクトロマイグレーションやストレスマイグレー
ションによる断線が発生し、デバイス信頼性の上で大き
な問題となってきている。
【0003】このような各種マイグレーションの対策の
1つとして、半導体装置の第1層金属配線材料に近年
W、MoやTa等の高融点金属配線を採用する動向が増
えている。これら高融点金属配線はAl系金属配線に比
較して著しくその剛性が大きいのでストレスマイグレー
ション耐性が高く、またエレクトロマイグレーション耐
性も高いことが例えば第35回応用物理学関係連合講演
会(1988年春季年会)講演予稿集p642、講演番
29p−V−9に報告があり、広く知られているところ
である。なかでもWを用いる場合は、高融点金属の内で
は比較的低抵抗の材料であり、ブランケットCVDによ
る成膜法が確立されていることから、今後の高信頼性積
層配線構造として期待されている。
【0004】
【発明が解決しようとする課題】しかしながら、W等の
高融点金属層のパターニングに用いるエッチャントであ
るフッ素ラジカル(F* )は、エッチングマスクである
フォトレジストとも反応しやすいのでこれを浸す。この
ため、塩素ラジカル(Cl* )をエッチャントとするA
l系金属配線のパターニングに比較すると、対レジスト
マスク選択比は一般的に劣る傾向にある。またデザイン
ルールの微細化に伴ってレジストマスクの薄膜化も進ん
でおり、なおかつ化学増幅レジストに代表されるように
フォトレジスト樹脂材料自身の耐ドライエッチング性も
低下する方向にある。このように、僅かの寸法変換差も
許容し難い0.5μm以下の微細幅の高融点金属層のパ
ターニングにおいては、レジストマスクとのエッチング
選択比の面からは不利な条件が揃っており、レジストマ
スクの後退による負の加工寸法変換差の発生が実用化の
妨げとなっている。
【0005】エッチング選択比を向上する試みとして、
レジスト以外のハードマスクとしてTi金属膜をエッチ
ングマスクとするWのプラズマエッチング方法が例えば
第56回応用物理学会学術講演会(1995年秋季年
会)講演予稿集p508、講演番号26a−ZT−10
に報告されている。この方法によれば、エッチングマス
クとの選択比は向上するものの、反応生成物であるTi
のフッ化物(TiFx )がW表面を被覆するため、実用
的なエッチングレートが得られない問題点がある。
【0006】本発明は上述した従来技術の問題点に鑑み
て案出されたものであり、エッチングマスクとの選択比
を充分確保しつつ、エッチングレートの低下をきたすこ
とのない、W等の高融点金属配線の形成方法を提供する
ことをその課題とする。また本発明はマイグレーション
耐性にすぐれた微細幅の配線を、寸法変換差を生じるこ
となく信頼性高く形成しうる、高融点金属配線の形成方
法を提供することを課題とする。
【0007】
【課題を解決するための手段】本発明の高融点金属配線
形成方法は、上述の課題を解決するために発案したもの
であり、下地材料層上に高融点金属層、Al系金属層お
よびレジストパターンを形成する工程、レジストパター
ンをエッチングマスクにして、まずAl系金属層をパタ
ーニングする工程、レジストパターンをアッシングする
工程、Al系金属層パターンをエッチングマスクにし
て、高融点金属層をパターニングする工程、Al系金属
層パターンを除去する工程、以上の各工程を有すること
を特徴とするものである。
【0008】本発明の一実施態様においては、下地材料
層と高融点金属層との間にはTi系材料層をさらに有
し、Al系金属層パターンを除去する工程と同時に、露
出したこのTi系材料層を除去する工程を有することが
望ましい。また本発明の別の一実施態様としては、Al
系金属層上に反射防止層をさらに有し、Al系金属層を
パターニングする工程に先立ちこの反射防止層をパター
ニングする工程と、Al系金属層をパターニングする工
程の後にこの反射防止層パターンを除去する工程をと有
することが望ましい。
【0009】次に作用の説明に移る。本発明はW等の高
融点金属層パターニング時のハードマスクとして、Al
系金属層パターンを用いた点に特徴を有する。高融点金
属層のプラズマエッチング中、Al系金属層パターンは
フッ素系プラズマに曝されるため、Al系金属パターン
表面はフッ化物で薄く被覆される。Alのフッ化物であ
るAlF3 はその昇華点が1291℃と極めて高く、選
択比の高いエッチングマスクとしての機能に充分に果た
す。またAlF3 はその昇華点から予想されるように難
スパッタリング性物質であり、イオン照射によりスパッ
タリングされて高融点金属層表面に付着し、エッチング
レートを低下する虞れがない。この点、先述したTi膜
をエッチングマスクとし、この場合Ti膜表面や高融点
金属層表面がTiF4 (昇華点284℃)を代表とする
フッ化チタンで被覆される従来技術と大きく異なる。下
地材料層と高融点金属層との間にTiやTiN等のTi
系材料層を密着層あるいはバリアメタル層として挿入す
る場合には、高融点金属配線のパターニング後、露出し
たこのTi系材料層を除去する際にCl* を用いれば、
エッチングマスクとしてのAl系金属層パターンも同時
に除去される。このためAl系金属層パターン除去のた
めに工程数が増加することはなく、また高融点金属配線
の実質的なアスペクト比を増大することもない。
【0010】
【実施例】以下、本発明の具体的実施例につき図面を参
照しながら説明する。
【0011】実施例1 本実施例は、Al系金属層上に直接レジストパターンを
形成した例であり、これを図1を参照して説明する。本
実施例で採用した被エッチング基板は、図1(a)に示
すように層間絶縁膜等の下地材料層1上に、Ti層2お
よびTiN層3からなるTi系材料層4、主導電層とな
るWからなる高融点金属層5、エッチングマスクとなる
Al系金属層6およびレジストパターン8がこの順に順
次形成されたものである。層間絶縁膜等の下地材料層1
には図示しない接続孔が開口され、これも図示しないシ
リコン等の半導体基板の不純物拡散層とTi系材料層4
や高融点金属層5が接続される構造であってもよい。な
おTi系材料層4は、デバイス構造上不要であれば省略
してもよい。各層は一例として、オーミックコンタクト
層あるいは密着層としてのタTi層2が30nm、バリ
ア層としてのTiN層3が70nmで、これらからなる
Ti系材料層4はスパッタリングあるいはプラズマCV
Dにより形成した後、RTA(Rapid Thermal Annealin
g) により600℃の熱処理を施したものである。また
高融点金属層5はブランケットCVDにより450nm
の厚さに、Al系金属層6は、スパッタリングにより5
0nmの厚さに形成した。またレジストパターン8はこ
れも一例としてポジ型化学増幅レジストを300nmの
厚さに形成し、これをエキシマレーザリソグラフィによ
り0.25nmの幅にパターニングしたものである。な
お被エッチング基板の径は8インチのものを使用した。
【0012】プラズマエッチング装置としては、インラ
インのアッシング装置が付属した基板バイアス印加型E
CRプラズマエッチング装置を採用した。本プラズマエ
ッチング装置は、基板バイアス周波数の切り替え手段、
エタノール冷媒等による基板ステージ冷却手段等を有す
るものである。まず最初に、レジストパターン8の形状
をAl系金属層6に転写した。Al系金属層6のプラズ
マエッチングは一例として下記条件によった。 Al系金属層プラズマエッチング条件 BCl3 80 sccm Cl2 120 sccm ガス圧力 1.0 Pa マイクロ波パワー 1000 W(2.45GHz) RFバイアスパワー 100 W(2.0MHz) 基板温度 20 ℃ オーバーエッチング率 50 % Al系金属層6は50nmと薄いので、300nmの薄
膜レジストパターン8を採用しても充分なオーバーエッ
チングマージンをとることが可能であり、レジストパタ
ーン8の形状は正確に転写される。
【0013】つぎに被エッチング基板を大気に触れさせ
ることなくアッシング装置に搬送し、一例として下記条
件によりレジストパターン8のアッシングと残留塩素の
除去をおこなう。本アッシング装置は一例としてマイク
ロ波励起のダウンフロー型のものであるる。 アッシング条件 O2 800 sccm IPA(Isopropyl alchol)100 sccm ガス圧力 180 Pa マイクロ波パワー 1200 W(2.45GHz) 基板温度 250 ℃ オーバーエッチング率 100 % アッシング終了後の被エッチング基板の状態を図1
(b)に示す。
【0014】つぎに図1(b)に示す状態の被エッチン
グ基板を再び基板バイアス印加型ECRプラズマエッチ
ング装置に戻し、Al系金属層6パターンをエッチング
マスクとして高融点金属層5をパターニングする。エッ
チング条件は一例として下記条件によった。 高融点金属層プラズマエッチング条件 CH2 2 50 sccm SF6 150 sccm Ar 200 sccm ガス圧力 2.0 Pa マイクロ波パワー 1600 W(2.45GHz) RFバイアスパワー 40 W(800kHz) 基板温度 −10 ℃ オーバーエッチング率 20 % 本プラズマエッチング条件はRFバイアスを低く設定し
ており、またフッ素系ガスをメインエッチャントとして
いるため、Al系金属層6パターンはほとんどエッチン
グされず、したがって高融点金属層5パターンに寸法変
換差が発生することはない。さらにCH2 2 のプラズ
マ解離および再重合により堆積するCF系ポリマが、側
壁保護膜9となってパターニングされつつある高融点金
属層5パターン側面に付着し、F* によるサイドエッチ
ングを防止する。プラズマエッチング終了後の被エッチ
ング基板の状態を図1(c)に示す。
【0015】続けて同じ基板バイアス印加型ECRプラ
ズマエッチング装置内でエッチングガスを切り替え、T
i系材料層4をパターニングすると同時に、Al系金属
層6パターンも除去する。 Ti系材料層/Al系金属層プラズマエッチング条件 Cl2 200 sccm Ar 200 sccm ガス圧力 2.0 Pa マイクロ波パワー 1600 W(2.45GHz) RFバイアスパワー 60 W(2.0MHz) 基板温度 −10 ℃ オーバーエッチング率 50 % 本プラズマエッチングはCl* をメイネッチャントとす
るものであり、Wからなる高融点金属層5パターンは殆
どエッチングされず、Ti系材料層4パターニング時の
エッチングマスクとしても機能する。また本エッチング
条件により、同時にAl系金属層6パターンも完全にエ
ッチオフされるので、配線のアスペクト比を上昇させる
こともない。エッチング終了後の被エッチング基板の状
態を図1(d)に示す。
【0016】本実施例によれば、Al系金属層パターン
をエッチングマスクにして高融点金属層をパターニング
することにより、充分な選択比を確保しつつ実用的なエ
ッチングレートを得ることができる。また高融点金属層
の下地のTi系材料層をエッチングする際に、Al系金
属層パターンを同時にエッチオフすることができるの
で、スループットの低下や配線アスペクト比の上昇をも
たらすことがない。したがって、後工程の層間絶縁膜の
形成をステップカバレッジ良く施すことができる。
【0017】実施例2 本実施例はエッチングマスクとなるAl系金属層上に反
射防止層を形成し、レジストパターン露光時のAl系金
属層からの反射を効果的に抑制することにより、精度の
高いパターニングをおこなった例であり、これを図2を
参照して説明する。
【0018】本実施例で採用した図2(a)に示す被エ
ッチング基板およびプラズマエッチング装置は、基本的
には前実施例1に準じるものであり、相違点のみを説明
する。すなわち、図2(a)に示す被エッチング基板
は、高融点金属層5の形成段階迄は前実施例1で図1
(a)として示した被エッチング基板と同じである。本
実施例においては、この後高融点金属層5上にAl系金
属層6とTiNからなる反射防止層7とをスパッタリン
グにより形成した。各層の厚さは一例としてAl系金属
層6が80nm、反射防止層7は20nmである。
【0019】レジストパターン8は前実施例と同様に一
例としてポジ型化学増幅レジストを300nmの厚さに
形成し、これをエキシマレーザリソグラフィにより0.
25nmの幅にパターニングしたものである。本実施例
においては、露光時にAl系金属層表面からの反射光が
激減するため、特に高融点金属層5表面が粗面の場合
や、段差を有する場合にも精度の高いレジストパターン
8を形成することが可能である。
【0020】つぎにレジストパターン8をエッチングマ
スクとし、レジストパターン8の形状を反射防止層7お
よびAl系金属層6に転写した。反射防止層7およびA
l系金属層6のプラズマエッチング条件は前実施例と同
様でよい。Al系金属層6は80nmと薄く、また反射
防止層7も20nmと薄いので、300nmの薄膜レジ
ストパターン8を採用しても充分なオーバーエッチング
マージンをとることが可能であり、レジストパターン8
の形状は極めて正確に転写される。この後のレジストパ
ターン8のアッシング工程と残留塩素の除去工程も前実
施例1と同様である。アッシング終了後の被エッチング
基板の状態を図2(b)に示す。
【0021】つぎに本実施例においては、被エッチング
基板を基板バイアス印加型ECRプラズマエッチング装
置に戻し、反射防止層7を除去する。 反射防止層プラズマエッチング条件 BCl3 80 sccm Cl2 40 sccm Ar 80 sccm ガス圧力 1.0 Pa マイクロ波パワー 1000 W(2.45GHz) RFバイアスパワー 100 W(2.0MHz) 基板温度 20 ℃ 本プラズマエッチングにおいては、予め同じプラズマエ
ッチング条件によりTiNのエッチングレートを求めて
おき、時間コントロールエッチングにより反射防止層7
ををエッチオフする。この際、TiN40nm相当(オ
ーバーエッチング100%に相当)のエッチング時間を
採用すれば、反射防止層7は完全に除去される。この際
Al系金属層6も一部除去されるが、上述した条件を採
用すればAl系金属層6を50nm程度残すことができ
る。他にプラズマの発光スペクトルをモニタし、Tiの
発光スペクトルが完全に消失する時点、あるいはAlの
発光スペクトルが出現して定常値になる時点を終点と
し、反射防止層7を除去してもよい。反射防止層除去後
の被エッチング基板の状態を図2(c)に示す。このよ
うに、Al系金属層6パターン上のTiNからなる反射
防止層7を完全に除去しておき、Al系金属層6パター
ンのみをエッチングマスクとして用いる点が重要であ
り、これにより高融点金属層5のエッチングレートの低
下を防止することが可能となる。
【0022】この後、残されたAl系金属層6パターン
のみをエッチングマスクとして高融点金属層5をパター
ニングする工程、Ti系材料層4のパターニングと同時
にAl系金属層6パターンをエッチオフする工程は前実
施例1と同様であり、重複する説明は省略する。エッチ
ング終了後の被エッチング基板の状態を図2(d)に示
す。
【0023】本実施例によれば、実施例1の効果に加
え、Al系金属層上に反射防止層を形成しておくことに
より、Al系金属層による精度の高いエッチングマスク
の形成ができ、結果として高融点金属層からなる配線も
極めて高精度のパターニングが可能である。
【0024】以上、本発明を2例の実施例をもって説明
したが、本発明はこれら実施例に何ら限定されるもので
はない。
【0025】例えば、高融点金属層5としてブランケッ
トCVDによるWを例示したが、Ta、Mo等他の高融
点金属やその合金、シリサイド等を用いてもよい。Al
系金属層6としては純Alの他にAl系金属配線形成用
のAl−SiやAl−Si−Cu合金を用いることがで
きる。
【0026】Al系金属層の下地となるTi系材料層と
してはTi層、TiN層の他にTiON層やTiW層等
を単層あるいは積層して用いてよい。また反射防止層7
としてもTiNの他にTiONを用いることができる。
その他被エッチング基板構成やプラズマエッチング装
置、プラズマエッチング条件等は各種変更が可能であ
る。
【0027】
【発明の効果】以上の説明から明らかなように本発明に
よれば、W等の高融点金属層をエッチングマスクとの選
択比を充分確保しつつ、また実用的なエッチングレート
をもってパターニングすることができる。これにより、
特にサブハーフミクロン以下の微細なデザインルールに
基づく半導体装置の高融点金属配線を、寸法変換差を発
生することなく、高精度に形成することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例1を、その工程順に説明する概
略断面図である。
【図2】本発明の実施例2を、その工程順に説明する概
略断面図である。
【符号の説明】
1…下地材料層、2…Ti層、3…TiN層、4…Ti
系材料層、5…高融点金属層、6…Al系金属層、7…
反射防止層、8…レジストパターン、9…側壁保護膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 下地材料層上に高融点金属層、Al系金
    属層およびレジストパターンを形成する工程、 前記レジストパターンをエッチングマスクにして、前記
    Al系金属層をパターニングする工程、 前記レジストパターンをアッシングする工程、 前記Al系金属層パターンをエッチングマスクにして、
    前記高融点金属層をパターニングする工程、 前記Al系金属層パターンを除去する工程、 以上の各工程を有することを特徴とする高融点金属配線
    形成方法。
  2. 【請求項2】 下地材料層と高融点金属層との間にはT
    i系材料層をさらに有し、 前記Al系金属層パターンを除去する工程と同時に、露
    出した前記Ti系材料層を除去する工程を有することを
    特徴とする請求項1記載の高融点金属配線形成方法。
  3. 【請求項3】 Al系金属層上に反射防止層をさらに有
    し、 前記Al系金属層をパターニングする工程に先立ち前記
    反射防止層をパターニングする工程と、 前記Al系金属層をパターニングする工程の後に前記反
    射防止層パターンを除去する工程をと有することを特徴
    とする請求項1記載の高融点金属配線形成方法。
  4. 【請求項4】 高融点金属配線の線幅は、0.5μm以
    下であることを特徴とする請求項1ないし3いずれか1
    項記載の高融点金属配線形成方法。
JP10028196A 1996-04-22 1996-04-22 高融点金属配線形成方法 Pending JPH09289213A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10028196A JPH09289213A (ja) 1996-04-22 1996-04-22 高融点金属配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10028196A JPH09289213A (ja) 1996-04-22 1996-04-22 高融点金属配線形成方法

Publications (1)

Publication Number Publication Date
JPH09289213A true JPH09289213A (ja) 1997-11-04

Family

ID=14269821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10028196A Pending JPH09289213A (ja) 1996-04-22 1996-04-22 高融点金属配線形成方法

Country Status (1)

Country Link
JP (1) JPH09289213A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1137058A1 (en) * 2000-03-23 2001-09-26 Motorola, Inc. A method for pattering layers of semiconductor devices
KR100897813B1 (ko) * 2007-10-18 2009-05-15 주식회사 동부하이텍 반도체 소자의 배선 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1137058A1 (en) * 2000-03-23 2001-09-26 Motorola, Inc. A method for pattering layers of semiconductor devices
KR100897813B1 (ko) * 2007-10-18 2009-05-15 주식회사 동부하이텍 반도체 소자의 배선 형성 방법

Similar Documents

Publication Publication Date Title
JP3257533B2 (ja) 無機反射防止膜を使った配線形成方法
US5792672A (en) Photoresist strip method
KR100255663B1 (ko) 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
US6500767B2 (en) Method of etching semiconductor metallic layer
JP2001507171A (ja) フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法
JPH0786244A (ja) ドライエッチング方法
KR100332517B1 (ko) 에칭 방법 및 에칭 마스크
JPH1027804A (ja) 半導体装置及びその製造方法
JPH09289213A (ja) 高融点金属配線形成方法
JP3750231B2 (ja) 積層配線の形成方法
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
JPH07263425A (ja) 積層配線のドライエッチング方法
JPH07263426A (ja) 積層配線のドライエッチング方法
JP3353490B2 (ja) 積層配線のパターニング方法
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JPH05182937A (ja) ドライエッチング方法
JP3187020B2 (ja) 半導体装置の製造方法
KR20010058959A (ko) 반도체 소자의 제조 방법
JP3353443B2 (ja) 積層配線のドライエッチング方法
JP3495492B2 (ja) 半導体装置の製造方法
JPH07249611A (ja) 積層配線のドライエッチング方法
JPH11168072A (ja) 半導体装置の製造方法
JPH04103123A (ja) 配線形成方法
JPH08288255A (ja) 半導体装置の製造方法
KR100412145B1 (ko) 반도체 소자의 비아홀 형성방법