JP2001507171A - フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法 - Google Patents

フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法

Info

Publication number
JP2001507171A
JP2001507171A JP52897598A JP52897598A JP2001507171A JP 2001507171 A JP2001507171 A JP 2001507171A JP 52897598 A JP52897598 A JP 52897598A JP 52897598 A JP52897598 A JP 52897598A JP 2001507171 A JP2001507171 A JP 2001507171A
Authority
JP
Japan
Prior art keywords
layer
chemistry
etching
stack
chf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP52897598A
Other languages
English (en)
Inventor
アブラハム、スーザン、シー.
ゴールドスプリング、グレゴリー、ジェイ.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2001507171A publication Critical patent/JP2001507171A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/952Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 プラズマ加工室において積層における層の選択部分をエッチングすることに適している新規な複合化学エッチング方法が開示されている。積層は好ましくは少なくとも反射防止層および反射防止層の下に堆積する金属被覆層を含む。方法には積層の反射防止層を少なくとも部分的に第一化学でエッチングする第一エッチング・ステップが含まれ、第一化学はエッチング化学製品およびポリマー形成化学製品からなる。一旦第一エッチング・ステップが完了すると、方法は第二エッチング・ステップに進み積層の金属被覆層の少なくとも一部を第一化学と異なる第二化学でエッチングする。

Description

【発明の詳細な説明】 フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法 発明の背景 本発明は半導体集積回路(IC’s)の加工に関する。特に、本発明は少なく とも一層の金属被覆層を含むIC’s積層をエッチングするための方法および装 置に関する。 半導体IC加工において、部品トランジスタのような装置が、一般にシリコン からなる半導体ウェファまたは基板上に形成される。金属製連結線はウェファ上 に堆積された金属被覆層からエッチングされるが、該金属製連結線を用いて装置 (デバイス)を連結して所望の回路を形成する。説明を簡潔にするために、図1 は積層20の断面図であり、典型的な半導体ICの加工時に形成される層を示す 。注意すべきは他の層を図示されている層の上、下または間に追加してもよいこ とである。さらに、図示されている層のすべてが必ずしも必要なわけではなく幾 つかまたは全てを様々な異なる層に置き換えることができる。 積層20の底部に、ウェファ100が示されている。一般に二酸化珪素(Si O2)である酸化層102がウェファ100の表面に示され形成されている。遮 断層104は、一般にTi、TiW、TiNその他の適切な遮断材から形成され るが、酸化層102と次に堆積された金属被覆層106との間に堆積することが できる。遮断層104は、設けられる場合、酸化層102からシリコン原子が金 属被覆層へ拡散するのを実質的に防ぐように機能する。 金属被覆層106は一般にアルミニウム、銅または一以上の様々な周知のアル ミニウム合金例えばAl−Cu、Al−Si、並びにAl−Cu−Siを含む。 図1の残りの二層には金属被覆層106の上に形成される反射防止被覆(ARC )層108、およびARC層108の上に形成される上塗フォトレジスト(PR )層110が含まれる。当該技術分野で周知であるように、ARC層108は一 般にTi、TiNまたはTiWからなる。一般的にいえば、ARC層108はフ ォトリソグラフィー工程に使用される光が金属被覆層106の表面から反射およ び分散することを防ぐ上で有用であり、場合によっては、ヒロ成長(hillo growt h)を抑制することができる。 上述したように、フォトレジスト層110はパターン化したレチクルとフォト レジスト層110の表面に紫外線を通過させるステッパーとを用いてパターン化 可能な従来のレジスト材層を表している。積層20の層は当業者には容易に認識 可能であり幾つかの周知の堆積工程、例えば化学的蒸着(CVD)、プラズマで 高められた化学的蒸着(PECVD)、およびスパッタリングのような物理的蒸 着(PVD)を使用して形成可能である。 上記金属製連結線をつくるために、PR層110は適切なフォトリソグラフィ ー技術でパターン化され、次に露出した金属フィルムをエッチングする。例えば 、このようなフォトリソグラフィー技術はフォトレジスト材を接触またはステッ パーフォトリソグラフィー装置に露出させることによりフォトレジスト層110 をパターン化することからなり、またフォトレジスト材を現像(develop)して下 の金属被覆層108のある部分を露出させるパターン化されたマスクを形成する ことからなる。このように、次にエッチング剤(etchant)を使用して残留してい るフォトレジストマスクに覆われていない下の金属被覆層の部分をエッチング除 去することができる。従って、残留する金属被覆材は選択された機能的回路パタ ーンと一致している複数の連結線を形成する。 例証の目的で、図2は図1の積層20の従来のエッチング完了後の断面図であ る。この例において、金属製連結線は金属被覆層106のエッチングされていな い部分により表される。回路密度を高くするために、現代のIC回路はますます 狭くなる設計規則で大きさが決められている。結果として、特徴サイズ、即ち連 結線の幅および隣接している連結線の間隔(例えばトレンチ)は着実に減少した 。例えば、約0.8ミクロン(μm)の線幅は4メガビット(Mb)のダイナミ ック・ランダム・アクセス・メモリ(DRAM)ICにおいて許容できると考え られる一方、256Mb・DRAMのIC’sは通常約、0.25ミクロン幅、 またはより薄い連結線を使用している。 特徴サイズが収縮し続けると、選択されたウェファの表面でエッチング速度を 均一にすることはますます困難になる。一般に、狭い間隔におけるエッチング速 度は広く開放しているフィールド領域における速度よりも遅い。この現象を「エ ッチング速度負荷」といい、「マイクロローディング」および「アスペクト比依 存エッチング」(ARDE)の結果と考えられている。マイクロローディングは 主に密度が高くない領域に設けられている同様にサイズが定められたトレンチの エッチング速度に対して線間隔が高密度である領域においてエッチング速度が小 さい場合である。 一方、ARDEは選択されたトレンチの幅で除したフォトレジスト層の高さ( 即ち、アスペクト比=高さ/幅)における変動を原因とするエッチング速度の均 一性における変動のことである。フォトレジスト・マスク層その他のマスク材の 高さを減少させることといった技術を包含する様々な技術を用いてをARDEを 低減することができる。残念ながら、フォトレジスト・マスク層の高さが減少す ると、多くの一般に使用されているエッチング化学によりこのマスク層は迅速に エッチングされ感度を有する下層領域も不注意にエッチングされることになる。 さらに、ARDE問題はトレンチ幅が減少するとより顕著になる傾向がある。 これらのエッチング速度変動の結果、エッチング速度が低い領域(例えば、狭 い領域)において金属エッチングが完了するまでに、エッチング速度が高い領域 (例えば、開放しているフィールド領域)において過剰エッチングが生じ、即ち 下層から材料が不注意に除去される可能性がある。 図2を参照すると、領域120は金属被覆層が非常に過剰エッチングされてい る(距離d1だけ)開放しているフィールド領域を表し、領域121は過剰エッ チング領域(距離d2だけ)を表し、領域122は金属被覆が非常に不十分にし かエッチングされていない(距離d3だけ)エッチング不足領域を表す。エッチ ング速度変動が十分に大きいと、ある半導体装置は非常に過剰エッチングするこ とで感度を有する層を破壊することなく目標層までエッチングすることができな い。例えば、領域122における金属層は開放しているフィールド領域120に おける層が損傷するまでは十分にエッチングしない。従って、大きなエッチング 速度変動によって不適当な過剰エッチングおよび過度な酸化物損失が領域120 に生じ、さらにIC加工する際の使用には不適当な加工がウェファに行われるこ とになる。 上記にかんがみて、積層エッチング時にエッチング速度負荷を低減するための 改善された方法および装置が必要である。さらに、フォトレジストアスペクト比 をフォトレジストに対して高い感度を有するエッチング化学を使用することによ り低減することができる方法および装置が必要である。 発明の要約 本発明は新規な複合化学エッチング方法によりこれらの必要を満たす。一実施 例においてプラズマ加工室が積層における層の選択部分のエッチングに使用され る。積層には好ましくは少なくとも反射防止層(anti-reflective layer)および 反射防止層の下に堆積している金属被覆層が含まれている。方法には積層の反射 防止層が少なくとも部分的に第一化学でエッチングされる第一エッチング・ステ ップが含まれ、第一化学はエッチング化学製品およびポリマー形成化学製品から なる。一旦第一エッチング・ステップが完了すると、方法は第二エッチング・ス テップに進み積層の金属被覆層の少なくとも一部が第一化学とは異なる第二化学 でエッチングされる。一実施例において、第三化学を実施して金属被覆層の下に 設けることができる遮断層を効率的にエッチングしてもよい。有利なことに、第 一および第二化学によりフォトレジストの選択性が改善される。 他の実施例において、プラズマ加工室に形成される集積回路が開示されている 。この実施例において、プラズマ加工室は積層の層をエッチングするためのフォ トレジストを選択する複合化学エッチング剤を使用する。積層は金属被覆層上層 および金属被覆層上層の下に堆積される金属被覆層を有する。集積回路には積層 の最上層となるアスペクト比の低いフォトレジスト層が含まれている。低アスペ クト比フォトレジスト層はパターン化され金属被覆層上層が露出している複数の 第一領域および金属被覆層上層を保護する複数の第二領域を有する。集積回路に はさらに実質上、下の金属被覆層まで第一化学でエッチングされる金属被覆層上 層が含まれ、金属被覆層上層は積層の金属被覆層上層が露出している複数の第一 領域にエッチングされる。好ましくは、第一化学はエッチング化学製品およびポ リマー形成化学製品からなる。また集積回路には積層の金属被覆層が露出してい る複数の第一領域に第二化学でエッチングされる金属被覆層が含まれている。こ の実施例において、第二化学は第一化学と異なる。 さらに別の実施例において、本発明は積層の層の選択された部分にフォトレジ スト選択エッチングを行うための方法に関し、積層はTiN層およびアルミニウ ム/銅層からなる。方法は積層のTiN層を少なくとも部分的に第一化学でエッ チングすることからなる。第一化学は(1)Cl2、ArおよびCHF3の第一混 合物、(2)Cl2、CHF3およびBCl3の第二混合物、および(3)Cl2、 N2およびCHF3の第三混合物からなるグループから選択される。さらに方法は 積層のアルミニウム/銅層を少なくとも部分的に第二化学でエッチングすること からなり、第二化学は(1)Cl2、N2およびHClの第四混合物、および(2 )Cl2、CHF3およびBCl3の第五混合物からなるグループから選択される 。 有利なことに、本発明の実質上改善されたフォトレジスト選択性によって実質 上より薄いフォトレジストマスクを適用することができる。結果として、フォト レジストマスクのアスペクト比は低減され且つエッチング速度負荷も実質上低減 される。本発明のこのような利点は以下の詳細な説明を読み且つ様々な図面を検 討すると明らかである。 図面の簡単な説明 本発明は、その利点とともに、参照して以下の説明を読むとよく理解すること ができる添付図面において、 図1は積層の断面図であり、典型的な半導体ICの加工時に形成される層が示 されている。 図2は従来のエッチングが完了した後の図1の積層の断面図である。 図3は新規な複合化学エッチング技術で適切に使用可能なプラズマ反応器の概 略図である。 図4は本発明の一局面によって、新規な複合化学エッチング技術に含まれるス テップを示す。 図5は本発明の一局面によって、第三化学エッチング・ステップの実施に関す るステップを示す。 好適な実施例の詳細な説明 エッチング速度負荷の問題を最小にするとともに産業上有利なエッチング速度 および選択性を達成するための発明を説明する。以下の説明において、多数の特 定な詳細点を記載し本発明を完全に理解できるようにする。しかしながら、当業 者には本発明がこれらの特定な詳細の幾つかまたは全てがなくても実施可能であ ることは明らかである。他の例において、不必要に本発明を曖昧にしないように 周知の工程ステップは詳細に説明しない。 本発明の一局面によると、上記エッチング速度負荷の問題は少なくとも二段階 で積層をエッチングし且つ少なくとも二つの異なる化学を実施することによって 実質上回避される。第一化学エッチング・ステップは好ましくは少なくともAR C層、例えば図1のARC層108で進行する。上記ARC層の部分のエッチン グに使用される主なエッチングガスに加えて、第一化学は好ましくはポリマー形 成ガスを含み且つ不活性ガスは含んでも含まなくてもよい。その後、積層は再び エッチングされるが、第二化学は第一化学と異なるものでもよい。次にこの第二 化学エッチング・ステップは好ましくは少なくとも部分的に金属被覆層、例えば 図1の層106に進行可能である。積層の遮断層104がエッチングを必要とす る場合、第三エッチング・ステップは一実施例において、第一化学と実質上同じ である第三化学を使用して行ってもよい。もちろん、第二化学を使用して遮断層 をエッチングしてもよいことがわかる。 新規な複合化学エッチング工程を行うことができる周知のプラズマ加工装置は いかなるものにも、乾式エッチング、プラズマ・エッチング、反応性イオン・エ ッチング(RIE)、磁気的に高められた反応性イオン・エッチング(MERI E)等のための装置が含まれる。さらに詳しくは、乾式エッチングのための典型 的なプラズマ加工室において、ウェファはプラズマで処理される。加工室には内 部に工程エッチング源ガスが供給される入口が含まれている。適切なRFエネル ギ源、例えばRFエネルギ源が室に接続している電極に適用されプラズマを誘導 する。エネルギ自体は誘導的または容量的に接続され周知のように、プラズマを 維持することができる。次にエッチング源ガスから種が形成されウェファと反応 し且つウェファ積層のプラズマ接触層をエッチング除去する。副産物は揮発性か もしれないが、次に出口から排出される。 プラズマ・エッチングはウェファがウェファ加工時に陽極、または接地電極上 に位置する場合に関する。一方、反応性イオン・エッチング(RIE)はウェフ ァが加工時陰極、または動力電極上に位置する場合に関する。磁気的に高められ た反応性イオン・エッチング(MERIE)は磁界が適用され反応器壁面に対す るエネルギ電子の損失を低減するRIE反応器構造の変形である。MERIE反 応器は、条件によって、プラズマにおいて電極から電子へのエネルギの移動効率 を増加できることが見出された。 本発明は上記反応器のいずれでも、また他の適切なプラズマ加工反応器におい て実施可能であると考えられる。注意すべきことは上述したことはプラズマへの エネルギが容量的に接続されている平行電極板、電子サイクロトロン共振(EC R)マイクロ波プラズマ源、またはヘリコン、螺旋状共振器、並びに変圧器が接 続されているプラズマ(TCP)のような誘導的に接続されているRF源により 供給されることに関係なく真実である。ECRおよびTCPプラズマ加工システ ムはとりわけ、カリフォルニア州、フリモントのラム・リサーチ・コーポレーシ ョンから入手可能である。 好適な実施例において、本発明が使用されているTCPTM9600SEプラズ マ反応器は、ラム・リサーチ・コーポレーションから入手可能であるが、上述し たように、その他の従来の適切なプラズマ加工システムであれば使用可能である 。図3に概略が示されているTCPTM9600SEプラズマ反応器は、ウェファ 350および集積回路チップ352を含むが、新規なエッチングによりエッチン グされて従来のエッチング後ステップにおいて加工された後ウェファ350から 切り出された型から製造される。図3を参照すると、ウェファ反応器300はプ ラズマ加工室302を含む。室302の上には電極303が設けられているが、 これは図3の例においてコイルにより形成される。コイル303にはRF発生器 305により整合ネットワーク(図3に示されていない)を介して電圧が印加さ れる。 室302内に設けられているシャワー・ヘッド304に好ましくは含まれてい る複数の穴から気体状の原料、例えばエッチング源ガスがヘッド自体とウェファ 350との間のRF誘導プラズマ領域に放出してもよい。また気体状原料は室自 体の壁に形成されている出口から放出される。ウェファ350は室302に導入 され且つチャック310上に配置されるが、チャックは第二電極として作用し好 ましくは無線周波数発生器320により(また通例整合ネットワークを介して) バイアスがかけられる。 ヘリウム冷却ガスが圧力下(例えば、一実施例において5〜10トル)チャッ ク310とウェファ350との間に導入され熱伝達媒体として作用して加工時ウ ェファの温度を正確に制御するので均一で繰り返し可能なエッチング結果が得ら れる。プラズマ・エッチング時、室302内の圧力は好ましくは例えば、一実施 例において約0.5mTorrと約200mTorrとの間で維持される。複数 の加熱器(図示を簡潔にするために図3から省略)を設けることによりエッチン グに適切な室温度を維持してもよい(例えば、一実施例において約50℃)。接 地経路を形成するために、室302の室壁は通常接地されている。 図4には本発明の一局面に従って、新規な複合化学エッチング工程に含まれる ステップが示されている。ステップ400において、ウェファを従来のエッチン グ前ステップでエッチングするために準備する。エッチング前ステップには例え ば、ウェファをチャックに締付け、プラズマ加工室内の圧力を安定させ、ヘリウ ム冷却ガスをウェファの裏側に導入しウェファとチャックとの間の熱移動を容易 にすることが含まれる。 ステップ402において、積層の反射防止層を第一化学でエッチングする。注 意すべきことは本実施例および残りの開示部分において反射防止層は第一化学で エッチングされる層であると考えられるが、この第一化学エッチングは積層構造 によっては、あらゆる金属被覆層上層、例えば接着層、種層等に行ってもよい。 ここで使用する言葉である金属被覆層上層は金属被覆層の上に堆積される層のこ とである。 さらに、この上層はTi、TiN、TiW、または主にチタンである材料から 形成してもよい。本実施例によると、第一化学でのエッチングは好ましくは反射 防止層が完全にエッチングしたと決められた時に終了する。一実施例において、 反射防止層はTiNから形成され、終点がプラズマにおける703nm波長の変 化を光学的に監視することによって検出され、これは実質上すべてのTiN反射 防止層が除去されたことを示す。次にエッチングは直ちに終了するかまたは所定 時間、例えばさらに5秒続けることによってTiN反射防止層材を確実に除去し てもよい。他の従来の方法をこの第一化学エッチングステップのための終点検出 に使用してもよい。 本発明の一局面に従って、TiN反射防止層エッチングのための第一化学には Cl2/Ar/CHF3、Cl2/CHF3/BCl3、Cl2/CHF3、Cl2/N2 、Cl2/N2/CHF3、Cl2/HCl/CHF3、およびCl2/N2/BCl3 からなるグループのいずれか一つが含まれる。より好ましくは第一化学にはC l2/Ar/CHF3およびCl2/CHF3/BCl3からなるグループのいずれ か一つが含まれる。より好ましくはTiN反射防止層エッチングのための第一化 学はCl2/Ar/CHF3である。Cl2/Ar/CHF3におけるアルゴンはヘ リウム、クリプトン、キセノン等のような他の貴ガスによって置き換えることが できると考えられる。 またCl2/Ar/CHF3は他の有利な結果をもたらすが、これは(1)米国 特許出願番号08/602、251「半導体ウェファをエッチングするための方 法および装置」、(2)米国特許出願番号08/601、708「エッチング速 度負荷を低減するための方法および装置」、(3)米国特許出願番号08/65 2、718「エッチング速度負荷の影響を最小にすることによる均一なエッチン グの機構」、および(4)米国特許出願番号08/678、034「半導体ウェ ファおよびその層をエッチングするための方法および装置」という名称の共に係 属中で、譲渡されている特許出願に詳細に述べられている。上述した米国特許出 願のすべてに準拠する。 上述したように、第一化学は好ましくは主にエッチングを行う化学製品(例え ばCl2)に追加してポリマ一形成化学製品(例えば、N2、CHF3等)を含む 。このように、第一化学は上層(例えばTiN・ARC層)をエッチング除去す ると同時に上層にポリマーを堆積する。第一化学にポリマー形成剤を使用すると より広い間隔がマイクロマスクされ、即ち狭い間隔よりも速い速度で広い間隔に 遮蔽ポリマーが堆積すると考えられている。マイクロマスキング現象によって、 広い間隔におけるエッチング速度は実質上遅くなるので、広い間隔におけるエッ チング速度と狭い間隔におけるエッチング速度との差が減少する。 一実施例において、ポリマー形成剤(例えば、CHF3)の1分当たりの標準 立方センチメートル(sccm)単位の流量はsccm単位のCl2の流量全体 の約3%と約40%との間であり、より好ましくはsccm単位のCl2の流量 全体の約5%と約35%との間であり、さらに好ましくはsccm単位のCl2 の流量全体の約17.5%である。理解すべきことは選択されたエッチング速度 はポリマー形成剤の流量率を適当に変更することによって調節可能である。例え ば、ポリマー形成剤の流量率を増加させるとエッチング時ポリマー堆積における 増加により開放している領域におけるエッチング速度が減少する傾向にある。 ステップ404において、残りの積層が少なくとも部分的に下の金属被覆層ま で第二化学でエッチングする。例えば、第二化学を使用することにより金属被覆 層のほとんどをエッチングし、その下の残りおよび/または遮断層を第三化学で エッチングしてもよい。この実施例において第二化学エッチング・ステップが進 行すると金属被覆層は実質上エッチング除去される。一旦金属被覆層が実質上エ ッチング除去されると、第三化学を行って効率的に下の遮断層をエッチングして もよい。 第二化学が好ましくは第一化学と異なるのはポリマー形成ガスが嵩エッチング 、例えばアルミニウム金属被覆層に使用されると、マイクロマスキングにより残 留物となり且つフォトレジストの選択性を低下させる可能性もあるからである。 従って、第二化学と異なる新規な第一化学を(ARC層をエッチングするために )使用することは本発明の重要な特徴である。 第二化学自体は金属被覆層をエッチングするためのあらゆる適切なエッチング 剤および衝撃化学製品を含むことができる。一実施例において、第二化学はCl2 /N2/HCl、Cl2/N2、Cl2/BCl3/CHF3、Cl2/BCl3/H Cl、およびCl2/BCl3/N2からなるグループのいずれか一つである。例 えば、約85:30:25(単位sccm)の流量率を有するCl2/N2/HC lの混合物は約0.5%〜1%の銅を有するアルミニウム合金からなる金属被覆 層のエッチングに特に適していることが発見された。 例えば、上述した方法は第一化学のTiN・ARC層材のエッチング能力が優 れているので約3:1のフォトレジストの選択性に対して優れたTiN・ARC 層を形成すると考えられている。即ちTiN・ARC層はフォトレジスト材の3 倍速くエッチング除去可能である。これは従来技術のCl2/N2/HClを使用 してTiN・ARC層および下の金属被覆層の両方をエッチングする「一化学」 方法と比べて重大な結果である。この従来技術の一化学方法によって通常製造さ れるTiN・ARC層が約0.7:1のフォトレジストの選択比に対して非常に 劣っているのはCl2/N2/HCl化学のTiN・ARC層材に対するエッチン グ性能が劣っているからである。例えば、0.7ミクロンのTiN・ARC材を エッチングするために、1ミクロンのフォトレジストも不都合なことにエッチン グ除去されるであろう。わかるように、本発明の実質上改善されたフォトレジス トの選択性により実質上薄いフォトレジストマスクを適用することができる。 さらに比較すると、一化学エッチング剤Cl2/N2/HClを使用して0.3 5μの間隔および特徴サイズをエッチングした時、深い紫外線(DUV)フォト レジストがウェファ表面で厚さ約9、500Åに適用された。TiN・ARC層 およびアルミニウム金属被覆層の両方のエッチング完了後、残りのフォトレジス トはウェファの中心で約3、450Åおよび縁部で約3、200Åであろことが わかった。 驚くことに予期せぬ結果として、新規な複合化学工程を使用して同一の間隔サ イズ、特徴サイズおよびDUVフォトレジストの厚さをエッチングした時、ウェ ファの中心はウェファのほぼ中心の元の9、500Åの約5、350Åを維持し 、ウェファの縁部は元の9、500Åの約5、600Åを維持した。理解できる ように、従来技術によるエッチング化学よりも複合化学エッチング後は実質上多 くの耐蝕膜が残った。従って、フォトレジストのアスペクト比は適用されたフォ トレジストの厚さを減らすことによって実質上低減可能であり、さらにエッチン グ速度負荷を低減する。従って、上記パラメータを使用して、実質上さらに薄い 例えば約4、000Å、より好ましくは約5、000Åの薄さを有するDUVフ ォトレジスト層を適用することができる。もちろん、従来技術の化学を使用した ら、フォトレジストは下層を過剰エッチングから保護するためにより厚く適用し なければならないであろう。 さらに新規な複合化学方法の有利な結果を例示するために、さらに別の従来技 術による一化学Cl2/BCl3エッチング工程を対比する。例えば、8インチの ウェファおよび0.5ミクロンの構造に対してこの従来技術による一化学Cl2 /BCl3エッチング剤を使用して発生したエッチング速度負荷は約25%と約 30%との間であることがわかった。即ち、開放しているフィールド領域におけ る工ッチング速度は0.5ミクロンの間隔よりも約25%〜約30%速い。図2 を参照して説明したように、これらの高いエッチング速度負荷レベルが過剰エッ チングにより重大な損傷をもたらすことが知られている。同様の工程パラメータ で、本発明の一実施例に従って、第一化学としてCl2/Ar/CHF3および第 二化学としてCl2/N2/HClを使用する新規な複合化学エッチングに対して 達成されたエッチング速度負荷はウェファ表面で約2%、通例は約2.5%と低 いことがわかった。 さらに、新規な複合化学方法は一化学による従来のエッチング剤BCl3/C l2を使用して得た選択性よりも約90%高いフォトレジストの選択性も実現し た。結果として、フォトレジストの厚さを実質上低減し且つ好都合にフォトレジ ストのアスペクト比を低減することが可能である。さらに、アスペクト比が減少 すると、エッチング速度負荷も減少する。 また新規な複合化学エッチングを使用すると結果として全体的なエッチング速 度およびTiNからアルミニウムの選択性が産業上有利な範囲内になることも発 見されている。例えば、ARC・TiN層のエッチング速度は第一化学としてC l2/Ar/CHF3を使用する新規な複合化学エッチングに対して、一実施例に おいて、約11、000(Å)オングストローム/分である。Cl2/Ar/C HF3に対するTiNからアルミニウムの選択性は、一実施例において、約10 :1である。さらに、複合エッチングの均一性は上記新規な化学に対する(即ち 、ARC層エッチングおよび嵩エッチングの両方の)統計的な3x標準分布とし て表されるが、一実施例において、約10%と約15%との間、より好ましくは 約12%である。 第二化学でのエッチングは金属被覆層の少なくとも一部分が下層までエッチン グした場合に終了してもよい。従って、第二化学でのエッチングは金属被覆層が 実質上完全にエッチングしたと決められた時に終了してもよい。一実施例におい て、金属被覆層はアルミニウムまたはその合金の一つから形成され、終点の検出 はプラズマにおける261nm光波長の変化を光学的に監視することにより行わ れ、これは実質上全てのアルミニウム金属被覆層が除去されたことを示す。 一旦光学的監視によって261nm光波長の上昇が検出されると、第二化学で のエッチングは直ちに終了するかまたは所定時間、例えばさらに数秒続けること により確実に金属被覆層材を除去してもよい。 ステップ406において、ウェファにさらに従来の性質を有するエッチング後 加工ステップが行われる。その後、加工されたウェファは切断して型となり、次 にICチップに製造することができる。結果としてICチップ、例えば図3のI Cチップ352は次に電子装置、例えばデジタル・コンピュータを含む周知の商 業的または消費電子装置のいずれかに組み込むことができる。 図5には本発明の一実施例による第三化学で遮断層をエッチングすることに関 する工程ステップが示されている。第二化学により遮断層までエッチング可能で あるが、ステップ405に使用される第三化学は残りの金属被覆層および下層の エッチングにより適している。以下に説明するように、第三化学は下層がTiま たはTiN遮断層である場合実質上第一化学と同じである。即ち、第三化学は好 ましくはCl2/Ar/CHF3である。もちろん、Cl2/Ar/CHF3化学に おけるアルゴンはヘリウム、クリプトン、キセノン等のような他の貴ガスで置き 換えることができると考えられる。 一方、代替の第三化学を使用して下の遮断層をエッチングしてもよい。一実施 例において、代替の第三化学は好ましくはCl2/CHF3/BCl3でもよい。 この実施例に対するCl2の流量は好ましくは約80sccmであり、CHF3の 流量は全Cl2流量の約20%であり、BCl3の流量は全Cl2流量の約20% である。この実施例の好ましい圧力および温度条件は各々、約12mTorrお よび約50℃である。一旦第三化学を使用して下の遮断層をエッチングすると、 工程は再び図4のステップ406に進みエッチング後加工が行われる。 さらに情報として、下記表1にはTCPTM9600SEプラズマ反応器におけ る8インチのウェファの第一化学エッチングに適する近似の工程パラメータが示 されている。この例において、金属被覆層上層はTiN反射防止層であり、約0 .5%の銅を含むアルミニウム層の上塗りをする。これらの表において、最上電 極電力(単位ワット)、底部電極電力(単位ワット)、および流量(他に記載が なければ単位%の全エッチング源流量)の近似の適切な範囲、近似の好適な範囲 、および近似のより好適な範囲が示されている。 表1はCl2/Ar/CHF3第一化学に対する近似の適切なパラメータを示し 、表2はCl2/N2/HCl第二化学に対する近似の適切なパラメータを示し、 表3はCl2/Ar/CHF3第三化学に対する近似の適切なパラメータを示し、 表4はCl2/CHF3/BCl3代替第三化学に対する近似の適切なパラメータ を示す。 エッチングの助けとなる他のパラメータ値は、同じウェファ並びに反射防止層 であれ他のウェファ並びに反射防止層であれ、当業者にはすぐに明らかである。 さらに、次のパラメータは模範的な「8インチのウェファ」に関するが、パラメ ータは半導体装置および平面パネル表示器の製造に使用されるような様々なサイ ズおよび形状の基板に適用するために変更することができる。回路の寸法が収縮 し続けると、本発明による改善されたフォトレジストの選択性は特にトレンチお よび特徴サイズが1.8ミクロン以下と小さい装置の製造に適することができる 。上述したように、フォトレジストの選択性が改善されて光硬化樹脂層を薄くす ることができるので、エッチング速度負荷も最小となる。 本発明をいくつかの好適な実施例により説明したが、本発明の範囲内の変更、 置換、および等価物が存在する。また注意すべきことは代替えの本発明による方 法および装置を実施する代替法がある。従って、以下の請求範囲は本発明の真の 趣旨および範囲内で全てのこのような変更、置換、および等価物を含むものとし て解釈するように意図されている。
【手続補正書】特許法第184条の8第1項 【提出日】平成11年3月24日(1999.3.24) 【補正内容】 請求の範囲 1.プラズマ加工室において、積層の層の選択された部分をエッチングするた めの方法であって、該積層は反射防止層と該反射防止層の下に堆積する金属被覆 層とを有するエッチング方法において、 前記積層の前記反射防止層を少なくとも部分的に第一化学でエッチングし、該第 一化学は主にCl2と、CHF3と、ArないしはBCl3のいずれか一つとを有 し、 前記積層の前記金属被覆層を少なくとも部分的に、主にCl2、N2およびHCl からなる第二化学でエッチングし、 もって、前記第一および第二化学の組合せが、単一化学でのプロセスに対して、 フォトレジスト選択性を約90%まで改善する方法。 2.前記反射防止層がTiおよびTiNからなるグループから選択される、請 求項1記載の方法。 3.前記反射防止層がTiNを有し、前記第一化学を使用して前記反射防止層 をエッチングする、請求項1記載の方法。 4.前記Cl2が約80sccmの流量を有し、前記Arの流量がCl2の約1 4パーセントであり、前記CHF3の流量がCl2の約30パーセントである、請 求項1記載の方法。 5.前記Cl2が約85sccmの流量を有し、前記N2の流量がCl2の約3 0パーセントであり、前記HClの流量がCl2の約25パーセントである、請 求項1記載の方法。 6. 下の遮断層をエッチングするための第三化学をさらに有する、請求項1 記載の方法。 7.前記第三化学が前記第一化学と実質的に同一である、請求項7記載の方法 。 8.前記第三化学がCl2とCHF3とBCl3とを有する、請求項7記載の方 法。 9.前記第一、第二および第三化学が基板を半導体装置へとエッチングするよ うに形成されている、請求項7記載の方法。 10.集積回路であって、プラズマ加工室において形成され、該プラズマ加工室 は積層の層をエッチングするためのフォトレジスト選択性複合化学エッチングプ ロセスを行い、該積層は金属被覆層上層と該金属被覆層上層の下に堆積する金属 被覆層と前記積層上の低アスペクト比フォトレジスト層とを有し、該低アスペク ト比フォトレジスト層は金属被覆層上層を露出している複数の第一領域および前 記金属被覆層上層を保護する複数の第二領域にパターン化され、前記集積回路を 形成するプロセスが、 前記金属被覆層上層を実質上、下の前記金属被覆層まで第一化学でエッチング し、前記金属被覆層上層は前記積層の該金属被覆層上層を露出している前記複数 の第一領域にエッチングされ、前記第一化学はCl2とArとCHF3とを有して いる工程と、 さらに前記金属被覆層を第二化学で前記積層の該金属被覆層を露出している前 記複数の第一領域にエッチングし、前記第二化学がCl2とN2とHClとを有し ている工程とを有する、集積回路。 11.前記金属被覆層上層がTiN反射防止層である、請求項10記載の集積回 路。 12.前記金属被覆層がアルミニウムを有し、前記第二化学が主にCl2とN2と HClとからなる請求項11記載の集積回路。 13.前記第一化学を使用して前記反射防止層をエッチングする、請求項11記 載の集積回路。 14.プラズマ加工室において、積層の層の選択された部分に対してフォトレジ スト選択性のエッチングを行うことを含む、半導体装置を製造するための方法で あって、該積層はTiN層と、アルミニウムないしは銅の少なくとも一つを備え る金属被覆層とを有する、半導体装置を製造するための方法において、 前記積層の前記TiN層を少なくとも部分的に第一化学でエッチングし、該第一 化学は Cl2、ArおよびCHF3の第一混合物と、 Cl2、CHF3およびBCl3の第二混合物と、 Cl2、N2、およびCHF3の第三混合物とからなるグループから選択され、 さらに前記積層の前記金属被覆層を少なくとも部分的に第二化学でエッチング し、該第二化学は主にCl2、N2およびHClの第四混合物からなり、 もって、前記積層を前記第一および第二化学を連続して組み合わせてエッチン グすることによってフォトレジスト選択性を、単一化学プロセスに対して、約9 0%まで改善する方法。 15.前記TiN層が反射防止層である、請求項14記載の方法。 16.前記金属被覆層がアルミニウムと銅とを有する、請求項14記載の方法。 17.前記金属被覆層の実質的下方に位置している前記積層における遮断層を少 なくとも部分的にエッチングするための第三化学をさらに有する、請求項14記 載の方法。 18.前記第一および第二化学が前記積層を半導体装置へエッチングするように 形成されている、請求項14記載の方法。

Claims (1)

  1. 【特許請求の範囲】 1.プラズマ加工室において、積層の層の選択された部分をエッチングするた めの方法であって、該積層は反射防止層と該反射防止層の下に堆積する金属被覆 層とを有し、 前記積層の前記反射防止層を少なくとも部分的に第一化学でエッチングし、該 第一化学は主にCl2とCHF3とArないしはBCl3のいずれか一つとから成 り、 前記第一化学と異なる第二化学で前記積層の前記金属被覆層を少なくとも部分 的にエッチングし、 もって、前記第一および第二化学がフォトレジストの選択性を改善する方法。 2.前記反射防止層がTiおよびTiNからなるグループから選択される請求 項1記載の方法。 3.前記第二化学がCl2、N2およびHClを有する請求項1記載の方法。 4.前記反射防止層がTiNからなり、前記第一化学を使用して前記反射防止 層をエッチングする請求項3記載の方法。 5.前記Cl2が約80sccmの流量を有し、前記Arの流量がCl2の約1 4パーセントであり、前記CHF3の流量がCl2の約30パーセントである請求 項1記載の方法。 6.前記Cl2が約85sccmの流量を有し、前記N2の流量がCl2の約3 0パーセントであり且つ前記HClの流量がCl2の約25パーセントである請 求項3記載の方法。 7.下の遮断層をエッチングするための第三化学をさらに有する請求項1記載 の方法。 8.前記第三化学が前記第一化学と実質上同じである請求項7記載の方法。 9.前記第三化学がCl2とCHF3とBCl3とを有する請求項7記載の方法 。 10.第一、第二および第三化学が基板を半導体装置へとエッチングするように 形成されている請求項10記載の方法。 11.集積回路であって、プラズマ加工室において形成され、該プラズマ加工室 は積層の層をエッチングするためのフォトレジスト選択性複合化学エッチング工 程を行い、該積層は金属被覆層上層、該金属被覆層上層の下に堆積する金属被覆 層、および前記積層上の低アスペクト比フォトレジスト層からなり、該低アスペ クト比フォトレジスト層は金属被覆層上層を露出している複数の第一領域および 前記金属被覆層上層を保護する複数の第二領域にパターン化され、 前記金属被覆層上層を実質上、下の前記金属被覆層まで第一化学でエッチングし 、前記金属被覆層上層は前記積層の前記金属被覆層上層を露出している前記複数 の第一領域にエッチングされ、前記第一化学はエッチング化学製品およびポリマ ー形成化学製品からなり、 さらに前記金属被覆層を第二化学で前記積層の前記金属被覆層を露出している前 記複数の第一領域にエッチングし、前記第二化学が前記第一化学と異なることか らなる工程ステップで形成される集積回路。 12.前記金属被覆−上層がTiN反射防止層である請求項11記載の集積回路 。 13.前記第一化学が主にCl2、ArおよびCHF3からなる請求項12記載の 集積回路。 14.前記金属被覆層がアルミニウムを有し、且つ前記第二化学が主にCl2、 N2およびHClからなる請求項12記載の集積回路。 15.前記第一化学を使用して前記反射防止層をエッチングする請求項12記載 の集積回路。 16.プラズマ加工室において、半導体装置を製造するための積層の層の選択さ れた部分に対してフォトレジスト選択性のエッチングを行うことを含む方法であ って、該積層はTiN層と、アルミニウムないしは銅の少なくとも一つから成る 金属被覆層とを有し、 前記積層の前記TiN層を少なくとも部分的に第一化学でエッチングし、該第 一化学は Cl2、ArおよびCHF3の第一混合物と、 Cl2、CHF3およびBCl3の第二混合物と、 Cl2、N2、およびCHF3の第三混合物とからなるグループから選択され、 さらに前記積層の前記金属被覆層を少なくとも部分的に第二化学でエッチング し、該第二化学は Cl2、N2およびHClの第四混合物と、 Cl2、CHF3およびBCl3の第五混合物とからなるグループから選択され る方法。 17.前記TiN層が反射防止層である請求項16記載の方法。 18.前記金属被覆層がアルミニウムおよび銅を有する請求項16記載の方法。 19.実質的に前記金属被覆層の下に位置している前記積層における遮断層を少 なくとも部分的にエッチングするための第三化学をさらに有する請求項16記載 の方法。 20.第一および第二化学が前記積層を半導体装置へとエッチングするように形 成されている請求項16記載の方法。
JP52897598A 1996-12-20 1997-12-19 フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法 Pending JP2001507171A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/770,336 US5883007A (en) 1996-12-20 1996-12-20 Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
US08/770,336 1996-12-20
PCT/US1997/023505 WO1998028785A1 (en) 1996-12-20 1997-12-19 Methods for improving photoresist selectivity and reducing etch rate loading

Publications (1)

Publication Number Publication Date
JP2001507171A true JP2001507171A (ja) 2001-05-29

Family

ID=25088213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52897598A Pending JP2001507171A (ja) 1996-12-20 1997-12-19 フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法

Country Status (5)

Country Link
US (1) US5883007A (ja)
JP (1) JP2001507171A (ja)
KR (1) KR20000057674A (ja)
TW (1) TW535229B (ja)
WO (1) WO1998028785A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055309A1 (ja) * 2005-11-11 2007-05-18 Rohm Co., Ltd. 半導体装置の製造方法
KR20180133221A (ko) * 2017-06-05 2018-12-13 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087266A (en) * 1997-06-27 2000-07-11 Lam Research Corporation Methods and apparatus for improving microloading while etching a substrate
US6828230B2 (en) * 1997-09-12 2004-12-07 Micron Technology, Inc. Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same
US6296780B1 (en) * 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
US6043163A (en) * 1997-12-29 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. HCL in overetch with hard mask to improve metal line etching profile
US6391786B1 (en) * 1997-12-31 2002-05-21 Lam Research Corporation Etching process for organic anti-reflective coating
US6177337B1 (en) * 1998-01-06 2001-01-23 International Business Machines Corporation Method of reducing metal voids in semiconductor device interconnection
US6548413B1 (en) * 1998-03-26 2003-04-15 Chartered Semiconductor Manufacturing Ltd. Method to reduce microloading in metal etching
US6399508B1 (en) * 1999-01-12 2002-06-04 Applied Materials, Inc. Method for metal etch using a dielectric hard mask
TW448503B (en) * 1999-03-11 2001-08-01 Toshiba Corp Method for dry etching
US6291361B1 (en) 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6472329B1 (en) * 1999-08-16 2002-10-29 Applied Komatsu Technology, Inc. Etching aluminum over refractory metal with successive plasmas
US6270634B1 (en) * 1999-10-29 2001-08-07 Applied Materials, Inc. Method for plasma etching at a high etch rate
US6898561B1 (en) 1999-12-21 2005-05-24 Integrated Device Technology, Inc. Methods, apparatus and computer program products for modeling integrated circuit devices having reduced linewidths
TWI286338B (en) 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW527441B (en) * 2000-06-26 2003-04-11 Matsushita Electric Ind Co Ltd Dry etching method
JP4717295B2 (ja) * 2000-10-04 2011-07-06 株式会社半導体エネルギー研究所 ドライエッチング装置及びエッチング方法
TW582071B (en) 2001-03-20 2004-04-01 Macronix Int Co Ltd Method for etching metal in a semiconductor
JP2003045874A (ja) * 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
TWI240988B (en) * 2004-01-07 2005-10-01 Powerchip Semiconductor Corp Method for fabricating a through hole on a semiconductor substrate
CN1303667C (zh) * 2004-03-25 2007-03-07 力晶半导体股份有限公司 制作通孔的方法
US20070138001A1 (en) * 2005-12-19 2007-06-21 Teng-Yuan Ko Method of forming an inductor on a semiconductor substrate

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US4412885A (en) * 1982-11-03 1983-11-01 Applied Materials, Inc. Materials and methods for plasma etching of aluminum and aluminum alloys
US4614021A (en) * 1985-03-29 1986-09-30 Motorola, Inc. Pillar via process
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
US4878994A (en) * 1987-07-16 1989-11-07 Texas Instruments Incorporated Method for etching titanium nitride local interconnects
DE3842758A1 (de) * 1988-12-19 1990-06-21 Siemens Ag Verfahren zum aetzen einer dreilagigen verdrahtungsebene bei der herstellung integrierter halbleiterschaltungen
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
US5429070A (en) * 1989-06-13 1995-07-04 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
US4980018A (en) * 1989-11-14 1990-12-25 Intel Corporation Plasma etching process for refractory metal vias
US5225040A (en) * 1990-04-16 1993-07-06 Raytheon Company Process for patterning metal connections in small-geometry semiconductor structures
JP2519364B2 (ja) * 1990-12-03 1996-07-31 アプライド マテリアルズ インコーポレイテッド Uhf/vhf共振アンテナ供給源を用いたプラズマリアクタ
US5238872A (en) * 1990-12-11 1993-08-24 Samsung Semiconductor, Inc. Barrier metal contact architecture
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
JP3502096B2 (ja) * 1992-06-22 2004-03-02 ラム リサーチ コーポレイション プラズマ処理装置内の残留物を除去するためのプラズマクリーニング方法
US5256245A (en) * 1992-08-11 1993-10-26 Micron Semiconductor, Inc. Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US5326427A (en) * 1992-09-11 1994-07-05 Lsi Logic Corporation Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation
JPH06151382A (ja) * 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
US5384009A (en) * 1993-06-16 1995-01-24 Applied Materials, Inc. Plasma etching using xenon
JPH0774156A (ja) * 1993-08-31 1995-03-17 Nec Corp 半導体装置の製造方法
DE69424388T2 (de) * 1993-12-23 2000-08-31 St Microelectronics Inc Verfahren und Dielektrikumstruktur zur Erleichterung der Metallüberätzung ohne Beschädigung des Zwischendielektrikums
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JP2809087B2 (ja) * 1994-02-15 1998-10-08 日本電気株式会社 配線形成方法
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US5620615A (en) * 1994-05-13 1997-04-15 Micron Technology, Inc. Method of etching or removing W and WSix films
US5496762A (en) * 1994-06-02 1996-03-05 Micron Semiconductor, Inc. Highly resistive structures for integrated circuits and method of manufacturing the same
TW290717B (en) * 1994-10-28 1996-11-11 Advanced Micro Devices Inc Method to prevent formation of defects during multilayer interconnect processing
US5609775A (en) * 1995-03-17 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd. Dry etch process for titanium-tungsten films
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
US5772906A (en) * 1996-05-30 1998-06-30 Lam Research Corporation Mechanism for uniform etching by minimizing effects of etch rate loading
US5795829A (en) * 1996-06-03 1998-08-18 Advanced Micro Devices, Inc. Method of high density plasma metal etching

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055309A1 (ja) * 2005-11-11 2007-05-18 Rohm Co., Ltd. 半導体装置の製造方法
JP2007134589A (ja) * 2005-11-11 2007-05-31 Rohm Co Ltd 半導体装置の製造方法
KR20180133221A (ko) * 2017-06-05 2018-12-13 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
KR102136458B1 (ko) * 2017-06-05 2020-07-21 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치

Also Published As

Publication number Publication date
WO1998028785A1 (en) 1998-07-02
TW535229B (en) 2003-06-01
US5883007A (en) 1999-03-16
KR20000057674A (ko) 2000-09-25

Similar Documents

Publication Publication Date Title
KR100491199B1 (ko) 반도체 웨이퍼 에칭에 의한 집적 회로
JP2001507171A (ja) フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
US5772906A (en) Mechanism for uniform etching by minimizing effects of etch rate loading
US5827437A (en) Multi-step metallization etch
JP5183850B2 (ja) 有機ケイ酸塩誘電体の層を有する半導体ウエハからフォトレジストを剥離する方法
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
US5994235A (en) Methods for etching an aluminum-containing layer
JPS59134833A (ja) アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法
JPH1171689A (ja) プラズマ処理室中での積層物の選択された部分のエッチング法及びエッチングする間の側壁ポリマー堆積の低減法
JP2001506421A (ja) プラズマ誘発帯電損傷を低減するための方法
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
US5952244A (en) Methods for reducing etch rate loading while etching through a titanium nitride anti-reflective layer and an aluminum-based metallization layer
US5846443A (en) Methods and apparatus for etching semiconductor wafers and layers thereof
US6017825A (en) Etch rate loading improvement
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
JP2000277494A (ja) 有機系反射防止膜のエッチング方法および半導体装置の製造方法
US7208420B1 (en) Method for selectively etching an aluminum containing layer
JP3104298B2 (ja) ドライエッチング方法
JP2882284B2 (ja) 導電層形成法
JPH05182937A (ja) ドライエッチング方法
JPH0794476A (ja) ドライエッチング方法
JPH09289213A (ja) 高融点金属配線形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507