KR102136458B1 - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR102136458B1
KR102136458B1 KR1020180063317A KR20180063317A KR102136458B1 KR 102136458 B1 KR102136458 B1 KR 102136458B1 KR 1020180063317 A KR1020180063317 A KR 1020180063317A KR 20180063317 A KR20180063317 A KR 20180063317A KR 102136458 B1 KR102136458 B1 KR 102136458B1
Authority
KR
South Korea
Prior art keywords
gas
etching
chamber
film
processing gas
Prior art date
Application number
KR1020180063317A
Other languages
English (en)
Other versions
KR20180133221A (ko
Inventor
다카후미 감베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180133221A publication Critical patent/KR20180133221A/ko
Application granted granted Critical
Publication of KR102136458B1 publication Critical patent/KR102136458B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 FPD의 품질을 향상시킨다.
반입 공정에서는, 제1 Ti막, Al막 및 제2 Ti막을 포함하는 전극층이 반도체층 상에 형성된 복수의 소자가 설치된 피처리 기판이 챔버 내에 반입된다. 공급 공정에서는, 챔버 내에, 제1 처리 가스가 공급된다. 제1 에칭 공정에서는, 제1 처리 가스의 플라즈마에 의해, 각각의 소자의 전극층에 포함되는 제2 Ti막이 에칭되어, 어느 소자에 있어서 제1 Ti막이 노출될 때까지, 각각의 소자의 전극층에 포함되는 Al막이 에칭된다. 전환 공정에서는, 챔버 내에 공급될 처리 가스가 제1 처리 가스로부터 N2 가스를 포함하는 제2 처리 가스로 전환된다. 제2 에칭 공정에서는, 제2 처리 가스의 플라즈마에 의해, 각각의 소자 전극층의 에칭이 재개된다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 발명의 다양한 측면 및 실시 형태는 에칭 방법 및 에칭 장치에 관한 것이다.
FPD(Flat Panel Display)에 사용되는 박막 트랜지스터(TFT: Thin Film Transistor)는 유리 기판 등의 기판 상에, 게이트 전극이나 게이트 절연막, 반도체층 등을 패터닝하면서 순차 적층해 감으로써 형성된다. TFT의 채널에는, 높은 전자 이동도나, 낮은 소비 전력 등의 관점에서, 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어지는 산화물 반도체가 사용된다. 이러한 산화물 반도체는, 아몰퍼스 상태에서도 비교적 높은 전자 이동도를 갖는다. 그 때문에, 산화물 반도체를 TFT의 채널에 사용함으로써 고속의 스위칭 동작을 실현하는 것이 가능해진다.
예를 들어, 채널 에치형 보텀 게이트 구조의 TFT에서는, 유리 기판 상에 게이트 전극, 게이트 절연막, 산화물 반도체 막이 순차 형성된 후, 산화물 반도체 막 상에 전극막이 형성되고, 그 후, 그 금속막을 플라즈마 등으로 에칭함으로써, 소스 전극 및 드레인 전극이 형성된다. 소스 전극 및 드레인 전극이 되는 전극막으로서는, 예를 들어 티타늄(Ti)막, 알루미늄(Al)막 및 Ti막이 적층된 금속막이 다용되고 있고, 그 경우의 에칭 가스로서는, 염소 함유 가스, 예를 들어 Cl2 가스가 사용된다.
일본 특허 공개 제2000-235968호 공보
그런데, FPD에서는, 화질의 변동을 억제하기 위하여, FPD에 포함되는 다수의 TFT를 고정밀도로 가공할 것이 요구된다. 그러나, 근년의 FPD는, 대형화되는 경향이 있기 때문에, FPD의 제조 공정에서는, 대형 유리 기판에 배치된 다수의 TFT를 균일하게 가공하는 것이 어려워지고 있다.
예를 들어, 유리 기판 상에 있어서의 플라즈마의 분포에 따라서는, 전극막의 에칭레이트가 장소별로 상이한 경우가 있다. 그 때문에, 에칭레이트가 낮은 장소에 있는 TFT에 있어서 전극막이 확실하게 에칭될 때까지 에칭을 계속하면, 에칭레이트가 높은 장소에 있는 TFT에서는, 전극막의 하층의 산화물 반도체층까지 에칭되어 버린다. 이에 의해, 각 TFT의 산화물 반도체의 두께에 변동이 발생하여, FPD의 품질이 열화되어 버린다.
또한, 에칭레이트가 낮은 장소에 있는 TFT에 있어서 전극막이 확실하게 에칭될 때까지 플라즈마에 의한 에칭을 계속하면, 에칭레이트가 높은 장소에 있는 TFT의 산화물 반도체층은 오래 플라즈마에 노출되게 된다. 이에 의해, 산화물 반도체층의 특성이 변화해 버리는 경우가 있다. 이에 의해, 각 TFT의 산화물 반도체의 특성에 변동이 발생하여, FPD의 품질이 열화되어 버린다.
본 발명의 일측면은, 에칭 방법이며, 반입 공정과, 공급 공정과, 제1 에칭 공정과, 전환 공정과, 제2 에칭 공정을 포함한다. 반입 공정에서는, 제1 Ti막 상에 Al막이 적층되고 Al막 상에 제2 Ti막이 적층된 전극층이 반도체층 상에 형성된 복수의 소자가 설치된 피처리 기판이 챔버 내에 반입된다. 공급 공정에서는, 챔버 내에, 제1 처리 가스가 공급된다. 제1 에칭 공정에서는, 챔버 내에 있어서 제1 처리 가스의 플라즈마에 의해, 각각의 소자의 전극층에 포함되는 제2 Ti막이 에칭되고, 어느 소자에 있어서 제1 Ti막이 노출될 때까지, 각각의 소자의 전극층에 포함되는 Al막이 에칭된다. 전환 공정에서는, 챔버 내에 공급될 처리 가스가 제1 처리 가스로부터, N2 가스를 포함하는 제2 처리 가스로 전환된다. 제2 에칭 공정에서는 챔버 내에 있어서 제2 처리 가스의 플라즈마에 의해, 각각의 소자 전극층의 에칭이 재개된다.
본 발명의 다양한 측면 및 실시 형태에 따르면, FPD의 품질을 향상시킬 수 있다.
도 1은 에칭 장치의 일례를 나타내는 도면이다.
도 2는 보텀 게이트 구조의 TFT인 소자의 전극 형성 공정의 일례를 나타내는 모식도이다.
도 3은 비교예에 있어서의 소자의 전극 형성 공정의 일례를 나타내는 모식도이다.
도 4는 본 실시 형태에 있어서의 소자의 전극 형성 공정의 일례를 나타내는 모식도이다.
도 5는 Cl2 가스의 유량에 대해 N2 가스의 유량을 바꾼 경우의 에칭레이트 및 선택비의 실험 결과의 일례를 나타내는 도면이다.
도 6은 에칭 중의 Ti원소 및 Al 원소의 발광 강도의 변화의 일례를 나타내는 모식도이다.
도 7은 에칭 처리의 일례를 나타내는 흐름도이다.
도 8은 제어부의 하드웨어 일례를 나타내는 도면이다.
개시하는 에칭 방법은, 하나의 실시 형태에 있어서, 반입 공정과, 공급 공정과, 제1 에칭 공정과, 제1 전환 공정과, 제2 에칭 공정을 포함한다. 반입 공정에서는, 제1 Ti막 상에 Al막이 적층되고 Al막 상에 제2 Ti막이 적층된 전극층이 반도체층 상에 형성된 복수의 소자가 설치된 피처리 기판이 챔버 내에 반입된다. 공급 공정에서는 챔버 내에 제1 처리 가스가 공급된다. 제1 에칭 공정에서는 챔버 내에 있어서 제1 처리 가스의 플라즈마에 의해 각각의 소자의 전극층에 포함되는 제2 Ti막이 에칭되어, 어느 것의 소자에 있어서 제1 Ti막이 노출될 때까지, 각각의 소자의 전극층에 포함되는 Al막이 에칭된다. 제1 전환 공정에서는, 챔버 내에 공급될 처리 가스가 제1 처리 가스로부터, N2 가스를 포함하는 제2 처리 가스로 전환된다. 제2 에칭 공정에서는 챔버 내에 있어서 제2 처리 가스의 플라즈마에 의해, 각각의 소자 전극층의 에칭이 재개된다.
또한, 개시하는 에칭 방법에는 하나의 실시 형태에 있어서, 제1 에칭 공정에 있어서, 챔버 내의 공간에 존재하는 Ti원소에 대응하는 파장의 광 발광 강도를 측정하고, 해당 발광 강도가 감소한 후에 증가로 바뀌었는지 여부를 판정하는 제1 판정 공정이 더 포함되어도 된다. 제1 전환 공정에서는, 제1 판정 공정에 있어서 Ti원소에 대응하는 파장의 광 발광 강도가 감소된 후에 증가로 바뀐 것으로 판정된 경우에, 챔버 내에 공급될 처리 가스가, 제1 처리 가스로부터 제2 처리 가스로 전환되어도 된다.
또한, 개시하는 에칭 방법의 하나의 실시 형태에 있어서, 제1 처리 가스는, BCl3 가스 및 Cl2 가스의 혼합 가스 또는 Cl2 가스여도 되고, 제2 처리 가스는, Cl2 가스 및 N2 가스의 혼합 가스여도 된다.
또한, 개시하는 에칭 방법에는, 하나의 실시 형태에 있어서, 제2 전환 공정과, 제3 에칭 공정이 더 포함되어도 된다. 제2 전환 공정에서는, 제2 에칭 공정에 있어서 모든 소자에 있어서 제1 Ti막이 노출한 후에, 챔버 내에 공급될 처리 가스가, 제2 처리 가스로부터, 질소 원소를 포함하지 않는 제3 처리 가스로 전환된다. 제3 에칭 공정에서는, 챔버 내에 있어서 제3 처리 가스의 플라즈마에 의해, 각각의 소자 전극층의 에칭이 재개된다.
또한, 개시하는 에칭 방법에는, 하나의 실시 형태에 있어서, 제2 에칭 공정에 있어서, 챔버 내의 공간에 존재하는 Ti원소에 대응하는 파장의 광 발광 강도를 측정하고, 해당 발광 강도의 증가율이 소정값 이하로 되었는지 여부를 판정하는 제2 판정 공정이 더 포함되어도 된다. 제2 전환 공정에서는, 제2 판정 공정에 있어서 Ti원소에 대응하는 파장의 광 발광 강도의 증가율이 소정값 이하로 되었다고 판정된 경우에, 챔버 내에 공급될 처리 가스가, 제2 처리 가스로부터 제3 처리 가스로 전환되어도 된다.
또한, 개시하는 에칭 방법의 하나의 실시 형태에 있어서 제3 처리 가스는, BCl3 가스 및 Cl2 가스의 혼합 가스 또는 Cl2 가스여도 된다.
또한, 개시하는 에칭 방법의 하나의 실시 형태에 있어서 반도체층은, 산화물 반도체여도 된다.
또한, 개시하는 에칭 방법의 하나의 실시 형태에 있어서 산화물 반도체는, TFT(Thin Film Transistor)의 채널을 구성해도 된다.
또한, 개시하는 에칭 장치는 하나의 실시 형태에 있어서 챔버와, 적재대와, 공급부와, 생성부와, 제어부를 구비한다. 적재대는 챔버 내에 설치되고, 제1 Ti막 상에 Al막이 적층되고 Al막 상에 제2 Ti막이 적층된 전극층이 반도체층 상에 형성된 복수의 소자가 설치된 피처리 기판이 적재된다. 공급부는 챔버 내에, 처리 가스를 공급한다. 생성부는, 적재대에 피처리 기판이 적재된 상태에서 챔버 내에 공급된 처리 가스의 플라즈마를 생성한다. 제어부는, 제1 에칭 공정과, 전환 공정과, 제2 에칭 공정을 실행한다. 제1 에칭 공정에서는 제어부는, 공급부를 제어하여 챔버 내에 제1 처리 가스를 공급시키고, 생성부를 제어하여 챔버 내에 있어서 제1 처리 가스의 플라즈마를 생성시킴으로써, 각각의 소자의 전극층에 포함되는 제2 Ti막을 에칭하고, 어느 것의 소자에 있어서 제1 Ti막이 노출될 때까지, 각각의 소자의 전극층에 포함되는 Al막을 에칭한다. 전환 공정에서는 제어부는, 공급부를 제어하여 챔버 내에 공급될 처리 가스를, 제1 처리 가스로부터, N2 가스를 포함하는 제2 처리 가스로 전환한다. 제2 에칭 공정에서는, 제어부는, 생성부를 제어하여 챔버 내에 있어서 제2 처리 가스의 플라즈마를 생성시킴으로써, 각각의 소자 전극층의 에칭을 재개한다.
이하에, 개시하는 에칭 방법 및 에칭 장치의 실시 형태에 대해, 도면을 참조하면서 상세하게 설명한다. 또한, 이하의 본 실시 형태에 의해, 개시되는 에칭 방법 및 에칭 장치가 한정되는 것은 아니다.
[에칭 장치(1)의 구성]
도 1은, 에칭 장치(1)의 일례를 나타내는 도면이다. 에칭 장치(1)는 본체(10) 및 제어부(20)를 갖는다. 에칭 장치(1)는 피처리 기판(W) 상에 형성된 금속막을 플라즈마에 의해 에칭하는 장치이다. 본 실시 형태에 있어서, 피처리 기판(W)은 예를 들어 FPD 패널이며, 에칭 장치(1)에 의한 에칭 처리를 거쳐, 피처리 기판(W) 상에 복수의 TFT가 형성된다. 또한, 이하에서는, 피처리 기판(W) 상에 형성되는 각각의 TFT를 소자(D)라 기재한다.
본체(10)는 예를 들어 내벽면이 양극 산화 처리된 알루미늄에 의해 형성된 각통 형상의 기밀한 챔버(101)를 갖는다. 챔버(101)는 접지되어 있다. 챔버(101)는 유전체벽(102)에 의해 상하로 구획되어 있고, 유전체벽(102)의 상면측이 안테나가 수용되는 안테나실(103)로 되어 있고, 유전체벽(102)의 하면측이 플라즈마가 생성되는 처리실(104)로 되어 있다. 유전체벽(102)은 Al2O3 등의 세라믹스 또는 석영 등으로 구성되어 있고, 처리실(104)의 천장벽을 구성한다.
챔버(101)에 있어서의 안테나실(103)의 측벽(103a)과 처리실(104)의 측벽(104a) 사이에는 내측으로 돌출되는 지지 선반(105)이 설치되어 있고, 유전체벽(102)은 해당 지지 선반(105)에 의해 지지되어 있다.
유전체벽(102)의 하측 부분에는, 처리 가스를 처리실(104) 내에 공급하기 위한 샤워 하우징(111)이 끼워 넣어져 있다. 샤워 하우징(111)은 예를 들어 복수의 서스펜더(도시되지 않음)에 의해 챔버(101)의 천장에 매달린 상태로 되어 있다.
샤워 하우징(111)은 예를 들어 표면이 양극 산화 처리된 알루미늄 등의 도전성 재료로 구성되어 있다. 샤워 하우징(111)의 내부에는 수평 방향으로 넓어지는 가스 확산실(112)이 형성되어 있고, 가스 확산실(112)에는, 하방을 향하여 연장하는 복수의 가스 토출 구멍(112a)이 연통되어 있다.
유전체벽(102)의 상면 대략 중앙에는, 가스 확산실(112)에 연통되도록 가스 공급관(124)이 설치되어 있다. 가스 공급관(124)은 챔버(101)의 천장으로부터 챔버(101)의 외부로 관통하여, 가스 공급 기구(120)에 접속되어 있다.
가스 공급 기구(120)는 가스 공급원(121a), 가스 공급원(121b), MFC(Mass Flow Controller)(122a), MFC(122b), 밸브(123a) 및 밸브(123b)를 갖는다. 가스 공급 기구(120)는 공급부의 일례이다. MFC(122a)는, 예를 들어 Cl2 가스 등의 염소 함유 가스를 공급하는 가스 공급원(121a)에 접속되어, 가스 공급원(121a)으로부터 공급되는 가스의 유량을 제어한다. 밸브(123a)는 MFC(122a)에 의해 유량이 제어된 가스의 가스 공급관(124)에 대한 공급 및 공급 정지를 제어한다.
MFC(122b)는, 예를 들어 N2 가스 등의 질소 함유 가스를 공급하는 가스 공급원(121b)에 접속되어, 가스 공급원(121b)으로부터 공급되는 가스의 유량을 제어한다. 밸브(123b)는 MFC(122b)에 의해 유량이 제어된 가스의 가스 공급관(124)에 대한 공급 및 공급 정지를 제어한다.
가스 공급 기구(120)로부터 공급된 가스는 가스 공급관(124)을 통하여, 샤워 하우징(111) 내에 공급되고, 샤워 하우징(111)의 가스 확산실(112) 내를 확산한다. 그리고, 가스 확산실(112) 내를 확산한 가스는 샤워 하우징(111)의 하면의 가스 토출 구멍(112a)으로부터 처리실(104) 내의 공간에 토출된다.
안테나실(103) 내에는 안테나(113)가 배치되어 있다. 안테나(113)는 구리나 알루미늄 등의 도전성이 높은 금속에 의해 형성된 안테나선(113a)을 갖는다. 안테나선(113a)은 환형이나 소용돌이형 등의 임의의 형상으로 형성된다. 안테나(113)는 절연 부재로 구성된 스페이서(117)에 의해 유전체벽(102)으로부터 이격되어 있다.
안테나선(113a)의 단자(118)에는, 안테나실(103)의 상방으로 연장하는 급전 부재(116)의 일단부가 접속되어 있다. 급전 부재(116)의 타단부에는, 급전선(119)의 일단부가 접속되어 있고, 급전선(119)의 타단부에는 정합기(114)를 거쳐 고주파 전원(115)이 접속되어 있다. 고주파 전원(115)은 정합기(114), 급전선(119), 급전 부재(116) 및 단자(118)를 통하여, 안테나(113)에 예를 들어 13.56㎒ 주파수의 고주파 전력을 공급한다. 이에 의해, 안테나(113)의 하방에 있는 처리실(104) 내에 유도 전계가 형성되고, 이 유도 전계에 의해, 샤워 하우징(111)으로부터 공급된 가스가 플라즈마화되어, 처리실(104) 내에 유도 결합 플라즈마가 생성된다. 샤워 하우징(111) 및 안테나(113)는 생성부의 일례이다.
처리실(104) 내의 저벽에는, 절연성 부재에 의해 프레임 형상으로 형성된 스페이서(126)를 통하여, 피처리 기판(W)을 적재하는 적재대(130)가 설치되어 있다. 적재대(130)는 스페이서(126) 상에 설치된 기재(131)와, 기재(131) 상에 설치된 정전척(132)과, 절연성 부재로 형성되고, 기재(131) 및 정전척(132)의 측벽을 덮는 보호 부재(133)를 갖는다. 기재(131) 및 정전척(132)은 피처리 기판(W)의 형상에 대응한 직사각형을 이루고, 적재대(130)의 전체가 사각 판형 또는 기둥형으로 형성되어 있다. 스페이서(126) 및 보호 부재(133)는 알루미나 등의 절연성 세라믹스로 구성되어 있다.
정전척(132)은 기재(131)의 상면에 설치되어 있다. 정전척(132)은 세라믹스 용사막을 포함하는 유전체층(145)과, 유전체층(145)의 내부에 설치된 전극(146)을 갖는다. 전극(146)은 예를 들어 판형, 막형, 격자형, 망형 등 여러가지 형태를 취할 수 있다. 전극(146)에는, 급전선(147)을 거쳐 직류 전원(148)이 접속되어, 직류 전원(148)으로부터 공급된 직류 전압이 인가된다. 직류 전원(148)으로부터 급전선(147)을 통하여 전극(146)에 인가되는 직류 전압은 스위치(도시되지 않음)에 의해 제어된다. 직류 전원(148)으로부터 인가되는 직류 전압에 의해, 전극(146)에 쿨롱력이나 존슨 라벡력 등의 정전 흡착력이 발생되어, 정전척(132) 상에 적재된 피처리 기판(W)이 정전척(132)의 상면에 흡착 보유 지지된다. 정전척(132)의 유전체층(145)으로서는, Al2O3나 Y2O3 등을 사용할 수 있다.
기재(131)에는, 급전선(151)을 거쳐 정합기(152) 및 고주파 전원(153)이 접속되어 있다. 급전선(151) 및 정합기(152)를 통하여 기재(131)에 고주파 전력이 공급됨으로써, 기재(131)의 상방에 배치된 피처리 기판(W)에 이온이 인입된다. 고주파 전원(153)에 의해 기재(131)에 공급되는 고주파 전력의 주파수는, 예를 들어 50㎑ 내지 10㎒ 범위의 주파수이며, 예를 들어 3.2㎒이다.
또한, 적재대(130)의 기재(131) 내에는, 피처리 기판(W)의 온도를 제어하기 위한 온도 조절 기구 및 온도 센서(모두 도시되지 않음)가 설치되어 있다. 또한, 본체(10)에는, 적재대(130)에 피처리 기판(W)이 적재된 상태에서, 피처리 기판(W)과 적재대(130) 사이의 열전달량을 조절하기 위한 전열 가스, 예를 들어 He 가스를, 피처리 기판(W)과 적재대(130)의 사이에 공급하는 전열 가스 공급 기구(도시되지 않음)가 설치되어 있다. 또한, 적재대(130)에는, 피처리 기판(W)의 전달을 행하기 위한 복수의 승강 핀(도시되지 않음)이 정전척(132)의 상면에 대해 돌출 함몰 가능하게 설치되어 있다.
처리실(104)의 측벽(104a)에는, 피처리 기판(W)을 처리실(104)에 반입 및 반출하기 위한 반출입구(155)가 설치되어 있고, 반입 출구(155)는 게이트 밸브(G)에 의해 개폐 가능하게 되어 있다. 게이트 밸브(G)가 개방 상태로 제어됨으로써, 반입 출구(155)를 통하여 피처리 기판(W)의 반입 및 반출이 가능해진다.
또한, 처리실(104)의 측벽(104a)에는, 예를 들어 석영 등에 의해 형성된 창(106)이 설치되어 있다. 처리실(104) 내에서 생성된 플라즈마 중의 이온이나 라디칼 등이 발하는 광은, 창(106)을 통하여 처리실(104)의 외부로 방사된다. 창(106)의 외부에는, 발광 모니터(170)가 설치되어 있다. 발광 모니터(170)는 창(106)으로부터 누설된 광을 수광하고, 수광된 광에 기초하여, 플라즈마 중의 각각의 원소가 발하는 광의 강도를 파장별로 측정한다. 본 실시 형태에 있어서, 발광 모니터(170)는 Ti원소에 대응하는 파장의 광 발광 강도를 측정한다.
처리실(104)의 저벽의 에지부 또는 코너부에는 복수의 배기구(159)가 형성되어 있고, 각 배기구(159)에는 배기 기구(160)가 설치되어 있다. 배기 기구(160)는 배기구(159)에 접속된 배기관(161)과, 배기관(161)의 개방도를 조정함으로써 처리실(104) 내의 압력을 제어하는 APC(Auto Pressure Controller) 밸브(162)와, 배기관(161)을 통하여 처리실(104) 내를 배기하기 위한 진공 펌프(163)를 갖는다. 진공 펌프(163)에 의해 처리실(104) 내가 배기되어, 플라즈마에 의한 에칭 처리 중에 있어서, APC 밸브(162)의 개방도가 조정됨으로써, 처리실(104) 내의 압력이 소정의 압력으로 유지된다.
제어부(20)는 메모리 및 프로세서를 갖는다. 제어부(20) 내의 프로세서는, 제어부(20) 내의 메모리에 저장된 프로그램을 판독하여 실행함으로써, 본체(10)의 각 부를 제어한다. 제어부(20)에 의해 행해지는 구체적인 처리에 대해서는, 후술한다.
[소자(D)의 형성 과정]
여기서, 피처리 기판(W) 상에 설치된 복수의 소자(D)의 형성 과정의 일부에 대해 설명한다. 도 2는, 보텀 게이트 구조의 TFT인 소자(D)의 전극 형성 공정의 일례를 나타내는 모식도이다. 피처리 기판(W) 상의 소자(D)의 전극 형성 공정에서는, 먼저, 유리 기판 등의 기판 상에 게이트 전극이 형성되고, 게이트 전극 상에 게이트 절연막(30)이 적층된다. 그리고, 예를 들어 도 2의 (a)에 나타내는 바와 같이, 게이트 절연막(30) 상에 반도체층(31)이 적층된다. 본 실시 형태에 있어서 반도체층(31)은 예를 들어 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어지는 산화물 반도체이다. 산화물 반도체인 반도체층(31)은 TFT의 채널을 구성한다.
그리고, 반도체층(31)이 소정의 형상으로 패터닝된 후, 반도체층(31)을 덮도록 전극층(32)이 적층된다. 전극층(32)에는 예를 들어 도 2의 (a)에 나타내는 바와 같이 Ti막(320), Al막(321) 및 Ti막(322)이 포함된다. 전극층(32)은 Ti막(320) 상에 Al막(321)이 적층되고, Al막(321) 상에 Ti막(322)이 적층됨으로써 형성된다. Ti막(320)은 제1 Ti막의 일례이며, Ti막(322)은 제2 Ti막의 일례이다. 그리고, 전극층(32) 상에 포토레지스트(33)가 적층되고, 소스 전극 및 드레인 전극의 형상으로 포토레지스트(33)가 패터닝된다. 그리고, 피처리 기판(W)이 염소 함유 가스의 플라즈마에 노출됨으로써, 예를 들어 도 2의 (b)에 나타내는 바와 같이, 포토레지스트(33)의 패턴을 따라서 전극층(32)이 에칭되고, 전극층(32)에 의해 소스 전극 및 드레인 전극이 형성된다.
그런데, FPD에 사용되는 피처리 기판(W)은 대형화되는 경향이 있고, 에칭 장치(1)의 본체(10)도 대형화되고 있다. 그 때문에, 처리실(104) 내에 있어서 균일한 플라즈마를 생성하기 어려워지고 있으며, 피처리 기판(W) 상에 배치되어 있는 다수의 소자(D)를 균일하게 가공하는 것이 어려워지고 있다.
여기서, 예를 들어 도 2의 (a)에 나타내는 피처리 기판(W)에 있어서, 염소를 함유하는 1종의 가스를 사용하여 전극층(32)을 에칭하는 경우를 생각한다. 처리실(104) 내에 있어서 플라즈마의 분포에 치우침이 있으면, 피처리 기판(W) 상에 있어서 플라즈마 밀도가 높은 장소에서는 에칭레이트가 높아지고, 플라즈마 밀도가 낮은 장소에서는 에칭레이트가 낮아진다. 그 때문에, 피처리 기판(W) 상에 설치된 복수의 소자(D)에 있어서, 피처리 기판(W) 상의 장소에 따라 소자(D)의 에칭레이트가 상이하게 된다.
플라즈마 밀도가 높은 장소에 있는 소자(D)에서는, 예를 들어 도 3의 (a)에 나타내는 바와 같이, 전극층(32)의 에칭이 빠르게 진행되고, 전극층(32)에 의해 소스 전극 및 드레인 전극이 조기에 형성된다. 도 3은, 비교예에 있어서의 소자(D)의 전극 형성 공정의 일례를 나타내는 모식도이다.
한편, 플라즈마 밀도가 낮은 장소에 있는 소자(D)에서는, 플라즈마 밀도가 높은 장소에 있는 소자(D)보다도 에칭레이트가 낮아진다. 그 때문에, 플라즈마 밀도가 높은 장소에 있는 소자(D)에서는, 예를 들어 도 3의 (a)에 나타내는 바와 같이, 전극층(32)의 에칭이 완료된 경우에도, 에칭레이트가 낮은 장소의 소자(D)에서는, 예를 들어 도 3의 (b)에 나타내는 바와 같이, 전극층(32)의 에칭은 아직 완료되지 않았다.
에칭레이트가 낮은 장소의 소자(D)에 있어서도, 에칭이 계속되면, 예를 들어 도 3의 (d)에 나타내는 바와 같이, 곧 홈의 바닥이 반도체층(31)에 도달하여, 소스 전극 및 드레인 전극을 형성할 수 있다. 그러나, 그 경우, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에서는, 전극층(32)의 에칭에 의해 반도체층(31)이 노출된 후에 추가로 에칭이 계속되기 때문에, 예를 들어 도 3의 (c)에 나타내는 바와 같이, 반도체층(31)이 에칭되어 버린다. 그 때문에, 플라즈마 밀도가 높은 장소에 있는 소자(D)의 반도체층(31)은 플라즈마 밀도가 낮은 장소에 있는 소자(D)의 반도체층(31)보다도, 소모량이 많아져 버린다.
또한, 플라즈마에 의한 반도체층(31)의 소모량이 적다고 해도, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)의 반도체층(31)은 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)의 반도체층(31)보다도, 플라즈마에 노출되는 시간이 길어진다. 이에 의해, 반도체층(31)에 있어서 산소 원자의 이탈 등의 특성 열화가 발생한다. 그 때문에, 피처리 기판(W) 상의 각 소자(D)에 있어서의 반도체층(31)의 특성의 변동이 커져 버린다.
그래서, 본 실시 형태에서는, Al막(321)의 에칭이 행해지고 있는 동안에, 처리실(104) 내에 공급되는 가스가, Ti막에 대한 Al막의 선택비가 큰 가스로 전환된다. 이에 의해, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)와, 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)에 있어서, 에칭에 의해 반도체층(31)이 노출될 때까지의 시간차를 작게 할 수 있다. 이에 의해, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서의 반도체층(31)의 소모량을 저감시킬 수 있음과 함께, 반도체층(31)이 플라즈마에 노출되는 시간을 짧게 할 수 있다. 이에 의해, 피처리 기판(W) 상의 각 소자(D)에 있어서의 반도체층(31)의 특성 변동을 억제할 수 있어, FPD의 품질을 향상시킬 수 있다.
구체적으로는, 전극층(32) 내의 Al막(321)의 도중까지는, 염소 함유 가스의 플라즈마에 의해 전극층(32)이 에칭된다. 이에 의해, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)와 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)에서는, 예를 들어 도 4의 (a) 및 도 4의 (b)에 나타내는 바와 같이, 전극층(32)의 에칭양에 큰 차이가 발생한다. 도 4는, 본 실시 형태에 있어서의 소자(D)의 전극 형성 공정의 일례를 나타내는 모식도이다. 도 4의 (a), (c) 및 (e)는 플라즈마의 밀도가 높은 영역에 배치된 소자(D)의 전극 형성 공정의 일례를 나타내고 있으며, 도 4의 (b), (d) 및 (f)는 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)의 전극 형성 공정의 일례를 나타내고 있다.
그리고, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서 Al막(321)의 에칭이 완료된 단계에서, 처리실(104) 내에 공급되는 가스가, Ti막에 대한 Al막의 선택비가 큰 가스로 전환된다. 이에 의해, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서의 Ti막(320)의 에칭레이트보다도, 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)에 있어서의 Al막(321)의 에칭레이트가 상승된다. 그 때문에, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)와 낮은 영역에 배치된 소자(D)에서는, 예를 들어 도 4의 (c) 및 도 4의 (d)에 나타내는 바와 같이, 전극층(32) 전체로서의 에칭레이트의 차가 작아진다. 이에 의해, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서의 반도체층(31)의 소모량을 저감시킬 수 있음과 함께, 플라즈마에 노출되는 시간을 짧게 할 수 있다.
또한, 본 실시 형태에서는, Ti막에 대한 Al막의 선택비가 큰 가스로서는, Cl2 가스 및 N2 가스의 혼합 가스가 사용된다. 그러나, 반도체층(31)은 N2 가스의 플라즈마에 노출되면, 표면이 질화되어 특성이 변화되어 버리는 경우가 있다. 그 때문에, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서 반도체층(31)이 노출되기 전에 에칭 가스가, Cl2 가스 및 N2 가스의 혼합 가스로부터, N2 가스를 포함하지 않는 에칭 가스로 전환된다. 그리고, N2 가스를 포함하지 않는 에칭 가스의 플라즈마에 의해 전극층(32)의 에칭이 계속되어, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)와 낮은 영역에 배치된 소자(D)에 있어서, 예를 들어 도 4의 (e) 및 도 4의 (f)에 나타내는 바와 같이, 전극층(32)의 에칭이 완료된다.
[에칭 가스의 선택비]
여기서, Ti막에 대한 Al막의 선택비가 큰 가스에 관한 실험 결과에 대해 설명한다. 도 5는, Cl2 가스의 유량에 대해 N2 가스의 유량을 바꾼 경우의 에칭레이트 및 선택비의 실험 결과의 일례를 나타내는 도면이다.
Cl2 가스만을 사용한 경우(즉, N2 가스의 유량을 0으로 한 경우), 예를 들어 도 5에 도시된 바와 같이, Al의 에칭레이트가 224(㎚/min)이며, Ti의 에칭레이트가161(㎚/min)이었다. 이 경우, Ti에 대한 Al의 선택비는 약 1.39이다.
또한, Cl2 가스의 유량과 N2 가스의 유량의 비를 4:1로 한 경우, 예를 들어 도 5에 도시된 바와 같이, Al의 에칭레이트가 194(㎚/min)가 되고, Ti의 에칭레이트가 111(㎚/min)이 되었다. 이 경우, Ti에 대한 Al의 선택비는 약 1.75였다.
또한, Cl2 가스의 유량과 N2 가스의 유량의 비를 3:2로 한 경우, 예를 들어 도 5에 도시된 바와 같이, Al의 에칭레이트가 145(㎚/min)가 되고, Ti의 에칭레이트가 81(㎚/min)이 되었다. 이 경우, Ti에 대한 Al의 선택비는 약 1.79였다.
이와 같이, 에칭 가스에 있어서, Cl2 가스에 첨가되는 N2 가스의 유량을 많게 할 수록, Ti에 대한 Al의 선택비가 증가된다. Ti막(320)이 에칭되고 있는 동안에 전환되는 에칭 가스에 있어서, Ti에 대한 Al의 선택비가 높을수록, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)와 낮은 영역에 배치된 소자(D)에 있어서, 전극층(32)전체에 있어서의 에칭레이트의 차를 작게 할 수 있다.
또한, N2 가스가 첨가되어 있으면, Cl2 가스만으로 전극층(32)을 에칭하는 경우에 비하여, Ti에 대한 Al의 선택비가 높아지기 때문에, 각 소자(D)에 있어서 전극층(32) 전체에 있어서의 에칭레이트의 차를 작게 할 수 있다고 할 수 있다. N2 가스가 첨가됨으로써 Ti에 대한 Al의 선택비가 높아지는 이유로서는, Ti의 표면이 질화되어 에칭되기 어려워지는 점이 생각된다. 또한, N2 가스만으로는, Ti 및 Al의 어느 것도 에칭되지 않기 때문에, N2 가스의 첨가량을 많게 하는 경우에도, 에칭 가스에는 적어도 Cl 가스가 포함되어 있을 필요가 있다. 또한, 도 5에 도시한 실험 결과에 의하면, Cl2 가스의 유량에 대한 N2 가스의 유량비는, 25％ 이상인 것이 바람직하다. 또한, Cl2 가스의 유량에 대한 N2 가스의 유량비는, 25％ 이상 67％ 이하인 것이 보다 바람직하다.
[에칭 가스의 전환 타이밍]
도 6은, 에칭 중의 Ti원소 및 Al 원소의 발광 강도의 변화의 일례를 나타내는 모식도이다. 예를 들어 도 2의 (a)에 나타낸 소자(D)가 형성된 피처리 기판(W)에 대해 Cl2 가스의 플라즈마에 의해 에칭이 행해지면, 먼저, 전극층(32) 내의 Ti막(322)이 에칭된다. 이에 의해, Ti막(322)으로부터 이탈된 Ti원소가 처리실(104) 내에 표류하기 시작하여, 예를 들어 도 6에 나타내는 바와 같이 처리실(104) 내에 있어서 Ti원소에 대응하는 파장의 광 발광 강도가 증가되기 시작한다.
그리고, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서 Al막(321)이 노출되면, 처리실(104) 내에 있어서 Ti원소에 대응하는 파장의 광 발광 강도가 감소로 전환됨과 함께, Al 원소의 파장에 대응하는 광의 발광 강도가 증가되기 시작한다.
그리고, 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)에 있어서도 Al막(321)이 노출되면, 처리실(104) 내에 있어서 Ti원소를 대응하는 파장의 광 발광 강도가 최소로 되고, Al 원소의 파장에 대응하는 광의 발광 강도가 최대가 된다.
그리고, 에칭이 더 진행되어, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서 Ti막(320)이 노출된 타이밍(t1)에 있어서, 예를 들어 도 6에 나타내는 바와 같이, 처리실(104) 내에 있어서 Al 원소에 대응하는 파장의 광 발광 강도가 감소로 전환됨과 함께, Ti원소의 파장에 대응하는 광의 발광 강도가 다시 증가되기 시작한다.
본 실시 형태에서는, Ti원소의 파장에 대응하는 광의 발광 강도가 감소로부터 다시 증가로 변한 타이밍(t1)에 있어서, 처리실(104) 내에 공급되는 가스가 Ti막에 대한 Al막의 선택비가 큰 가스로 전환된다. 구체적으로는, Cl2 가스에 N2 가스가 첨가된다. Cl2 가스는, 제1 처리 가스의 일례이며, Cl2 가스 및 N2 가스를 포함하는 혼합 가스는, 제2 처리 가스의 일례이다. 이에 의해, 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)에 있어서, 나머지 Al막(321)이 보다 신속히 에칭되어, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서의 Ti막(320)의 에칭레이트가 저하된다. 그 때문에, 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)와 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서, 전극층(32) 전체에 있어서의 에칭레이트의 차를 작게 할 수 있다.
그리고, 에칭이 더 진행되어, 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)에 있어서 Ti막(320)이 노출된 타이밍(t2)에 있어서, 예를 들어 도 6에 나타내는 바와 같이, 처리실(104) 내에 있어서, Al 원소에 대응하는 파장의 광 발광 강도의 감소율 및 Ti원소의 파장에 대응하는 광의 발광 강도의 증가율이 모두 소정값 이하(예를 들어 0)로 된다.
본 실시 형태에서는, Ti원소의 파장에 대응하는 광의 발광 강도의 증가율이 소정값 이하로 된 타이밍(t2)에 있어서, 처리실(104) 내에 공급되는 가스가, 원래의 에칭 가스로 되돌려진다. 구체적으로는, N2 가스의 첨가가 정지되고, Cl2 가스의 공급으로 되돌려진다. 이에 의해, Ti막(320)의 에칭에 의해 Ti막(320)의 하층의 반도체층(31)이 노출되었을 때, 반도체층(31)의 표면이 N2 가스에 노출되는 것을 방지할 수 있다.
그리고, 에칭이 더 진행되어, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서 반도체층(31)이 노출하면, 처리실(104) 내에 있어서, Ti원소에 대응하는 파장의 광 발광 강도가 감소되기 시작한다. 그리고, 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)에 있어서도 반도체층(31)이 노출한 타이밍(t3)에 있어서, Ti원소에 대응하는 파장의 광 발광 강도의 감소율이 소정값 이하(예를 들어 0)로 된다. 타이밍(t3)에서는, 플라즈마의 밀도가 낮은 영역에 배치된 소자(D)에 있어서도 전극층(32)의 에칭이 완료되었으므로, 모든 소자(D)의 전극층(32)의 에칭이 완료되었다.
[에칭 처리]
도 7은, 에칭 처리의 일례를 나타내는 흐름도이다. 도 6에 나타내는 에칭 처리는, 제어부(20)의 제어에 의해 실행된다.
먼저, 게이트 밸브(G)가 개방되어, 피처리 기판(W)이 처리실(104) 내에 반입된다(S100). 그리고, 피처리 기판(W)이 적재대(130)의 정전척(132) 상에 적재되고, 게이트 밸브(G)가 폐쇄된다. 그리고, 제어부(20)는 도시되지 않은 스위치를 제어하여 직류 전원(148)으로부터의 직류 전압을 급전선(147)을 통하여 전극(146)에 인가시킨다. 이에 의해, 피처리 기판(W)이 정전척(132)의 상면에 흡착 보유 지지된다. 그리고, 제어부(20)는 도시되지 않은 온도 조정 기구를 제어하여, 피처리 기판(W)을 소정의 온도로 조절한다.
다음으로, 제어부(20)는 APC 밸브(162) 및 진공 펌프(163)를 제어하여, 처리실(104) 내를 소정의 진공도까지 배기한다. 그리고, 제어부(20)는 밸브(123a)를 개방 상태로 제어하고, 가스 공급원(121a)으로부터 공급되는 Cl2 가스가 소정의 유량이 되도록 MFC(122a)를 제어한다. 이에 의해, 가스 공급관(124)을 통하여, 처리실(104) 내에 Cl2 가스의 공급이 개시된다(S101). 또한, 밸브(123b)는 폐쇄 상태로 제어되고 있다. 스텝 S101은, 공급 공정의 일례이다.
다음으로, 제어부(20)는 고주파 전원(115)을 제어하여, 예를 들어 13.56㎒의 고주파 전력을 안테나(113)에 인가시킨다. 이에 의해, 유전체벽(102)을 통하여, 안테나(113)의 하방 처리실(104) 내에 자계가 발생하고, 발생된 자계에 의해 처리실(104) 내로 유도 전계가 발생한다. 이에 의해, 유도 전계에 의해 처리실(104) 내의 전자가 가속되고, 가속된 전자가 처리실(104) 내에 도입된 Cl2 가스의 분자나 원자와 충돌함으로써, 처리실(104) 내에 유도 결합 플라즈마가 생성된다(S102).
그리고, 제어부(20)는 고주파 전원(153)을 제어하여, 예를 들어 3.2㎒의 고주파 전력을 기재(131)에 인가시킨다. 이에 의해, 피처리 기판(W) 상에 이온이 인입되어, 피처리 기판(W) 상의 각 소자(D)의 전극층(32)의 에칭이 개시된다. 이와 같이, 스텝 S102에서는, 처리실(104) 내에 있어서 Cl2 가스의 플라즈마가 생성됨으로써, 각각의 소자(D)의 전극층(32)에 포함되는 Ti막(322)이 에칭된다. 그리고, 어느 것의 소자(D)에 있어서 Ti막(320)이 노출될 때까지, 각각의 소자(D)의 전극층(32)에 포함된 Al막(321)이 에칭된다. 스텝 S102는, 제1 에칭 공정의 일례이다.
다음으로, 제어부(20)는 발광 모니터(170)에 의한 측정 결과를 참조하여, Ti원소에 대응하는 파장의 광 발광 강도가 감소로부터 증가로 변한 것인지 여부를 판정한다(S103). 스텝 S103은, 제1 판정 공정의 일례이다. Ti원소에 대응하는 파장의 광 발광 강도가 감소로부터 증가로 변한 경우(S103: "예"), 제어부(20)는 밸브(123b)를 개방 상태로 제어하고, 가스 공급원(121b)으로부터 공급되는 N2 가스가 소정의 유량이 되도록 MFC(122b)를 제어한다. 제어부(20)는 Cl2 가스의 유량에 대한 N2 가스의 유량비가 예를 들어 67％가 되도록 MFC(122a) 및 MFC(122b)를 제어한다. 이에 의해, 처리실(104) 내에 공급되는 가스가, Cl2 가스로부터, Cl2 가스 및 N2 가스를 포함하는 혼합 가스로 전환되고, 가스 공급관(124)을 통하여, 처리실(104) 내에 Cl2 가스 및 N2 가스의 공급이 개시된다(S104). 스텝 S104는, 제1 전환 공정의 일례이다. 그리고, Cl2 가스 및 N2 가스의 혼합 가스의 플라즈마에 의해, 각 소자(D)의 전극층(32)의 에칭이 계속된다. 처리실(104) 내에 공급되는 가스가 전환된 후에 행해지는 스텝 S104의 에칭은, 제2 에칭 공정의 일례이다.
다음으로, 제어부(20)는 발광 모니터(170)에 의한 측정 결과를 참조하여, Ti원소에 대응하는 파장의 광 발광 강도의 증가율이 소정값 이하로 되었는지 여부를 판정한다(S105). 스텝 S105는, 제2 판정 공정의 일례이다. Ti원소에 대응하는 파장의 광 발광 강도의 증가율이 소정값 이하로 된 경우(S105: "예"), 제어부(20)는 밸브(123b)를 폐쇄 상태로 제어하여, 가스 공급원(121b)으로부터의 N2 가스의 공급을 정지한다(S106). 이에 의해, 처리실(104) 내에 공급되는 가스가, Cl2 가스 및 N2 가스를 포함하는 혼합 가스로부터, 질소 원소를 포함하지 않는 제3 처리 가스의 일례인 Cl2 가스로 전환된다. 스텝 S106은, 제2 전환 공정의 일례이다. 그리고, Cl2 가스의 플라즈마에 의해, 각 소자(D)의 전극층(32)의 에칭이 계속된다. 처리실(104) 내에 공급되는 가스가 전환된 후에 행해지는 스텝 S106의 에칭은, 제3 에칭 공정의 일례이다.
다음으로, 제어부(20)는 발광 모니터(170)에 의한 측정 결과를 참조하여, Ti원소에 대응하는 파장의 광 발광 강도가 감소하고, 그 감소율이 소정값 이하로 되었는지 여부를 판정한다(S107). Ti원소에 대응하는 파장의 광 발광 강도의 감소율이 소정값 이하로 된 경우(S107: "예"), 제어부(20)는 고주파 전원(115) 및 고주파 전원(153)을 제어하여 안테나(113) 및 기재(131)에 대한 고주파 전력의 공급을 정지시킨다. 이에 의해, 처리실(104) 내에서의 플라즈마의 생성이 정지된다(S108). 그리고, 제어부(20)는 밸브(123a)를 폐쇄 상태로 제어하고, APC 밸브(162) 및 진공 펌프(163)의 동작을 정지시킨다. 그리고, 제어부(20)는 도시되지 않은 스위치를 제어하여 직류 전원(148)으로부터 전극(146)에 대한 직류 전압의 인가를 정지시키고, 도시되지 않은 복수의 승강 핀을 상승시킨다. 그리고, 게이트 밸브(G)가 개방되고, 피처리 기판(W)이 처리실(104) 내로부터 반출된다(S109).
[제어부의 하드웨어]
도 8은, 제어부(20)의 하드웨어 일례를 나타내는 도면이다. 제어부(20)는 예를 들어 도 8에 나타내는 바와 같이, CPU(Central Processing Unit)(21), RAM(Random Access Memory)(22), ROM(Read Only Memory)(23), 보조 기억 장치(24), 통신 인터페이스(I/F)(25), 입출력 인터페이스(I/F)(26) 및 미디어 인터페이스(I/F)(27)를 구비한다.
CPU(21)는, ROM(23) 또는 보조 기억 장치(24)에 저장된 프로그램에 기초하여 동작하여, 각 부의 제어를 행한다. ROM(23)은, 제어부(20)의 기동 시에 CPU(21)에 의해 실행되는 부트 프로그램과, 제어부(20)의 하드웨어에 의존하는 프로그램 등을 저장한다.
보조 기억 장치(24)는 예를 들어 HDD(Hard Disk Drive) 또는 SSD(Solid State Drive) 등이며, CPU(21)에 의해 실행되는 프로그램 및 해당 프로그램에 의해 사용되는 데이터 등을 저장한다. CPU(21)는, 보조 기억 장치(24) 내에 저장된 프로그램을, 예를 들어 보조 기억 장치(24)로부터 판독하여 RAM(22) 상에 로드하고, 로드된 프로그램을 실행한다. 통신 I/F(25)는, 통신 케이블을 통하여 본체(10)의 각 부로부터 신호를 수신하여 CPU(21)에 보내고, CPU(21)가 생성한 신호를 통신 케이블을 통하여 본체(10)의 각 부에 송신한다.
CPU(21)는, 입출력 I/F(26)를 통하여, 디스플레이 등의 출력 장치 및 키보드나 마우스 등의 입력 장치를 제어한다. CPU(21)는, 입출력 I/F(26)를 통하여, 입력 장치로부터 데이터를 취득한다. 또한, CPU(21)는, 생성된 데이터를, 입출력 I/F(26)를 통하여 출력 장치에 출력한다.
미디어 I/F(27)는 기록 매체(28)에 저장된 프로그램 또는 데이터 등을 판독, 보조 기억 장치(24)에 저장한다. 기록 매체(28)는 예를 들어 DVD(Digital Versatile Disc), PD(Phase change rewritable Disk) 등의 광학 기록 매체, MO(Magneto-Optical disk) 등의 광자기 기록 매체, 테이프 매체, 자기 기록 매체 또는 반도체 메모리 등이다. 또한, 제어부(20)는 보조 기억 장치(24)에 저장될 프로그램 등을 다른 장치로부터 통신 케이블 등을 통하여 취득하고, 취득된 프로그램 등을 보조 기억 장치(24)에 저장해도 된다.
이상, 에칭 장치(1)의 실시 형태에 대해 설명하였다. 상기 설명으로부터 명백한 바와 같이, 본 실시 형태의 에칭 장치(1)에 의하면, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서의 반도체층(31)의 소모량을 저감시킬 수 있음과 함께, 플라즈마의 밀도가 높은 영역에 배치된 소자(D)에 있어서의 반도체층(31)이 플라즈마에 노출되는 시간을 짧게 할 수 있다. 이에 의해, FPD의 품질을 향상시킬 수 있다.
[기타]
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니고, 그 요지의 범위 내에서 수많은 변형이 가능하다.
예를 들어, 상기 실시 형태에서는, 각 소자(D)의 전극층(32)의 에칭에 있어서, Al막(321)의 도중까지는 제1 처리 가스의 플라즈마에 의해 전극층(32)이 에칭되고, 그 후에 N2 가스가 첨가되어, 제1 처리 가스 및 N2 가스의 혼합 가스의 플라즈마에 의해, 에칭이 계속된다. 그리고, 제1 처리 가스는, 예를 들어 Cl2 가스이다. 그러나, 개시의 기술은 이에 한정되지 않는다. 예를 들어, 제1 처리 가스는, BCl3 가스 및 Cl2 가스의 혼합 가스여도 된다. 이 경우, 각 소자(D)의 전극층(32)의 에칭에 있어서, Al막(321)의 도중까지는 BCl3 가스 및 Cl2 가스의 혼합 가스의 플라즈마에 의해 전극층(32)이 에칭되고, 그 후에 BCl3 가스의 공급이 정지되어, N2 가스가 첨가 되어, Cl2 가스 및 N2 가스의 혼합 가스의 플라즈마에 의해, 에칭이 계속된다. 또한, 제1 처리 가스는, Cl2 가스 외에도, BCl3 가스나 CCl4 가스 등의 다른 염소 함유 가스여도 된다.
또한, 제1 처리 가스에 N2 가스가 첨가된 가스를 제2 처리 가스로 해도 된다. 이에 의해, 가스 공급 기구(120)의 구성을 간략화할 수 있다.
또한, 상기 본 실시 형태에서는, Ti원소의 파장에 대응하는 광의 발광 강도의 증가율이 소정값 이하로 된 타이밍(t2)(도 6 참조)에 있어서, N2 가스의 첨가가 정지되고, Cl2 가스의 공급이 재개되지만, 개시의 기술은 이에 한정되지 않는다. 예를 들어 도 6에 나타내는 바와 같이, Ti원소의 파장에 대응하는 광의 발광 강도의 증가율이 소정값 이하로 되는 타이밍(t2)에서는, Al 원소의 파장에 대응하는 광의 발광 강도가 낮게 되어 있다. 그 때문에, Ti원소의 파장에 대응하는 광의 발광 강도의 증가율 대신에, Al 원소의 파장에 대응하는 광의 발광 강도를 감시하여, Al 원소의 파장에 대응하는 광의 발광 강도가 소정의 임계값 이하로 된 경우에, N2 가스의 첨가를 정지하고, Cl2 가스의 공급을 재개해도 된다.
또한, 상기 실시 형태에서는, 플라즈마원으로서 유도 결합 플라즈마를 사용하여 에칭을 행하는 에칭 장치(1)를 예로 들어 설명했지만, 개시의 기술은 이에 한정되지 않는다. 플라즈마를 사용하여 에칭을 행하는 에칭 장치(1)이면, 플라즈마원은 유도 결합 플라즈마에 한정되지 않고, 예를 들어 용량 결합 플라즈마, 마이크로파 플라즈마, 마그네트론 플라즈마 등, 임의의 플라즈마원을 사용할 수 있다.
D: 소자
G: 게이트 밸브
W: 피처리 기판
1: 에칭 장치
10: 본체
20: 제어부
101: 챔버
102: 유전체벽
103: 안테나실
104: 처리실
106: 창
111: 샤워 하우징
113: 안테나
115: 고주파 전원
120: 가스 공급 기구
130: 적재대
131: 기재
132: 정전척
148: 직류 전원
153: 고주파 전원
160: 배기 기구
170: 발광 모니터
30: 게이트 절연막
31: 반도체층
32: 전극층
320: Ti막
321: Al막
322: Ti막
33: 포토레지스트

Claims (9)

  1. 제1 Ti막 상에 Al막이 적층되고 상기 Al막 상에 제2 Ti막이 적층된 전극층이 산화물 반도체층 상에 형성된 복수의 소자가 설치된 피처리 기판을, 챔버 내에 반입하는 반입 공정과,
    상기 챔버 내에, 제1 처리 가스를 공급하는 공급 공정과,
    상기 챔버 내에 있어서 상기 제1 처리 가스의 플라즈마에 의해, 각각의 상기 소자의 상기 전극층에 포함되는 상기 제2 Ti막을 에칭하고, 어느 것의 상기 소자에 있어서 상기 제1 Ti막이 노출될 때까지, 각각의 상기 소자의 상기 전극층에 포함되는 상기 Al막을 에칭하는 제1 에칭 공정과,
    상기 챔버 내에 공급될 처리 가스를, 상기 제1 처리 가스로부터, N2 가스를 포함하는 제2 처리 가스로 전환하는 제1 전환 공정과,
    상기 챔버 내에 있어서 상기 제2 처리 가스의 플라즈마에 의해, 각각의 상기 소자의 상기 전극층의 에칭을 재개하는 제2 에칭 공정을 포함하고,
    상기 제2 에칭 공정에서 모든 상기 소자의 상기 제1 Ti막이 노출된 후에, 상기 챔버 내에 공급될 처리 가스를 상기 제2 처리 가스로부터 질소 원소를 포함하지 않는 제3 처리 가스로 전환하는 제2 전환 공정과,
    상기 챔버 내에서 상기 제3 처리 가스의 플라즈마에 의해, 각각의 상기 소자의 상기 전극층의 에칭을 재개하는 제3 에칭 공정을 포함하는 것을 특징으로 하는 에칭 방법.
  2. 제1항에 있어서, 상기 제1 에칭 공정에 있어서, 상기 챔버 내의 공간에 존재하는 Ti원소에 대응하는 파장의 광 발광 강도를 측정하여, 상기 발광 강도가 감소한 후에 증가로 바뀌었는지 여부를 판정하는 제1 판정 공정을 더 포함하고,
    상기 제1 전환 공정에서는,
    상기 제1 판정 공정에 있어서 상기 발광 강도가 감소된 후에 증가로 바뀐 것으로 판정된 경우에, 상기 챔버 내에 공급될 처리 가스가, 상기 제1 처리 가스로부터 상기 제2 처리 가스로 전환되는 것을 특징으로 하는 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 처리 가스는, Cl2 가스 또는 BCl3 가스 및 Cl2 가스의 혼합 가스이며,
    상기 제2 처리 가스는, Cl2 가스 및 N2 가스의 혼합 가스인 것을 특징으로 하는 에칭 방법.
  4. 삭제
  5. 제1항에 있어서, 상기 제2 에칭 공정에 있어서, 상기 챔버 내의 공간에 존재하는 Ti원소에 대응하는 파장의 광 발광 강도를 측정하여, 상기 발광 강도의 증가율이 소정값 이하로 되었는지 여부를 판정하는 제2 판정 공정을 더 포함하고,
    상기 제2 전환 공정에서는,
    상기 제2 판정 공정에 있어서 상기 발광 강도의 증가율이 상기 소정값 이하로 되었다고 판정된 경우에, 상기 챔버 내에 공급될 처리 가스가 상기 제2 처리 가스로부터 상기 제3 처리 가스로 전환되는 것을 특징으로 하는 에칭 방법.
  6. 제1항에 있어서, 상기 제3 처리 가스는, BCl3 가스 및 Cl2 가스의 혼합 가스 또는 Cl2 가스인 것을 특징으로 하는 에칭 방법.
  7. 삭제
  8. 제1항에 있어서, 상기 산화물 반도체층은, TFT(Thin Film Transistor)의 채널을 구성하는 것을 특징으로 하는 에칭 방법.
  9. 챔버와,
    상기 챔버 내에 설치되고, 제1 Ti막 상에 Al막이 적층되고 상기 Al막 상에 제2 Ti막이 적층된 전극층이 산화물 반도체층 상에 형성된 복수의 소자가 설치된 피처리 기판이 적재되는 적재대와,
    상기 챔버 내에, 처리 가스를 공급하는 공급부와,
    상기 적재대에 상기 피처리 기판이 적재된 상태에서, 상기 챔버 내에 공급된 상기 처리 가스의 플라즈마를 생성하는 생성부와,
    제어부를 구비하고,
    상기 제어부는,
    상기 공급부를 제어하여 상기 챔버 내에 제1 처리 가스를 공급시키고, 상기 생성부를 제어하여 상기 챔버 내에 있어서 제1 처리 가스의 플라즈마를 생성시킴으로써, 각각의 상기 소자의 상기 전극층에 포함되는 상기 제2 Ti막을 에칭하고, 어느 상기 소자에 있어서 상기 제1 Ti막이 노출될 때까지, 각각의 상기 소자의 상기 전극층에 포함되는 상기 Al막을 에칭하는 제1 에칭 공정과,
    상기 공급부를 제어하여 상기 챔버 내에 공급될 상기 처리 가스를, 상기 제1 처리 가스로부터, N2 가스를 포함하는 제2 처리 가스로 전환하는 전환 공정과,
    상기 생성부를 제어하여 상기 챔버 내에 있어서 상기 제2 처리 가스의 플라즈마를 생성시킴으로써, 각각의 상기 소자의 상기 전극층의 에칭을 재개하는 제2 에칭 공정과,
    상기 제2 에칭 공정에서 모든 상기 소자의 상기 제1 Ti막이 노출된 후에, 상기 챔버 내에 공급될 처리 가스를 상기 제2 처리 가스로부터 질소 원소를 포함하지 않는 제3 처리 가스로 전환하는 제2 전환 공정과,
    상기 챔버 내에서 상기 제3 처리 가스의 플라즈마에 의해, 각각의 상기 소자의 상기 전극층의 에칭을 재개하는 제3 에칭 공정을 실행하는 것을 특징으로 하는 에칭 장치.
KR1020180063317A 2017-06-05 2018-06-01 에칭 방법 및 에칭 장치 KR102136458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017110524A JP6878154B2 (ja) 2017-06-05 2017-06-05 エッチング方法およびエッチング装置
JPJP-P-2017-110524 2017-06-05

Publications (2)

Publication Number Publication Date
KR20180133221A KR20180133221A (ko) 2018-12-13
KR102136458B1 true KR102136458B1 (ko) 2020-07-21

Family

ID=64540067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180063317A KR102136458B1 (ko) 2017-06-05 2018-06-01 에칭 방법 및 에칭 장치

Country Status (4)

Country Link
JP (1) JP6878154B2 (ko)
KR (1) KR102136458B1 (ko)
CN (1) CN108987285B (ko)
TW (1) TWI767002B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001507171A (ja) * 1996-12-20 2001-05-29 ラム リサーチ コーポレーション フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法
JP2015076487A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 液晶表示装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206126A (ja) * 1982-05-26 1983-12-01 Hitachi Ltd 多層膜のプラズマエツチング方法
JPH01158733A (ja) * 1987-12-16 1989-06-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06216069A (ja) * 1993-01-13 1994-08-05 Hitachi Ltd エッチング方法及び装置
US5545590A (en) * 1994-08-29 1996-08-13 International Business Machines Corporation Conductive rie-resistant collars for studs beneath rie-defined wires
JPH08340005A (ja) * 1995-06-09 1996-12-24 Yamaha Corp 配線形成法
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
DE19728472A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
US6548413B1 (en) * 1998-03-26 2003-04-15 Chartered Semiconductor Manufacturing Ltd. Method to reduce microloading in metal etching
JP2000235968A (ja) 1999-02-15 2000-08-29 Sharp Corp ドライエッチング装置及びそれを用いたドライエッチング方法
JP4605554B2 (ja) * 2000-07-25 2011-01-05 独立行政法人物質・材料研究機構 ドライエッチング用マスク材
US6933243B2 (en) * 2002-02-06 2005-08-23 Applied Materials, Inc. High selectivity and residue free process for metal on thin dielectric gate etch application
JP2007103604A (ja) * 2005-10-03 2007-04-19 Hitachi High-Technologies Corp エッチング方法および処理装置
JP5192209B2 (ja) * 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR20080033589A (ko) * 2006-10-12 2008-04-17 삼성전자주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
US8399356B2 (en) * 2008-03-28 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6349796B2 (ja) * 2014-03-11 2018-07-04 東京エレクトロン株式会社 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
JP2016127224A (ja) * 2015-01-08 2016-07-11 キヤノン株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001507171A (ja) * 1996-12-20 2001-05-29 ラム リサーチ コーポレーション フォトレジストの選択性を改善し且つエッチング速度負荷を低減するための方法
JP2015076487A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 液晶表示装置の製造方法

Also Published As

Publication number Publication date
TW201909273A (zh) 2019-03-01
CN108987285A (zh) 2018-12-11
JP2018206937A (ja) 2018-12-27
JP6878154B2 (ja) 2021-05-26
CN108987285B (zh) 2023-05-16
KR20180133221A (ko) 2018-12-13
TWI767002B (zh) 2022-06-11

Similar Documents

Publication Publication Date Title
US9039913B2 (en) Semiconductor device manufacturing method
US9337056B2 (en) Semiconductor device manufacturing method
US9396962B2 (en) Etching method
US8642478B2 (en) Plasma processing method and plasma processing apparatus
KR102260339B1 (ko) 반도체 장치의 제조 방법
US20080066868A1 (en) Focus ring and plasma processing apparatus
JP6328524B2 (ja) エッチング方法
US10453699B2 (en) Etching method and etching apparatus
KR101835683B1 (ko) 다층막을 에칭하는 방법
US20150056816A1 (en) Semiconductor device manufacturing method and computer-readable storage medium
JP6289996B2 (ja) 被エッチング層をエッチングする方法
KR102418804B1 (ko) 에칭 방법
KR20150021475A (ko) 실리콘 산화막을 에칭하는 방법
KR101965154B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR102281211B1 (ko) 에칭 방법
KR102136458B1 (ko) 에칭 방법 및 에칭 장치
KR20190079565A (ko) 에칭 방법
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
CN110808228B (zh) 蚀刻方法和半导体器件的制造方法
JP7479207B2 (ja) エッチング方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant