JP6878154B2 - エッチング方法およびエッチング装置 - Google Patents

エッチング方法およびエッチング装置 Download PDF

Info

Publication number
JP6878154B2
JP6878154B2 JP2017110524A JP2017110524A JP6878154B2 JP 6878154 B2 JP6878154 B2 JP 6878154B2 JP 2017110524 A JP2017110524 A JP 2017110524A JP 2017110524 A JP2017110524 A JP 2017110524A JP 6878154 B2 JP6878154 B2 JP 6878154B2
Authority
JP
Japan
Prior art keywords
gas
etching
chamber
film
processing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017110524A
Other languages
English (en)
Other versions
JP2018206937A (ja
Inventor
喬史 神戸
喬史 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017110524A priority Critical patent/JP6878154B2/ja
Priority to TW107117356A priority patent/TWI767002B/zh
Priority to KR1020180063317A priority patent/KR102136458B1/ko
Priority to CN201810567822.6A priority patent/CN108987285B/zh
Publication of JP2018206937A publication Critical patent/JP2018206937A/ja
Application granted granted Critical
Publication of JP6878154B2 publication Critical patent/JP6878154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明の種々の側面および実施形態は、エッチング方法およびエッチング装置に関する。
ＦＰＤ（Flat Panel Display）に使用される薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は、ガラス基板などの基板上に、ゲート電極やゲート絶縁膜、半導体層などをパターニングしながら順次積層していくことにより形成される。ＴＦＴのチャネルには、電子移動度の高さや、消費電力の低さ等の観点から、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）からなる酸化物半導体が用いられる。このような酸化物半導体は、アモルファス状態であっても比較的高い電子移動度を有する。そのため、酸化物半導体をＴＦＴのチャネルに用いることで、高速のスイッチング動作を実現することが可能となる。
例えば、チャネルエッチ型のボトムゲート構造のＴＦＴでは、ガラス基板上にゲート電極、ゲート絶縁膜、酸化物半導体膜が順次形成された後、酸化物半導体膜の上に、電極膜が形成され、その後、その金属膜をプラズマ等でエッチングすることにより、ソース電極およびドレイン電極が形成される。ソース電極およびドレイン電極となる電極膜としては、例えばチタン（Ｔｉ）膜、アルミニウム（Ａｌ）膜、およびＴｉ膜が積層された金属膜が多用されており、その場合のエッチングガスとしては、塩素含有ガス、例えばＣｌ２ガスが用いられる。
特開２０００−２３５９６８号公報
ところで、ＦＰＤでは、画質のばらつきを抑制するため、ＦＰＤに含まれる多数のＴＦＴを精度よく加工することが求められる。しかし、近年のＦＰＤは、大型化する傾向にあるため、ＦＰＤの製造工程では、大型のガラス基板に配置された多数のＴＦＴを均一に加工することが難しくなっている。
例えば、ガラス基板上におけるプラズマの分布によっては、電極膜のエッチングレートが場所毎に異なる場合がある。そのため、エッチングレートが低い場所にあるＴＦＴにおいて電極膜が確実にエッチングされるまでエッチングを続けると、エッチングレートが高い場所にあるＴＦＴでは、電極膜の下層の酸化物半導体層までエッチングされてしまう。これにより、各ＴＦＴの酸化物半導体の厚さにばらつきが生じ、ＦＰＤの品質が劣化してしまう。
また、エッチングレートが低い場所にあるＴＦＴにおいて電極膜が確実にエッチングされるまでプラズマによるエッチングを続けると、エッチングレートが高い場所にあるＴＦＴの酸化物半導体層は、長くプラズマに晒されることになる。これにより、酸化物半導体層の特性が変化してしまう場合がある。これにより、各ＴＦＴの酸化物半導体の特性にばらつきが生じ、ＦＰＤの品質が劣化してしまう。
本発明の一側面は、エッチング方法であって、搬入工程と、供給工程と、第１のエッチング工程と、切換工程と、第２のエッチング工程とを含む。搬入工程では、第１のＴｉ膜の上にＡｌ膜が積層されＡｌ膜の上に第２のＴｉ膜が積層された電極層が半導体層の上に形成された複数の素子が設けられた被処理基板が、チャンバ内に搬入される。供給工程では、チャンバ内に、第１の処理ガスが供給される。第１のエッチング工程では、チャンバ内において第１の処理ガスのプラズマにより、それぞれの素子の電極層に含まれる第２のＴｉ膜がエッチングされ、いずれかの素子において第１のＴｉ膜が露出するまで、それぞれの素子の電極層に含まれるＡｌ膜がエッチングされる。切換工程では、チャンバ内に供給される処理ガスが、第１の処理ガスから、Ｎ２ガスを含む第２の処理ガスに切り換えられる。第２のエッチング工程では、チャンバ内において第２の処理ガスのプラズマにより、それぞれの素子の電極層のエッチングが再開される。
本発明の種々の側面および実施形態によれば、ＦＰＤの品質を向上させることができる。
図１は、エッチング装置の一例を示す図である。 図２は、ボトムゲート構造のＴＦＴである素子の電極形成工程の一例を示す模式図である。 図３は、比較例における素子の電極形成工程の一例を示す模式図である。 図４は、本実施形態における素子の電極形成工程の一例を示す模式図である。 図５は、Ｃｌ２ガスの流量に対してＮ２ガスの流量を変えた場合のエッチングレートおよび選択比の実験結果の一例を示す図である。 図６は、エッチング中のＴｉ元素およびＡｌ元素の発光強度の変化の一例を示す模式図である。 図７は、エッチング処理の一例を示すフローチャートである。 図８は、制御部のハードウェアの一例を示す図である。
開示するエッチング方法は、１つの実施形態において、搬入工程と、供給工程と、第１のエッチング工程と、第１の切換工程と、第２のエッチング工程とを含む。搬入工程では、第１のＴｉ膜の上にＡｌ膜が積層されＡｌ膜の上に第２のＴｉ膜が積層された電極層が半導体層の上に形成された複数の素子が設けられた被処理基板が、チャンバ内に搬入される。供給工程では、チャンバ内に、第１の処理ガスが供給される。第１のエッチング工程では、チャンバ内において第１の処理ガスのプラズマにより、それぞれの素子の電極層に含まれる第２のＴｉ膜がエッチングされ、いずれかの素子において第１のＴｉ膜が露出するまで、それぞれの素子の電極層に含まれるＡｌ膜がエッチングされる。第１の切換工程では、チャンバ内に供給される処理ガスが、第１の処理ガスから、Ｎ２ガスを含む第２の処理ガスに切り換えられる。第２のエッチング工程では、チャンバ内において第２の処理ガスのプラズマにより、それぞれの素子の電極層のエッチングが再開される。
また、開示するエッチング方法には、１つの実施形態において、第１のエッチング工程において、チャンバ内の空間に存在するＴｉ元素に対応する波長の光の発光強度を測定し、当該発光強度が減少した後に増加に転じたか否かを判定する第１の判定工程がさらに含まれてもよい。第１の切換工程では、第１の判定工程においてＴｉ元素に対応する波長の光の発光強度が減少した後に増加に転じたと判定された場合に、チャンバ内に供給される処理ガスが、第１の処理ガスから第２の処理ガスに切り換られてもよい。
また、開示するエッチング方法の１つの実施形態において、第１の処理ガスは、ＢＣｌ３ガスおよびＣｌ２ガスの混合ガス、または、Ｃｌ２ガスであってもよく、第２の処理ガスは、Ｃｌ２ガスおよびＮ２ガスの混合ガスであってもよい。
また、開示するエッチング方法には、１つの実施形態において、第２の切換工程と、第３のエッチング工程とがさらに含まれてもよい。第２の切換工程では、第２のエッチング工程において全ての素子において第１のＴｉ膜が露出した後に、チャンバ内に供給される処理ガスが、第２の処理ガスから、窒素元素を含まない第３の処理ガスに切り換られる。第３のエッチング工程では、チャンバ内において第３の処理ガスのプラズマにより、それぞれの素子の電極層のエッチングが再開される。
また、開示するエッチング方法には、１つの実施形態において、第２のエッチング工程において、チャンバ内の空間に存在するＴｉ元素に対応する波長の光の発光強度を測定し、当該発光強度の増加率が所定値以下になったか否かを判定する第２の判定工程がさらに含まれてもよい。第２の切換工程では、第２の判定工程においてＴｉ元素に対応する波長の光の発光強度の増加率が所定値以下になったと判定された場合に、チャンバ内に供給される処理ガスが、第２の処理ガスから第３の処理ガスに切り換られてもよい。
また、開示するエッチング方法の１つの実施形態において、第３の処理ガスは、ＢＣｌ３ガスおよびＣｌ２ガスの混合ガス、または、Ｃｌ２ガスであってもよい。
また、開示するエッチング方法の１つの実施形態において、半導体層は、酸化物半導体であってもよい。
また、開示するエッチング方法の１つの実施形態において、酸化物半導体は、ＴＦＴ（Thin Film Transistor）のチャネルを構成してもよい。
また、開示するエッチング装置は、１つの実施形態において、チャンバと、載置台と、供給部と、生成部と、制御部とを備える。載置台は、チャンバ内に設けられ、第１のＴｉ膜の上にＡｌ膜が積層されＡｌ膜の上に第２のＴｉ膜が積層された電極層が半導体層の上に形成された複数の素子が設けられた被処理基板が載置される。供給部は、チャンバ内に、処理ガスを供給する。生成部は、載置台に被処理基板が載置された状態で、チャンバ内に供給された処理ガスのプラズマを生成する。制御部は、第１のエッチング工程と、切換工程と、第２のエッチング工程とを実行する。第１のエッチング工程では、制御部は、供給部を制御してチャンバ内に第１の処理ガスを供給させ、生成部を制御してチャンバ内において第１の処理ガスのプラズマを生成させることにより、それぞれの素子の電極層に含まれる第２のＴｉ膜をエッチングし、いずれかの素子において第１のＴｉ膜が露出するまで、それぞれの素子の電極層に含まれるＡｌ膜をエッチングする。切換工程では、制御部は、供給部を制御してチャンバ内に供給される処理ガスを、第１の処理ガスから、Ｎ２ガスを含む第２の処理ガスに切り換える。第２のエッチング工程では、制御部は、生成部を制御してチャンバ内において第２の処理ガスのプラズマを生成させることにより、それぞれの素子の電極層のエッチングを再開する。
以下に、開示するエッチング方法およびエッチング装置の実施形態について、図面を参照しながら詳細に説明する。なお、以下の本実施形態により、開示されるエッチング方法およびエッチング装置が限定されるものではない。
［エッチング装置１の構成］
図１は、エッチング装置１の一例を示す図である。エッチング装置１は、本体１０および制御部２０を有する。エッチング装置１は、被処理基板Ｗ上に形成された金属膜をプラズマによりエッチングする装置である。本実施形態において、被処理基板Ｗは、例えばＦＰＤパネルであり、エッチング装置１によるエッチング処理を経て、被処理基板Ｗ上に複数のＴＦＴが形成される。なお、以下では、被処理基板Ｗ上に形成されるそれぞれのＴＦＴを、素子Ｄと記載する。
本体１０は、例えば、内壁面が陽極酸化処理されたアルミニウムによって形成された角筒形状の気密なチャンバ１０１を有する。チャンバ１０１は接地されている。チャンバ１０１は、誘電体壁１０２により上下に区画されており、誘電体壁１０２の上面側が、アンテナが収容されるアンテナ室１０３となっており、誘電体壁１０２の下面側が、プラズマが生成される処理室１０４となっている。誘電体壁１０２はＡｌ２Ｏ３等のセラミックスまたは石英等で構成されており、処理室１０４の天井壁を構成する。
チャンバ１０１におけるアンテナ室１０３の側壁１０３ａと処理室１０４の側壁１０４ａとの間には内側に突出する支持棚１０５が設けられており、誘電体壁１０２は、当該支持棚１０５によって支持されている。
誘電体壁１０２の下側部分には、処理ガスを処理室１０４内に供給するためのシャワー筐体１１１が嵌め込まれている。シャワー筐体１１１は、例えば、複数のサスペンダ（図示せず）によりチャンバ１０１の天井に吊された状態となっている。
シャワー筐体１１１は、例えば表面が陽極酸化処理されたアルミニウム等の導電性材料で構成されている。シャワー筐体１１１の内部には水平方向に広がるガス拡散室１１２が形成されており、ガス拡散室１１２には、下方に向かって延びる複数のガス吐出孔１１２ａが連通している。
誘電体壁１０２の上面略中央には、ガス拡散室１１２に連通するようにガス供給管１２４が設けられている。ガス供給管１２４は、チャンバ１０１の天井からチャンバ１０１の外部へ貫通し、ガス供給機構１２０に接続されている。
ガス供給機構１２０は、ガス供給源１２１ａ、ガス供給源１２１ｂ、ＭＦＣ（Mass Flow Controller）１２２ａ、ＭＦＣ１２２ｂ、バルブ１２３ａ、およびバルブ１２３ｂを有する。ガス供給機構１２０は、供給部の一例である。ＭＦＣ１２２ａは、例えばＣｌ２ガス等の塩素含有ガスを供給するガス供給源１２１ａに接続され、ガス供給源１２１ａから供給されるガスの流量を制御する。バルブ１２３ａは、ＭＦＣ１２２ａによって流量が制御されたガスのガス供給管１２４への供給および供給停止を制御する。
ＭＦＣ１２２ｂは、例えばＮ２ガス等の窒素含有ガスを供給するガス供給源１２１ｂに接続され、ガス供給源１２１ｂから供給されるガスの流量を制御する。バルブ１２３ｂは、ＭＦＣ１２２ｂによって流量が制御されたガスのガス供給管１２４への供給および供給停止を制御する。
ガス供給機構１２０から供給されたガスは、ガス供給管１２４を介して、シャワー筐体１１１内に供給され、シャワー筐体１１１のガス拡散室１１２内を拡散する。そして、ガス拡散室１１２内を拡散したガスは、シャワー筐体１１１の下面のガス吐出孔１１２ａから処理室１０４内の空間へ吐出される。
アンテナ室１０３内には、アンテナ１１３が配設されている。アンテナ１１３は、銅やアルミニウム等の導電性の高い金属により形成されたアンテナ線１１３ａを有する。アンテナ線１１３ａは、環状や渦巻状等の任意の形状に形成される。アンテナ１１３は絶縁部材で構成されたスペーサ１１７により誘電体壁１０２から離間している。
アンテナ線１１３ａの端子１１８には、アンテナ室１０３の上方へ延びる給電部材１１６の一端が接続されている。給電部材１１６の他端には、給電線１１９の一端が接続されており、給電線１１９の他端には、整合器１１４を介して高周波電源１１５が接続されている。高周波電源１１５は、整合器１１４、給電線１１９、給電部材１１６、および端子１１８を介して、アンテナ１１３に、例えば１３．５６ＭＨｚの周波数の高周波電力を供給する。これにより、アンテナ１１３の下方にある処理室１０４内に誘導電界が形成され、この誘導電界により、シャワー筐体１１１から供給されたガスがプラズマ化され、処理室１０４内に誘導結合プラズマが生成される。シャワー筐体１１１およびアンテナ１１３は、生成部の一例である。
処理室１０４内の底壁には、絶縁性部材により額縁状に形成されたスペーサ１２６を介して、被処理基板Ｗを載置する載置台１３０が設けられている。載置台１３０は、スペーサ１２６の上に設けられた基材１３１と、基材１３１の上に設けられた静電チャック１３２と、絶縁性部材で形成され、基材１３１および静電チャック１３２の側壁を覆う保護部材１３３とを有する。基材１３１および静電チャック１３２は被処理基板Ｗの形状に対応した矩形状をなし、載置台１３０の全体が四角板状または柱状に形成されている。スペーサ１２６および保護部材１３３は、アルミナ等の絶縁性セラミックスで構成されている。
静電チャック１３２は、基材１３１の上面に設けられている。静電チャック１３２は、セラミックス溶射膜からなる誘電体層１４５と、誘電体層１４５の内部に設けられた電極１４６とを有する。電極１４６は、例えば板状、膜状、格子状、網状等種々の形態をとることができる。電極１４６には、給電線１４７を介して直流電源１４８が接続されており、直流電源１４８から供給された直流電圧が印加される。直流電源１４８から給電線１４７を介して電極１４６に印加される直流電圧は、スイッチ（図示せず）により制御される。直流電源１４８から印加される直流電圧により、電極１４６にクーロン力やジョンセン・ラーベック力等の静電吸着力が発生し、静電チャック１３２上に載置された被処理基板Ｗが静電チャック１３２の上面に吸着保持される。静電チャック１３２の誘電体層１４５としては、Ａｌ２Ｏ３やＹ２Ｏ３等を用いることができる。
基材１３１には、給電線１５１を介して整合器１５２および高周波電源１５３が接続されている。給電線１５１および整合器１５２を介して基材１３１に高周波電力が供給されることにより、基材１３１の上方に配置された被処理基板Ｗにイオンが引き込まれる。高周波電源１５３によって基材１３１に供給される高周波電力の周波数は、例えば５０ｋＨｚ〜１０ＭＨｚの範囲の周波数であり、例えば３．２ＭＨｚである。
なお、載置台１３０の基材１３１内には、被処理基板Ｗの温度を制御するための温度調節機構および温度センサ（いずれも図示せず）が設けられている。また、本体１０には、載置台１３０に被処理基板Ｗが載置された状態で、被処理基板Ｗと載置台１３０との間の熱伝達量を調節するための伝熱ガス、例えばＨｅガスを、被処理基板Ｗと載置台１３０との間に供給する伝熱ガス供給機構（図示せず）が設けられている。さらに、載置台１３０には、被処理基板Ｗの受け渡しを行うための複数の昇降ピン（図示せず）が静電チャック１３２の上面に対して突没可能に設けられている。
処理室１０４の側壁１０４ａには、被処理基板Ｗを処理室１０４へ搬入および搬出するための搬入出口１５５が設けられており、搬入出口１５５はゲートバルブＧによって開閉可能となっている。ゲートバルブＧが開状態に制御されることにより、搬入出口１５５を介して被処理基板Ｗの搬入および搬出が可能となる。
また、処理室１０４の側壁１０４ａには、例えば石英等により形成された窓１０６が設けられている。処理室１０４内で生成されたプラズマ中のイオンやラジカル等が発する光は、窓１０６を介して処理室１０４の外部へ放射される。窓１０６の外部には、発光モニタ１７０が設けられている。発光モニタ１７０は、窓１０６から漏れた光を受光し、受光した光に基づいて、プラズマ中のそれぞれの元素が発する光の強度を波長毎に測定する。本実施形態において、発光モニタ１７０は、Ｔｉ元素に対応する波長の光の発光強度を測定する。
処理室１０４の底壁の縁部または隅部には複数の排気口１５９が形成されており、各排気口１５９には排気機構１６０が設けられている。排気機構１６０は、排気口１５９に接続された排気管１６１と、排気管１６１の開度を調整することにより処理室１０４内の圧力を制御するＡＰＣ（Auto Pressure Controller）バルブ１６２と、排気管１６１を介して処理室１０４内を排気するための真空ポンプ１６３とを有する。真空ポンプ１６３により処理室１０４内が排気され、プラズマによるエッチング処理中において、ＡＰＣバルブ１６２の開度が調整されることにより、処理室１０４内の圧力が所定の圧力に維持される。
制御部２０は、メモリおよびプロセッサを有する。制御部２０内のプロセッサは、制御部２０内のメモリに格納されたプログラムを読み出して実行することにより、本体１０の各部を制御する。制御部２０によって行われる具体的な処理については、後述する。
［素子Ｄの形成過程］
ここで、被処理基板Ｗ上に設けられた複数の素子Ｄの形成過程の一部について説明する。図２は、ボトムゲート構造のＴＦＴである素子Ｄの電極形成工程の一例を示す模式図である。被処理基板Ｗ上の素子Ｄの電極形成工程では、まず、ガラス基板などの基板上にゲート電極が形成され、ゲート電極上にゲート絶縁膜３０が積層される。そして、例えば図２（ａ）に示すように、ゲート絶縁膜３０上に半導体層３１が積層される。本実施形態において、半導体層３１は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）からなる酸化物半導体である。酸化物半導体である半導体層３１は、ＴＦＴのチャネルを構成する。
そして、半導体層３１が所定の形状にパターニングされた後、半導体層３１を覆うように、電極層３２が積層される。電極層３２には、例えば図２（ａ）に示すように、Ｔｉ膜３２０、Ａｌ膜３２１、およびＴｉ膜３２２が含まれる。電極層３２は、Ｔｉ膜３２０上にＡｌ膜３２１が積層され、Ａｌ膜３２１上にＴｉ膜３２２が積層されることにより形成される。Ｔｉ膜３２０は、第１のＴｉ膜の一例であり、Ｔｉ膜３２２は、第２のＴｉ膜の一例である。そして、電極層３２上に、フォトレジスト３３が積層され、ソース電極およびドレイン電極の形状にフォトレジスト３３がパターニングされる。そして、被処理基板Ｗが、塩素含有ガスのプラズマに晒されることにより、例えば図２（ｂ）に示すように、フォトレジスト３３のパターンに沿って電極層３２がエッチングされ、電極層３２によってソース電極およびドレイン電極が形成される。
ところで、ＦＰＤに用いられる被処理基板Ｗは大型化する傾向にあり、エッチング装置１の本体１０も大型化している。そのため、処理室１０４内において均一なプラズマを生成することが難しくなってきており、被処理基板Ｗ上に配置されている多数の素子Ｄを均一に加工することが難しくなっている。
ここで、例えば図２（ａ）に示す被処理基板Ｗにおいて、塩素を含有する１種類のガスを用いて、電極層３２をエッチングする場合を考える。処理室１０４内においてプラズマの分布に偏りがあると、被処理基板Ｗ上において、プラズマ密度が高い場所ではエッチングレートが高くなり、プラズマ密度が低い場所ではエッチングレートが低くなる。そのため、被処理基板Ｗ上に設けられた複数の素子Ｄにおいて、被処理基板Ｗ上の場所によって素子Ｄのエッチングレートが異なることになる。
プラズマ密度が高い場所にある素子Ｄでは、例えば図３（ａ）に示すように、電極層３２のエッチングが速く進行し、電極層３２によってソース電極およびドレイン電極が早期に形成される。図３は、比較例における素子Ｄの電極形成工程の一例を示す模式図である。
一方、プラズマ密度が低い場所にある素子Ｄでは、プラズマ密度が高い場所にある素子Ｄよりもエッチングレートが低くなる。そのため、プラズマ密度が高い場所にある素子Ｄでは、例えば図３（ａ）に示すように、電極層３２のエッチングが完了した場合でも、エッチングレートが低い場所の素子Ｄでは、例えば図３（ｂ）に示すように、電極層３２のエッチングはまだ完了していない。
エッチングレートが低い場所の素子Ｄにおいても、エッチングが継続されれば、例えば図３（ｄ）に示すように、やがて溝の底が半導体層３１に達し、ソース電極およびドレイン電極を形成することができる。しかし、その場合、プラズマの密度が高い領域に配置された素子Ｄでは、電極層３２のエッチングにより半導体層３１が露出した後にさらにエッチングが継続されるため、例えば図３（ｃ）に示すように、半導体層３１がエッチングされてしまう。そのため、プラズマ密度が高い場所にある素子Ｄの半導体層３１は、プラズマ密度が低い場所にある素子Ｄの半導体層３１よりも、消耗量が多くなってしまう。
また、プラズマによる半導体層３１の消耗量が少ないとしても、プラズマの密度が高い領域に配置された素子Ｄの半導体層３１は、プラズマの密度が低い領域に配置された素子Ｄの半導体層３１よりも、プラズマに晒される時間が長くなる。これにより、半導体層３１において酸素原子の離脱等の特性劣化が発生する。そのため、被処理基板Ｗ上の各素子Ｄにおける半導体層３１の特性のばらつきが大きくなってしまう。
そこで、本実施形態では、Ａｌ膜３２１のエッチングが行われている間に、処理室１０４内に供給されるガスが、Ｔｉ膜に対するＡｌ膜の選択比が大きいガスに切り換られる。これにより、プラズマの密度が高い領域に配置された素子Ｄと、プラズマの密度が低い領域に配置された素子Ｄとにおいて、エッチングにより半導体層３１が露出するまでの時間差を小さくすることができる。これにより、プラズマの密度が高い領域に配置された素子Ｄにおける半導体層３１の消耗量を低減することができると共に、半導体層３１がプラズマに晒される時間を短くすることができる。これにより、被処理基板Ｗ上の各素子Ｄにおける半導体層３１の特性のばらつきを抑えることができ、ＦＰＤの品質を向上させることができる。
具体的には、電極層３２内のＡｌ膜３２１の途中までは、塩素含有ガスのプラズマにより電極層３２がエッチングされる。これにより、プラズマの密度が高い領域に配置された素子Ｄとプラズマの密度が低い領域に配置された素子Ｄとでは、例えば図４（ａ）および図４（ｂ）に示すように、電極層３２のエッチング量に大きな差が生じる。図４は、本実施形態における素子Ｄの電極形成工程の一例を示す模式図である。図４（ａ）、（ｃ）、および（ｅ）は、プラズマの密度が高い領域に配置された素子Ｄの電極形成工程の一例を示しており、図４（ｂ）、（ｄ）、および（ｆ）は、プラズマの密度が低い領域に配置された素子Ｄの電極形成工程の一例を示している。
そして、プラズマの密度が高い領域に配置された素子ＤにおいてＡｌ膜３２１のエッチングが完了した段階で、処理室１０４内に供給されるガスが、Ｔｉ膜に対するＡｌ膜の選択比が大きいガスに切り換られる。これにより、プラズマの密度が高い領域に配置された素子ＤにおけるＴｉ膜３２０のエッチングレートよりも、プラズマの密度が低い領域に配置された素子ＤにおけるＡｌ膜３２１のエッチングレートが上がる。そのため、プラズマの密度が高い領域に配置された素子Ｄと低い領域に配置された素子Ｄとでは、例えば図４（ｃ）および図４（ｄ）に示すように、電極層３２全体としてのエッチングレートの差が小さくなる。これにより、プラズマの密度が高い領域に配置された素子Ｄにおける半導体層３１の消耗量を低減することができると共に、プラズマに晒される時間を短くすることができる。
なお、本実施形態では、Ｔｉ膜に対するＡｌ膜の選択比が大きいガスとしては、Ｃｌ２ガスおよびＮ２ガスの混合ガスが用いられる。しかし、半導体層３１は、Ｎ２ガスのプラズマに晒されると、表面が窒化され特性が変化してしまう場合がある。そのため、プラズマの密度が高い領域に配置された素子Ｄにおいて半導体層３１が露出する前に、エッチングガスが、Ｃｌ２ガスおよびＮ２ガスの混合ガスから、Ｎ２ガスを含まないエッチングガスに切り換えられる。そして、Ｎ２ガスを含まないエッチングガスのプラズマにより電極層３２のエッチングが続けられ、プラズマの密度が高い領域に配置された素子Ｄと低い領域に配置された素子Ｄとにおいて、例えば図４（ｅ）および図４（ｆ）に示すように、電極層３２のエッチングが完了する。
［エッチングガスの選択比］
ここで、Ｔｉ膜に対するＡｌ膜の選択比が大きいガスについての実験結果について説明する。図５は、Ｃｌ２ガスの流量に対してＮ２ガスの流量を変えた場合のエッチングレートおよび選択比の実験結果の一例を示す図である。
Ｃｌ２ガスのみを用いた場合（即ち、Ｎ２ガスの流量を０とした場合）、例えば図５に示すように、Ａｌのエッチングレートが２２４（nm/min）であり、Ｔｉのエッチングレートが１６１（nm/min）であった。この場合、Ｔｉに対するＡｌの選択比は約１．３９である。
また、Ｃｌ２ガスの流量とＮ２ガスの流量との比を４：１とした場合、例えば図５に示すように、Ａｌのエッチングレートが１９４（nm/min）となり、Ｔｉのエッチングレートが１１１（nm/min）となった。この場合、Ｔｉに対するＡｌの選択比は約１．７５であった。
また、Ｃｌ２ガスの流量とＮ２ガスの流量との比を３：２とした場合、例えば図５に示すように、Ａｌのエッチングレートが１４５（nm/min）となり、Ｔｉのエッチングレートが８１（nm/min）となった。この場合、Ｔｉに対するＡｌの選択比は約１．７９であった。
このように、エッチングガスにおいて、Ｃｌ２ガスに添加されるＮ２ガスの流量を多くするほど、Ｔｉに対するＡｌの選択比が増加する。Ｔｉ膜３２０がエッチングされている間に切り換えられるエッチングガスにおいて、Ｔｉに対するＡｌの選択比が高いほど、プラズマの密度が高い領域に配置された素子Ｄと低い領域に配置された素子Ｄとにおいて、電極層３２全体におけるエッチングレートの差を小さくすることができる。
なお、Ｎ２ガスが添加されていれば、Ｃｌ２ガスのみで電極層３２をエッチングする場合に比べて、Ｔｉに対するＡｌの選択比が高くなるため、各素子Ｄにおいて電極層３２全体におけるエッチングレートの差を小さくすることができると言える。Ｎ２ガスが添加されることによりＴｉに対するＡｌの選択比が高くなる理由としては、Ｔｉの表面が窒化されエッチングされにくくなることが考えられる。また、Ｎ２ガスのみでは、ＴｉおよびＡｌのいずれもエッチングされないため、Ｎ２ガスの添加量を多くする場合でも、エッチングガスには少なくともＣｌガスが含まれている必要がある。また、図５に示した実験結果によれば、Ｃｌ２ガスの流量に対するＮ２ガスの流量の比は、２５％以上であることが好ましい。さらに、Ｃｌ２ガスの流量に対するＮ２ガスの流量の比は、２５％以上６７％以下であることがより好ましい。
［エッチングガスの切り換えタイミング］
図６は、エッチング中のＴｉ元素およびＡｌ元素の発光強度の変化の一例を示す模式図である。例えば図２（ａ）に示した素子Ｄが形成された被処理基板Ｗに対してＣｌ２ガスのプラズマによりエッチングが行われると、まず、電極層３２内のＴｉ膜３２２がエッチングされる。これにより、Ｔｉ膜３２２から離脱したＴｉ元素が処理室１０４内に漂い始め、例えば図６に示すように処理室１０４内においてＴｉ元素に対応する波長の光の発光強度が増加し始める。
そして、プラズマの密度が高い領域に配置された素子ＤにおいてＡｌ膜３２１が露出すると、処理室１０４内においてＴｉ元素に対応する波長の光の発光強度が減少に転じると共に、Ａｌ元素の波長に対応する光の発光強度が増加し始める。
そして、プラズマの密度が低い領域に配置された素子ＤにおいてもＡｌ膜３２１が露出すると、処理室１０４内においてＴｉ元素に対応する波長の光の発光強度が最小となり、Ａｌ元素の波長に対応する光の発光強度が最大となる。
そして、さらにエッチングが進み、プラズマの密度が高い領域に配置された素子ＤにおいてＴｉ膜３２０が露出したタイミングｔ1において、例えば図６に示すように、処理室１０４内においてＡｌ元素に対応する波長の光の発光強度が減少に転じると共に、Ｔｉ元素の波長に対応する光の発光強度が再び増加し始める。
本実施形態では、Ｔｉ元素の波長に対応する光の発光強度が減少から再び増加に転じたタイミングｔ1において、処理室１０４内に供給されるガスが、Ｔｉ膜に対するＡｌ膜の選択比が大きいガスに切り換られる。具体的には、Ｃｌ２ガスにＮ２ガスが添加される。Ｃｌ２ガスは、第１の処理ガスの一例であり、Ｃｌ２ガスおよびＮ２ガスを含む混合ガスは、第２の処理ガスの一例である。これにより、プラズマの密度が低い領域に配置された素子Ｄにおいて、残りのＡｌ膜３２１がより迅速にエッチングされ、プラズマの密度が高い領域に配置された素子ＤにおけるＴｉ膜３２０のエッチングレートが低下する。そのため、プラズマの密度が低い領域に配置された素子Ｄとプラズマの密度が高い領域に配置された素子Ｄとにおいて、電極層３２全体におけるエッチングレートの差を小さくすることができる。
そして、さらにエッチングが進み、プラズマの密度が低い領域に配置された素子ＤにおいてもＴｉ膜３２０が露出したタイミングｔ2において、例えば図６に示すように、処理室１０４内において、Ａｌ元素に対応する波長の光の発光強度の減少率、および、Ｔｉ元素の波長に対応する光の発光強度の増加率が、共に所定値以下（例えば０）となる。
本実施形態では、Ｔｉ元素の波長に対応する光の発光強度の増加率が所定値以下となったタイミングｔ2において、処理室１０４内に供給されるガスが、元のエッチングガスに戻される。具体的には、Ｎ２ガスの添加が停止され、Ｃｌ２ガスの供給に戻される。これにより、Ｔｉ膜３２０のエッチングによりＴｉ膜３２０の下層の半導体層３１が露出した際に、半導体層３１の表面がＮ２ガスに晒されることを防止することができる。
そして、さらにエッチングが進み、プラズマの密度が高い領域に配置された素子Ｄにおいて半導体層３１が露出すると、処理室１０４内において、Ｔｉ元素に対応する波長の光の発光強度が減少し始める。そして、プラズマの密度が低い領域に配置された素子Ｄにおいても半導体層３１が露出したタイミングｔ3において、Ｔｉ元素に対応する波長の光の発光強度の減少率が所定値以下（例えば０）となる。タイミングｔ3では、プラズマの密度が低い領域に配置された素子Ｄにおいても電極層３２のエッチングが完了しているので、全ての素子Ｄの電極層３２のエッチングが完了している。
［エッチング処理］
図７は、エッチング処理の一例を示すフローチャートである。図６に示すエッチング処理は、制御部２０の制御により実行される。
まず、ゲートバルブＧが開かれ、被処理基板Ｗが処理室１０４内に搬入される（Ｓ１００）。そして、被処理基板Ｗが、載置台１３０の静電チャック１３２上に載置され、ゲートバルブＧが閉じられる。そして、制御部２０は、図示しないスイッチを制御して直流電源１４８からの直流電圧を給電線１４７を介して電極１４６に印加させる。これにより、被処理基板Ｗが静電チャック１３２の上面に吸着保持される。そして、制御部２０は、図示しない温度調整機構を制御して、被処理基板Ｗを所定の温度に調節する。
次に、制御部２０は、ＡＰＣバルブ１６２および真空ポンプ１６３を制御し、処理室１０４内を所定の真空度まで排気する。そして、制御部２０は、バルブ１２３ａを開状態に制御し、ガス供給源１２１ａから供給されるＣｌ２ガスが所定の流量となるようにＭＦＣ１２２ａを制御する。これにより、ガス供給管１２４を介して、処理室１０４内にＣｌ２ガスの供給が開始される（Ｓ１０１）。なお、バルブ１２３ｂは閉状態に制御されている。ステップＳ１０１は、供給工程の一例である。
次に、制御部２０は、高周波電源１１５を制御して、例えば１３．５６ＭＨｚの高周波電力をアンテナ１１３に印加させる。これにより、誘電体壁１０２を介して、アンテナ１１３の下方の処理室１０４内に磁界が発生し、発生した磁界によって処理室１０４内に誘導電界が発生する。これにより、誘導電界によって処理室１０４内の電子が加速され、加速された電子が、処理室１０４内に導入されたＣｌ２ガスの分子や原子と衝突することにより、処理室１０４内に誘導結合プラズマが生成される（Ｓ１０２）。
そして、制御部２０は、高周波電源１５３を制御して、例えば３．２ＭＨｚの高周波電力を基材１３１に印加させる。これにより、被処理基板Ｗ上にイオンが引き込まれ、被処理基板Ｗ上の各素子Ｄの電極層３２のエッチングが開始される。このように、ステップＳ１０２では、処理室１０４内においてＣｌ２ガスのプラズマが生成されることにより、それぞれの素子Ｄの電極層３２に含まれるＴｉ膜３２２がエッチングされる。そして、いずれかの素子ＤにおいてＴｉ膜３２０が露出するまで、それぞれの素子Ｄの電極層３２に含まれるＡｌ膜３２１がエッチングされる。ステップＳ１０２は、第１のエッチング工程の一例である。
次に、制御部２０は、発光モニタ１７０による測定結果を参照し、Ｔｉ元素に対応する波長の光の発光強度が減少から増加に転じたか否かを判定する（Ｓ１０３）。ステップＳ１０３は、第１の判定工程の一例である。Ｔｉ元素に対応する波長の光の発光強度が減少から増加に転じた場合（Ｓ１０３：Ｙｅｓ）、制御部２０は、バルブ１２３ｂを開状態に制御し、ガス供給源１２１ｂから供給されるＮ２ガスが所定の流量となるようにＭＦＣ１２２ｂを制御する。制御部２０は、Ｃｌ２ガスの流量に対するＮ２ガスの流量の比が例えば６７％となるように、ＭＦＣ１２２ａおよびＭＦＣ１２２ｂを制御する。これにより、処理室１０４内に供給されるガスが、Ｃｌ２ガスから、Ｃｌ２ガスおよびＮ２ガスを含む混合ガスに切り換えられ、ガス供給管１２４を介して、処理室１０４内にＣｌ２ガスおよびＮ２ガスの供給が開始される（Ｓ１０４）。ステップＳ１０４は、第１の切換工程の一例である。そして、Ｃｌ２ガスおよびＮ２ガスの混合ガスのプラズマにより、各素子Ｄの電極層３２のエッチングが続けられる。処理室１０４内に供給されるガスが切り換わった後に行われるステップＳ１０４のエッチングは、第２のエッチング工程の一例である。
次に、制御部２０は、発光モニタ１７０による測定結果を参照し、Ｔｉ元素に対応する波長の光の発光強度の増加率が所定値以下となったか否かを判定する（Ｓ１０５）。ステップＳ１０５は、第２の判定工程の一例である。Ｔｉ元素に対応する波長の光の発光強度の増加率が所定値以下となった場合（Ｓ１０５：Ｙｅｓ）、制御部２０は、バルブ１２３ｂを閉状態に制御し、ガス供給源１２１ｂからのＮ２ガスの供給を停止する（Ｓ１０６）。これにより、処理室１０４内に供給されるガスが、Ｃｌ２ガスおよびＮ２ガスを含む混合ガスから、窒素元素を含まない第３の処理ガスの一例であるＣｌ２ガスに切り換えられる。ステップＳ１０６は、第２の切換工程の一例である。そして、Ｃｌ２ガスのプラズマにより、各素子Ｄの電極層３２のエッチングが続けられる。処理室１０４内に供給されるガスが切り換わった後に行われるステップＳ１０６のエッチングは、第３のエッチング工程の一例である。
次に、制御部２０は、発光モニタ１７０による測定結果を参照し、Ｔｉ元素に対応する波長の光の発光強度が減少し、その減少率が所定値以下となったか否かを判定する（Ｓ１０７）。Ｔｉ元素に対応する波長の光の発光強度の減少率が所定値以下となった場合（Ｓ１０７：Ｙｅｓ）、制御部２０は、高周波電源１１５および高周波電源１５３を制御してアンテナ１１３および基材１３１への高周波電力の供給を停止させる。これにより、処理室１０４内でのプラズマの生成が停止される（Ｓ１０８）。そして、制御部２０は、バルブ１２３ａを閉状態に制御し、ＡＰＣバルブ１６２および真空ポンプ１６３の動作を停止させる。そして、制御部２０は、図示しないスイッチを制御して直流電源１４８から電極１４６への直流電圧の印加を停止させ、図示しない複数の昇降ピンを上昇させる。そして、ゲートバルブＧが開かれて、被処理基板Ｗが処理室１０４内から搬出される（Ｓ１０９）。
［制御部のハードウェア］
図８は、制御部２０のハードウェアの一例を示す図である。制御部２０は、例えば図８に示すように、ＣＰＵ（Central Processing Unit）２１、ＲＡＭ（Random Access Memory）２２、ＲＯＭ（Read Only Memory）２３、補助記憶装置２４、通信インターフェイス（Ｉ／Ｆ）２５、入出力インターフェイス（Ｉ／Ｆ）２６、およびメディアインターフェイス（Ｉ／Ｆ）２７を備える。
ＣＰＵ２１は、ＲＯＭ２３または補助記憶装置２４に格納されたプログラムに基づいて動作し、各部の制御を行う。ＲＯＭ２３は、制御部２０の起動時にＣＰＵ２１によって実行されるブートプログラムや、制御部２０のハードウェアに依存するプログラム等を格納する。
補助記憶装置２４は、例えばＨＤＤ（Hard Disk Drive）またはＳＳＤ（Solid State Drive）等であり、ＣＰＵ２１によって実行されるプログラムおよび当該プログラムによって使用されるデータ等を格納する。ＣＰＵ２１は、補助記憶装置２４内に格納されたプログラムを、例えば補助記憶装置２４から読み出してＲＡＭ２２上にロードし、ロードされたプログラムを実行する。通信Ｉ／Ｆ２５は、通信ケーブルを介して本体１０の各部から信号を受信してＣＰＵ２１へ送り、ＣＰＵ２１が生成した信号を、通信ケーブルを介して本体１０の各部へ送信する。
ＣＰＵ２１は、入出力Ｉ／Ｆ２６を介して、ディスプレイ等の出力装置、および、キーボードやマウス等の入力装置を制御する。ＣＰＵ２１は、入出力Ｉ／Ｆ２６を介して、入力装置からデータを取得する。また、ＣＰＵ２１は、生成したデータを、入出力Ｉ／Ｆ２６を介して出力装置へ出力する。
メディアＩ／Ｆ２７は、記録媒体２８に格納されたプログラムまたはデータ等を読み取り、補助記憶装置２４に格納する。記録媒体２８は、例えばＤＶＤ（Digital Versatile Disc）、ＰＤ（Phase change rewritable Disk）等の光学記録媒体、ＭＯ（Magneto-Optical disk）等の光磁気記録媒体、テープ媒体、磁気記録媒体、または半導体メモリ等である。なお、制御部２０は、補助記憶装置２４に格納されるプログラム等を、他の装置から、通信ケーブル等を介して取得し、取得したプログラム等を補助記憶装置２４に格納してもよい。
以上、エッチング装置１の実施形態について説明した。上記説明から明らかなように、本実施形態のエッチング装置１によれば、プラズマの密度が高い領域に配置された素子Ｄにおける半導体層３１の消耗量を低減することができると共に、プラズマの密度が高い領域に配置された素子Ｄにおける半導体層３１がプラズマに晒される時間を短くすることができる。これにより、ＦＰＤの品質を向上させることができる。
［その他］
なお、本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施形態では、各素子Ｄの電極層３２のエッチングにおいて、Ａｌ膜３２１の途中までは第１の処理ガスのプラズマにより電極層３２がエッチングされ、その後にＮ２ガスが添加され、第１の処理ガスおよびＮ２ガスの混合ガスのプラズマにより、エッチングが継続される。そして、第１の処理ガスは、例えばＣｌ２ガスである。しかし、開示の技術はこれに限られない。例えば、第１の処理ガスは、ＢＣｌ３ガスおよびＣｌ２ガスの混合ガスであってもよい。この場合、各素子Ｄの電極層３２のエッチングにおいて、Ａｌ膜３２１の途中まではＢＣｌ３ガスおよびＣｌ２ガスの混合ガスのプラズマにより電極層３２がエッチングされ、その後にＢＣｌ３ガスの供給が停止され、Ｎ２ガスが添加され、Ｃｌ２ガスおよびＮ２ガスの混合ガスのプラズマにより、エッチングが継続される。なお、第１の処理ガスは、Ｃｌ２ガスの他、ＢＣｌ３ガスやＣＣｌ４ガス等の他の塩素含有ガスであってもよい。
また、第１の処理ガスにＮ２ガスが添加されたガスを第２の処理ガスとしてもよい。これにより、ガス供給機構１２０の構成を簡略化することができる。
また、上記した本実施形態では、Ｔｉ元素の波長に対応する光の発光強度の増加率が所定値以下となったタイミングｔ2（図６参照）において、Ｎ２ガスの添加が停止され、Ｃｌ２ガスの供給が再開されるが、開示の技術はこれに限られない。例えば図６に示すように、Ｔｉ元素の波長に対応する光の発光強度の増加率が所定値以下となるタイミングｔ2では、Ａｌ元素の波長に対応する光の発光強度が低くなっている。そのため、Ｔｉ元素の波長に対応する光の発光強度の増加率に代えて、Ａｌ元素の波長に対応する光の発光強度を監視し、Ａｌ元素の波長に対応する光の発光強度が所定の閾値以下となった場合に、Ｎ２ガスの添加を停止し、Ｃｌ２ガスの供給を再開してもよい。
また、上記した実施形態では、プラズマ源として誘導結合プラズマを用いてエッチングを行うエッチング装置１を例に説明したが、開示の技術はこれに限られない。プラズマを用いてエッチングを行うエッチング装置１であれば、プラズマ源は誘導結合プラズマに限られず、例えば、容量結合プラズマ、マイクロ波プラズマ、マグネトロンプラズマなど、任意のプラズマ源を用いることができる。
Ｄ 素子
Ｇ ゲートバルブ
Ｗ 被処理基板
１ エッチング装置
１０ 本体
２０ 制御部
１０１ チャンバ
１０２ 誘電体壁
１０３ アンテナ室
１０４ 処理室
１０６ 窓
１１１ シャワー筐体
１１３ アンテナ
１１５ 高周波電源
１２０ ガス供給機構
１３０ 載置台
１３１ 基材
１３２ 静電チャック
１４８ 直流電源
１５３ 高周波電源
１６０ 排気機構
１７０ 発光モニタ
３０ ゲート絶縁膜
３１ 半導体層
３２ 電極層
３２０ Ｔｉ膜
３２１ Ａｌ膜
３２２ Ｔｉ膜
３３ フォトレジスト

Claims (8)

  1. 第１のＴｉ膜の上にＡｌ膜が積層され前記Ａｌ膜の上に第２のＴｉ膜が積層された電極層が半導体層の上に形成された複数の素子が設けられた被処理基板を、チャンバ内に搬入する搬入工程と、
    前記チャンバ内に、第１の処理ガスを供給する供給工程と、
    前記チャンバ内において前記第１の処理ガスのプラズマにより、それぞれの前記素子の前記電極層に含まれる前記第２のＴｉ膜をエッチングし、いずれかの前記素子において前記第１のＴｉ膜が露出するまで、それぞれの前記素子の前記電極層に含まれる前記Ａｌ膜をエッチングする第１のエッチング工程と、
    前記チャンバ内に供給される処理ガスを、前記第１の処理ガスから、Ｎ２ガスを含む第２の処理ガスに切り換える第１の切換工程と、
    前記チャンバ内において前記第２の処理ガスのプラズマにより、それぞれの前記素子の前記電極層のエッチングを再開する第２のエッチング工程と
    を含み、
    前記第１の処理ガスは、Ｃｌ２ガス、または、ＢＣｌ３ガスおよびＣｌ２ガスの混合ガスであり、
    前記第２の処理ガスは、Ｃｌ２ガスおよびＮ２ガスの混合ガスであることを特徴とするエッチング方法。
  2. 前記第１のエッチング工程において、前記チャンバ内の空間に存在するＴｉ元素に対応する波長の光の発光強度を測定し、前記発光強度が減少した後に増加に転じたか否かを判定する第１の判定工程をさらに含み、
    前記第１の切換工程では、
    前記第１の判定工程において前記発光強度が減少した後に増加に転じたと判定された場合に、前記チャンバ内に供給される処理ガスが、前記第１の処理ガスから前記第２の処理ガスに切り換られることを特徴とする請求項１に記載のエッチング方法。
  3. 前記第２のエッチング工程において全ての前記素子において前記第１のＴｉ膜が露出した後に、前記チャンバ内に供給される処理ガスを、前記第２の処理ガスから、窒素元素を含まない第３の処理ガスに切り換える第２の切換工程と、
    前記チャンバ内において前記第３の処理ガスのプラズマにより、それぞれの前記素子の前記電極層のエッチングを再開する第３のエッチング工程と
    をさらに含むことを特徴とする請求項１または２に記載のエッチング方法。
  4. 前記第２のエッチング工程において、前記チャンバ内の空間に存在するＴｉ元素に対応する波長の光の発光強度を測定し、前記発光強度の増加率が所定値以下になったか否かを判定する第２の判定工程をさらに含み、
    前記第２の切換工程では、
    前記第２の判定工程において前記発光強度の増加率が前記所定値以下になったと判定された場合に、前記チャンバ内に供給される処理ガスが、前記第２の処理ガスから前記第３の処理ガスに切り換られることを特徴とする請求項３に記載のエッチング方法。
  5. 前記第３の処理ガスは、ＢＣｌ３ガスおよびＣｌ２ガスの混合ガス、または、Ｃｌ２ガスであることを特徴とする請求項３または４に記載のエッチング方法。
  6. 前記半導体層は、酸化物半導体であることを特徴とする請求項１から５のいずれか一項に記載のエッチング方法。
  7. 前記酸化物半導体は、ＴＦＴ（Thin Film Transistor）のチャネルを構成することを特徴とする請求項６に記載のエッチング方法。
  8. チャンバと、
    前記チャンバ内に設けられ、第１のＴｉ膜の上にＡｌ膜が積層され前記Ａｌ膜の上に第２のＴｉ膜が積層された電極層が半導体層の上に形成された複数の素子が設けられた被処理基板が載置される載置台と、
    前記チャンバ内に、処理ガスを供給する供給部と、
    前記載置台に前記被処理基板が載置された状態で、前記チャンバ内に供給された前記処理ガスのプラズマを生成する生成部と、
    制御部と
    を備え、
    前記制御部は、
    前記供給部を制御して前記チャンバ内に第１の処理ガスを供給させ、前記生成部を制御して前記チャンバ内において第１の処理ガスのプラズマを生成させることにより、それぞれの前記素子の前記電極層に含まれる前記第２のＴｉ膜をエッチングし、いずれかの前記素子において前記第１のＴｉ膜が露出するまで、それぞれの前記素子の前記電極層に含まれる前記Ａｌ膜をエッチングする第１のエッチング工程と、
    前記供給部を制御して前記チャンバ内に供給される前記処理ガスを、前記第１の処理ガスから、Ｎ２ガスを含む第２の処理ガスに切り換える切換工程と、
    前記生成部を制御して前記チャンバ内において前記第２の処理ガスのプラズマを生成させることにより、それぞれの前記素子の前記電極層のエッチングを再開する第２のエッチング工程と
    を実行し、
    前記第１の処理ガスは、Ｃｌ２ガス、または、ＢＣｌ３ガスおよびＣｌ２ガスの混合ガスであり、
    前記第２の処理ガスは、Ｃｌ２ガスおよびＮ２ガスの混合ガスであることを特徴とするエッチング装置。
JP2017110524A 2017-06-05 2017-06-05 エッチング方法およびエッチング装置 Active JP6878154B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017110524A JP6878154B2 (ja) 2017-06-05 2017-06-05 エッチング方法およびエッチング装置
TW107117356A TWI767002B (zh) 2017-06-05 2018-05-22 蝕刻方法及蝕刻裝置
KR1020180063317A KR102136458B1 (ko) 2017-06-05 2018-06-01 에칭 방법 및 에칭 장치
CN201810567822.6A CN108987285B (zh) 2017-06-05 2018-06-05 蚀刻方法和蚀刻装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017110524A JP6878154B2 (ja) 2017-06-05 2017-06-05 エッチング方法およびエッチング装置

Publications (2)

Publication Number Publication Date
JP2018206937A JP2018206937A (ja) 2018-12-27
JP6878154B2 true JP6878154B2 (ja) 2021-05-26

Family

ID=64540067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017110524A Active JP6878154B2 (ja) 2017-06-05 2017-06-05 エッチング方法およびエッチング装置

Country Status (4)

Country Link
JP (1) JP6878154B2 (ja)
KR (1) KR102136458B1 (ja)
CN (1) CN108987285B (ja)
TW (1) TWI767002B (ja)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58206126A (ja) * 1982-05-26 1983-12-01 Hitachi Ltd 多層膜のプラズマエツチング方法
JPH01158733A (ja) * 1987-12-16 1989-06-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06216069A (ja) * 1993-01-13 1994-08-05 Hitachi Ltd エッチング方法及び装置
US5545590A (en) * 1994-08-29 1996-08-13 International Business Machines Corporation Conductive rie-resistant collars for studs beneath rie-defined wires
JPH08340005A (ja) * 1995-06-09 1996-12-24 Yamaha Corp 配線形成法
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
US5883007A (en) * 1996-12-20 1999-03-16 Lam Research Corporation Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
DE19728472A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
US6548413B1 (en) * 1998-03-26 2003-04-15 Chartered Semiconductor Manufacturing Ltd. Method to reduce microloading in metal etching
JP2000235968A (ja) 1999-02-15 2000-08-29 Sharp Corp ドライエッチング装置及びそれを用いたドライエッチング方法
JP4605554B2 (ja) * 2000-07-25 2011-01-05 独立行政法人物質・材料研究機構 ドライエッチング用マスク材
US6933243B2 (en) * 2002-02-06 2005-08-23 Applied Materials, Inc. High selectivity and residue free process for metal on thin dielectric gate etch application
JP2007103604A (ja) * 2005-10-03 2007-04-19 Hitachi High-Technologies Corp エッチング方法および処理装置
JP5192209B2 (ja) * 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR20080033589A (ko) * 2006-10-12 2008-04-17 삼성전자주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
US8399356B2 (en) * 2008-03-28 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2015076487A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
JP6349796B2 (ja) * 2014-03-11 2018-07-04 東京エレクトロン株式会社 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
JP2016127224A (ja) * 2015-01-08 2016-07-11 キヤノン株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI767002B (zh) 2022-06-11
JP2018206937A (ja) 2018-12-27
CN108987285A (zh) 2018-12-11
KR20180133221A (ko) 2018-12-13
CN108987285B (zh) 2023-05-16
TW201909273A (zh) 2019-03-01
KR102136458B1 (ko) 2020-07-21

Similar Documents

Publication Publication Date Title
US9396962B2 (en) Etching method
US9337056B2 (en) Semiconductor device manufacturing method
US9449838B2 (en) Semiconductor device manufacturing method
KR100900585B1 (ko) 포커스링 및 플라즈마 처리 장치
US9478387B2 (en) Plasma processing apparatus
US20100224587A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US20080066868A1 (en) Focus ring and plasma processing apparatus
US9530666B2 (en) Plasma etching method and plasma etching apparatus
US20110031217A1 (en) Plasma processing apparatus and plasma processing method
US20090221148A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US8609549B2 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
US20120220135A1 (en) Plasma etching method, semiconductor device manufacturing method and computer-readable storage medium
US9355861B2 (en) Semiconductor device manufacturing method and computer-readable storage medium
KR20150021475A (ko) 실리콘 산화막을 에칭하는 방법
US20170338084A1 (en) Plasma processing method
US20180122620A1 (en) Plasma processing apparatus
KR102281211B1 (ko) 에칭 방법
JP6878154B2 (ja) エッチング方法およびエッチング装置
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
JP7479207B2 (ja) エッチング方法及び基板処理装置
US20080176408A1 (en) Method and apparatus for manufacturing semiconductor devices, control program and computer-readable storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210428

R150 Certificate of patent or registration of utility model

Ref document number: 6878154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250