JP6349796B2 - プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体 - Google Patents

プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体 Download PDF

Info

Publication number
JP6349796B2
JP6349796B2 JP2014047810A JP2014047810A JP6349796B2 JP 6349796 B2 JP6349796 B2 JP 6349796B2 JP 2014047810 A JP2014047810 A JP 2014047810A JP 2014047810 A JP2014047810 A JP 2014047810A JP 6349796 B2 JP6349796 B2 JP 6349796B2
Authority
JP
Japan
Prior art keywords
substrate
gas
plasma
thin film
chlorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014047810A
Other languages
English (en)
Other versions
JP2015173159A (ja
Inventor
元毅 藤永
元毅 藤永
宇賀神 肇
肇 宇賀神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014047810A priority Critical patent/JP6349796B2/ja
Priority to TW104106667A priority patent/TWI647762B/zh
Priority to KR1020150032546A priority patent/KR101760997B1/ko
Priority to CN201510106294.0A priority patent/CN104916534B/zh
Publication of JP2015173159A publication Critical patent/JP2015173159A/ja
Application granted granted Critical
Publication of JP6349796B2 publication Critical patent/JP6349796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、基板上に形成される薄膜トランジスターの電極となる金属膜をプラズマ処理する技術に関する。
液晶表示装置(LCD:Liquid Crystal Display)などのFPD(Flat Panel Display)に使用される例えば薄膜トランジスター(TFT:Thin Film Transistor)は、ガラス基板などの基板上に、ゲート電極やゲート絶縁膜、半導体層などをパターニングしながら順次積層していくことにより形成される。
このTFTにおいて、半導体層に接続されるソース電極やドレイン電極の材料としてアルミニウムやアルミニウムを含む合金の金属膜を用いる場合には、塩素を含むエッチングガス(「塩素系のエッチングガス」という)によりこれらの電極や配線(これらをまとめて電極という場合がある)をパターニングする場合がある。しかしながら、塩素系のエッチングガスを用いてパターニングした電極やパターニング時に用いたレジストには塩素が残存しており、次の工程へ向けて基板を搬送する過程で大気中の水分と塩素とが反応し、電極のコロージョン(腐食)を引き起こすおそれがある。
ここで引用文献1には、塩素系のエッチングガスを用いて半導体基板上に半導体装置のアルミニウム配線をパターニングした後、水分を含んだ酸素プラズマを用いてレジストパターンのアッシングすることにより、レジストパターンと共に、アルミニウム配線の表面に付着した塩素を気体状の塩酸(HCl)にして除去する技術が記載されている。
なお、引用文献1には「レジストパターンを水素(H)または1酸化1水素(OH)を含む酸素ガスのプラズマによりアッシング除去する工程」にて、レジストパターンに付着した塩素を除去できる旨が記載されているが、明細書中には水分を添加した酸素プラズマの例しか記載されていない。
また引用文献2には、チャネルエッチ型のTFTの製造工程において、ソース/ドレインの電極をウェットエッチングにより形成し、次いで塩素系のエッチングガスによって不純物半導体層のドライエッチングを行った後、露出したアモルファスシリコン(a-Si)の表面を水プラズマで処理することにより、安定した絶縁層を形成すると共に、レジストを除去する技術が記載されている。また、水プラズマに曝すことにより、コロージョンの発生原因となる塩素を除去することができる旨も記載されている。
特開平6−333924号公報:請求項1、段落0002〜0004、0027 特開2009−283919号公報:請求項4、段落0062〜0064、0075
これら引用文献1、2に記載の技術につき、プラズマを利用したアッシング処理によるレジストパターンの除去は、レジストをきれいに除去しきれずに残留物が残ってしまう場合がある。そこで、このような残留物の問題が少なく、より短時間でレジストを除去することが可能な剥離液を用いたレジストの除去を採用する場合があり、この場合には、アッシングの機会を利用して、塩素除去を行うことができない。
また、酸素プラズマに水分を添加したり、水プラズマを用いたりする手法では塩素を除去する活性成分を十分に供給することが困難であり、コロージョンを抑制するうえで塩素を十分に除去できないおそれがある。
本発明はこのような事情に鑑みてなされたものであり、その目的は、薄膜トランジスターの製造工程において、コロージョンの発生を抑制しつつ、アルミニウムを含む電極をパターニングすることが可能なプラズマ処理装置、薄膜トランジスターの製造方法、及びこの方法を記憶した記憶媒体を提供することにある。
本発明に係る薄膜トランジスターの製造方法は、アルミニウムを含む金属膜の上層側に、パターニングされたレジスト膜が形成され、塩素を含むエッチングガスによって前記金属膜がエッチング処理された基板を処理容器内に配置する工程と、
前記処理容器内を真空排気すると共に、当該処理容器内にプラズマ発生用のガスである水素ガスを供給する工程と、
前記処理容器内に供給されたプラズマ発生用のガスをプラズマ化して、前記基板に付着した塩素を除去する工程と、を含み、
前記基板に付着した塩素を除去する工程は、0.667Pa以上、13.3Pa以下の圧力範囲で行われることを特徴とする。
前記薄膜トランジスターの製造方法は以下の特徴を備えていても良い。
(a)前記プラズマ発生用のガスに、酸素ガスを添加する工程を含むこと
(b)前記基板に付着した塩素を除去する工程は、当該基板の温度を25℃以上、250℃以下の温度範囲に調節して行われること。
(c)前記エッチング処理された基板を処理容器内に配置する工程は、アルミニウムを含む金属膜の上層側に、パターニングされたレジスト膜が形成された基板を前記処理容器内に搬入する工程と、前記基板が搬入された処理容器内を真空排気すると共に、当該処理容器内に当該処理容器内に塩素を含むエッチングガスを供給するエッチングガスを供給する工程と、前記処理容器内に供給されたエッチングガスをプラズマ化して前記金属膜のエッチング処理を行う工程と、を含むこと。このとき、前記エッチング処理を行う工程は、0.667Pa以上、13.3Pa以下の圧力範囲で行われること。また、前記エッチング処理を行う工程は、前記基板の温度を25℃以上、120℃以下の温度範囲に調節して行われること。
本発明は、塩素系のエッチングガスを用いてエッチング処理されたアルミニウムを含む金属膜に対し、水素ガスのプラズマを用いて処理を行うので、エッチング処理の際に金属膜やレジストに付着した塩素を除去し、コロージョンの発生を抑えることができる。
発明の実施の形態に係るトリートメント処理(プラズマ処理)が適用されるTFTの一例を示す縦断側面図である。 前記トリートメント処理が適用されるTFTの他の例を示す縦断側面図である。 ソース/ドレイン電極を配線する工程の一例を示す工程図である。 前記電極のエッチング処理及びトリートメント処理を行う処理システムの平面図である。 前記処理システムに設けられているプラズマ処理装置の縦断側面図である。 前記プラズマ処理装置にて実行される処理の流れを示すフロー図である。 エッチング処理後の電極近傍の様子を示す模式図である。 トリートメント処理後の電極近傍の様子を示す模式図である。 前記電極のエッチング処理及びトリートメント処理を行う処理システムの他の構成例を示す平面図である。
本発明の実施の形態に係るプラズマ処理が適用される基板Fの構成例について図1、図2を参照しながら説明する。図1、図2は、基板Fであるガラス基板41の表面に形成されるTFT4a、4bの拡大縦断面を示している。
図1は、チャネルエッチ型のボトムゲート型構造のTFT4aである。TFT4aは、ガラス基板41上にゲート電極42が形成され、その上にSiN膜などからなるゲート絶縁膜43が設けられ、さらにその上層に表面がn+ドープされたa-Siや酸化物半導体の半導体層44が積層されている。次いで、半導体層44の上層側に金属膜を成膜し、この金属膜をエッチングしてソース電極45a、ドレイン電極45bが形成される。
ソース電極45a、ドレイン電極45bが形成された後、TFT4aは、n+ドープされた半導体層44の表面をエッチングすることによりチャネル部が形成され、次いで、表面を保護するため、例えばSiN膜からなるパッシベーション膜が形成される(不図示)。そしてパッシベーション膜の表面に形成されたコンタクトホールを介してソース電極45aやドレイン電極45bがITO(Indium Tin Oxide)などの不図示の透明電極に接続され、この透明電極が駆動回路や駆動電極に接続されてFPDが製造される。
また図2は、トップゲート型構造のTFT4bである。TFT4bは、ガラス基板41上にLTPS(Low Temperature Poly-silicon)の半導体層44が設けられ、その上層側にゲート絶縁膜43を介してゲート電極42が設けられた後、SiN膜などからなる層間絶縁膜47が形成されている。この層間絶縁膜47にコンタクトホールを形成してから金属膜を形成し、エッチング処理を行ってソース電極45a、ドレイン電極45bが形成される。
その後のパッシベーション膜の成膜やその後の透明電極の形成(いずれも不図示)についてはTFT4aの場合と同様であるので説明を省略する。
以上に概略構成を説明したTFT4a、4bにおいて、ソース電極45a、ドレイン電極45bを形成するための金属膜は、例えば下層側から順に、チタン膜、アルミニウム膜、チタン膜を積層してなるTi/Al/Ti構造の金属膜が用いられる。図1、図2に示すように、当該金属膜の表面にはレジスト膜46がパターニングされ、塩素ガス(Cl)や酸塩化ホウ素(BCl)、四塩化炭素(CCl)などの塩素系のエッチングガスを用いてエッチング処理を行うことによりソース電極45a、ドレイン電極45bが形成される。
このように、塩素系のエッチングガスを用いて電極45(ソース電極45a、ドレイン電極45b)をパターニングすると、図7に示すようにレジスト膜46に塩素が付着する。またエッチングされた金属膜である電極45にも塩素や塩素とアルミニウムの化合物である塩化アルミニウムが付着する。このように塩素が付着した状態のTFT4a、4bをその後のレジスト膜46の剥離のために大気搬送すると、レジスト膜46や電極45に付着している塩素と大気中の水分とが反応して塩酸が生成され、電極45のコロージョンを引き起こす要因となる。
そこで従来は、レジスト膜46の剥離を行う前に、TFT4a、4bが形成された基板Fを水洗する水洗処理を行う必要があった。また、コロージョンの発生を抑える乾式の処理として、酸素ガスや、酸素ガスに四フッ化炭素(CF)を添加したガスをプラズマ化して塩素を除去する手法も試みられている。しかしながら酸素ガス単独の場合は、コロージョンの抑制効果が小さい一方、四フッ化炭素を添加する場合には酸化アルミニウム(AlO)やフッ化アルミニウム(AlF)の生成に伴う発塵の問題が大きくなり、いずれも実用上の課題があった。
そこで本発明の実施形態においては、塩素系のエッチングガスを用いて金属膜をエッチング処理し、電極45を形成した後の基板Fに対し、プラズマ化した水素ガスを用いて塩素を除去するプラズマ処理(以下、「トリートメント処理」という)を行う。
以下、当該トリートメント処理及びその前段のエッチング処理を実行する処理システム1、この処理システム1に設けられているプラズマ処理装置2の構成について図4、図5を参照しながら説明する。
処理システム1の具体的構成を説明する前に、図3を参照しながら電極45を形成する工程の概要について説明しておく。
図1、図2に示すように電極45の下層側の積層体が形成された基板Fの表面に、例えばスパッタリングにより、チタン膜-アルミニウム膜-チタン膜を順次積層して金属膜を成膜する(P1)。次いで、金属膜の表面にレジスト液を塗布し、レジスト膜を形成する(P2)。このレジスト膜をパターニングした後(P3)、塩素系のエッチングガスを用いて金属膜をエッチング処理する(P4)。この後、水素ガスを用いたトリートメント処理を行って電極45やレジスト膜46の表面に付着した塩素を除去し(P5)、次いで基板Fの表面にレジスト剥離液を供給してレジスト膜46を除去する(P6)。
以上に説明した電極45の形成工程において、以下に説明する処理システム1においては、図3中に破線で囲んで示した金属膜のエッチング処理(P4)及び水素ガスによるトリートメント処理(P5)が実行される。
図4の平面図に示すように、処理システム1は、基板Fに対して既述のエッチング処理及びトリートメント処理を実行するマルチチャンバ型の真空処理システムとして構成されている。
処理システム1は、不図示のキャリア載置部上に載置され、多数の基板Fを収容したキャリアC1、C2と、常圧雰囲気と真空雰囲気との間で内部の圧力雰囲気を切り替えることが可能なロードロック室12との間で基板Fの受け渡しを行う第1の搬送機構11を備えている。ロードロック室12は例えば2段に積層され、各ロードロック室12内には、基板Fを保持するラック122や基板Fの位置調節を行うポジショナー121が設けられている。
ロードロック室12の後段には第2の搬送機構14が設けられ、例えば平面形状が四角形の真空搬送室13が接続されている。この真空搬送室13において、ロードロック室12が接続されている側壁面を除く、他の3つの側壁面には、本実施の形態のプラズマ処理装置2a〜2cが各々接続されている。
また、第1の搬送機構11側のロードロック室12の開口部、ロードロック室12と真空搬送室13との間、真空搬送室13と各プラズマ処理装置2a〜2cとの間には、ロードロック室12や真空搬送室13を気密にシールし、かつ開閉可能に構成されたゲートバルブG1〜G3が各々介設されている。
プラズマ処理装置2a〜2cは、その内部にて基板Fに対してエッチング処理やその後のトリートメント処理を実行する。
このプラズマ処理装置は、導電性材料、例えば、内壁面が陽極酸化処理されたアルミニウムからなる角筒形状に形成され、気密且つ、電気的に接地された本体容器21を備えている。本体容器21は、例えば一辺が2200mm、他辺が2500mm程度の大きさの角型の基板Fを処理可能なように、例えば横断平面の一辺が2.9m、他辺が3.1m程度の大きさに構成されている。
本体容器21の内部空間は、誘電体壁2により上下に区画され、その上方側は誘導結合プラズマ(ICP(Induced Coupled Plasma))を発生させるためのアンテナ部24が配置されるアンテナ室241、下方側は基板Fの処理が行われる処理室23(処理容器の内部空間)となっている。誘電体壁22は、アルミナ(Al)などのセラミクスや石英などで構成される。
誘電体壁22の下面側には、エッチングガスやトリートメント処理用のガス(これらをまとめて「処理ガス」という)を処理室23に供給するためのシャワーヘッド25が嵌め込まれている。シャワーヘッド25は導電性材料である金属、例えば表面が陽極酸化処理されたアルミニウムで構成され、不図示の接地線を介して電気的に接地されている。
シャワーヘッド25の下面には、処理室23へ向けて下方側へと処理ガスを吐出するための多数のガス吐出孔251が設けられている。一方、当該シャワーヘッド25が嵌め込まれている誘電体壁22の中央部には、シャワーヘッド25内の空間に連通するようにガス供給管26が接続されている。ガス供給管26は、本体容器21の天井部を貫通して外側へ延伸され、その途中で分岐して各々エッチングガス供給部261、水素ガス供給部262、酸素ガス供給部263に接続されている。
エッチングガス供給部261は、金属膜のエッチング処理に用いられる塩素系のエッチングガスの供給を行う。水素ガス供給部262は、エッチング処理後の基板Fに対してトリートメント処理を行うためにプラズマ発生用のガスである水素ガスの供給を行う。酸素ガス供給部263は、前記トリートメント処理の際に、プラズマ発生用のガスに添加される酸素ガスの供給を行う。各ガス供給部261〜263は、各種の処理ガスの供給源や流量調節部などを備えている。これらのガス供給部261〜263から供給された処理ガスは、ガス供給管26を介してシャワーヘッド25に供給された後、シャワーヘッド25の空間内に広がり、各ガス吐出孔251を通って処理室23内へ供給される。
誘電体壁22の上方側のアンテナ室241内には、アンテナ部24が配置されている。アンテナ部24は、例えば銅などからなるアンテナ線により構成され、処理室23内に均一な誘導電界を形成するため、当該処理室23に水平に配置される基板Fと対向する領域に複数配置されている(アンテナ部24の配置手法の一例としては特開2013−162035を参照)。
アンテナ部24は、給電部271や整合器272を介して高周波電源273に接続され、高周波電源273からは例えば周波数が13.56MHzの高周波電力が供給される。これにより、処理室23内に誘導電界が生成され、この誘導電界によりシャワーヘッド25から供給された処理ガスがプラズマ化される。アンテナ部24、給電部271や高周波電源273などは、本実施の形態のプラズマ発生部に相当する。
処理室23内には、誘電体壁22を挟んでアンテナ部24と対向するように、基板Fの載置台231が設けられている。載置台231は、導電性材料、例えば表面が陽極酸化処理されたアルミニウムで構成されている。載置台231には、プラズマ中のイオンを基板Fに引き込むためのバイアス電力を印加する高周波電源238が整合器237を介して接続されている。この高周波電源238は、例えば周波数が6MHzの高周波電力を載置台に印加することができる。また載置台231には、例えば抵抗発熱体により構成され、直流電源236に接続されたヒーター233が設けられており、不図示の温度検出部による温度検出結果に基づいて載置台231上の基板Fを加熱することができる。さらに、載置台231には、冷媒を通流させるための不図示の冷媒流路が形成され、基板Fの過大な温度上昇を抑えることもできる。
また、真空雰囲気となる処理室23内にて、上述のヒーター233や冷媒流路を利用した基板Fの温度調節を行うため、載置台231の基板Fの裏面には、不図示のガス流路を介して、熱伝達用のガスであるヘリウムガスが供給される。
さらに載置台231に載置された基板Fは、不図示の静電チャックにより吸着保持される。
載置台231は絶縁体製のカバー232内に収納され、さらに、中空の支柱235に支持されている。支柱235は本体容器21の底面を貫通し、その下端部は不図示の昇降機構に接続されていて、載置台231を上下方向に移動させることができる。載置台231を収納するカバー232と本体容器21の底部との間には、支柱235を包囲し、本体容器21の気密状態を維持するためのベローズ234が配設されている。また処理室23の側壁には、基板Fを搬入出するための搬入出口211およびそれを開閉するゲートバルブ212(図4のゲートバルブG3)が設けられている。
処理室23の底部には、排気管213を介して真空ポンプなどの真空排気機構214が接続される。この真空排気機構214により、処理室23内が排気され、エッチング処理やトリートメント処理の実施期間中、処理室23内を所定の真空雰囲気に調節することができる。真空排気機構214に接続された排気管213は、本実施の形態の真空排気部に相当している。
以上に説明した構成を備える処理システム1及び各プラズマ処理装置2は、図4、図5に示すようにその全体の動作を統括制御する制御部3と接続されている。制御部3は不図示のCPUと記憶部とを備えたコンピュータからなり、記憶部には処理システム1やプラズマ処理装置2の作用、即ちキャリアC1、C2から取り出した基板Fを、ロードロック室12や真空搬送室13を介して各プラズマ処理装置2(2a〜2c)に搬入し、各種の処理ガスを所定の順番で供給して金属膜のエッチング処理やその後のトリートメント処理を実行し、処理後の基板Fを元のキャリアC1、C2へ戻す動作などについてのステップ(命令)群が組まれたプログラムが記録されている。このプログラムは、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリーカード等の記憶媒体に格納され、そこからコンピュータにインストールされる。
以上の構成を備えた処理システム1、プラズマ処理装置2の作用について図6のフロー図を参照しながら説明する。
はじめに、処理対象の基板FをキャリアC1、C2から取り出して、ロードロック室12や真空搬送室13内を搬送する(スタート)。しかる後、当該基板Fの処理が行われるプラズマ処理装置2a〜2cのゲートバルブ212を開いて処理室23内に基板Fを搬入し、載置台231上に基板Fを載置して吸着固定すると共に、載置台231の高さ位置を調節する(ステップS101)。
処理室23から第2の搬送機構14の搬送アームを退避させ、ゲートバルブ212を閉じたら、処理室23内の圧力をエッチング処理時の圧力に調節する(ステップS102)。本例においては、エッチング処理時には処理室23内の圧力を、後述する従来のエッチング処理時の圧力よりも低圧の0.667〜13.3Pa(5〜100mTorr)の範囲、好適には0.667〜4.00Pa(5〜30mTorr)の範囲の値に調節する。また、圧力調節と並行して基板Fの温度調節を行い、25〜120℃の範囲、好適には25〜80℃の範囲の値に調節する。
処理室23内の基板Fの温度の調節を完了したら、エッチングガス供給部261から例えば2000〜6000ml/分(0℃、1気圧基準、以下同じ)の範囲、好適には3000〜5000ml/分範囲の流量で塩素系のエッチングガスを供給する。このとき真空排気機構214により、処理室23内が排気され、処理室23内が所定の圧力の真空雰囲気に調節される。そして、高周波電源273から各アンテナ部24へ高周波電力を供給し、ICPを発生させて金属膜のエッチング処理を行う(ステップS103)。このとき、載置台231には、高周波電源238からバイアス電力が印加され、プラズマ中のイオンを引き込んで異方性エッチングを行う。但し、異方性エッチングを行わない場合には、バイアス電力の印加を行わず、また、載置台231側の高周波電源238の設置を省略してもよい。
こうして予め設定した時間だけエッチング処理を行ったら、エッチングガスの供給、及びアンテナ部24への電力の供給を停止する。このエッチング処理により形成された電極45、及びその上層側のレジスト膜46には、図7を用いて説明したように、エッチングガスに含まれている塩素や、塩素とアルミニウムの反応で生成した塩化アルミニウムが付着している。
そこで、塩素やアルミニウムが付着した基板Fに対してプラズマ化した水素ガスによるトリートメント処理を行う。
このトリートメント処理を開始する前に、エッチング処理後の処理室23内の圧力を0.667〜13.3Pa(5〜100mTorr)の範囲、好適には0.667〜4.00Pa(5〜30mTorr)の範囲の値に調節する(ステップS104)。なお、エッチング処理と比較すると、トリートメント処理時の圧力は、若干、高めの圧力に設定される。また、圧力調節と並行して基板Fの温度調節を行い、25〜250℃の範囲、好適には80〜250℃の範囲の値に調節する。
処理室23内の基板Fの温度の調節を完了したら、水素ガス供給部262から例えば1000〜5000ml/分の範囲、好適には2000〜4000ml/分範囲の流量でプラズマ用のガスとして水素ガスを供給する。また、酸素ガス供給部263からは例えば0〜5000ml/分の範囲、好適には0〜4000ml/分範囲の流量で酸素ガスを供給する(水素ガス/酸素ガス供給量比:1/0〜1/1)。そして高周波電源273から各アンテナ部24へ高周波電力を供給し、ICPを発生させて基板Fのトリートメント処理を行う(ステップS105)。
このように、水素ガスと酸素ガスとを混合したガスをプラズマ発生用のガスとすることにより、水分を含むガスをプラズマ化する場合に比べて水素と酸素の存在比を自在に調節することができる。
またこのとき、高周波電源238からのバイアス電力の印加を停止してもよい。
図8に示すように、プラズマによって活性化した水素を供給することにより、レジスト膜46や電極45に付着している塩素や塩化アルミニウムが水素原子と反応し、塩化水素が生成されてレジスト膜46や電極45から除去される。また、プラズマ発生用のガスに酸素ガスを添加することにより、レジスト膜46の表面を一部、酸化(燃焼)させて除去することで、レジスト膜46の表面よりも内側に入り込んでいた塩素を露出させ、水素と反応させて除去することができる。
ここでICPを利用した本トリートメント処理においては、処理室23内の圧力雰囲気を従来のエッチング処理(例えばICPの場合、13.3〜66.7Pa(100〜500mTorr))に比べて比較的、低圧雰囲気とすることで、より良好な塩素除去効果が得られることを実験的に確認している。このような結果が得られる理由は明らかではないが、圧力を下げて処理室23内の気体の内部エネルギーを低減することや、バイアス電力の印加を行わないことにより、例えばRIE(Reactive Ion Etching)と比べて水素や酸素がレジスト膜46の表面に衝突するエネルギーを比較的小さくすることができるためではないかと考えられる。
即ち、水素や酸素がレジスト膜46に衝突するエネルギーが大きいと、衝突の影響を受けた塩素がレジスト膜46の内側に潜り込んでしまい、効率的な塩素除去の妨げになってしまうおそれがある。これに対して、塩素や塩化アルミニウムが水素と反応し、且つ、レジスト膜46から離脱するのに十分なエネルギーで水素を供給した方が、レジスト膜46からの塩素の除去に効果的に作用するのではないかと推測される。
予め設定した時間だけトリートメント処理を行ったら、水素ガス、酸素ガスの供給、及びアンテナ部24への電力の供給を停止する。
次いで、真空搬送室13に基板Fを搬出できるように処理室23内の圧力調節を行った後、ゲートバルブ212を開き、第2の搬送機構14の搬送アームを進入させて基板Fを搬出し、プラズマ処理装置2における基板Fの処理動作を終える(ステップS106、エンド)。
しかる後、搬入時とは反対の経路で基板Fを搬送し、元のキャリアC1、C2へ基板Fを格納する。キャリアC1、C2内の基板Fの処理が完了したら、レジストの剥離が行われる装置へ向けてキャリアC1、C2を搬送する(図3のP6)。
本実施の形態に係るプラズマ処理装置2によれば以下の効果がある。塩素系のエッチングガスを用いてエッチング処理されたアルミニウムを含む電極45に対し、水素ガスのプラズマを用いて処理を行うので、エッチング処理の際に電極45やレジスト膜46に付着した塩素を除去し、コロージョンの発生を抑えることができる。
ここで、図4に示した処理システム1においては、各プラズマ処理装置2a〜2cにおいて金属膜のエッチング処理と、トリートメント処理との双方を実行することが可能となっている。これに対して図9に模式的に示した処理システム1aにおいては、塩素系のエッチングガスを用いたエッチング処理専用のエッチング装置20と、トリートメント処理専用のプラズマ処理装置2dとを別々に設けた例を示している。この場合には、エッチング処理やトリートメント処理のうち、処理時間が長くなる装置20、2dの設置台数を多くすることにより、処理システム1a全体のスループットを向上させることができる。
また、図5に示したプラズマ処理装置2の載置台231には、引き込み用の高周波電源を接続しても良い。この場合には例えばエッチング処理時には載置台231に高周波電力を供給してプラズマ化したエッチングガスの引き込みを行う。そして、その後のトリートメント処理時には、引き込み用の高周波電力を低減し、またはその供給を停止することにより、エッチング処理時と同じ高周波電力を供給し続ける場合に比べて塩素の除去効果を高めても良い。
さらに、トリートメント処理は、水素ガスに酸素ガスを添加して行う場合に限定されるものではなく、水素ガスのみを用いて行っても良い。また、トリートメント用のガス(水素ガス、または水素ガスに酸素ガスを添加したガス)には、必要に応じてアルゴンなどの不活性ガスを添加しても良い。
この他、塩素系のエッチングガスでエッチング処理される電極45は、Ti/Al/Ti構造のものに限られず、アルミニウム単独の電極45や、AlNdなどのアルミニウム合金であってもよい。
F 基板
1 処理システム
2、2a〜2d
プラズマ処理装置
21 本体容器
214 真空排気機構
23 処理室
231 載置台
233 ヒーター
236 直流電源
24 アンテナ部
25 シャワーヘッド
261 エッチングガス供給部
262 水素ガス供給部
263 酸素ガス供給部
3 制御部
4a、4b TFT
41 ガラス基板
42 ゲート電極
43 ゲート絶縁膜
44 半導体層
45 電極
45a ソース電極
45b ドレイン電極
46 レジスト膜
47 層間絶縁膜

Claims (7)

  1. アルミニウムを含む金属膜の上層側に、パターニングされたレジスト膜が形成され、塩素を含むエッチングガスによって前記金属膜がエッチング処理された基板を処理容器内に配置する工程と、
    前記処理容器内を真空排気すると共に、当該処理容器内にプラズマ発生用のガスである水素ガスを供給する工程と、
    前記処理容器内に供給されたプラズマ発生用のガスをプラズマ化して、前記基板に付着した塩素を除去する工程と、を含み、
    前記基板に付着した塩素を除去する工程は、0.667Pa以上、13.3Pa以下の圧力範囲で行われることを特徴とする薄膜トランジスターの製造方法。
  2. 前記プラズマ発生用のガスに、酸素ガスを添加する工程を含むことを特徴とする請求項に記載の薄膜トランジスターの製造方法。
    製造方法。
  3. 前記基板に付着した塩素を除去する工程は、当該基板の温度を25℃以上、250℃以下の温度範囲に調節して行われることを特徴とする請求項1または2に記載の薄膜トランジスターの製造方法。
  4. 前記エッチング処理された基板を処理容器内に配置する工程は、
    アルミニウムを含む金属膜の上層側に、パターニングされたレジスト膜が形成された基板を前記処理容器内に搬入する工程と、
    前記基板が搬入された処理容器内を真空排気すると共に、当該処理容器内に当該処理容器内に塩素を含むエッチングガスを供給するエッチングガスを供給する工程と、
    前記処理容器内に供給されたエッチングガスをプラズマ化して前記金属膜のエッチング処理を行う工程と、を含むことを特徴とする請求項ないしのいずれか一つに記載の薄膜トランジスターの製造方法。
  5. 前記エッチング処理を行う工程は、0.667Pa以上、13.3Pa以下の圧力範囲で行われることを特徴とする請求項に記載の薄膜トランジスターの製造方法。
  6. 前記エッチング処理を行う工程は、前記基板の温度を25℃以上、120℃以下の温度範囲に調節して行われることを特徴とする請求項またはに記載の薄膜トランジスターの製造方法。
  7. 薄膜トランジスターが形成される基板に対してプラズマ処理を実行するプラズマ処理装置に用いられるコンピュータプログラムを格納した記憶媒体であって、前記プログラムは請求項ないしのいずれか一つに記載された薄膜トランジスターの製造方法を実行するためにステップが組まれていることを特徴とする記憶媒体。
JP2014047810A 2014-03-11 2014-03-11 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体 Active JP6349796B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014047810A JP6349796B2 (ja) 2014-03-11 2014-03-11 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
TW104106667A TWI647762B (zh) 2014-03-11 2015-03-03 電漿處理裝置、薄膜電晶體之製造方法及記憶媒體
KR1020150032546A KR101760997B1 (ko) 2014-03-11 2015-03-09 플라즈마 처리 장치, 박막 트랜지스터의 제조 방법 및 기억 매체
CN201510106294.0A CN104916534B (zh) 2014-03-11 2015-03-11 等离子体处理装置和薄膜晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014047810A JP6349796B2 (ja) 2014-03-11 2014-03-11 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2015173159A JP2015173159A (ja) 2015-10-01
JP6349796B2 true JP6349796B2 (ja) 2018-07-04

Family

ID=54085517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014047810A Active JP6349796B2 (ja) 2014-03-11 2014-03-11 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体

Country Status (4)

Country Link
JP (1) JP6349796B2 (ja)
KR (1) KR101760997B1 (ja)
CN (1) CN104916534B (ja)
TW (1) TWI647762B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102449182B1 (ko) * 2015-10-15 2022-10-04 삼성전자주식회사 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
KR101938794B1 (ko) * 2016-05-31 2019-04-10 고려대학교 세종산학협력단 금속 박막의 플라즈마 식각 장치 및 금속 박막의 플라즈마 식각 방법
JP6854600B2 (ja) 2016-07-15 2021-04-07 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、および基板載置台
JP6667400B2 (ja) 2016-08-12 2020-03-18 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチングシステム
CN106206290A (zh) * 2016-08-24 2016-12-07 京东方科技集团股份有限公司 一种包含铝的膜层图案、其制作方法及其后处理方法
JP6861570B2 (ja) * 2017-04-27 2021-04-21 東京エレクトロン株式会社 基板処理装置
JP6878154B2 (ja) * 2017-06-05 2021-05-26 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN108417491A (zh) * 2018-02-02 2018-08-17 武汉新芯集成电路制造有限公司 一种减少铝腐蚀的方法
JP7080140B2 (ja) * 2018-09-06 2022-06-03 東京エレクトロン株式会社 基板処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158525A (ja) * 1983-02-28 1984-09-08 Mitsubishi Electric Corp アルミニウム合金膜のパタ−ン形成方法
EP0809283A3 (en) * 1989-08-28 1998-02-25 Hitachi, Ltd. Method of treating wafers
JP3412173B2 (ja) * 1991-10-21 2003-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JPH05160129A (ja) * 1991-12-03 1993-06-25 Hitachi Ltd 配線部材の形成方法
JP3129144B2 (ja) * 1995-04-21 2001-01-29 日本電気株式会社 アッシング方法
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
JP3462972B2 (ja) * 1997-06-17 2003-11-05 株式会社日立製作所 ドライエッチング方法
JP3431128B2 (ja) * 1998-08-05 2003-07-28 シャープ株式会社 半導体装置の製造方法
KR100347540B1 (ko) * 1999-12-22 2002-08-07 주식회사 하이닉스반도체 알루미늄 금속막 식각 방법
JP3771879B2 (ja) * 2002-05-24 2006-04-26 三菱重工業株式会社 クリーニング方法及びこれを使用する金属膜作製装置
US8101025B2 (en) * 2003-05-27 2012-01-24 Applied Materials, Inc. Method for controlling corrosion of a substrate
JP2005197322A (ja) * 2003-12-26 2005-07-21 Toshiba Matsushita Display Technology Co Ltd ドライエッチング方法およびその装置
JP4371941B2 (ja) * 2004-08-05 2009-11-25 パナソニック株式会社 プラズマ処理方法及びプラズマ処理装置
JP4718189B2 (ja) * 2005-01-07 2011-07-06 東京エレクトロン株式会社 プラズマ処理方法
TW200739716A (en) * 2006-02-27 2007-10-16 Applied Materials Inc Method for controlling corrosion of a substrate
KR20080033589A (ko) * 2006-10-12 2008-04-17 삼성전자주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
JP5674871B2 (ja) * 2013-07-12 2015-02-25 東京エレクトロン株式会社 誘導結合プラズマ処理装置

Also Published As

Publication number Publication date
CN104916534A (zh) 2015-09-16
CN104916534B (zh) 2018-08-31
TW201546901A (zh) 2015-12-16
KR20150106353A (ko) 2015-09-21
TWI647762B (zh) 2019-01-11
KR101760997B1 (ko) 2017-07-24
JP2015173159A (ja) 2015-10-01

Similar Documents

Publication Publication Date Title
JP6349796B2 (ja) プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
US9051655B2 (en) Boron ionization for aluminum oxide etch enhancement
JP6760439B2 (ja) 薄膜トランジスターの製造方法及び記憶媒体
TWI665730B (zh) Method for forming multilayer protective film and device for forming multilayer protective film
US9972776B2 (en) Plasma processing method
TWI767918B (zh) 電漿蝕刻方法、電漿蝕刻裝置及基板載置台
TWI684201B (zh) 被處理體之處理方法
JPWO2015016149A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
TWI797293B (zh) 電漿處理裝置及被處理體之搬運方法
WO2022138655A1 (ja) 基板処理方法及び基板処理装置
CN115172163A (zh) 等离子体蚀刻方法
KR102612169B1 (ko) 다층막을 에칭하는 방법
KR102361775B1 (ko) 플라즈마 처리 방법
WO2022249964A1 (ja) クリーニング方法およびプラズマ処理方法
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
JP2023007231A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20171228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R150 Certificate of patent or registration of utility model

Ref document number: 6349796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250