CN104916534A - 等离子体处理装置和薄膜晶体管的制造方法 - Google Patents

等离子体处理装置和薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN104916534A
CN104916534A CN201510106294.0A CN201510106294A CN104916534A CN 104916534 A CN104916534 A CN 104916534A CN 201510106294 A CN201510106294 A CN 201510106294A CN 104916534 A CN104916534 A CN 104916534A
Authority
CN
China
Prior art keywords
plasma
substrate
processing apparatus
container handling
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510106294.0A
Other languages
English (en)
Other versions
CN104916534B (zh
Inventor
藤永元毅
宇贺神肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104916534A publication Critical patent/CN104916534A/zh
Application granted granted Critical
Publication of CN104916534B publication Critical patent/CN104916534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明在于提供一种能够在薄膜晶体管的制造步骤中抑制腐蚀的发生并且对含有铝的电极进行图案化的等离子体处理装置等。等离子体处理装置(2)对形成有薄膜晶体管(4a、4b)的基板(F)实施等离子体处理，进行上述等离子体处理的处理容器(21)具备用于载置基板(F)的载置台(231)。真空排气部(214)进行处理容器(21)内的真空排气，从氢气供给部(262)供给作为等离子体产生用的气体的氢气。等离子体发生部(24)将上述等离子体产生用的气体等离子体化，进行在含有铝的金属膜的上层侧形成被图案化的抗蚀剂、通过含有氯的蚀刻气体对上述金属膜进行了蚀刻处理的基板的处理。

Description

等离子体处理装置和薄膜晶体管的制造方法
技术领域
本发明涉及对作为形成于基板上的薄膜晶体管的电极的金属膜进行等离子体处理的技术。
背景技术
液晶表示装置(LCD：Liquid Crystal Display)等的FPD(Flat PanelDisplay)所使用的例如薄膜晶体管(TFT：Thin Film Transistor)通过在玻璃基板等的基板上对栅极电极、栅极绝缘膜、半导体层等进行图案化并依次叠层来形成。
在该TFT中，作为与半导体层连接的源极电极、漏极电极的材料使用铝、含有铝的合金的金属膜时，有时利用含有氯的蚀刻气体(称为“氯类的蚀刻气体”)对这些电极、配线(有时将这些一并称为电极)进行图案化。但是，在使用氯类的蚀刻气体进行了图案化的电极、图案化时使用的抗蚀剂中残留有氯，在向下一个步骤搬送基板的过程中，大气中的水分与氯反应，存在引起电极的腐蚀(腐蚀)的可能。
在此，在引用文献1中，记载有如下技术：使用氯类的蚀刻气体在半导体基板上对半导体装置的铝配线进行图案化之后，使用含有水分的氧等离子体进行抗蚀剂图案的灰化，由此，与抗蚀剂图案一起，使附着于铝配线的表面的氯形成为气体状的盐酸(HCl)而除去。
此外，在引用文献1中，记载有能够使用“对抗蚀剂图案通过含有氢(H)或一氧化一氢(OH)的氧气的等离子体进行灰化除去的步骤”除去附着于抗蚀剂图案的氯，但是说明书中仅记载添加了水分的氧等离子体的例子。
另外，在引用文献2中，记载了如下技术：在沟道蚀刻型的TFT的制造步骤中，通过湿式蚀刻形成源极/漏极的电极，接着利用氯类的蚀刻气体进行杂质半导体层的干式蚀刻之后，用氢等离子体对露出的不定形硅(a-Si)的表面进行处理，由此，形成稳定的绝缘层，并且，除去抗蚀剂。另外，还记载了能够利用利用暴露于氢等离子体除去成为腐蚀的发生原因的氯。
现有技术文献
专利文献
专利文献1：日本特开平6-333924号公报：权利要求1、段落0002～0004、0027
专利文献2：日本特开2009-283919号公报：权利要求4、段落0062～0064、0075
发明内容
发明想要解决的技术问题
基于这些引用文献1、2中记载的技术，通过利用等离子体的灰化处理进行抗蚀剂图案的除去，有时不能完全除去抗蚀剂而残留有残留物。因此，有时采用这样的残留物的问题少、使用能够以更短时间除去抗蚀剂的剥离液的抗蚀剂的除去，此时，无法利用灰化的机会进行氯的除去。
另外，在氧等离子体中添加水分或使用氢等离子体的方法，存在难以充分供给除去氯的活性成分、无法抑制腐蚀并且充分除去氯的可能。
本发明是鉴于这样的情况而完成的，其目的在于提供在薄膜晶体管的制造步骤中能够抑制腐蚀的发生并且对含有铝的电极进行图案化的等离子体处理装置、薄膜晶体管的制造方法和存储有该方法的存储介质。
用于解决技术课题的技术方案
本发明的等离子体处理装置，其用于对形成有薄膜晶体管的基板实施等离子体处理，上述等离子体处理装置特征在于，包括：
设有用于载置基板的载置的载置台，进行对上述基板的等离子体处理的处理容器；
进行上述处理容器内的真空排气的真空排气部；
对上述处理容器内供给作为等离子体产生用的气体的氢气的氢气供给部；和
用于使供给到上述处理容器内的等离子体产生用的气体等离子体化的等离子体发生部，
上述基板是在含有铝的金属膜的上层侧形成图案化的抗蚀剂膜、通过含有氯的蚀刻气体对上述金属膜进行了蚀刻处理而得到的。
上述等离子体处理装置也可以具备以下的特征。
(a)包括用于在上述等离子体产生用的气体中添加氧气的氧气供给部。
(b)上述等离子体处理在0.667Pa以上、13.3Pa以下的压力范围内进行。上述载置台包括在等离子体处理的实施中将上述基板的温度调节成25℃以上、250℃以下的温度范围的温度调节部。
(c)包括对该处理容器内供给含有氯的蚀刻气体的蚀刻气体供给部，用于在上述等离子体处理之前在上述处理容器内中进行上述金属膜的蚀刻处理，利用上述等离子体发生部使从该蚀刻气体供给部供给的蚀刻气体等离子体化，来进行上述金属膜的蚀刻处理。此时，上述蚀刻处理在0.667Pa以上、13.3Pa以下的压力范围内进行。另外，上述载置台包括在蚀刻处理的实施中将上述基板的温度调节成25℃以上、120℃以下的温度范围的温度调节部。
(d)上述等离子体发生部包括用于产生感应耦合型等离子体的天线部。
发明效果
本发明对使用氯类的蚀刻气体进行了蚀刻处理的含有铝的金属膜，使用氢气的等离子体进行处理，因此，能够除去蚀刻处理时附着于金属膜、抗蚀剂的氯，抑制腐蚀的发生。
附图说明
图1是表示应用发明的实施方式的保护处理(等离子体处理)的TFT的一个例子的纵剖侧面图。
图2是应用上述保护处理的TFT的另一例子的纵剖侧面图。
图3是表示对源极/漏极电极进行配线的步骤的一个例子的步骤图。
图4是进行上述电极的蚀刻处理和保护处理的处理系统的平面图。
图5是设置于上述处理系统的等离子体处理装置的纵剖侧面图。
图6是表示用上述等离子体处理装置实施的处理的流程的流程图。
图7是表示蚀刻处理后的电极附近的样子的模式图。
图8是表示保护处理后的电极附近的样子的模式图。
图9是表示进行上述电极的蚀刻处理和保护处理的处理系统的另一结构例的平面图。
附图解释说明
F     基板
1     处理系统
2、2a～2d     等离子体处理装置
21    主体容器
214   真空排气机构
23    处理室
231   载置台
233   加热器
236   直流电源
24    天线部
25    喷头
261   蚀刻气体供给部
262   氢气供给部
263   氧气供给部
3     控制部
4a、4b  TFT
41    玻璃基板
42    栅极电极
43    栅极绝缘膜
44    半导体层
45    电极
45a   源极电极
45b   漏极电极
46    抗蚀剂膜
47    层间绝缘膜
具体实施方式
一边参照图1、图2一边对应用本发明的实施方式的等离子体处理的基板F的结构例进行说明。图1、图2表示形成于作为基板F的玻璃基板41的表面的TFT4a、4b的放大纵剖面。
图1为沟道蚀刻型的底部栅极型构造的TFT4a。TFT4a在玻璃基板41上形成栅极电极42，在其上设置包括SiN膜等的栅极绝缘膜43，再在其上层叠层表面为n+掺杂的a-Si、氧化物半导体的半导体层44。接着，在半导体层44的上层侧形成金属膜，对该金属膜进行蚀刻形成源极电极45a、漏极电极45b。
在形成源极电极45a、漏极电极45b后，TFT4a通过对n+掺杂的半导体层44的表面进行蚀刻而形成沟道部，接着，形成用于保护表面的例如包含SiN膜的钝化膜(未图示)。接着，源极电极45a、漏极电极45b经由形成于钝化膜的表面的接触孔与ITO(Indium Tin Oxide，氧化铟锡)等的未图示的透明电极连接，该透明电极与驱动电路、驱动电极连接，制造出FPD。
另外，图2为顶部栅极型构造的TFT4b。TFT4b在玻璃基板41上设置LTPS(Low Temperature Poly-silicon，低温多晶硅)的半导体层44，在其上层侧隔着栅极绝缘膜43设置有栅极电极42后，形成包含SiN膜等的层间绝缘膜47。在该层间绝缘膜47形成接触孔后，形成金属膜，进行蚀刻处理，形成源极电极45a、漏极电极45b。
关于此后的钝化膜的成膜、此后的透明电极的形成(均未图示)，与TFT4a的情况相同，因此，省略说明。
在以上说明了大致结构的TFT4a、4b中，用于形成源极电极45a、漏极电极45b的金属膜，使用例如从下层侧顺次叠层钛膜、铝膜、钛膜而成的Ti/Al/Ti构造的金属膜。如图1、图2所示，在该金属膜的表面，抗蚀剂膜46被图案化，使用氯气(Cl2)、氯化硼(BCl3)、四氯化碳(CCl4)等的氯类的蚀刻气体进行蚀刻处理，由此，形成源极电极45a、漏极电极45b。
这样，如果使用氯类的蚀刻气体，对电极45(源极电极45a、漏极电极45b)进行图案化，则如图7所示，在抗蚀剂膜46上附着氯。另外，在作为蚀刻后的金属膜的电极45上也附着氯、作为氯与铝的化合物的氯化铝。为了此后的抗蚀剂膜46的剥离将如上述方式附着有氯的状态的TFT4a、4b在大气中搬送，则附着于抗蚀剂膜46、电极45的氯与大气中的水分反应，生成盐酸，成为引起电极45的腐蚀的主要原因。
因此，一直以来，在进行抗蚀剂膜46的剥离前，需要进行对形成有TFT4a、4b的基板F进行水洗的水洗处理。另外，作为抑制腐蚀的发生的干式处理，也尝试了将氧气、在氧气中添加由四氟化碳(CF4)的气体等离子体化而除去氯的方法。但是，在单独为氧气时，腐蚀的抑制效果小，另一方面，在添加四氟化碳时，伴随氧化铝(AlO)、氟化铝(AlF)的生成，飞尘的问题变大，均存在实用上的技术问题。
因此，本发明的实施方式中，使用氯类的蚀刻气体对金属膜进行蚀刻处理，对形成了电极45后的基板F，进行使用等离子体化的氢气除去氯的等离子体处理(以下，称为“保护处理”)。
以下，一边参照图4、图5，一边对实施该保护处理和其前级的蚀刻处理的处理系统1、设置于该处理系统1的等离子体处理装置2的结构进行说明。
在说明处理系统1的具体结构之前，一边参照图3，一边对形成电极45的步骤的概要进行说明。
如图1、图2所示，在形成有电极45的下层侧的叠层体的基板F的表面，例如通过溅射依次叠层钛膜-铝膜-钛膜，形成金属膜(P1)。接着，在金属膜的表面涂敷抗蚀液，形成抗蚀剂膜(P2)。对该抗蚀剂膜进行图案化后(P3)，使用氯类的蚀刻气体对金属膜进行蚀刻处理(P4)。此后，进行使用氢气的保护处理，除去附着于电极45、抗蚀剂膜46的表面的氯(P5)，接着，对基板F的表面供给抗蚀剂剥离液，除去抗蚀剂膜46(P6)。
在以上说明的电极45的形成步骤中，在以下说明的处理系统1中，实施图3中虚线包围表示的金属膜的蚀刻处理(P4)和利用氢气进行的保护处理(P5)。
如图4的平面图所示，处理系统1构成为对基板F实施上述的蚀刻处理和保护处理的多腔室型的真空处理系统。
处理系统1包括：第一搬送机构11，其载置在未图示的载体载置部上，在收纳多个基板F的载体C1、C2和能够在常压气氛与真空气氛之间切换内部的压力气氛的负载锁定室12之间进行基板F的传递。负载锁定室12例如叠层为2层，在各负载锁定室12内，设置保持基板F的架122、进行基板F的位置调节的定位器121。
在负载锁定室12的后级设置有第二搬送机构14，连接有例如平面形状为四边形的真空搬送室13。在该真空搬送室13中，除了与负载锁定室12连接的侧壁面之外，其它的三个侧壁面分别与本实施方式的等离子体处理装置2a～2c连接。
另外，在第一搬送机构11侧的负载锁定室12的开口部、负载锁定室12和真空搬送室13之间、真空搬送室13和各等离子体处理装置2a～2c之间，分别设置有将负载锁定室12、真空搬送室13气密密封并且能够开闭地构成的闸阀G1～G3。
等离子体处理装置2a～2c在其内部对基板F实施蚀刻处理和之后的保护处理。
该等离子体处理装置具备由导电性材料、例如内壁面被阳极氧化处理过的铝构成的形成为长筒形状、气密且电接地的主体容器21。主体容器21，例如构成为横剖平面的一边为2.9m、另一边为3.1m左右的大小，使得能够对例如一边为2200mm、另一边为2500mm左右的大小的方形的基板F进行处理。
主体容器21的内部空间由电介质壁2上下地划分，其上方侧为配置有用于产生感应耦合等离子体(ICP(Induced Coupled Plasma))的天线部24的天线室241，下方侧为进行基板F的处理的处理室23(处理容器的内部空间)。电介质壁22由氧化铝(Al2O3)等的陶瓷、石英等构成。
在电介质壁22的下表面侧，嵌入有用于对处理室23供给蚀刻气体、保护处理用的气体(将这些一并称为“处理气体”)的喷头25。喷头25由导电性材料的金属、例如表面被阳极氧化处理过的铝构成，经由未图示的接地线电接地。
在喷头25的下表面，设置有用于朝向处理室23向下方侧排出处理气体的多个气体排出孔251。另一方面，嵌入有该喷头25的电介质壁22的中央部与气体供给管26连接，使得与喷头25内的空间连通。气体供给管26贯通主体容器21的天顶部向外侧延伸，在其途中分支，分别与蚀刻气体供给部261、氢气供给部262、氧气供给部263连接。
蚀刻气体供给部261进行金属膜的蚀刻处理中所使用的氯类的蚀刻气体的供给。氢气供给部262进行用于对蚀刻处理后的基板F进行保护处理的等离子体产生用的气体的氢气的供给。氧气供给部263进行在上述保护处理时在等离子体产生用的气体中添加的氧气的供给。各气体供给部261～263具备各种的处理气体的供给源、流量调节部等。从这些气体供给部261～263供给的处理气体经由气体供给管26向喷头25供给后，在喷头25的空间内扩散，通过各气体排出孔251向处理室23内供给。
在电介质壁22的上方侧的天线室241内配置有天线部24。天线部24例如由包含铜等的天线构成，在处理室23内形成均匀的感应电场，因此，在与水平配置于该处理室23的基板F对置的区域配置多个(作为天线部24的配置方法的一个例子，参照日本特开2013-162035)。
天线部24经由供电部271、匹配器272与高频电源273连接，从高频电源273供给例如频率为13.56MHz的高频电力。由此，在处理室23内生成感应电场，通过该感应电场使从喷头25供给的处理气体等离子体化。天线部24、供电部271、高频电源273等相当于本实施方式的等离子体发生部。
在处理室23内以隔着电介质壁22与天线部24对置的方式设置有基板F的载置台231。载置台231由导电性材料、例如表面被阳极氧化处理过的铝构成。载置台231经由匹配器237连接有用于施加将等离子体中的离子引入基板F的偏置电力的高频电源238。该高频电源238例如能够对载置台施加频率为6MHz的高频电力。另外，在载置台231设置有例如由电阻发热体构成、与直流电源236连接的加热器233，能够基于利用未图示的温度检测部得到的温度检测结果，对载置台231上的基板F进行加热。并且，在载置台231，形成用于流通冷却介质的未图示的冷却介质流路，也能够抑制基板F的过大的温度上升。
另外，在形成真空气氛的处理室23内，进行利用上述的加热器233、冷却介质流路的基板F的温度调节，因此，对载置台231的基板F的背面，经由未图示的气体流路供给作为热传递用的气体的氦气。
另外，载置于载置台231的基板F由未图示的静电夹头吸附保持。
载置台231收纳于绝缘体制的罩232内，并且，支承于中空的支柱235。支柱235贯通主体容器21的底面，其下端部与未图示的升降机构连接，能够使载置台231在上下方向上移动。在收纳载置台231的罩232与主体容器21的底部之间，配置有包围支柱235、用于维持主体容器21的气密状态的波纹管234。另外，在处理室23的侧壁，设置有用于搬入搬出基板F的搬入搬出口211和将其开闭的闸阀212(图4的闸阀G3)。
处理室23的底部经由排气管213与真空泵等的真空排气机构214连接。通过该真空排气机构214，将处理室23内排气，能够在蚀刻处理、保护处理的实施期间，将处理室23内调节为规定的真空气氛。与真空排气机构214连接的排气管213相当于本实施方式的真空排气部。
具备以上说明的结构的处理系统1和各等离子体处理装置2，如图4、图5所示与统一控制其整体动作的控制部3连接。控制部3由具备未图示的CPU和存储部的计算机构成，在存储部记录有关于包含针对处理系统1、等离子体处理装置2的以下作用的步骤(命令)组的程序，即：将从载体C1、C2取出的基板F经由负载锁定室12、真空搬送室13搬入各等离子体处理装置2(2a～2c)，以规定的顺序供给规定的处理气体实施金属膜的蚀刻处理、此后的保护处理，将处理后的基板F返回原来的载体C1、C2的动作等。该程序例如存储于硬盘、光盘、磁盘、内存卡等的存储介质，由此安装于计算机。
一边参照图6的流程图一边对具备以上的结构的处理系统1、等离子体处理装置2的作用进行说明。
首先，将处理对象的基板F从载体C1、C2取出，搬送到负载锁定室12、真空搬送室13内(开始)。然后，打开进行该基板F的处理的等离子体处理装置2a～2c的闸阀212，向处理室23内搬入基板F，在载置台231上载置基板F并进行吸附固定，并且调节载置台231的高度位置(步骤S101)。
使第二搬送机构14的搬送臂从处理室23退出，关闭闸阀212，将处理室23内的压力调节为蚀刻处理时的压力(步骤S102)。在本例中，在蚀刻处理时，将处理室23内的压力调节为后述的比现有的蚀刻处理时的压力低压的0.667～13.3Pa(5～100mTorr)的范围、优选为0.667～4.00Pa(5～30mTorr)的范围的值。另外，与压力调节同时进行基板F的温度调节，调节为25～120℃的范围、优选为25～80℃的范围的值。
在结束处理室23内的基板F的温度的调节之后，从蚀刻气体供给部261以例如2000～6000ml/分(0℃、一个标准气压，以下相同)的范围、优选以3000～5000ml/分范围的流量供给氯类的蚀刻气体。此时，通过真空排气机构214，对处理室23内排气，将处理室23内调节为规定的压力的真空气氛。这样，从高频电源273向各天线部24供给高频电力，产生ICP来进行金属膜的蚀刻处理(步骤S103)。此时，从高频电源238对载置台231施加偏置电力，通过引入等离子体中的离子进行各向异性性蚀刻。但是，在不进行各向异性蚀刻时，不进行偏置电力的施加，另外，也可以省略载置台231侧的高频电源238的设置。
这样，仅进行预先设定的时间的蚀刻处理后，停止蚀刻气体的供给、和向天线部24的电力的供给。在通过该蚀刻处理形成的电极45及其上层侧的抗蚀剂膜46，如使用图7说明的方式，附着有蚀刻气体所包含的氯、氯与铝的反应所生成的氯化铝。
接着，对附着有氯、铝的基板F实施利用等离子体化的氢气进行的保护处理。在开始该保护处理之前，将蚀刻处理后的处理室23内的压力调节为0.667～13.3Pa(5～100mTorr)的范围、优选为0.667～4.00Pa(5～30mTorr)的范围的值(步骤S104)。此外，与蚀刻处理相比，保护处理时的压力设定为稍高的压力。另外，与压力调节同时进行基板F的温度调节，调节为25～250℃的范围、优选为80～250℃的范围的值。
在结束处理室23内的基板F的温度的调节后，从氢气供给部262以例如1000～5000ml/分的范围、优选以2000～4000ml/分范围的流量供给氢气作为等离子体用的气体。另外，从氧气供给部263以例如0～5000ml/分的范围、优选以0～4000ml/分范围的流量供给氧气(氢气/氧气供给量比：1/0～1/1)。接着，从高频电源273向各天线部24供给高频电力，产生ICP来进行基板F的保护处理(步骤S105)。
这样，使将混合氢气和氧气而成的气体作为等离子体产生用的气体，由此与将含有水分的气体等离子体化的情况相比，能够自由地调节氢和氧的存在比。
另外，此时，也可以停止来自高频电源238的偏置电力的施加。
如图8所示，通过供给由等离子体活化的氢，附着于抗蚀剂膜46、电极45的氯、氯化铝与氢原子反应，生成氯化氢，被从抗蚀剂膜46、电极45除去。另外，通过在等离子体产生用的气体中添加氧气，将抗蚀剂膜46的表面一部分氧化(燃烧)而除去，由此，能够使进入到比抗蚀剂膜46的表面更靠内侧的氯露出，与氢反应而除去。
在此，利用ICP的该保护处理中，处理室23内的压力气氛与现有的蚀刻处理(例如ICP时，13.3～66.7Pa(100～500mTorr))相比，形成为相对的低压气氛，由此，实验性地确认了能够得到更良好的氯除去效果。得到这样的结果的原因尚不明确，可以认为能够是通过降低压力而降低处理室23内的气体的内部能量、不进行偏置电力的施加，由此，例如与RIE(Reactive Ion Etching，反应性离子蚀刻)相比，能够使氢、氧与抗蚀剂膜46的表面碰撞的能量相对减少的缘故。
即，如果氢、氧与抗蚀剂膜46的表面碰撞的能量大，则存在受到碰撞的影响的氯潜入抗蚀剂膜46的内侧，成为高效的氯除去的妨碍的问题。相对于此，推测：氯、氯化铝与氢反应，并且，从抗蚀剂膜46脱离，以充分的能量供给氢，但是对于从抗蚀剂膜46的氯的除去发挥有效的效果。
在仅进行预先设定的时间的保护处理后，停止氢气、氧气的供给、和向天线部24的电力的供给。
接着，进行处理室23内的压力调节以使得能够将基板F搬出真空搬送室13，在进行了该压力调节后，打开闸阀212，使第二搬送机构14的搬送臂进入，搬出基板F，结束等离子体处理装置2中的基板F的处理动作(步骤S106，结束)。
然后，以与搬入时相反的通路搬送基板F，向原先的载体C1、C2载置基板F。结束载体C1、C2内的基板F的处理之后，向进行抗蚀剂的剥离的装置搬送载体C1、C2(图3的P6)。
采用本实施方式中的等离子体处理装置2，具有以下的效果。对使用氯类的蚀刻气体进行了蚀刻处理的含有铝的电极45，使用氢气的等离子体进行处理，因此，能够除去蚀刻处理时附着于电极45、抗蚀剂膜46的氯，抑制腐蚀的发生。
在此，在图4所示的处理系统1中，能够在各等离子体处理装置2a～2c中实施金属膜的蚀刻处理和保护处理双方。相对于此，在图9中示意表示的处理系统1a中，表示分别设置有使用氯类的蚀刻气体的蚀刻处理专用的蚀刻装置20和保护处理专用的等离子体处理装置2d的例子。此时，通过增加蚀刻处理、保护处理中处理时间长的装置20、2d的设置台数，能够提高处理系统1a整体的处理量。
另外，图5所示的等离子体处理装置2的载置台231可以连接引入用的高频电源。此时，例如在蚀刻处理时对载置台231供给高频电力，进行等离子体化的蚀刻气体的引入。接着，在此后的保护处理时，降低引入用的高频电力或者停止其供给，由此，与持续供给跟蚀刻处理时相同的高频电力的情况相比，也可以提高氯的除去效果。
另外，保护处理不限于在氢气中添加氧气来进行，也可以仅使用氢气进行。另外，在保护用的气体(氢气、或者在氢气添加有氧气的气体)中，也可以根据需要添加氩气等不活泼气体。
此外，使用氯类的蚀刻气体进行蚀刻处理的电极45不限于Ti/Al/Ti构造，也可以是铝单独的电极45、AlNd等的铝合金。

Claims (15)

1.一种等离子体处理装置，其用于对形成有薄膜晶体管的基板实施等离子体处理，所述等离子体处理装置特征在于，包括：
设有用于载置基板的载置的载置台，进行对所述基板的等离子体处理的处理容器；
进行所述处理容器内的真空排气的真空排气部；
对所述处理容器内供给作为等离子体产生用的气体的氢气的氢气供给部；和
用于使供给到所述处理容器内的等离子体产生用的气体等离子体化的等离子体发生部，
所述基板是在含有铝的金属膜的上层侧形成图案化的抗蚀剂膜、通过含有氯的蚀刻气体对所述金属膜进行了蚀刻处理而得到的。
2.如权利要求1所述的等离子体处理装置，其特征在于：
包括用于在所述等离子体产生用的气体中添加氧气的氧气供给部。
3.如权利要求1或2所述的等离子体处理装置，其特征在于：
所述等离子体处理在0.667Pa以上、13.3Pa以下的压力范围内进行。
4.如权利要求1～3中任一项所述的等离子体处理装置，其特征在于：
所述载置台包括在等离子体处理的实施中将所述基板的温度调节成25℃以上、250℃以下的温度范围的温度调节部。
5.如权利要求1～4中任一项所述的等离子体处理装置，其特征在于：
包括对该处理容器内供给含有氯的蚀刻气体的蚀刻气体供给部，用于在所述等离子体处理之前在所述处理容器内中进行所述金属膜的蚀刻处理，利用所述等离子体发生部使从该蚀刻气体供给部供给的蚀刻气体等离子体化，来进行所述金属膜的蚀刻处理。
6.如权利要求5所述的等离子体处理装置，其特征在于：
所述蚀刻处理在0.667Pa以上、13.3Pa以下的压力范围内进行。
7.如权利要求5或6所述的等离子体处理装置，其特征在于：
所述载置台包括在蚀刻处理的实施中将所述基板的温度调节成25℃以上、120℃以下的温度范围的温度调节部。
8.如权利要求1～7中任一项所述的等离子体处理装置，其特征在于：
所述等离子体发生部包括用于产生感应耦合型等离子体的天线部。
9.一种薄膜晶体管的制造方法，其特征在于，包括：
在处理容器内配置在含有铝的金属膜的上层侧形成有图案化的抗蚀剂膜、通过含有氯的蚀刻气体对所述金属膜进行了蚀刻处理的基板的步骤；
对所述处理容器内进行真空排气并且对该处理容器内供给作为等离子体产生用的气体的氢气的步骤；和
使供给到所述处理容器内的等离子体产生用的气体等离子体化，将附着于所述基板的氯除去的步骤。
10.如权利要求9所述的薄膜晶体管的制造方法，其特征在于：
包括在所述等离子体产生用的气体中添加氧气的步骤。
11.如权利要求9或10所述的薄膜晶体管的制造方法，其特征在于：
将附着于所述基板的氯除去的步骤在0.667Pa以上、13.3Pa以下的压力范围内进行。
12.如权利要求9～11中任一项所述的薄膜晶体管的制造方法，其特征在于：
将该基板的温度调节成25℃以上、250℃以下的温度范围内来进行将附着于所述基板的氯除去的步骤。
13.如权利要求9～12中任一项所述的薄膜晶体管的制造方法，其特征在于：
在处理容器配置进行了所述蚀刻处理的基板的步骤包括：
向所述处理容器内搬入在含有铝的金属膜的上层侧形成图案化的抗蚀剂膜的步骤；
对被搬入了所述基板的处理容器内进行真空排气并且对该处理容器内供给含有氯的蚀刻气体的步骤；和
使供给到所述处理容器内的蚀刻气体等离子体化来进行所述金属膜的蚀刻处理的步骤。
14.如权利要求13所述的薄膜晶体管的制造方法，其特征在于：
进行所述蚀刻处理的步骤在0.667Pa以上、13.3Pa以下的压力范围内进行。
15.如权利要求13或14所述的薄膜晶体管的制造方法，其特征在于：
将所述基板的温度调节成25℃以上、120℃以下的温度范围内来进行所述蚀刻处理的步骤。
CN201510106294.0A 2014-03-11 2015-03-11 等离子体处理装置和薄膜晶体管的制造方法 Active CN104916534B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-047810 2014-03-11
JP2014047810A JP6349796B2 (ja) 2014-03-11 2014-03-11 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体

Publications (2)

Publication Number Publication Date
CN104916534A true CN104916534A (zh) 2015-09-16
CN104916534B CN104916534B (zh) 2018-08-31

Family

ID=54085517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510106294.0A Active CN104916534B (zh) 2014-03-11 2015-03-11 等离子体处理装置和薄膜晶体管的制造方法

Country Status (4)

Country Link
JP (1) JP6349796B2 (zh)
KR (1) KR101760997B1 (zh)
CN (1) CN104916534B (zh)
TW (1) TWI647762B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972098A (zh) * 2015-10-15 2017-07-21 三星电子株式会社 形成互连线的方法及制造使用互连线的磁存储器件的方法
CN107622945A (zh) * 2016-07-15 2018-01-23 东京毅力科创株式会社 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
WO2018036387A1 (zh) * 2016-08-24 2018-03-01 京东方科技集团股份有限公司 包含铝的膜层图案、其制作方法及其后处理方法
CN108417491A (zh) * 2018-02-02 2018-08-17 武汉新芯集成电路制造有限公司 一种减少铝腐蚀的方法
CN108987285A (zh) * 2017-06-05 2018-12-11 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN110880463A (zh) * 2018-09-06 2020-03-13 东京毅力科创株式会社 基板处理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101938794B1 (ko) * 2016-05-31 2019-04-10 고려대학교 세종산학협력단 금속 박막의 플라즈마 식각 장치 및 금속 박막의 플라즈마 식각 방법
JP6667400B2 (ja) 2016-08-12 2020-03-18 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチングシステム
JP6861570B2 (ja) * 2017-04-27 2021-04-21 東京エレクトロン株式会社 基板処理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158525A (ja) * 1983-02-28 1984-09-08 Mitsubishi Electric Corp アルミニウム合金膜のパタ−ン形成方法
EP0809283A2 (en) * 1989-08-28 1997-11-26 Hitachi, Ltd. Method of treating wafers
CN1174898A (zh) * 1996-08-06 1998-03-04 国际商业机器公司 用于亚微米金属刻蚀的低压功率Cl2/HCl工艺
JPH118228A (ja) * 1997-06-17 1999-01-12 Hitachi Ltd ドライエッチング方法
JP2004043943A (ja) * 2002-05-24 2004-02-12 Mitsubishi Heavy Ind Ltd クリーニング方法及びこれを使用する金属膜作製装置
JP2006049607A (ja) * 2004-08-05 2006-02-16 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
CN101030531A (zh) * 2006-02-27 2007-09-05 应用材料股份有限公司 用于控制衬底腐蚀的方法
CN101053071A (zh) * 2005-01-07 2007-10-10 东京毅力科创株式会社 等离子体处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412173B2 (ja) * 1991-10-21 2003-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JPH05160129A (ja) * 1991-12-03 1993-06-25 Hitachi Ltd 配線部材の形成方法
JP3129144B2 (ja) * 1995-04-21 2001-01-29 日本電気株式会社 アッシング方法
JP3431128B2 (ja) * 1998-08-05 2003-07-28 シャープ株式会社 半導体装置の製造方法
KR100347540B1 (ko) * 1999-12-22 2002-08-07 주식회사 하이닉스반도체 알루미늄 금속막 식각 방법
US8101025B2 (en) * 2003-05-27 2012-01-24 Applied Materials, Inc. Method for controlling corrosion of a substrate
JP2005197322A (ja) * 2003-12-26 2005-07-21 Toshiba Matsushita Display Technology Co Ltd ドライエッチング方法およびその装置
KR20080033589A (ko) * 2006-10-12 2008-04-17 삼성전자주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
JP5674871B2 (ja) * 2013-07-12 2015-02-25 東京エレクトロン株式会社 誘導結合プラズマ処理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158525A (ja) * 1983-02-28 1984-09-08 Mitsubishi Electric Corp アルミニウム合金膜のパタ−ン形成方法
EP0809283A2 (en) * 1989-08-28 1997-11-26 Hitachi, Ltd. Method of treating wafers
CN1174898A (zh) * 1996-08-06 1998-03-04 国际商业机器公司 用于亚微米金属刻蚀的低压功率Cl2/HCl工艺
JPH118228A (ja) * 1997-06-17 1999-01-12 Hitachi Ltd ドライエッチング方法
JP2004043943A (ja) * 2002-05-24 2004-02-12 Mitsubishi Heavy Ind Ltd クリーニング方法及びこれを使用する金属膜作製装置
JP2006049607A (ja) * 2004-08-05 2006-02-16 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
CN101053071A (zh) * 2005-01-07 2007-10-10 东京毅力科创株式会社 等离子体处理方法
CN101030531A (zh) * 2006-02-27 2007-09-05 应用材料股份有限公司 用于控制衬底腐蚀的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972098A (zh) * 2015-10-15 2017-07-21 三星电子株式会社 形成互连线的方法及制造使用互连线的磁存储器件的方法
CN106972098B (zh) * 2015-10-15 2022-01-18 三星电子株式会社 形成互连线的方法及制造使用互连线的磁存储器件的方法
CN107622945A (zh) * 2016-07-15 2018-01-23 东京毅力科创株式会社 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
CN112259457A (zh) * 2016-07-15 2021-01-22 东京毅力科创株式会社 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
CN107622945B (zh) * 2016-07-15 2021-03-05 东京毅力科创株式会社 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
CN112259457B (zh) * 2016-07-15 2024-04-02 东京毅力科创株式会社 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
WO2018036387A1 (zh) * 2016-08-24 2018-03-01 京东方科技集团股份有限公司 包含铝的膜层图案、其制作方法及其后处理方法
US10508346B2 (en) 2016-08-24 2019-12-17 Boe Technology Group Co., Ltd. Pattern of a film layer including aluminum, and manufacturing method and aftertreatment method thereof
CN108987285A (zh) * 2017-06-05 2018-12-11 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN108417491A (zh) * 2018-02-02 2018-08-17 武汉新芯集成电路制造有限公司 一种减少铝腐蚀的方法
CN110880463A (zh) * 2018-09-06 2020-03-13 东京毅力科创株式会社 基板处理装置

Also Published As

Publication number Publication date
JP2015173159A (ja) 2015-10-01
JP6349796B2 (ja) 2018-07-04
TWI647762B (zh) 2019-01-11
KR20150106353A (ko) 2015-09-21
TW201546901A (zh) 2015-12-16
KR101760997B1 (ko) 2017-07-24
CN104916534B (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
CN104916534A (zh) 等离子体处理装置和薄膜晶体管的制造方法
CN104916568B (zh) 等离子体处理装置、基板处理系统和薄膜晶体管的制造方法
CN107068556B (zh) 原子层蚀刻3D结构：水平和竖直表面上Si和SiGe和Ge平滑度
CN101826435B (zh) 等离子蚀刻方法及等离子蚀刻装置
CN106206286B (zh) 蚀刻方法
US9051655B2 (en) Boron ionization for aluminum oxide etch enhancement
CN100521105C (zh) 等离子体蚀刻方法
CN101521158B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
JP6760439B2 (ja) 薄膜トランジスターの製造方法及び記憶媒体
CN102194686B (zh) 等离子体蚀刻方法
KR20140120309A (ko) 반도체 제조 장치의 제조 방법 및 반도체 제조 장치
CN105390387A (zh) 蚀刻方法
TW201535510A (zh) 微細圖案的形成方法、半導體裝置的製造方法、基板處理裝置及記錄媒體
TW201515102A (zh) 電漿蝕刻方法及電漿蝕刻裝置
US20210017643A1 (en) Chamfer-less via integration scheme
TW201528366A (zh) 使用氟自由基乾式蝕刻鈷金屬的方法
CN104576355B (zh) 等离子体处理方法
CN101609799A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
CN102087974B (zh) 深沟槽衬里去除方法
JP2016213427A (ja) エッチング方法及びエッチング装置
CN100492603C (zh) 等离子体蚀刻方法
KR20140021610A (ko) 풀 메탈 게이트 구조를 패터닝하는 방법
TWI610362B (zh) 表面介面工程方法
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
CN101114589B (zh) 半导体装置的制造方法和制造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant