KR20150106353A - 플라스마 처리 장치, 박막 트랜지스터의 제조 방법 및 기억 매체 - Google Patents

플라스마 처리 장치, 박막 트랜지스터의 제조 방법 및 기억 매체 Download PDF

Info

Publication number
KR20150106353A
KR20150106353A KR1020150032546A KR20150032546A KR20150106353A KR 20150106353 A KR20150106353 A KR 20150106353A KR 1020150032546 A KR1020150032546 A KR 1020150032546A KR 20150032546 A KR20150032546 A KR 20150032546A KR 20150106353 A KR20150106353 A KR 20150106353A
Authority
KR
South Korea
Prior art keywords
plasma
substrate
gas
etching
processing apparatus
Prior art date
Application number
KR1020150032546A
Other languages
English (en)
Other versions
KR101760997B1 (ko
Inventor
모토키 후지나가
하지메 우가진
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150106353A publication Critical patent/KR20150106353A/ko
Application granted granted Critical
Publication of KR101760997B1 publication Critical patent/KR101760997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

박막 트랜지스터의 제조 공정에 있어서, 코로젼의 발생을 억제하면서, 알루미늄을 포함하는 전극을 패터닝하는 것이 가능한 플라즈마 처리 장치 등을 제공한다. 플라즈마 처리 장치(2)는, 박막 트랜지스터(4a, 4b)가 형성되는 기판(F)에 대하여 플라즈마 처리를 실행하고, 상기 플라즈마 처리가 실행되는 처리 용기(21)는 기판(F)이 탑재되는 탑재대(231)를 구비한다. 진공 배기부(214)는 처리 용기(21) 내의 진공 배기를 실행하고, 수소 가스 공급부(262)로부터 플라즈마 발생용의 가스인 수소 가스가 공급된다. 플라즈마 발생부(24)는 상기 플라즈마 발생용의 가스를 플라즈마화하고, 알루미늄을 포함하는 금속막의 상층측에, 패터닝된 레지스트막이 형성되며, 염소를 포함하는 에칭 가스에 의해서 상기 금속막이 에칭 처리된 기판의 처리를 실행한다.

Description

플라스마 처리 장치, 박막 트랜지스터의 제조 방법 및 기억 매체{PLASMA PROCESSING APPARATUS, METHOD OF MANUFACTURING THIN FILM TRANSISTOR AND STORAGE MEDIUM}
본 발명은 기판 상에 형성되는 박막 트랜지스터의 전극이 되는 금속막을 플라즈마 처리하는 기술에 관한 것이다.
액정 표시 장치(LCD : Liquid Crystal Display) 등의 FPD(Flat Panel Display)에 사용되는 예를 들면 박막 트랜지스터(TFT : Thin Film Transistor)는, 유리 기판 등의 기판 상에, 게이트 전극이나 게이트 절연막, 반도체층 등을 패터닝하면서 순차적으로 적층해 나가는 것에 의해 형성된다.
이 TFT에 있어서, 반도체층에 접속되는 소스 전극이나 드레인 전극의 재료로서 알루미늄이나 알루미늄을 포함하는 합금의 금속막을 이용하는 경우에는, 염소를 포함하는 에칭 가스("염소계의 에칭 가스"라고 함)에 의해 이들 전극이나 배선(이들을 통합하여 전극이라 하는 경우가 있음)을 패터닝하는 경우가 있다. 그렇지만, 염소계의 에칭 가스를 이용하여 패터닝한 전극이나 패터닝시에 이용한 레지스트에는 염소가 잔존하고 있으며, 다음의 공정을 향하여 기판을 반송하는 과정에서 대기 중의 수분과 염소가 반응하여, 전극의 코로젼(corrosion)(부식)을 일으킬 우려가 있다.
여기서 특허문헌 1에는, 염소계의 에칭 가스를 이용하여 반도체 기판 상에 반도체 장치의 알루미늄 배선을 패터닝한 후, 수분을 포함한 산소 플라즈마를 이용하여 레지스트 패턴의 애싱을 하는 것에 의해, 레지스트 패턴과 함께, 알루미늄 배선의 표면에 부착된 염소를 기체 형상의 염산(HCl)으로 제거하는 기술이 기재되어 있다.
또한, 특허문헌 1에는 "레지스트 패턴을 수소(H) 또는 1산화 1수소(OH)를 포함하는 산소 가스의 플라즈마에 의해 애싱 제거하는 공정"으로, 레지스트 패턴에 부착된 염소를 제거할 수 있는 내용이 기재되어 있지만, 명세서 중에는 수분을 첨가한 산소 플라즈마의 예 밖에 기재되어 있지 않았다.
또한 특허문헌 2에는, 채널 에치형(channel-etch type)의 TFT의 제조 공정에 있어서, 소스/드레인의 전극을 웨트 에칭에 의해 형성하고, 그 다음에 염소계의 에칭 가스에 의해서 불순물 반도체층의 드라이 에칭을 실행한 후, 노출된 아몰퍼스(amorphous) 실리콘(a-Si)의 표면을 물 플라즈마로 처리하는 것에 의해, 안정된 절연층을 형성하는 동시에, 레지스트를 제거하는 기술이 기재되어 있다. 또한, 물 플라즈마에 노출하는 것에 의해, 코로젼의 발생 원인이 되는 염소를 제거할 수 있는 내용도 기재되어 있다.
일본 특허 공개 제 1994-333924 호 공보 : 청구항 1, 단락 0002 내지 0004, 0027 일본 특허 공개 제 2009-283919 호 공보 : 청구항 4, 단락 0062 내지 0064, 0075
이들 특허문헌 1, 2에 기재된 기술에 대하여, 플라즈마를 이용한 애싱 처리에 의한 레지스트 패턴의 제거는, 레지스트를 깨끗이 제거하지 못하여 잔류물이 남아버리는 경우가 있다. 그래서, 이러한 잔류물의 문제가 적고, 보다 단시간에 레지스트를 제거하는 것이 가능한 박리액을 이용한 레지스트의 제거를 채용하는 경우가 있으며, 이러한 경우에는, 애싱의 기회를 이용하여, 염소 제거를 실행할 수 없다.
또한, 산소 플라즈마에 수분을 첨가하거나 물 플라즈마를 이용하는 수법으로는 염소를 제거하는 활성 성분을 충분히 공급하는 것이 곤란하여, 코로젼을 억제하는데 있어서 염소를 충분히 제거할 수 없을 우려가 있다.
본 발명은 이러한 사정에 감안하여 이루어진 것이며, 그 목적은, 박막 트랜지스터의 제조 공정에 있어서, 코로젼의 발생을 억제하면서, 알루미늄을 포함하는 전극을 패터닝하는 것이 가능한 플라즈마 처리 장치, 박막 트랜지스터의 제조 방법, 및 이 방법을 기억한 기억 매체를 제공하는 것이다.
본 발명에 관한 플라즈마 처리 장치는, 박막 트랜지스터가 형성되는 기판에 대하여 플라즈마 처리를 실행하는 플라즈마 처리 장치에 있어서,
기판이 탑재되는 탑재대를 구비하고, 상기 기판에 대한 플라즈마 처리가 실행되는 처리 용기와,
상기 처리 용기 내의 진공 배기를 실행하는 진공 배기부와,
상기 처리 용기 내에 플라즈마 발생용의 가스인 수소 가스를 공급하는 수소 가스 공급부와,
상기 처리 용기 내에 공급된 플라즈마 발생용의 가스를 플라즈마화하기 위한 플라즈마 발생부를 구비하고,
상기 기판은, 알루미늄을 포함하는 금속막의 상층측에, 패터닝된 레지스트막이 형성되며, 염소를 포함하는 에칭 가스에 의해서 상기 금속막이 에칭 처리된 것을 특징으로 한다.
상기 플라즈마 처리 장치는 이하의 특징을 구비하고 있어도 좋다.
(a) 상기 플라즈마 발생용의 가스에, 산소 가스를 첨가하기 위한 산소 가스 공급부를 구비할 것.
(b) 상기 플라즈마 처리는 0.667Pa 이상 13.3Pa 이하의 압력 범위에서 실행될 것. 또한, 상기 탑재대는, 플라즈마 처리의 실행 중에, 상기 기판의 온도를 25℃ 이상 250℃ 이하의 온도 범위로 조절하는 온도 조절부를 구비할 것.
(c) 상기 플라즈마 처리의 전에, 상기 처리 용기 내에서 상기 금속막의 에칭 처리를 실행하기 위해서, 상기 처리 용기 내에 염소를 포함하는 에칭 가스를 공급하는 에칭 가스 공급부를 구비하고, 상기 에칭 가스 공급부로부터 공급된 에칭 가스를 상기 플라즈마 발생부에 의해 플라즈마화하여 상기 금속막의 에칭 처리를 실행할 것. 이 때, 상기 에칭 처리는 0.667Pa 이상 13.3Pa 이하의 압력 범위에서 실행될 것. 또한, 상기 탑재대는, 에칭 처리의 실행 중에, 상기 기판의 온도를 25℃ 이상 120℃ 이하의 온도 범위로 조절하는 온도 조정부를 구비할 것.
(d) 상기 플라즈마 발생부는 유도 결합형 플라즈마를 발생시키기 위한 안테나부를 구비할 것.
본 발명은 염소계의 에칭 가스를 이용하여 에칭 처리된 알루미늄을 포함하는 금속막에 대하여, 수소 가스의 플라즈마를 이용하여 처리를 실행하므로, 에칭 처리시에 금속막이나 레지스트에 부착된 염소를 제거하여, 코로젼의 발생을 억제할 수 있다.
도 1은 발명의 실시형태에 관한 트리트먼트 처리(플라즈마 처리)가 적용되는 TFT의 일 예를 도시하는 종단 측면도이다.
도 2는 상기 트리트먼트 처리가 적용되는 TFT의 다른 예를 도시하는 종단 측면도이다.
도 3은 소스/드레인 전극을 배선하는 공정의 일 예를 나타내는 공정도이다.
도 4는 상기 전극의 에칭 처리 및 트리트먼트 처리를 실행하는 처리 시스템의 평면도이다.
도 5는 상기 처리 시스템에 마련되어 있는 플라즈마 처리 장치의 종단 측면도이다.
도 6은 상기 플라즈마 처리 장치에서 실행되는 처리의 흐름을 나타내는 흐름도이다.
도 7은 에칭 처리 후의 전극 근방의 모양을 도시하는 모식도이다.
도 8은 트리트먼트 처리 후의 전극 근방의 모양을 도시하는 모식도이다.
도 9는 상기 전극의 에칭 처리 및 트리트먼트 처리를 실행하는 처리 시스템의 다른 구성예를 도시하는 평면도이다.
본 발명의 실시형태에 관한 플라즈마 처리가 적용되는 기판(F)의 구성예에 대해 도 1 및 도 2를 참조하면서 설명한다. 도 1 및 도 2는 기판(F)인 유리 기판(41)의 표면에 형성되는 TFT(4a, 4b)의 확대 종단면을 도시하고 있다.
도 1은 채널 에칭형의 바텀 게이트형 구조인 TFT(4a)이다. TFT(4a)는, 유리 기판(41) 상에 게이트 전극(42)이 형성되며, 그 위에 SiN막 등으로 이루어지는 게이트 절연막(43)이 마련되며, 또한 그 상층에 표면이 n+도프된 a-Si나 산화물 반도체의 반도체층(44)이 적층되어 있다. 이어서, 반도체층(44)의 상층측에 금속막을 성막하고, 이 금속막을 에칭하여 소스 전극(45a), 드레인 전극(45b)이 형성된다.
소스 전극(45a), 드레인 전극(45b)이 형성된 후, TFT(4a)는, n＋도프된 반도체층(44)의 표면을 에칭하는 것에 의해 채널부가 형성되며, 이어서 표면을 보호하기 위해, 예를 들면 SiN막으로 이루어지는 패시베이션막이 형성된다(도시하지 않음). 그리고, 패시베이션막의 표면에 형성된 컨택트홀을 거쳐서 소스 전극(45a)이나 드레인 전극(45b)이 ITO(Indium Tin Oxide) 등의 도시하지 않은 투명 전극에 접속되며, 이 투명 전극이 구동 회로나 구동 전극에 접속되며 FPD가 제조된다.
또한 도 2는 톱 게이트형 구조의 TFT(4b)이다. TFT(4b)는, 유리 기판(41)상에 LTPS(Low Temperature Poly-silicon)의 반도체층(44)이 마련되며, 이 상층측에 게이트 절연막(43)을 거쳐서 게이트 전극(42)이 마련된 후, SiN막 등으로 이루어지는 층간 절연막(47)이 형성되어 있다. 이 층간 절연막(47)에 컨택트홀을 형성하고 나서 금속막을 형성하고, 에칭 처리를 실행하여 소스 전극(45a), 드레인 전극(45b)이 형성된다.
그 후의 패시베이션막의 성막이나 그 후의 투명 전극의 형성(모두 도시하지 않음)에 대해서는 TFT(4a)의 경우와 마찬가지이므로 설명을 생략한다.
이상에 개략 구성을 설명한 TFT(4a, 4b)에 있어서, 소스 전극(45a), 드레인 전극(45b)을 형성하기 위한 금속막은, 예를 들면 하층측으로부터 순차적으로, 티탄막, 알루미늄막, 티탄막을 적층하여 이루어지는 Ti/Al/Ti 구조의 금속막이 이용된다. 도 1 및 도 2에 도시하는 바와 같이, 상기 금속막의 표면에는 레지스트막(46)이 패터닝되며, 염소 가스(Cl2)나 산염화붕소(BCl3), 사염화탄소(CCl4) 등의 염소계의 에칭 가스를 이용하여 에칭 처리를 실행하는 것에 의해 소스 전극(45a), 드레인 전극(45b)이 형성된다.
이와 같이, 염소계의 에칭 가스를 이용하여 전극(45)(소스 전극(45a), 드레인 전극(45b))을 패터닝하면, 도 7에 도시하는 바와 같이, 레지스트막(46)에 염소가 부착된다. 또한, 에칭된 금속막인 전극(45)에도 염소나, 염소와 알루미늄의 화합물인 염화 알루미늄이 부착된다. 이와 같이 염소가 부착된 상태의 TFT(4a, 4b)를 그 후의 레지스트막(46)의 박리를 위해서 대기 반송하면, 레지스트막(46)이나 전극(45)에 부착되어 있는 염소와 대기 중의 수분이 반응하여 염산이 생성되며, 전극(45)의 코로젼을 일으키는 요인이 된다.
그래서 종래는, 레지스트막(46)의 박리를 실행하기 전에, TFT(4a, 4b)가 형성된 기판(F)을 수세하는 수세 처리를 실행할 필요가 있었다. 또한, 코로젼의 발생을 억제하는 건식의 처리로서, 산소 가스나, 산소 가스에 사플루오르화탄소(CF4)를 첨가한 가스를 플라즈마화하여 염소를 제거하는 수법도 시도되고 있다. 그렇지만, 산소 가스 단독의 경우는, 코로젼의 억제 효과가 작은 한편, 사플루오르화탄소를 첨가하는 경우에는 산화알루미늄(AlO)이나 플루오르화 알루미늄(AlF)의 생성에 따른 발진(發塵)의 문제가 커져, 모두 실용상의 과제가 있었다.
그래서, 본 발명의 실시형태에서는, 염소계의 에칭 가스를 이용하여 금속막을 에칭 처리하고, 전극(45)을 형성한 후의 기판(F)에 대해, 플라즈마화한 수소 가스를 이용하여 염소를 제거하는 플라즈마 처리(이하, "트리트먼트 처리")를 실행한다.
이하, 상기 트리트먼트 처리 및 그 전단의 에칭 처리를 실행하는 처리 시스템(1), 이 처리 시스템(1)에 마련되어 있는 플라즈마 처리 장치(2)의 구성에 대해서도 도 4 및 도 5를 참조하면서 설명한다.
처리 시스템(1)의 구체적 구성을 설명하기 전에, 도 3을 참조하면서 전극(45)을 형성하는 공정의 개요에 대해 설명해 둔다.
도 1 및 도 2에 도시하는 바와 같이 전극(45)의 하층측의 적층체가 형성된 기판(F)의 표면에, 예를 들면 스패터링에 의해, 티탄막-알루미늄막-티탄막을 순차적으로 적층하여 금속막을 성막한다(P1). 다음에, 금속막의 표면에 레지스트액을 도포하여, 레지스트막을 형성한다(P2). 이 레지스트막을 패터닝한 후(P3), 염소계의 에칭 가스를 이용하여 금속막을 에칭 처리한다(P4). 그 후, 수소 가스를 이용한 트리트먼트 처리를 실행하여 전극(45)이나 레지스트막(46)의 표면에 부착된 염소를 제거하고(P5), 이어서 기판(F)의 표면에 레지스트 박리액을 공급하여 레지스트막(46)을 제거한다(P6).
이상에서 설명한 전극(45)의 형성 공정에 있어서, 이하에 설명하는 처리 시스템(1)에 있어서는, 도 3 중에 파선으로 둘러싸서 나타낸 금속막의 에칭 처리(P4) 및 수소 가스에 의한 트리트먼트 처리(P5)가 실행된다.
도 4의 평면도에 도시하는 바와 같이, 처리 시스템(1)은, 기판(F)에 대하여 상술한 에칭 처리 및 트리트먼트 처리를 실행하는 멀티 챔버형의 진공 처리 시스템으로서 구성되어 있다.
처리 시스템(1)은 도시하지 않은 캐리어 탑재부 상에 탑재되며, 다수의 기판(F)을 수용한 캐리어(C1, C2)와, 상압 분위기와 진공 분위기와의 사이에서 내부의 압력 분위기를 전환하는 것이 가능한 로드록실(12)과의 사이에서 기판(F)의 주고 받음을 실행하는 제 1 반송 기구(11)를 구비하고 있다. 로드록실(12)은 예를 들면 2단으로 적층되며, 각 로드록실(12) 내에는, 기판(F)을 보지하는 랙(122)이나 기판(F)의 위치 조절을 실행하는 포지셔너(121)가 마련되어 있다.
로드록실(12)의 후단에는 제 2 반송 기구(14)가 마련되며, 예를 들면 평면 형상이 사각형인 진공 반송실(13)이 접속되어 있다. 이 진공 반송실(13)에 있어서, 로드록실(12)이 접속되어 있는 측벽면을 제외한, 다른 3개의 측벽면에는, 본 실시형태의 플라즈마 처리 장치(2a 내지 2c)가 각각 접속되어 있다.
또한, 제 1 반송 기구(11)측의 로드록실(12)의 개구부, 로드록실(12)과 진공 반송실(13)과의 사이, 진공 반송실(13)과 각 플라즈마 처리 장치(2a 내지 2c)와의 사이에는, 로드록실(12)이나 진공 반송실(13)을 기밀하게 시일하고, 또한 개폐 가능하게 구성된 게이트 밸브(G1 내지 G3)가 각각 개설되어 있다.
플라즈마 처리 장치(2a 내지 2c)는, 그 내부에서 기판(F)에 대하여 에칭 처리나그 후의 트리트먼트 처리를 실행한다.
이 플라즈마 처리 장치는, 도전성 재료, 예를 들면 내벽면이 양극 산화 처리된 알루미늄으로 이루어지는 사각통 형상으로 형성되며, 기밀, 또한 전기적으로 접지된 본체 용기(21)를 구비하고 있다. 본체 용기(21)는, 예를 들면 한변이 2200㎜, 다른변이 2500㎜ 정도의 크기의 사각형의 기판(F)을 처리 가능하도록, 예를 들면 횡단 평면의 한변이 2.9m, 다른변이 3.1m 정도의 크기로 구성되어 있다.
본체 용기(21)의 내부 공간은 유전체 벽(22)에 의해 상하로 구획되며, 그 상방측은 유도 결합 플라즈마(ICP : Induced Coupled Plasma)를 발생시키기 위한 안테나부(24)가 배치되는 안테나실(241), 하방측은 기판(F)의 처리가 실행되는 처리실(23)(처리 용기의 내부 공간)로 되어 있다. 유전체 벽(22)은 알루미나(Al2O3) 등의 세라믹스나 석영 등으로 구성된다.
유전체 벽(22)의 하면측에는, 에칭 가스나 트리트먼트 처리용의 가스(이들을 통합하여 "처리 가스"라고 한다)를 처리실(23)에 공급하기 위한 샤워 헤드(25)가 끼워져 있다. 샤워 헤드(25)는 도전성 재료인 금속, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 구성되며 도시하지 않은 접지선을 거쳐서 전기적으로 접지되어 있다.
샤워 헤드(25)의 하면에는, 처리실(23)을 향하여 하방측으로 처리 가스를 토출하기 위한 다수의 가스 토출 구멍(251)이 마련되어 있다. 한편, 상기 샤워 헤드(25)가 끼워져 있는 유전체 벽(22)의 중앙부에는, 샤워 헤드(25) 내의 공간에 연통하도록 가스 공급관(26)이 접속되어 있다. 가스 공급관(26)은, 본체 용기(21)의 천장부를 관통해서 외측으로 연장되며, 그 도중에서 분기하여 각각 에칭 가스 공급부(261), 수소 가스 공급부(262), 산소 가스 공급부(263)에 접속되어 있다.
에칭 가스 공급부(261)는 금속막의 에칭 처리에 이용되는 염소계의 에칭 가스의 공급을 실행한다. 수소 가스 공급부(262)는 에칭 처리 후의 기판(F)에 대하여 트리트먼트 처리를 실행하기 위해서 플라즈마 발생용의 가스인 수소 가스의 공급을 실행한다. 산소 가스 공급부(263)는, 상기 트리트먼트 처리시에, 플라즈마 발생용의 가스에 첨가되는 산소 가스의 공급을 실행한다. 각 가스 공급부(261 내지 263)는 각종의 처리 가스의 공급원이나 유량 조절부 등을 구비하고 있다. 이들 가스 공급부(261 내지 263)로부터 공급된 처리 가스는, 가스 공급관(26)을 거쳐서 샤워 헤드(25)에 공급된 후, 샤워 헤드(25)의 공간 내에 퍼지고, 각 가스 토출 구멍(251)을 통과하여 처리실(23) 내에 공급된다.
유전체 벽(22)의 상방측의 안테나실(241) 내에는, 안테나부(24)가 배치되어 있다. 안테나부(24)는, 예를 들면 동 등으로 이루어지는 안테나선에 의해 구성되며, 처리실(23) 내에 균일한 유도 전계를 형성하기 때문에, 상기 처리실(23)에 수평으로 배치되는 기판(F)과 대향하는 영역에 복수 배치되어 있다(안테나부(24)의 배치 수법의 일예로서는 일본 특허 공개 제 2013-162035 호를 참조).
안테나부(24)는 급전부(271)나 정합기(272)를 거쳐서 고주파 전원(273)에 접속되며, 고주파 전원(273)에서는 예를 들면 주파수가 13.56㎒의 고주파 전력이 공급된다. 이것에 의해, 처리실(23) 내에 유도 전계가 생성되며, 이유도 전계에 의해 샤워 헤드(25)로부터 공급된 처리 가스가 플라즈마화된다. 안테나부(24), 급전부(271)나 고주파 전원(273) 등은 본 실시형태의 플라즈마 발생부에 상당한다.
처리실(23) 내에는, 유전체 벽(22)을 사이에 두고 안테나부(24)와 대향하도록, 기판(F)의 탑재대(231)가 마련되어 있다. 탑재대(231)는, 도전성 재료, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 구성되어 있다. 탑재대(231)에는, 플라즈마 내의 이온을 기판(F)으로 인입하기 위한 바이어스 전력을 인가하는 고주파 전원(238)이 정합기(237)를 거쳐서 접속되어 있다. 이 고주파 전원(238)은, 예를 들면 주파수가 6㎒의 고주파 전력을 탑재대에 인가할 수 있다. 또한, 탑재대(231)에는, 예를 들면 저항 발열체에 의해 구성되며, 직류 전원(236)에 접속된 히터(233)가 마련되어 있으며, 도시하지 않은 온도 검출부에 의한 온도 검출 결과에 근거하여 탑재대(231) 상의 기판(F)을 가열할 수 있다. 또한, 탑재대(231)에는, 냉매를 통류시키기 위한 도시하지 않은 냉매 유로가 형성되고, 기판(F)의 과대한 온도 상승을 억제할 수도 있다.
또한, 진공 분위기가 되는 처리실(23) 내에서, 상술의 히터(233)나 냉매 유로를 이용한 기판(F)의 온도 조절을 실행하기 위해서, 탑재대(231)의 기판(F)의 이면에는, 도시하지 않은 가스 유로를 거쳐서, 열 전달용의 가스인 헬륨 가스가 공급된다.
또한, 탑재대(231)에 탑재된 기판(F)은 도시하지 않은 정전 척에 의해 흡착 보지된다.
탑재대(231)는 절연체제의 커버(232) 내에 수납되며, 또한 중공의 지주(235)에 지지되어 있다. 지주(235)는 본체 용기(21)의 저면을 관통하고, 그 하단부는 도시하지 않은 승강 기구에 접속되어 있으며, 탑재대(231)를 상하 방향으로 이동시킬 수 있다. 탑재대(231)를 수납하는 커버(232)와 본체 용기(21)의 바닥부와의 사이에는, 지주(235)를 포위하고, 본체 용기(21)의 기밀 상태를 유지하기 위한 벨로우즈(234)가 배설되어 있다. 또한, 처리실(23)의 측벽에는, 기판(F)을 반입·반출하기 위한 반입·반출구(211) 및 그것을 개폐하는 게이트 밸브(212)(도 4의 게이트 밸브(G3))가 마련되어 있다.
처리실(23)의 바닥부에는, 배기관(213)을 거쳐서 진공 펌프 등의 진공 배기 기구(214)가 접속된다. 이 진공 배기 기구(214)에 의해, 처리실(23) 내가 배기되며, 에칭 처리나 트리트먼트 처리의 실시 기간 중, 처리실(23) 내를 소정의 진공 분위기로 조절할 수 있다. 진공 배기 기구(214)에 접속된 배기관(213)은 본 실시형태의 진공 배기부에 상당하고 있다.
이상에 설명한 구성을 구비하는 처리 시스템(1) 및 각 플라즈마 처리 장치(2)는, 도 4 및 도 5에 도시하는 바와 같이 그 전체의 동작을 통괄 제어하는 제어부(3)와 접속되어 있다. 제어부(3)는 도시하지 않은 CPU와 기억부를 구비한 컴퓨터로 이루어지며, 기억부에는 처리 시스템(1)이나 플라즈마 처리 장치(2)의 작용, 즉 캐리어(C1, C2)로부터 취출한 기판(F)을 로드록실(12)이나 진공 반송실(13)을 거쳐서 각 플라즈마 처리 장치(2)(2a 내지 2c)에 반입하고, 각종의 처리 가스를 소정의 순차로 공급하여 금속막의 에칭 처리나 그 후의 트리트먼트 처리를 실행하여, 처리 후의 기판(F)을 원래의 캐리어(C1, C2)로 되돌리는 동작 등에 대한 단계(명령)군이 조합된 프로그램이 기록되어 있다. 이 프로그램은, 예를 들면 하드디스크, 콤팩트 디스크, 마그넷 옵티컬 디스크, 메모리 카드 등의 기억 매체에 저장되며, 거기로부터 컴퓨터에 인스톨된다.
이상의 구성을 구비한 처리 시스템(1), 플라즈마 처리 장치(2)의 작용에 대해서 도 6의 흐름도를 참조하면서 설명한다.
우선, 처리 대상의 기판(F)을 캐리어(C1, C2)로부터 취출하여, 로드록실(12)이나 진공 반송실(13) 내를 반송한다(개시). 그 후, 상기 기판(F)의 처리가 실행되는 플라즈마 처리 장치(2a 내지 2c)의 게이트 밸브(212)를 개방하여 처리실(23) 내에 기판(F)을 반입하고, 탑재대(231) 상에 기판(F)을 탑재하여 흡착 고정하는 동시에, 탑재대(231)의 높이 위치를 조절한다(단계 S101).
처리실(23)로부터 제 2 반송 기구(14)의 반송 아암을 퇴피시켜, 게이트 밸브(212)를 폐쇄하면, 처리실(23) 내의 압력을 에칭 처리시의 압력으로 조절한다(단계 S102). 본 예에서는, 에칭 처리시에는 처리실(23) 내의 압력을, 후술하는 종래의 에칭 처리시의 압력보다 저압의 0.667Pa 내지 13.3Pa(5mTorr 내지 100mTorr)의 범위, 매우 바람직하게는 0.667Pa 내지 4.00Pa(5mTor 내지 30mTorr)의 범위의 값으로 조절한다. 또한, 압력 조절과 병행하여 기판(F)의 온도 조절을 실행하여, 25℃ 내지 120℃의 범위, 매우 바람직하게는 25℃ 내지 80℃의 범위의 값으로 조절한다.
처리실(23) 내의 기판(F)의 온도의 조절을 완료하면, 에칭 가스 공급부(261)로부터 예를 들면 2000㎖/분 내지 6000㎖/분(0℃, 1기압 기준, 이하 동일함)의 범위, 매우 바람직하게는 3000㎖/분 내지 5000㎖/분 범위의 유량으로 염소계의 에칭 가스를 공급한다. 이 때 진공 배기 기구(214)에 의해, 처리실(23) 내가 배기되며, 처리실(23) 내가 소정 압력의 진공 분위기로 조절된다. 그리고, 고주파 전원(273)으로부터 각 안테나부(24)에 고주파 전력을 공급하여, ICP를 발생시켜 금속막의 에칭 처리를 실행한다(단계 S103). 이 때, 탑재대(231)에는, 고주파 전원(238)으로부터 바이어스 전력이 인가되며, 플라즈마 중의 이온을 인입하여 이방성 에칭을 실행한다. 단, 이방성 에칭을 실행하지 않는 경우에는, 바이어스 전력의 인가를 실행하지 않으며, 또한 탑재대(231)측의 고주파 전원(238)의 설치를 생략하여도 좋다.
이와 같이 하여 미리 설정한 시간만큼 에칭 처리를 실행하면, 에칭 가스의 공급 및 안테나부(24)로의 전력의 공급을 정지한다. 이 에칭 처리에 의해 형성된 전극(45), 및 상층측의 레지스트막(46)에는, 도 7을 이용하여 설명한 바와 같이, 에칭 가스에 포함되어 있는 염소나, 염소와 알루미늄의 반응으로 생성한 염화 알루미늄이 부착되어 있다.
그래서, 염소나 알루미늄이 부착된 기판(F)에 대하여 플라즈마화한 수소 가스에 의한 트리트먼트 처리를 실행한다.
이러한 트리트먼트 처리를 개시하기 전에, 에칭 처리후의 처리실(23) 내의 압력을 0.667Pa 내지 13.3Pa(5mTorr 내지 100mTorr)의 범위, 매우 바람직하게는 0.667Pa 내지 4.00Pa(5mTorr 내지 30mTorr)의 범위의 값으로 조절한다(단계 S104). 또한, 에칭 처리와 비교하면, 트리트먼트 처리시의 압력은 약간 높은 압력으로 설정된다. 또한, 압력 조절과 병행하여 기판(F)의 온도 조절을 실행하여, 25℃ 내지 250℃의 범위, 매우 바람직하게는 80℃ 내지 250℃의 범위의 값으로 조절한다.
처리실(23) 내의 기판(F)의 온도의 조절을 완료하면, 수소 가스 공급부(262)로부터 예를 들면 1000㎖/분 내지 5000㎖/분의 범위, 매우 바람직하게는 2000㎖/분 내지 4000㎖/분 범위의 유량으로 플라즈마용의 가스로서 수소 가스를 공급한다. 또한, 산소 가스 공급부(263)에서는 예를 들면 0㎖/분 내지 5000㎖/분의 범위, 매우 바람직하게는 0㎖/분 내지 4000㎖/분 범위의 유량으로 산소 가스를 공급한다(수소 가스/산소 가스 공급량비 : 1/0 내지 1/1). 그리고, 고주파 전원(273)으로부터 각 안테나부(24)에 고주파 전력을 공급하고, ICP를 발생시켜 기판(F)의 트리트먼트 처리를 실행한다(단계 S105).
이와 같이, 수소 가스와 산소 가스를 혼합한 가스를 플라즈마 발생용의 가스로 함으로써, 수분을 포함하는 가스를 플라즈마화하는 경우에 비해 수소와 산소의 존재비를 가능하게 조절할 수 있다.
또한, 이 때 고주파 전원(238)으로부터의 바이어스 전력의 인가를 정지하여도 좋다.
도 8에 도시하는 바와 같이, 플라즈마에 의해서 활성화된 수소를 공급하는 것에 의해, 레지스트막(46)이나 전극(45)에 부착되어 있는 염소나 염화알루미늄이 수소 원자와 반응하여, 염화 수소가 생성되며 레지스트막(46)이나 전극(45)으로부터 제거된다. 또한, 플라즈마 발생용의 가스에 산소 가스를 첨가하는 것에 의해, 레지스트막(46)의 표면을 일부 산화(연소)시켜 제거함으로써, 레지스트막(46)의 표면보다 내측으로 인입되어 있던 염소를 노출시켜, 수소와 반응시켜서 제거할 수 있다.
여기서, ICP를 이용한 본 트리트먼트 처리에 있어서는, 처리실(23) 내의 압력 분위기를 종래의 에칭 처리(예를 들면 ICP의 경우, 13.3Pa 내지 66.7 Pa(100mTorr 내지 500mTorr))에 비해 비교적, 저압 분위기로 하는 것에 의해, 보다 양호한 염소 제거 효과가 얻어지는 것을 실험적으로 확인하고 있다. 이러한 결과가 얻어지는 이유는 명확하지 않지만, 압력을 낮추어 처리실(23) 내의 기체의 내부 에너지를 저감하는 것이나, 바이어스 전력의 인가를 실행하지 않는 것에 의해, 예를 들면 RIE(Reactive Ion Etching)와 비교하여 수소나 산소가 레지스트막(46)의 표면에 충돌하는 에너지를 비교적 작게 할 수 있기 때문이 아닐까 고려된다.
즉, 수소나 산소가 레지스트막(46)에 충돌하는 에너지가 크면 충돌의 영향을 받은 염소가 레지스트막(46)의 내측으로 잠입하여 효율적인 염소 제거의 방해가 되어 버릴 우려가 있다. 이것에 대하여, 염소나 염화 알루미늄이 수소와 반응하며, 또한 레지스트막(46)으로부터 이탈하는데 충분한 에너지로 수소를 공급하는 것이, 레지스트막(46)으로부터의 염소의 제거에 효과적으로 작용하는 것은 아닐까 추측된다.
미리 설정한 시간만큼 트리트먼트 처리를 실행하면, 수소 가스, 산소 가스의 공급, 및 안테나부(24)로의 전력의 공급을 정지한다.
다음에, 진공 반송실(13)에 기판(F)을 반출할 수 있도록 처리실(23) 내의 압력 조절을 실행한 후, 게이트 밸브(212)를 개방하고, 제 2 반송 기구(14)의 반송 아암을 진입시켜 기판(F)을 반출하고, 플라즈마 처리 장치(2)에 있어서의 기판(F)의 처리 동작을 종료시킨다(단계 S106)(종료).
그 후, 반입시와는 반대의 경로로 기판(F)을 반송하고, 원래의 캐리어(C1, C2)에 기판(F)을 격납한다. 캐리어(C1, C2) 내의 기판(F)의 처리가 완료되면, 레지스트의 박리가 실행되는 장치를 향하여 캐리어(C1, C2)를 반송한다(도 3의 P6).
본 실시형태에 따른 플라즈마 처리 장치(2)에 의하면 이하의 효과가 있다. 염소계의 에칭 가스를 이용하여 에칭 처리된 알루미늄을 포함하는 전극(45)에 대해, 수소 가스의 플라즈마를 이용하여 처리를 실행하므로, 에칭 처리시에 전극(45)나 레지스트막(46)에 부착된 염소를 제거하여, 코로젼의 발생을 억제할 수 있다.
여기서, 도 4에 도시한 처리 시스템(1)에 있어서는, 각 플라즈마 처리 장치(2a 내지 2c)에 대해 금속막의 에칭 처리와, 트리트먼트 처리와의 쌍방을 실행하는 것이 가능하게 되어 있다. 이것에 대하여 도 9에 모식적으로 도시한 처리 시스템(1a)에 있어서는, 염소계의 에칭 가스를 이용한 에칭 처리 전용의 에칭 장치(20)와, 트리트먼트 처리 전용의 플라즈마 처리 장치(2d)를 별도로 마련한 예를 도시하고 있다. 이 경우에는, 에칭 처리나 트리트먼트 처리 중, 처리 시간이 길어지는 장치(20, 2d)의 설치 대수를 많게 하는 것에 의해, 처리 시스템(1a) 전체의 스루풋(throughput)을 향상시킬 수 있다.
또한, 도 5에 도시한 플라즈마 처리 장치(2)의 탑재대(231)에는, 인입용의 고주파 전원을 접속하여도 좋다. 이러한 경우에는 예를 들면 에칭 처리시에는 탑재대(231)에 고주파 전력을 공급하여 플라즈마화한 에칭 가스의 인입을 실행한다. 그리고, 그 후의 트리트먼트 처리시에는, 인입용의 고주파 전력을 저감하며, 또는 그 공급을 정지하는 것에 의해, 에칭 처리시와 동일한 고주파 전력을 계속 공급하는 경우에 비해 염소의 제거 효과를 상승시켜도 좋다.
또한, 트리트먼트 처리는 수소 가스에 산소 가스를 첨가하여 실행하는 경우로 한정되는 것이 아니며, 수소 가스만을 이용하여 실행하여도 좋다. 또한, 트리트먼트용의 가스(수소 가스, 또는 수소 가스에 산소 가스를 첨가한 가스)에는, 필요에 따라 아르곤 등의 불활성 가스를 첨가하여도 좋다.
이 이외, 염소계의 에칭 가스로 에칭 처리되는 전극(45)은 Ti/Al/Ti 구조의 것으로 한정되지 않으며, 알루미늄 단독의 전극(45)이나, AlNd 등의 알루미늄 합금이어도 좋다.
F : 기판 1 : 처리 시스템
2, 2a 내지 2d : 플라즈마 처리 장치 3 : 제어부
4a, 4b : TFT 21 : 본체 용기
23 : 처리실 24 : 안테나부
25 : 샤워 헤드 41 : 유리 기판
42 : 게이트 전극 43 : 게이트 절연막
44 : 반도체층 45 : 전극
45a : 소스 전극 45b : 드레인 전극
46 : 레지스트막 47 : 층간 절연막
214 : 진공 배기 기구 231 : 탑재대
233 : 히터 236 : 직류 전원
261 : 에칭 가스 공급부 262 : 수소 가스 공급부
263 : 산소 가스 공급부

Claims (16)

  1. 박막 트랜지스터가 형성되는 기판에 대하여 플라즈마 처리를 실행하는 플라즈마 처리 장치에 있어서,
    기판이 탑재되는 탑재대를 구비하며, 상기 기판에 대한 플라즈마 처리가 실행되는 처리 용기와,
    상기 처리 용기 내의 진공 배기를 실행하는 진공 배기부와,
    상기 처리 용기 내에 플라즈마 발생용의 가스인 수소 가스를 공급하는 수소 가스 공급부와,
    상기 처리 용기 내에 공급된 플라즈마 발생용의 가스를 플라즈마화하기 위한 플라즈마 발생부를 구비하며,
    상기 기판은, 알루미늄을 포함하는 금속막의 상층측에, 패터닝된 레지스트막이 형성되며, 염소를 포함하는 에칭 가스에 의해서 상기 금속막이 에칭 처리된 것을 특징으로 하는
    플라즈마 처리 장치.
  2. 제 1 항에 있어서,
    상기 플라즈마 발생용의 가스에 산소 가스를 첨가하기 위한 산소 가스 공급부를 구비하는 것을 특징으로 하는
    플라즈마 처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 플라즈마 처리는 0.667Pa 이상 13.3Pa 이하의 압력 범위에서 실행되는 것을 특징으로 하는
    플라즈마 처리 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 탑재대는, 플라즈마 처리의 실행 중에, 상기 기판의 온도를 25℃ 이상 250℃ 이하의 온도 범위로 조절하는 온도 조절부를 구비하는 것을 특징으로 하는
    플라즈마 처리 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 플라즈마 처리 전에, 상기 처리 용기 내에서 상기 금속막의 에칭 처리를 실행하기 위해서, 상기 처리 용기 내에 염소를 포함하는 에칭 가스를 공급하는 에칭 가스 공급부를 구비하고, 상기 에칭 가스 공급부로부터 공급된 에칭 가스를 상기 플라즈마 발생부에 의해 플라즈마화하여 상기 금속막의 에칭 처리를 실행하는 것을 특징으로 하는
    플라즈마 처리 장치.
  6. 제 5 항에 있어서,
    상기 에칭 처리는 0.667Pa 이상 13.3Pa 이하의 압력 범위에서 실행되는 것을 특징으로 하는
    플라즈마 처리 장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 탑재대는, 에칭 처리의 실행 중에, 상기 기판의 온도를 25℃ 이상 120℃ 이하의 온도 범위로 조절하는 온도 조절부를 구비하는 것을 특징으로 하는
    처리 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 플라즈마 발생부는 유도 결합형 플라즈마를 발생시키기 위한 안테나부를 구비하는 것을 특징으로 하는
    플라즈마 처리 장치.
  9. 알루미늄을 포함하는 금속막의 상층측에, 패터닝된 레지스트막이 형성되며, 염소를 포함하는 에칭 가스에 의해서 상기 금속막이 에칭 처리된 기판을 처리 용기 내에 배치하는 공정과,
    상기 처리 용기 내를 진공 배기하는 동시에, 상기 처리 용기 내에 플라즈마 발생용의 가스인 수소 가스를 공급하는 공정과,
    상기 처리 용기 내에 공급된 플라즈마 발생용의 가스를 플라즈마화하고, 상기 기판에 부착된 염소를 제거하는 공정을 포함하는 것을 특징으로 하는
    박막 트랜지스터의 제조 방법.
  10. 제 9 항에 있어서,
    상기 플라즈마 발생용의 가스에 산소 가스를 첨가하는 공정을 포함하는 것을 특징으로 하는
    박막 트랜지스터의 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 기판에 부착된 염소를 제거하는 공정은 0.667Pa 이상 13.3Pa 이하의 압력 범위에서 실행되는 것을 특징으로 하는
    박막 트랜지스터의 제조 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 기판에 부착된 염소를 제거하는 공정은 상기 기판의 온도를 25℃ 이상 250℃ 이하의 온도 범위로 조절하여 실행되는 것을 특징으로 하는
    박막 트랜지스터의 제조 방법.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 에칭 처리된 기판을 처리 용기 내에 배치하는 공정은,
    알루미늄을 포함하는 금속막의 상층측에, 패터닝된 레지스트막이 형성된 기판을 상기 처리 용기 내에 반입하는 공정과,
    상기 기판이 반입된 처리 용기 내를 진공 배기하는 동시에, 상기 처리 용기 내에 염소를 포함하는 에칭 가스를 공급하는 공정과,
    상기 처리 용기 내에 공급된 에칭 가스를 플라즈마화하여 상기 금속막의 에칭 처리를 실행하는 공정을 포함하는 것을 특징으로 하는
    박막 트랜지스터의 제조 방법.
  14. 제 13 항에 있어서,
    상기 에칭 처리를 실행하는 공정은 0.667Pa 이상 13.3Pa 이하의 압력 범위에서 실행되는 것을 특징으로 하는
    박막 트랜지스터의 제조 방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 에칭 처리를 실행하는 공정은 상기 기판의 온도를 25℃ 이상 120℃ 이하의 온도 범위로 조절하여 실행되는 것을 특징으로 하는
    박막 트랜지스터의 제조 방법.
  16. 박막 트랜지스터가 형성되는 기판에 대하여 플라즈마 처리를 실행하는 플라즈마 처리 장치에 이용되는 컴퓨터 프로그램을 격납한 기억 매체에 있어서,
    상기 프로그램은 제 9 항 내지 제 15 항 중 어느 한 항에 기재된 박막 트랜지스터의 제조 방법을 실행하기 위해서 단계가 조합되어 있는 것을 특징으로 하는
    기억 매체.
KR1020150032546A 2014-03-11 2015-03-09 플라즈마 처리 장치, 박막 트랜지스터의 제조 방법 및 기억 매체 KR101760997B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014047810A JP6349796B2 (ja) 2014-03-11 2014-03-11 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
JPJP-P-2014-047810 2014-03-11

Publications (2)

Publication Number Publication Date
KR20150106353A true KR20150106353A (ko) 2015-09-21
KR101760997B1 KR101760997B1 (ko) 2017-07-24

Family

ID=54085517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150032546A KR101760997B1 (ko) 2014-03-11 2015-03-09 플라즈마 처리 장치, 박막 트랜지스터의 제조 방법 및 기억 매체

Country Status (4)

Country Link
JP (1) JP6349796B2 (ko)
KR (1) KR101760997B1 (ko)
CN (1) CN104916534B (ko)
TW (1) TWI647762B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102449182B1 (ko) * 2015-10-15 2022-10-04 삼성전자주식회사 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
KR101938794B1 (ko) * 2016-05-31 2019-04-10 고려대학교 세종산학협력단 금속 박막의 플라즈마 식각 장치 및 금속 박막의 플라즈마 식각 방법
JP6854600B2 (ja) * 2016-07-15 2021-04-07 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、および基板載置台
JP6667400B2 (ja) 2016-08-12 2020-03-18 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチングシステム
CN106206290A (zh) 2016-08-24 2016-12-07 京东方科技集团股份有限公司 一种包含铝的膜层图案、其制作方法及其后处理方法
JP6861570B2 (ja) * 2017-04-27 2021-04-21 東京エレクトロン株式会社 基板処理装置
JP6878154B2 (ja) * 2017-06-05 2021-05-26 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN108417491A (zh) * 2018-02-02 2018-08-17 武汉新芯集成电路制造有限公司 一种减少铝腐蚀的方法
JP7080140B2 (ja) * 2018-09-06 2022-06-03 東京エレクトロン株式会社 基板処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158525A (ja) * 1983-02-28 1984-09-08 Mitsubishi Electric Corp アルミニウム合金膜のパタ−ン形成方法
EP0416774B1 (en) * 1989-08-28 2000-11-15 Hitachi, Ltd. A method of treating a sample of aluminium-containing material
JP3412173B2 (ja) * 1991-10-21 2003-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JPH05160129A (ja) * 1991-12-03 1993-06-25 Hitachi Ltd 配線部材の形成方法
JP3129144B2 (ja) * 1995-04-21 2001-01-29 日本電気株式会社 アッシング方法
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
JP3462972B2 (ja) * 1997-06-17 2003-11-05 株式会社日立製作所 ドライエッチング方法
JP3431128B2 (ja) * 1998-08-05 2003-07-28 シャープ株式会社 半導体装置の製造方法
KR100347540B1 (ko) * 1999-12-22 2002-08-07 주식회사 하이닉스반도체 알루미늄 금속막 식각 방법
JP3771879B2 (ja) * 2002-05-24 2006-04-26 三菱重工業株式会社 クリーニング方法及びこれを使用する金属膜作製装置
US8101025B2 (en) * 2003-05-27 2012-01-24 Applied Materials, Inc. Method for controlling corrosion of a substrate
JP2005197322A (ja) * 2003-12-26 2005-07-21 Toshiba Matsushita Display Technology Co Ltd ドライエッチング方法およびその装置
JP4371941B2 (ja) * 2004-08-05 2009-11-25 パナソニック株式会社 プラズマ処理方法及びプラズマ処理装置
JP4718189B2 (ja) * 2005-01-07 2011-07-06 東京エレクトロン株式会社 プラズマ処理方法
TW200739716A (en) * 2006-02-27 2007-10-16 Applied Materials Inc Method for controlling corrosion of a substrate
KR20080033589A (ko) * 2006-10-12 2008-04-17 삼성전자주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
JP5674871B2 (ja) * 2013-07-12 2015-02-25 東京エレクトロン株式会社 誘導結合プラズマ処理装置

Also Published As

Publication number Publication date
CN104916534B (zh) 2018-08-31
JP2015173159A (ja) 2015-10-01
CN104916534A (zh) 2015-09-16
TWI647762B (zh) 2019-01-11
KR101760997B1 (ko) 2017-07-24
JP6349796B2 (ja) 2018-07-04
TW201546901A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
KR101760997B1 (ko) 플라즈마 처리 장치, 박막 트랜지스터의 제조 방법 및 기억 매체
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
JP6760439B2 (ja) 薄膜トランジスターの製造方法及び記憶媒体
TWI665730B (zh) Method for forming multilayer protective film and device for forming multilayer protective film
TWI469213B (zh) Plasma processing device
CN112259457B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
KR102202349B1 (ko) 금속층을 에칭하는 방법
TWI684201B (zh) 被處理體之處理方法
TWI658508B (zh) 電漿處理方法
TWI608516B (zh) Plasma processing apparatus, plasma processing method and memory media
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
KR102612169B1 (ko) 다층막을 에칭하는 방법
CN115172163A (zh) 等离子体蚀刻方法
TW201633403A (zh) 電漿處理方法
JP2010141082A (ja) 半導体装置の製造方法ならびに半導体装置
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
JP2011040593A (ja) 半導体装置ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant