JPH05160129A - 配線部材の形成方法 - Google Patents

配線部材の形成方法

Info

Publication number
JPH05160129A
JPH05160129A JP31887391A JP31887391A JPH05160129A JP H05160129 A JPH05160129 A JP H05160129A JP 31887391 A JP31887391 A JP 31887391A JP 31887391 A JP31887391 A JP 31887391A JP H05160129 A JPH05160129 A JP H05160129A
Authority
JP
Japan
Prior art keywords
wiring
film
dry etching
resist ashing
etching mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31887391A
Other languages
English (en)
Inventor
Sakae Matsuzaki
栄 松崎
Hiroyuki Nakada
博之 中田
Hitoshi Shimizu
清水  仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP31887391A priority Critical patent/JPH05160129A/ja
Publication of JPH05160129A publication Critical patent/JPH05160129A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 Al若しくはAl合金の単層膜又はそれを主
体とする積層膜を配線とする配線部材において、前記配
線の防食効果を高める。また、前記配線部材の量産化を
図る。 【構成】 Al若しくはAl合金の単層膜又はそれを主
体とする積層膜を配線82とする配線部材80におい
て、有機系マスク83を使用し、Cl系ドライエッチン
グで配線82をパターンニングし、大気中に解放するこ
となく、前記有機系マスク83を酸素及び水素を混合し
たレジストアッシング処理で除去するとともに、前記水
素で配線82とその側壁の被膜83Sとの間のClを除
去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線形成技術に関し、
特に、基板の表面上にAl若しくはAl合金の単層膜又
はそれを主体とする積層膜を導体膜として形成する配線
技術に適用して有効な技術に関するものである。
【0002】
【従来の技術】半導体集積回路装置の電極材料若しくは
配線材料として、回路動作速度の高速性能に最適なAl
又はAl合金が使用される。Al合金はアロイスパイク
の抑制を目的としたSi、エレクトロマイグレーション
耐性の向上を目的としたCuの少なくともいずれかがA
lに添加されたものである。
【0003】また、最近、例えばAl−Cu−Si合金
膜を配線の主体(母体)として使用し、このAl−Cu
−Si合金膜の下地にバリアメタル膜を形成する積層配
線を使用する傾向にある。4〔Mbit〕の大記憶容量を
備えたDRAM(ynamic ndom ccess emory)
を代表とするサブミクロンプロセスの採用及びそれ以降
において、この傾向が顕著である。バリアメタル膜は例
えばMoSiχ膜、TiW膜等が使用される。
【0004】この種の積層配線は、上層のAl−Cu−
Si合金膜がエレクトロマイグレーション、ストレスマ
イグレーションのいずれかで断線した場合、断線した間
を下地のバリアメタル膜で電気的に導通できるので、配
線の寿命を長くできる。また、積層配線は、上層のAl
−Cu−Si合金膜のAl原子と前記Al−Cu−Si
合金膜が接続される基板のSi原子との相互拡散を下地
のバリアメタル膜で防止し、アロイスパイクを抑制でき
る。
【0005】Al合金膜は、微細加工を目的として、塩
素(Cl)系ガスを使用するドライエッチングでパター
ンニングされる。このCl系ガスを使用するドライエッ
チングの採用及びAl合金膜に添加される特にCuの比
率の上昇に伴い、加工性、特に腐食に対するマージンが
低下する。つまり、ドライエッチングの採用はCl原子
によるAl合金膜の腐食を誘発し、Al合金膜中に添加
されるCuの比率の上昇は電池作用によるAl合金膜の
腐食速度を速める。前記積層配線は、下地のバリアメタ
ル膜が電池作用を誘発するので、さらに腐食に対するマ
ージンを低下する。
【0006】通常、このような腐食に対するマージンア
ップについては、半導体集積回路装置の形成プロセス中
に防食処理を追加することで対処がなされている。防食
処理は一般的に下記の方法で行われる。
【0007】(1)Al合金膜は、フォトリソグラフィ
技術で形成された有機系のレジストマスク(エッチング
マスク)を使用し、Cl系ガスを使用するドライエッチ
ング処理で加工される。腐食の原因となるCl原子の大
半はレジストマスクの表面に吸着され、このレジストマ
スクをレジストアッシング(酸素アッシング)処理で除
去することで、レジストマスクの表面に吸着されるCl
原子の除去を併せて行う。Al合金膜のドライエッチン
グ処理、レジストアッシング処理のいずれも大気に曝す
ことなく、連続した真空系内(インライン)において行
われる。Al合金膜の表面にCl原子が吸着される場
合、大気中に曝しただけで大気中の水分(H2O)によ
りAl合金膜の腐食が発生する。
【0008】(2)前記Al合金膜は前述のようにドラ
イエッチング処理、レジストアッシング処理の夫々が行
われた後、CF4 プラズマ処理を行い、Al合金膜の表
面に吸着されるレジストアッシング処理で除去しきれな
いCl原子を除去する。
【0009】(3)枚葉式のドライエッチング装置を使
用し、Al合金膜のパターンニングを行う。枚葉式のド
ライエッチング装置は、一般に同一真空系内にドライエ
ッチング処理室及びレジストアッシング処理室が装備さ
れているので、ドライエッチング処理の後に大気中に曝
すことなくレジストアッシング処理を行い、防食処理が
施せる。
【0010】
【発明が解決しようとする課題】前述の半導体集積回路
装置の高集積化、配線の高信頼性に伴い、Cuをある程
度(例えば0.5〜3.0〔%〕)添加したAl合金膜の
単層膜若しくはこのAl合金膜を主体とする積層膜を配
線として使用する傾向が高まっている。一方、サブミク
ロンプロセスの採用及びそれ以降に対処するドライエッ
チング装置として、マイクロ波ドライエッチング装置が
開発され実用化される傾向にある。このマイクロ波ドラ
イエッチング装置は、同一真空系内において、ドライエ
ッチング処理室及びレジストアッシング処理室を装備
し、ドライエッチング処理で配線を加工後、大気に曝す
ことなく、レジストアッシング処理が行える。
【0011】このマイクロ波ドライエッチング装置はレ
ジストアッシング処理のガスとしてO2 及びCF4 (例
えば約10〔%〕)を使用する。O2 はレジストアッシ
ングガスつまりエッチングマスクの除去に使用される。
CF4 は前述のようにAl合金膜の表面に吸着されるC
l原子の除去に使用される。一般的に、CF4 はAl合
金膜の表面に吸着されるCl原子とFとの置換によりC
l原子を除去し、この結果、Al合金膜の表面にFが不
動態化し、表面改質が行われるので、さらに防食効果が
高まる。
【0012】しかしながら、本発明者の検討の結果、以
下の問題点が見出された。
【0013】(1)有機系のエッチングマスクを使用
し、Cl系のドライエッチングを施した場合、このドラ
イエッチング中にAl合金膜の側壁にエッチングマスク
の有機物質例えばカーボンを含む被膜(サイドウォー
ル)が生成される。このため、Al合金膜と被覆との間
にCl原子が残留し、この残留したCl原子はレジスト
アッシング処理中、CF4 で除去しきれないので、レジ
ストアッシング処理の後に大気中に曝されると、Al合
金膜の表面に腐食が発生する。
【0014】(2)前記レジストアッシング処理中にC
4 のFで行われる表面改質による防食効果は経時的に
劣化するので、本質的な防食処理にならない。
【0015】本発明の目的は、Al若しくはAl合金の
単層膜又はそれを主体とする積層膜を配線とする配線部
材において、前記配線の防食効果を高めることが可能な
技術を提供することにある。
【0016】本発明の他の目的は、前記目的を達成する
とともに、前記配線部材の量産化を図ることが可能な技
術を提供することにある。
【0017】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【0018】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
【0019】(1)基板上に配線が形成される配線部材
の形成方法において、下記工程(A)乃至工程(D)を
備える。(A)基板の表面上の全面にAl若しくはAl
合金の単層膜又はそれを主体とする積層膜で形成される
導体膜を成膜する工程、(B)前記成膜された導体膜の
表面上の一部の領域にフォトリソグラフィ技術で形成さ
れる有機系のエッチングマスクを形成する工程、(C)
Cl系ガスを使用するドライエッチング処理を行い、前
記導体膜のエッチングマスク以外の領域を除去するとと
もに、前記導体膜のエッチングマスク下の残存する領域
で配線を形成する工程、(D)前記工程(C)の終了
後、大気に曝さない状態において、O2 及びHを含むプ
ラズマ雰囲気中でレジストアッシング処理を行い、前記
2 を主体にエッチングマスクを除去するとともに、前
記配線とその側壁に前記ドライエッチング処理の際に前
記エッチングマスクの有機物質を含み生成される被膜と
の間に前記Hを供給し、この配線と被膜との間に残留す
るCl原子と供給されたHとを反応させ、前記Cl原子
を除去する防食処理を行う工程。
【0020】(2)前記手段(1)の工程(D)の防食
処理はCHF3 ガスを使用し、このCHF3 ガスはレジ
ストアッシング処理のレジストアッシングガスとしての
2 にその体積で比較して5〜15〔%〕の範囲で混入
される。また、前記防食処理はCH22、CH3F、H2
O、H2のいずれかを使用する。
【0021】(3)前記手段(1)又は手段(2)のド
ライエッチング処理はは有磁場マイクロ波装置或いは空
洞共振型マイクロ波装置で行われ、レジストアッシング
処理は空洞共振型マイクロ波装置で行われる。
【0022】
【作用】上述した手段(1)によれば、下記の作用効果
が得られる。
【0023】(A)前記レジストアッシング処理の際
に、配線とその側壁の被膜との間にドライエッチング処
理で残留するCl原子にHを供給し、このCl原子とH
とを反応させ、HClとして蒸散(又は蒸発若しくは揮
発)させ、Cl原子を排除できるので、Cl原子の残留
に基づく配線の腐食を防止できる。
【0024】(B)前記レジストアッシング処理の際
に、併せて防食処理を行えるので、この防食処理に相当
する分、配線部材の形成工程数を削減できる。
【0025】上述した手段(2)によれば、以下の作用
効果が得られる。
【0026】(A)前記CHF3 ガスが5〜15〔%〕
の範囲にレジストアッシング速度のピーク値が存在し、
レジストアッシング処理速度を速められるので、配線部
材の量産化が図れる。
【0027】(B)前記CHF3 ガスのFと配線の表面
に吸着されるCl原子の一部とが置換され、配線の表面
にFが不動態化し、表面改質が行われるので、さらに腐
食を防止できる。
【0028】上述した手段(3)によれば、前記マイク
ロ波装置はドライエッチング処理及びレジストアッシン
グ処理を同一真空系内で行い、配線の表面や配線とその
側壁の被膜との間に残留するCl原子をほぼ完全に除去
した後に大気に曝すので、防食効果をより高められる。
【0029】以下、本発明の構成について、一実施例と
ともに説明する。
【0030】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【0031】
【実施例】本発明の一実施例で使用される有磁場型マイ
クロ波ドライエッチング装置のシステム構成を図1(概
略構成図)で示す。
【0032】図1に示すように、空洞共振型マイクロ波
ドライエッチング装置1は、ローダカセット部10とア
ンローダカセット部20との間に前者から後者に向って
供給側真空室30、ドライエッチング処理室(放電管)
40、搬送室50、レジストアッシング処理室60、排
出側真空室70の夫々が順次配置される。前記供給側真
空室30から排出側真空室70までの間において、各処
理室間は、シャッタ91、92、93、94の夫々を介
在して相互に連結され、又各々の処理室は真空度や処理
雰囲気を独立に制御できる。
【0033】前記ローダカセット部10は、複数枚の未
処理の半導体ウエーハ80Sを収納したカセット11が
装着され、このカセット11から未処理の半導体ウエー
ハ80Sを供給側真空室30に供給する。未処理の半導
体ウエーハ80Sは、本実施例において、半導体ウエー
ハの表面上にAl若しくはAl合金の単層膜又はそれを
主体とした積層膜で形成される導体膜、フォトリソグラ
フィ技術で形成された有機系のエッチングマスクの夫々
が積層される。
【0034】供給側真空室30は、ローダカセット部1
0から供給される未処理の半導体ウエーハ80Sを開閉
シャッタ31を通して一旦テーブル33に配置し、この
テーブル33に配置された未処理の半導体ウエーハ80
Sをスイングアーム32を介在して次段のドライエッチ
ング処理室40に搬送する。
【0035】ドライエッチング処理室40は、供給側真
空室30から供給された未処理の半導体ウエーハ80S
をテーブル42に配置し、未処理の半導体ウエーハ80
Sの表面上の導体膜にエッチングマスクを使用してパタ
ーンニングを施す(ドライエッチング処理を行う)。テ
ーブル42は、交流電源48が接続され、電極としても
使用される。
【0036】前記ドライエッチング処理室40は、制御
バルブ44を介在してターボポンプ43、ロータリポン
プ45の夫々に連結される。また、ドライエッチング処
理室40はガス供給システム49に連結され、ガス供給
システム49はAl若しくはAl合金の異方性エッチン
グが行えるCl系ガス例えばCl2、BCl4、CC
4、SiCl4のいずれかを供給する。さらに、このド
ライエッチング処理室40は、ソレノイドコイル47で
周囲を囲まれた空洞共振管を通してマグネトロン46か
らマイクロ波が供給される。
【0037】搬送室50は、ドライエッチング処理室4
0でドライエッチング処理が行われた処理後の半導体ウ
エーハ80Eをスイングアーム51を介在して次段のレ
ジストアッシング処理室60に搬送する。搬送室50は
制御バルブ52を介在して真空ポンプ53、ロータリポ
ンプ54の夫々に連結される。この搬送室50に連結さ
れる真空ポンプ53は次段のレジストアッシング処理室
60の真空ポンプとしても共用される。
【0038】レジストアッシング処理室60は、ヒータ
62が設置されたテーブル61に前段のドライエッチン
グ処理室40から搬送された処理後の半導体ウエーハ8
0Eを配置し、処理後の半導体ウエーハ80Eの導体膜
(配線)上に残存するエッチングマスクをレジストアッ
シング処理で除去する。レジストアッシング処理室60
は、制御バルブを介在して真空ポンプ53に連結され、
又制御バルブ63を介在してロータリポンプ64に連結
される。
【0039】前記レジストアッシング処理室60はガス
供給システム65に連結される。ガス供給システム65
は、レジストアッシングガスとしてのO2を供給すると
ともに、防食処理としてCHF3 を供給する。防食処理
は、前述のCHF3 に限らず、Hを含む物質例えばCH
22、CH3F、H2O、H2 のいずれかを使用できる。
【0040】このレジストアッシング処理室60でエッ
チングマスクが除去された処理後の半導体ウエーハ80
Eは排出側真空室70に供給される。
【0041】排出側真空室70は、レジストアッシング
処理室60から搬送される処理後の半導体ウエーハ80
Eを一旦テーブル71に配置し、このテーブル71から
開閉シャッタ72を通してアンローダカセット部20に
処理後の半導体ウエーハ80Eを搬送する。
【0042】アンローダカセット部20はその内部に装
着されるカセット21に処理後の半導体ウエーハ80E
を順次収納する。
【0043】次に、前述の半導体ウエーハ80の各処理
工程毎の断面構造の変化について、図2乃至図4(処理
工程毎に示す半導体ウエーハの要部断面図)を使用し、
簡単に説明する。
【0044】まず、前記カセット11に図2に示す未処
理の半導体ウエーハ80Sを複数枚収納し、このカセッ
ト11を前記図1に示すローダカセット部10に装着す
る。未処理の半導体ウエーハ80Sは、図2に示すよう
に、半導体ウエーハ(例えば単結晶珪素基板)80の表
面上の全面に絶縁膜81を介在してAl合金膜82が形
成され、このAl合金膜82の表面上に所定パターンの
エッチングマスク83が形成された状態にある。
【0045】前記Al合金膜82は、例えばスパッタ法
で堆積し、エレクトロマイグレーション耐性を向上する
Cu、アロイスパイク耐性を向上するSiの夫々が添加
される。Cuは例えば3〔%〕程度添加され、Siは例
えば 0.5〔%〕程度添加される。エッチングマスク
は、例えばフェノールノボラック系樹脂を主体とする有
機物質が使用され、後処理として行われるドライエッチ
ング処理中の温度上昇に伴う耐熱性の向上を目的とし
て、紫外線(UV)が照射される。
【0046】次に、図1に示すローダカセット部10か
ら供給側真空室30を通してドライエッチング処理室4
0に未処理の半導体ウエーハ80Sを搬送し、このドラ
イエッチング処理室40において、図3に示すように、
未処理の半導体ウエーハ80EのAl合金膜82にドラ
イエッチングを施す。
【0047】ドライエッチングは、ガス供給システム4
9からドライエッチング処理室40内にCl2 (塩素)を
供給し、プラズマを放電させ、プラズマイオンを半導体
ウエーハ80の表面側に入射する所謂反応性イオンエッ
チング(若しくは反応性スパッタエッチング)で行う。
エッチング圧力は例えば5〔mtorr〕、マイクロ波パワ
ーは例えば200〔mA〕で行う。エッチングガスであ
るCl2 は、放電開始から約5秒間は40〔sccm〕、エ
ッチング進行中は80〔sccm〕、ジャストエッチングを
境に80〔sccm〕から40〔sccm〕へ40〔sccm〕から
20〔sccm〕へと順次絞る(エッチャントであるClラ
ジカル量を除々に減少させる)。さらに、エッチング開
始初期においてはエッチングに関わりのないガス例えば
SF6 、Bl3 又はArによる放電を約5秒間行う。す
べてのエッチングステップの間は放電を継続する。これ
は、マイクロ波放電型の装置の場合、プラズマを放電さ
せた後にRFバイアスが印加され、両者間に時間差が生
じ、ラジカルエッチング進行型のAlエッチングではこ
のわずかの時間の間に等方的なエッチングが進行し、加
工形状が維持できない理由に基づく。RFパワーは約7
5〔W〕を使用しエッチングを行った。
【0048】ドライエッチングの終了した処理後の半導
体ウエーハ80Eは、図3に示すように、エッチングマ
スク83以外の領域のAl合金膜82は除去され、エッ
チングマスク83下の領域のAl合金膜82は残存し、
配線82となる。配線82のエッチングされた側壁に
は、エッチングマスクの有機物質の一部(例えばカーボ
ン)を含む被膜(サイドウォール)83Sが生成され
る。
【0049】次に、前記ドライエッチングの終了した処
理後の半導ウエーハ80Eは、前記図1に示すドライエ
ッチング処理室40からレジストアッシング処理室60
に搬送され、このレジストアッシング処理室60でレジ
ストアッシング処理が行われる。ドライエッチング処理
室40から搬送室50を通したレジストアッシング処理
室60までの間において、処理後の半導体ウエーハ80
Eは大気に曝すことなく同一真空系内において搬送され
る。つまり、水分(H2O )と接触の要因がないので、
配線82の腐食が発生しない。
【0050】レジストアッシング処理は、図1に示すガ
ス供給システム65からO2 及びCHF3 をレジストア
ッシング処理室60内に供給し、以下に示す表1の条件
に基づいて行われる。
【0051】
【表1】
【0052】つまり、前記表1に示すように、レジスト
アッシング処理は2段階に大別され、ステップ1は、O
2 を主体にエッチングマスク83を除去し、しかもCH
3のHを主体に配線82の表面特に配線82の側壁と
被覆83Sとの間に残留するClを除去する。ステップ
2は、同様にO2 を主体にエッチングマスク83を除去
するが、CHF3 の供給は停止し、ステップ1で供給さ
れるCHF3 のHとClとの反応で生成されたHCl及
びCl2 ガスの離脱除去を促進する。HCl、Cl2
スの夫々は蒸散性(又は蒸発性若しくは揮発性)が高
い。
【0053】このレジストアッシング処理が終了する
と、図4に示すように、配線82の表面上のエッチング
マスク83は除去される。また、前述のHとClとの反
応メカニズムについては図5(配線の側壁部分を拡大し
たモデル的な断面図)に示す。つまり、同図5に示すよ
うに、配線82の側壁とその側壁に生成される被膜83
Sとの間に残留する前述のドライエッチング処理で使用
されたClに、Hが供給され、このClとHとの化学反
応により蒸散性に優れたHClが生成され、配線82と
被膜83Sとの間に残留するClが除去される。この結
果、配線82の防食効果が得られる。
【0054】図6(CHF3 の混合率とレジストアッシ
ングレートとの関係図)に、空洞共振マイクロ波放電に
おいて、O2 とCHF3 との混合率とレジストアッシン
グレートとの関係を示す。レジストアッシング処理にお
いて、O2 にCHF3 が混合されればHが存在するの
で、CHF3 の混合率のほぼ全般にわたって防食効果が
見られ、特にCHF3 の混合率が5〜15〔%〕の範囲
はレジストアッシングレートが桁違いに速い。
【0055】一方、バリアメタル膜若しくはキャップメ
タル膜として使用するMoSiχ膜とAl合金膜とを積
層する積層配線を使用する場合において、MoSiχ膜
のエッチングレートはCHF3 の混合率が約20〔%〕
を境に急激に上昇する。つまり、CHF3 の混合率が約
20〔%〕を越えた場合、MoSiχ膜を急激にエッチ
ングしてしまうので、エッチングマスク83の寸法に対
するMoSiχ膜の加工寸法の差が増大し、好ましくな
い。この点においてもCHF3 の混合率は5〜15
〔%〕の範囲が最適である。
【0056】前記レジストアッシング処理及び防食処理
が終了した処理後の半導体ウエーハ80Eは、図1に示
す排出側真空室70を通してアンロードカセット部20
のカセット21に順次収納される。
【0057】この後、処理後の半導体ウエーハ80E
は、エッチング残渣特に配線82の側壁の被膜(若しく
はトップウォールと呼ばれる保護膜の残骸)の除去及び
残留塩素除去の目的から水洗若しくは現像液(例えばメ
チルエチルソブルアセテート2.38%水溶液)処理を
約15秒間行う。この半導体ウエーハ80Eはホットプ
レートベークにて乾燥される。
【0058】このように、本実施例によれば、以下の作
用効果が得られる。
【0059】(1)半導体ウエーハ(基板)80に配線
82が形成される半導体集積回路装置の形成方法におい
て、下記工程(A)乃至工程(D)を備える。(A)半
導体ウエーハ80の表面上の全面にAl合金膜82を成
膜する工程、(B)前記成膜されたAl合金膜82の表
面上の一部の領域にフォトリソグラフィ技術で形成され
る有機系のエッチングマスク83を形成する工程、
(C)Cl系ガスを使用するドライエッチング処理を行
い、前記Al合金膜82のエッチングマスク83以外の
領域を除去するとともに、前記Al合金膜82のエッチ
ングマスク83下の残存する領域で配線82を形成する
工程、(D)前記工程(C)の終了後、大気に曝さない
状態において、O2 及びHを含むプラズマ雰囲気中でレ
ジストアッシング処理を行い、前記O2 を主体にエッチ
ングマスク83を除去するとともに、前記配線82とそ
の側壁に前記ドライエッチング処理の際に前記エッチン
グマスク83の有機物質を含み生成される被膜83Sと
の間に前記Hを供給し、この配線82と被膜83Sとの
間に残留するCl原子と供給されたHとを反応させ、前
記Cl原子を除去する防食処理を行う工程。この構成に
より、下記の作用効果が得られる。(A)前記レジスト
アッシング処理の際に、配線82とその側壁の被膜83
Sとの間にドライエッチング処理で残留するCl原子に
Hを供給し、このCl原子とHとを反応させ、HClと
して蒸散させ、Cl原子を排除できるので、Cl原子の
残留に基づく配線82の腐食を防止できる。(B)前記
レジストアッシング処理の際に、併せて防食処理を行え
るので、この防食処理に相当する分、半導体集積回路装
置の形成工程数を削減できる。
【0060】(2)前記手段(1)の工程(D)の防食
処理はCHF3 ガスを使用し、このCHF3 ガスはレジ
ストアッシング処理のレジストアッシングガスとしての
2 にその体積で比較して5〜15〔%〕の範囲で混入
される。この構成により、以下の作用効果が得られる。
(A)前記CHF3 ガスが5〜15〔%〕の範囲にレジ
ストアッシングレートのピーク値が存在し、レジストア
ッシング処理速度を速められるので、半導体集積回路装
置の量産化が図れる。(B)前記CHF3 ガスのFと配
線82の表面に吸着されるCl原子の一部とが置換さ
れ、配線82の表面にFが不動態化し、表面改質が行わ
れるので、さらに腐食を防止できる。
【0061】(3)前記手段(1)又は手段(2)のド
ライエッチング処理は有磁場マイクロ波装置或いは空洞
共振型マイクロ波装置で行われ、レジストアッシング処
理は空洞共振型マイクロ波ドライエッチング装置1で行
われる。この構成により、前記マイクロ波ドライエッチ
ング装置1はドライエッチング処理及びレジストアッシ
ング処理を同一真空系内で行い、配線82の表面や配線
82とその側壁の被膜83Sとの間に残留するCl原子
をほぼ完全に除去した後に大気に曝すので、防食効果を
より高められる。
【0062】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【0063】例えば、本発明は、Al、Al−Si合金
のいずれかの単層膜、又はAl、Al−Si合金、Al
−Cu−Si合金のいずれかを主体とする積層膜で配線
82を構成してもよい。積層膜のバリアメタル膜として
はMoSiχ膜以外にTiW膜、TiN膜、W膜等を使
用してもよい。また、これらのMoSiχ膜、TiW膜
の夫々はアルミニウムヒルロックの防止やハレーション
防止のキャップメタル膜としても使用してもよい。つま
り、配線82は、単層膜又は2層若しくは3層の積層膜
で形成してもよい。
【0064】また、本発明は、半導体集積回路装置に限
らず、プリント配線基板、マザーボード、ベビーボード
等の配線基板に適用できる。
【0065】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0066】Al若しくはAl合金の単層膜又はそれを
主体とする積層膜を配線とする配線部材において、前記
配線の防食効果を高められる。
【0067】前記効果の他に、前記配線部材の量産化を
図れる。
【図面の簡単な説明】
【図1】 本発明の一実施例で使用されるある有磁場型
マイクロ波ドライエッチング装置のシステム構成を示す
概略構成図。
【図2】 前記有磁場型マイクロ波ドライエッチング装
置の第1処理工程での半導体ウエーハの要部断面図。
【図3】 第2処理工程での半導体ウエーハの要部断面
図。
【図4】 第3処理工程での半導体ウエーハの要部断面
図。
【図5】 半導体ウエーハの要部を拡大したモデル図。
【図6】 レジストアッシング処理の特性を示す図。
【符号の説明】
1…有磁場型マイクロ波ドライエッチング装置、10…
ローダカセット部、20…アンローダカセット部、30
…供給側真空室、40…ドライエッチング処理室、50
…搬送室、60…レジストアッシング処理室、70…排
出側真空室、43,53…真空ポンプ、46…マグネト
ロン、49,65…ガス供給システム、80…半導体ウ
エーハ、82…配線、83…エッチングマスク、83S
…被膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/302 G 7353−4M (72)発明者 清水 仁 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上に配線が形成される配線部材の形
    成方法において、下記工程(A)乃至工程(D)を備え
    る。 (A)基板の表面上の全面にAl若しくはAl合金の単
    層膜又はそれを主体とする積層膜で形成される導体膜を
    成膜する工程、 (B)前記成膜された導体膜の表面上の一部の領域にフ
    ォトリソグラフィ技術で形成される有機系のエッチング
    マスクを形成する工程、 (C)塩素系ガスを使用するドライエッチング処理を行
    い、前記導体膜のエッチングマスク以外の領域を除去す
    るとともに、前記導体膜のエッチングマスク下の残存す
    る領域で配線を形成する工程、 (D)前記工程(C)の終了後、大気に曝さない状態に
    おいて、酸素及び水素を含むプラズマ雰囲気中でレジス
    トアッシング処理を行い、前記酸素を主体にエッチング
    マスクを除去するとともに、前記配線とその側壁に前記
    ドライエッチング処理の際に前記エッチングマスクの有
    機物質を含み生成される被膜との間に前記水素を供給
    し、この配線と被膜との間に残留する塩素原子と供給さ
    れた水素とを反応させ、前記塩素を除去する防食処理を
    行う工程。
  2. 【請求項2】 前記請求項1に記載される工程(D)の
    防食処理はCHF3ガスを使用し、このCHF3 ガスは
    レジストアッシング処理のレジストアッシングガスとし
    ての酸素にその体積で比較して5〜15〔%〕の範囲で
    混入される。
  3. 【請求項3】 前記請求項1に記載される工程(D)の
    防食処理はCH22、CH3F、H2O、H2のいずれか
    を使用する。
  4. 【請求項4】 前記請求項1乃至請求項3のいずれかに
    記載されるドライエッチング処理は有磁場マイクロ波装
    置或いは空洞共振型マイクロ波装置で行われ、レジスト
    アッシング処理は空洞共振型マイクロ波装置で行われ
    る。
JP31887391A 1991-12-03 1991-12-03 配線部材の形成方法 Withdrawn JPH05160129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31887391A JPH05160129A (ja) 1991-12-03 1991-12-03 配線部材の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31887391A JPH05160129A (ja) 1991-12-03 1991-12-03 配線部材の形成方法

Publications (1)

Publication Number Publication Date
JPH05160129A true JPH05160129A (ja) 1993-06-25

Family

ID=18103922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31887391A Withdrawn JPH05160129A (ja) 1991-12-03 1991-12-03 配線部材の形成方法

Country Status (1)

Country Link
JP (1) JPH05160129A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151199A (ja) * 2011-01-18 2012-08-09 Citizen Holdings Co Ltd 半導体装置の製造方法
JP2015173159A (ja) * 2014-03-11 2015-10-01 東京エレクトロン株式会社 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151199A (ja) * 2011-01-18 2012-08-09 Citizen Holdings Co Ltd 半導体装置の製造方法
JP2015173159A (ja) * 2014-03-11 2015-10-01 東京エレクトロン株式会社 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体

Similar Documents

Publication Publication Date Title
KR950010044B1 (ko) 반도체 집적회로의 제조방법 및 그에 사용된 제조장치
US5302240A (en) Method of manufacturing semiconductor device
US5411631A (en) Dry etching method
US5925577A (en) Method for forming via contact hole in a semiconductor device
US5851302A (en) Method for dry etching sidewall polymer
JPH08172077A (ja) ビアのプラズマエッチング改良方法
JPH0624189B2 (ja) アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法
JPH0670989B2 (ja) 臭化水素によるシリコンの反応性イオンエッチング
JPH0336300B2 (ja)
US5792672A (en) Photoresist strip method
JP2000511358A (ja) エッチレートローディング効果を最小化した均一エッチング機構
US6271115B1 (en) Post metal etch photoresist strip method
JP3348454B2 (ja) 酸化防止方法
JP3281158B2 (ja) 半導体装置の製造方法
JPH0697127A (ja) 配線形成方法
JPH05160129A (ja) 配線部材の形成方法
JPH0786255A (ja) アルミニウム系金属パターンの形成方法
JPH06177085A (ja) 配線形成方法
US6495455B2 (en) Method for enhancing selectivity between a film of a light-sensitive material and a layer to be etched in electronic semiconductor device fabrication processes
JP3082396B2 (ja) 半導体装置の製造方法
JPH0590225A (ja) 半導体装置の製造方法
JP3191344B2 (ja) 銅膜のエッチング方法
JPH07273120A (ja) 半導体基板の処理方法
JP2882284B2 (ja) 導電層形成法
JPH05102142A (ja) アルミニウム系金属パターンの形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311