JP3281158B2

JP3281158B2 - 半導体装置の製造方法

Info

Publication number: JP3281158B2
Application number: JP34907193A
Authority: JP
Inventors: 一明中嶋; 経敏有門
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-12-28
Filing date: 1993-12-28
Publication date: 2002-05-13
Anticipated expiration: 2017-05-13
Also published as: JPH07202189A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に高融点金属を含む導電層をパターニングす
る工程を有する半導体装置の製造方法の改良に関する。

【０００２】

【従来の技術】コンピュ−タ−や通信機器等の重要部分
には、多数のトランジスタや抵抗等を電気回路を達成す
るようにむすびつけ、１チップ上に集積化して形成した
大規模集積回路（ＬＳＩ）が多用されている。このた
め、機器全体の性能は、ＬＳＩ単体の性能と大きく結び
付いている。ＬＳＩ単体の性能向上は、集積度を高める
こと、つまり、素子の微細化により実現できる。

【０００３】しかし、近年の素子の微細化による半導体
集積回路の高集積化や高速化に伴い、ゲート電極等の内
部配線等の配線のＲＣ遅延によって、素子の動作速度が
律速されるという問題が顕在化してきた。

【０００４】とりわけＲＣ遅延が著顕に現れるＤＲＡＭ
等の半導体装置のワード線にあっては、その低抵抗化が
強く望まれている。この種の半導体装置におけるＲＣ遅
延の問題は、上層のＡｌ配線を一定間隔でつなぎ分路を
作るなどの工夫により改善できるが、配線構造が複雑化
するという問題が残っている。

【０００５】配線構造の複雑化を招かずに低抵抗化を図
るために、配線材料として、従来より用いられている多
結晶シリコンの代わりに、それよりも比抵抗が約１桁小
さい高融点金属のシリサイドの使用が提案されている。
また、最近では、多結晶シリコン膜上にシリサイド膜を
形成した構造の積層膜、つまり、ポリサイドが広く使わ
れている。シリサイドとしては、タングステンシリサイ
ド（ＷＳｉ_X）が最も広く使用されている。

【０００６】しかし、このような手法を用いても、０．
２５μｍ世代以降では、遅延時間の問題は解決できない
と予想されている。仮に、ポリサイド構造によってシー
ト抵抗１Ω／□以下の電極を実現したとしても、電極を
構成するシリサイド層の膜厚が厚くなるので、アスペク
ト比は非常に高くなる。この結果、電極のパターニング
が困難になったり、電極上に平坦性の良い層間絶縁膜を
形成するのが困難になる。このため、電極材料として金
属シリサイドよりも比抵抗の低い材料を用いる必要があ
る。

【０００７】そこで、近年、ポリサイドのシリサイドを
高融点金属に置き換えたいわゆるポリメタルが注目され
ている。高融点金属の一つであるタングステンの比抵抗
はＷＳｉｘに比べ約１桁小さく、ＲＣ遅延の大幅な短縮
が可能である。

【０００８】しかしながら、このようなポリメタルをゲ
ート電極に用いた場合には以下のような問題がある。

【０００９】すなわち、ＬＳＩ製造工程では、ゲート電
極の形成後、後酸化と称する酸化工程がある。このと
き、タングステンは顕著に酸化されて酸化物が形成さ
れ、ゲート電極の抵抗が上昇するという問題がある。

【００１０】この問題に対し、タングステンを酸化させ
ずにシリコンを選択的に酸化させる方法が提案されてい
る（特公平４−５８６８８）。この方法によれば、水素
と水蒸気の分圧制御により、シリコンのみを酸化させる
ことが可能である。

【００１１】しかしながら、この方法は水素ガスを多量
に使用するため、安全性の点で問題があり、その実用化
は困難である。更に特殊な設備を維持する必要があり、
経費がかかるという問題もある。

【００１２】

【発明が解決しようとする課題】上述の如く、半導体集
積回路の高集積化や高速化に伴い、電極や配線の遅延問
題が顕在化し、それに対する各種の対策が提案され、そ
れなりの効果が期待できるが、その欠点も顕著になり本
命視されるものはまだ無い。

【００１３】すなわち、シリサイドやポリサイドでは、
０．２５μｍ世代以降では、遅延時間の問題は解決でき
ないと予想されている。

【００１４】また、ポリメタルでは、後酸化工程でポリ
メタル中の高融点金属が酸化され、抵抗が上昇するとい
う問題がある。

【００１５】また、この抵抗上昇を解決するために、水
素と水蒸気の分圧制御によるシリコンの選択酸化を用い
ると、安全性や経費の点で新たな問題が生じてしまう。

【００１６】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、特に後工程の酸化処理
による抵抗の上昇を防止でき、低抵抗の導電層パターン
を形成できる半導体装置の製造方法を提供することにあ
る。

【００１７】

【課題を解決するための手段】本発明の骨子は、基板上
に高融点金属を含む導電層を形成する工程と、この導電
層上にマスクパターンを形成する工程と、珪素を含む反
応性ガスをプラズマ化し、これにより前記マスクパター
ンをマスクとして前記導電層を異方性エッチングすると
ともに、前記導電層の側壁に珪素を主成分とする堆積膜
を形成する工程と、非酸化性雰囲気中の加熱により、前
記堆積膜をシリサイド化し、前記導電層の側壁にシリサ
イド層を形成する工程とからなる一連の工程で導電層パ
ターンを形成するというものである。

【００１８】ここで、上記導電層パターンの形成後、上
記異方性エッチングの際に生じた基板の膜減やダメージ
を改善するために酸化処理を施すことが好ましい。

【００１９】また、異方性エッチングの方法として、反
応性イオンエッチングやＥＣＲエッチングを用いること
が好ましい。

【００２０】また、珪素を含む反応性ガスとして、シリ
コンクロライドを用いることが好ましい。

【００２１】また、前記マスクパターンを除去した後、
前記シリサイド化を行なうことが好ましい。

【００２２】

【作用】本発明によれば、珪素を含む反応性ガスを用い
ているので、導電層のエッチングの際に、珪素を主成分
とする堆積物を導電層の側壁に形成でき、更に非酸化性
雰囲気中の加熱により、抵抗上昇の原因となる酸化物の
発生を伴わずに、高融点金属のシリサイド層を導電層の
側壁に選択的に形成できる。

【００２３】高融点金属のシリサイド層は耐酸化性が強
いので、後工程の酸化処理（例えば、上記導電層がゲー
ト電極であれば基板表面の酸化のためのいわゆる後酸
化）による上記導電層の酸化を防止できるようになる。
したがって、シリサイド層の低抵抗性を生かした低抵抗
の導電層パターンが得られる。

【００２４】

【実施例】以下、図面を参照しながら実施例を説明す
る。

【００２５】図１は、本発明の一実施例に係るゲート電
極の形成方法を示す工程断面図である。

【００２６】まず、図１（ａ）に示すように、単結晶シ
リコンからなる基板１上にゲート絶縁膜としての薄いシ
リコン酸化膜２（膜厚は例えば７ｎｍ）を形成した後、
シリコン酸化膜２上に化学的気相成長（ＣＶＤ）法によ
り多結晶シリコン膜３（膜厚は例えば１００ｎｍ）を堆
積する。

【００２７】次いで多結晶シリコン膜３上に反応性スパ
ッタリング法によりバリア層（反応障壁層）としての窒
化チタン膜４（組成は例えばＴｉＮ、膜厚は例えば１０
ｎｍ）を堆積し、引き続き、スパッタリング法によりタ
ングステン膜５（膜厚は例えば１００ｎｍ）を堆積す
る。なお、バリア層は必ずしも窒化チタンである必要は
ない。

【００２８】この後、タングステン膜５上にＣＶＤ法に
よりＬＤＤ構造の浅い拡散層をイオン注入で形成する際
にマスクとして使用する窒化シリコン膜６（組成は例え
ばＳｉＮ、膜厚は例えば１００ｎｍ）を堆積する。

【００２９】次いで窒化シリコン膜６上にフォトレジス
ト（膜厚は例えば約１μｍ）をスピンコート法により塗
布した後、このフォトレジストをフォトマスクを通して
露光し、現像して、レジストパターン７を形成する。

【００３０】次に図２に示すようなドライエッチング
（反応性イオンエッチング）装置を用いて、レジストパ
ターン７に沿って窒化シリコン膜６、タングステン膜
５、窒化チタン膜４および多結晶シリコン膜３をエッチ
ングする。

【００３１】このドライエッチング装置は、大きく分け
て、エッチング室２０、導入用予備室３０および排出用
予備室４０から構成されており、エッチング室２０と導
入用予備室３０および排出用予備室４０との間はゲート
バルブ３１、４１によりそれぞれ仕切られている。

【００３２】被エッチング基板２１は、導入用予備室３
０に配置されたゲートバルブ３２から導入用予備室３０
に導入され、更に、ゲートバルブ３１から真空状態が保
たれたエッチング室２０に導入される。そして、被エッ
チング基板２１は、ゲートバルブ４１から排出用予備室
４０に導入され、更に、排出用予備室４０に配置された
ゲートバルブ４２から排出される。これによって、大気
雰囲気の悪影響を避け、被エッチング基板３１を一枚づ
つ短時間でドライエッチングすることが可能になってい
る。また、導入用予備室３０、排出用予備室４０には、
基板載置台３３、４３がそれぞれ設置されている。

【００３３】エッチング室２０は、被エッチング基板２
１を載置するための電極２２を備えており、この電極２
２は被エッチング基板２１を所望の温度に制御するため
の冷却管２３を備えている。更に、電極２２はブロッキ
ングキャパシタ２４および整合装置２５を介して高周波
電源２６に接続され、電極２２にプラズマ励起のための
１３．５６ＭＨｚの高周波電力を印可できるようになっ
ている。

【００３４】反応ガス供給ライン５０からエッチング室
２０内に導入される反応ガスは、バルブ５１および流量
制御器５２により、所望の流量値に調整できるようにな
っている。

【００３５】また、エッチング室２０の内壁（上壁）は
接地されており、電極２２との間に高周波電圧が印可さ
れるようになっている。このエッチング室２０の上壁上
部には、永久磁石２７が設置されており、この永久磁石
２７は図示しない電磁モーターにより回転軸２８のまわ
りで回転運動できるようになっている。

【００３６】永久磁石２７は約２００ガウスの磁界を発
生でき、これによって１０^-3Ｔｏｒｒ台の高真空でも高
イオン密度のプラズマを発生し、維持できるようになっ
ている。このようにして生成された高イオン密度のプラ
ズマから大量のイオンが被エッチング基板２１に照射さ
れ、エッチングが行なわれる。

【００３７】次に上記如きに構成されたドライエッチン
グ装置を用いて以下のようなエッチングを行なう。

【００３８】すなわち、まず、図１（ｂ）に示すよう
に、レジストパターン７をエッチングマスクとして、窒
化シリコン膜６をＣＨＦ₃とＣＦ₄との混合ガスを用い
てエッチングする。

【００３９】ここで、エッチング条件は、例えば、高周
波印加電力：２．９Ｗ／ｃｍ²、圧力：５０ｍＴｏｒ
ｒ、流量：ＣＨＦ₃／ＣＦ₄＝７４／７８ＳＣＣＭ、電
極温度：３５℃とする。

【００４０】このエッチング条件では、窒化シリコン膜
６は約４６０ｎｍ／分でエッチングされるのに対して、
レジストパターン７は約２３０ｎｍ／分でエッチングさ
れ、窒化シリコン膜６とレジストパターン７との選択比
（窒化シリコン膜６／レジストパターン７）は約２とな
る。

【００４１】次に図１（ｃ）に示すように、レジストパ
ターン７および窒化シリコン膜６をエッチングマスクと
して、タングステン膜５および窒化チタン膜４をＳＦ₆
と塩素（Ｃｌ₂）と四塩化ケイ素（ＳｉＣｌ₄）との混
合ガスを用い、異方性エッチングする。この場合におけ
るエッチングは、上記ガス系に限らず、他の珪素を含む
反応性ガスとハロゲンを含む反応性ガスとの組み合わせ
を用いることも可能である。また、珪素を含む反応性ガ
スのみでもエッチング可能である。

【００４２】ここで、エッチング条件は、例えば、高周
波印加電力：０．７Ｗ／ｃｍ²、圧力：１０ｍＴｏｒ
ｒ、流量：ＳＦ₆／Ｃｌ₂／ＳｉＣｌ₄＝８０／２０／
１０ＳＣＣＭ、電極温度：３５℃とする。

【００４３】このエッチング条件では、タングステン膜
５は約１３０ｎｍ／分でエッチングされるのに対して、
レジストパターン７は約２６０ｎｍ／分でエッチングさ
れ、タングステン膜５とレジストパターン７との選択比
は約０．５となる。

【００４４】一方、窒化チタン膜４は１００ｎｍ／分で
エッチングされ、窒化チタン膜４とレジストパターン７
との選択比は約０．４となる。

【００４５】この混合ガスを用いた場合、タングステン
膜５、窒化チタン膜４のエッチング速度は大きく変わら
ないが、エッチング途中にタングステン膜５および窒化
チタン膜４の側壁に珪化物が付着し、珪素を主成分とす
る堆積膜８が形成される。

【００４６】図１（ｄ）に示すように、レジストパター
ン７、窒化シリコン膜６、タングステン膜５および窒化
チタン膜４をエッチングマスクとして、多結晶シリコン
膜３をハロゲンを含むガス、例えば、塩素（Ｃｌ₂）ガ
スを用いて異方性エッチングする。

【００４７】このとき、シリコン酸化膜２の表面がエッ
チングされ、膜減やダメージ１０が生じる。

【００４８】また、上記エッチング条件は、例えば、高
周波印加電力：０．７Ｗ／ｃｍ²、圧力：７５ｍＴｏｒ
ｒ、流量Ｃｌ₂：１００ＳＣＣＭ、電極温度：−３０℃
とする。

【００４９】このエッチング条件では、多結晶シリコン
膜３は約２６０ｎｍ／分でエッチングされるのに対し
て、レジストパターン７は約１３０ｎｍ／分でエッチン
グされ、多結晶シリコン膜３とレジストパターン７との
選択比は約２となる。

【００５０】次に図１（ｅ）に示すように、シリコン基
板１を還元雰囲気、特に水素プラズマ雰囲気に曝し、堆
積膜８中のハロゲン元素を引き抜き、そして、レジスト
パターン７をＣＦ₄ガスと酸素ガスとを用いたダウンフ
ロー型アッシングにより剥離する。

【００５１】この後、１０^-6Ｔｏｒｒ以下の真空中での
５００〜７００℃の加熱を行ない、堆積物８をタングス
テン膜５および窒化チタン膜４と反応させ、タングステ
ンおよびチタンのシリサイド層９をそれぞれ形成する。

【００５２】次いでこの状態のままで、後酸化としての
酸化雰囲気中での１０００℃、３０分間の加熱を行な
う。このとき、シリコン基板１は酸化されるが、タング
ステン膜５および窒化チタン膜４は酸化されないことを
確認した。なお、このとき、単結晶シリコン膜３の側壁
にも酸化膜が形成される。

【００５３】これは以下のように説明できる。すなわ
ち、高融点金属のシリサイド膜９は耐酸化性に優れてい
るため、シリサイド層９が保護膜として機能し、タング
ステン膜５および窒化チタン膜４が直接酸化雰囲気に晒
されないからである。

【００５４】なお、シリサイド層９の抵抗はタングステ
ン膜５に比べ高いが、シリサイド層９は極めて薄いため
に、ゲート電極自体の抵抗には影響しない。

【００５５】この後、通常の製造方法に従って、ＭＯＳ
トランジスタが完成する。

【００５６】以上述べたように本実施例によれば、シリ
コン基板１を選択的に後酸化できるので、ゲート電極が
酸化されることによる抵抗上昇を防止できる。

【００５７】また、上記後酸化は通常の酸化技術を用い
て行なわれるので、特別の酸化技術、例えば、水素と水
蒸気の分圧制御による選択酸化の場合のように、安全性
が低かったり、経費が上昇するという問題は生じない。

【００５８】更に、ゲート電極としてポリメタルを用い
ているので、素子の微細化が進んでも遅延問題に対処で
きる。

【００５９】なお、本発明は上述した実施例に限定され
るものではなく、種々変形してできる。例えば、上記実
施例では、多結晶シリコン膜３のエッチングの際に塩素
を用いたが、その代わりに塩素と四塩化炭素との混合ガ
スを用いても良い。

【００６０】また、上記実施例では、高融点金属として
タングステンを用いたが、その代わりに、モリブデン
（Ｍｏ）その他の高融点金属、或いはこれら高融点金属
のうちの複数種類の合金を用いても良い。

【００６１】また、ゲート電極側壁をシリサイド化する
工程は、反応過程中の酸化が無視できる条件であれば、
窒素（Ｎ₂）もしくは希ガスなどの雰囲気中で行なって
も良い。

【００６２】また、上記実施例では、ゲート電極の場合
について説明したが、本発明はゲート配線やワード線等
の配線、その他の電極や配線にも適用できる。

【００６３】また、上記実施例では反応性イオンエッチ
ングを用いたが、ＥＣＲエッチングを用いても良い。

【００６４】また、上記実施例では、珪素を含む反応性
ガスとして、シリコンクロライド（四塩化ケイ素）を用
いたが、シリコンの有機物でも良い。

【００６５】また、多結晶シリコン膜をエッチングする
前に高融点金属側壁のシリサイド化を行なっても良く、
この場合、レジストパターンを剥離した後、シリサイド
化の熱処理を行ない、上記レジストパターン下の窒化シ
リコン膜をマスクとして上記多結晶シリコン膜を選択的
にエッチングすることも可能である。

【００６６】また、上記実施例では、高融点金属を含む
導電層として、多結晶シリコン膜と窒化チタン膜とタン
グステン膜との積層膜の場合について説明したが、高融
点金属だけでも良い。

【００６７】また、マスクパターンとしてレジストパタ
ーンを用いたが炭素からなるマスクパターン等を用いて
も良い。この炭素からなるマスクパターンは、耐熱性が
あるので、後のシリサイド化工程において熱処理を行な
っても十分耐え得るものであり、この熱処後に剥離する
ことも可能である。

【００６８】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。

【００６９】

【発明の効果】本発明によれば、高融点金属を含む導電
層の側壁に酸化に対する保護膜としてのシリサイド層を
選択的に形成できる。このため、後工程で基板表面を選
択的に酸化でき、導電層の抵抗上昇を防止できる。ま
た、従来の酸化処理をそのまま用いることができるた
め、特別の選択酸化技術を用いることによる新たな問題
の発生を防止できる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るゲート電極の形成方法
を示す工程断面図

【図２】ゲート電極の形成に用いるドライエッチング装
置の模式図

【符号の説明】

１…シリコン基板２…シリコン酸化膜３…多結晶シリコン膜４…窒化チタン膜５…タングステン膜６…窒化シリコン膜７…レジストパターン８…堆積膜９…シリサイド層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/78 H01L 21/336 H01L 21/28 301

Claims

(57)【特許請求の範囲】

【請求項１】基板上に高融点金属を含む導電層を形成す
る工程と、この導電層上にマスクパターンを形成する工程と、珪素を含む反応性ガスをプラズマ化し、これにより前記
マスクパターンをマスクとして前記導電層を異方性エッ
チングするとともに、前記導電層の側壁に珪素を主成分
とする堆積膜を形成する工程と、非酸化性雰囲気中の加熱により、前記堆積膜をシリサイ
ド化し、前記導電層の側壁にシリサイド層を形成する工
程とを有してなることを特徴とする半導体装置の製造方
法。